CN112216604A - 一种存储芯片的高安全性封装方法及装置 - Google Patents

一种存储芯片的高安全性封装方法及装置 Download PDF

Info

Publication number
CN112216604A
CN112216604A CN202011075557.3A CN202011075557A CN112216604A CN 112216604 A CN112216604 A CN 112216604A CN 202011075557 A CN202011075557 A CN 202011075557A CN 112216604 A CN112216604 A CN 112216604A
Authority
CN
China
Prior art keywords
chip
image
heat dissipation
plate
image information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011075557.3A
Other languages
English (en)
Other versions
CN112216604B (zh
Inventor
吴佳
李礼
苗诗君
邢培栋
张旗
余云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai V&g Information Technology Co ltd
Original Assignee
Shanghai V&g Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai V&g Information Technology Co ltd filed Critical Shanghai V&g Information Technology Co ltd
Priority to CN202011075557.3A priority Critical patent/CN112216604B/zh
Publication of CN112216604A publication Critical patent/CN112216604A/zh
Application granted granted Critical
Publication of CN112216604B publication Critical patent/CN112216604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提出一种存储芯片的高安全性封装方法及装置，包括：获取承载板的第一图像信息；提取在所述承载板上放置第一芯片的位置信息；第一芯片包括A面和B面，第一芯片的B面包括放置第二芯片的凹槽；将第一芯片的A面根据位置信息放置在承载板上；将第二芯片放在在所述凹槽中；所述第二芯片包括C面和D面；分别对第一芯片及第二芯片进行降低热应力处理，在所述第一芯片的B面生成第一应力消散层，在所述第二芯片的D面生成第二应力消散层；将导热板设置在所述第一应力消散层及所述第二应力消散层上；将肋片散热板设置在导热板上；获取承载板的第二图像信息；对所述承载板进行打磨处理，提高了封装质量及安全性。

Description

一种存储芯片的高安全性封装方法及装置
技术领域
本发明涉及芯片封装技术领域，特别涉及一种存储芯片的高安全性封装方法及装置。
背景技术
随着科学技术的不断发展，存储芯片的集成度持续改进，增加了对存储芯片在封装技术上的需要。现有技术中对存储芯片的封装质量差，容易导致存储芯片的损坏，降低存储芯片的使用寿命，封装安全性不高。
发明内容
本发明旨在至少一定程度上解决上述技术中的技术问题之一。为此，本发明的第一个目的在于提出一种存储芯片的高安全性封装方法，使得对存储芯片的封装质量及封装安全性高，避免在封装过程中存储芯片的损坏，延长了存储芯片的使用寿命，降低了成本，同时提高了对存储芯片的封装合格率。
本发明的第二个目的在于提出一种存储芯片的高安全性封装装置。
为达到上述目的，本发明第一方面实施例提出了一种存储芯片的高安全性封装方法，包括：
获取承载板的第一图像信息；
根据所述第一图像信息基于图像识别技术提取在所述承载板上放置第一芯片的位置信息；所述第一芯片包括A面和B面，所述第一芯片的B面包括放置第二芯片的凹槽；
夹取所述第一芯片，将所述第一芯片的A面根据所述位置信息放置在所述承载板上；
夹取第二芯片，将所述第二芯片放在在所述凹槽中；所述第二芯片包括C面和D面，所述第二芯片的C面朝向所述凹槽；
分别对所述第一芯片及所述第二芯片进行降低热应力处理，在所述第一芯片的B面生成第一应力消散层，在所述第二芯片的D面生成第二应力消散层；
夹取导热板，设置在所述第一应力消散层及所述第二应力消散层上；
夹取肋片散热板，设置在所述导热板上；
获取所述承载板的第二图像信息；
根据所述第二图像信息对所述承载板进行打磨处理。
根据本发明的一些实施例，在获取所述获取承载板的第二图像信息之前，还包括：夹取防腐板设置在所述肋片散热板上。
根据本发明的一些实施例，所述根据所述第一图像信息基于图像识别技术提取在所述承载板上放置第一芯片的位置信息，包括：
对所述第一图像信息进行图像去噪后进行标准化处理，使得第一图像的尺寸与预设图像的尺寸一致；
将进行标准化处理后的第一图像信息建立坐标系，确定第一图像信息中的放置第一芯片的像素区域；
判断所述像素区域是否完整，在确定所述像素区域完整时，沿着所述像素区域的边界生成像素分割线，所述像素分割线选中的区域为放置第一芯片的位置区域，进而生成放置第一芯片的位置信息。
根据本发明的一些实施例，所述根据所述第二图像信息对所述承载板进行打磨处理后，对封装后的存储芯片中的肋片散热板的散热效率进行计算，在确定散热效率小于预设散热效率时，发出报警提示；
计算肋片散热板散热效率，包括：
计算存储芯片的产生热量Q1：
Figure BDA0002716571410000031
其中，K为第一芯片及第二芯片与导热板的导热系数；S1为第一芯片的面积；S2为第二芯片的面积；T为第一芯片与第二芯片形成的组合芯片的温度参数；x为组合芯片的长度参数；
Figure BDA0002716571410000032
为组合芯片的温度梯度；
计算肋片散热板的散热热量Q2：
Figure BDA0002716571410000033
其中，N为肋片散热板包括的肋片的数量；w为肋片之间的导热系数；S3为单个肋片的面积；T1为肋片上的平均温度；z为肋片散热板的对流换热系数；l为单个肋片的周长；th()为双曲正切函数；H为肋片的高度；
根据存储芯片的产生热量Q1及肋片散热板的散热热量Q2，计算肋片散热板的散热效率η：
Figure BDA0002716571410000034
在确定散热效率小于预设散热效率时，发出报警提示。
根据本发明的一些实施例，在夹取所述第一芯片前，还包括对所述第一芯片进行故障检测，在确定所述第一芯片无故障时，夹取第一芯片进行封装；
对所述第一芯片进行故障检测，包括：
获取所述第一芯片的第三图像信息；
对所述第三图像信息进行灰度化处理，计算得到第三图像的平均灰度值；
获取第一芯片的标准图像；
对所述第一芯片的标准图像进行灰度化处理，计算得到标准图像的标准灰度值；
将第三图像的平均灰度值与标准图像的标准灰度值进行比较，在确定第三图像的平均灰度值小于标准图像的标准灰度值时，表示第一芯片表面上不存在瑕疵；
在确定第一芯片表面上不存在瑕疵时，分别检测第一芯片上相邻有源器件之间的电流大小及流向；每两个相邻有源器件作为一个待检测组，进行编号；
获取各个待检测组的电流大小及流向，在确定至少一个待检测组的电流大小与预设电流不一致且电流方向与预设电流方向不一致时，表示第一芯片存在故障；反之，表示第一芯片不存在故障。
为达到上述目的，本发明第二方面实施例提出了一种存储芯片的高安全性封装装置，包括：
第一获取模块，用于：
获取承载板的第一图像信息；
获取所述承载板的第二图像信息；
图像处理模块,用于根据所述第一图像信息基于图像识别技术提取在所述承载板上放置第一芯片的位置信息；所述第一芯片包括A面和B面，所述第一芯片的B面包括放置第二芯片的凹槽；
夹取模块，用于：
夹取所述第一芯片，将所述第一芯片的A面根据所述位置信息放置在所述承载板上；
夹取第二芯片，将所述第二芯片放在在所述凹槽中；所述第二芯片包括C面和D面，所述第二芯片的C面朝向所述凹槽；
夹取导热板，设置在所述第一应力消散层及所述第二应力消散层上；
夹取肋片散热板，设置在所述导热板上；
热应力处理处理模块，用于分别对所述第一芯片及所述第二芯片进行降低热应力处理，在所述第一芯片的B面生成第一应力消散层，在所述第二芯片的D面生成第二应力消散层；
打磨处理模块，用于根据所述第二图像信息对所述承载板进行打磨处理。
根据本发明的一些实施例，所述夹取模块还用于在获取所述获取承载板的第二图像信息之前夹取防腐板设置在所述肋片散热板上。
根据本发明的一些实施例，所述图像处理模块包括：
图像预处理子模块，用于对所述第一图像信息进行图像去噪后进行标准化处理，使得第一图像的尺寸与预设图像的尺寸一致；
确定像素区域子模块，用于将进行标准化处理后的第一图像信息建立坐标系，确定第一图像信息中的放置第一芯片的像素区域；
生成位置信息子模块，用于判断所述像素区域是否完整，在确定所述像素区域完整时，沿着所述像素区域的边界生成像素分割线，所述像素分割线选中的区域为放置第一芯片的位置区域，进而生成放置第一芯片的位置信息。
根据本发明的一些实施例，还包括：
报警模块；
控制模块，与所述报警模块连接，用于在打磨模块根据所述第二图像信息对所述承载板进行打磨处理后，对封装后的存储芯片中的肋片散热板的散热效率进行计算，在确定散热效率小于预设散热效率时，控制报警模块发出报警提示；
计算肋片散热板散热效率，包括：
计算存储芯片的产生热量Q1：
Figure BDA0002716571410000061
其中，K为第一芯片及第二芯片与导热板的导热系数；S1为第一芯片的面积；S2为第二芯片的面积；T为第一芯片与第二芯片形成的组合芯片的温度参数；x为组合芯片的长度参数；
Figure BDA0002716571410000062
为组合芯片的温度梯度；
计算肋片散热板的散热热量Q2：
Figure BDA0002716571410000063
其中，N为肋片散热板包括的肋片的数量；w为肋片之间的导热系数；S3为单个肋片的面积；T1为肋片上的平均温度；z为肋片散热板的对流换热系数；l为单个肋片的周长；th()为双曲正切函数；H为肋片的高度；
根据存储芯片的产生热量Q1及肋片散热板的散热热量Q2，计算肋片散热板的散热效率η：
Figure BDA0002716571410000071
在确定散热效率小于预设散热效率时，控制报警模块发出报警提示。
根据本发明的一些实施例，还包括：
故障检测模块，用于在夹取所述第一芯片前，对所述第一芯片进行故障检测；
所述故障检测模块，包括：
第二获取模块，用于获取所述第一芯片的第三图像信息；
第一灰度化处理模块，用于对所述第三图像信息进行灰度化处理，计算得到第三图像的平均灰度值；
第三获取模块，用于获取第一芯片的标准图像；
第二灰度化处理模块，用于对所述第一芯片的标准图像进行灰度化处理，计算得到标准图像的标准灰度值；
第一判断模块，用于将第三图像的平均灰度值与标准图像的标准灰度值进行比较，在确定第三图像的平均灰度值小于标准图像的标准灰度值时，表示第一芯片表面上不存在瑕疵；
第四获取模块，用于在确定第一芯片表面上不存在瑕疵时，分别检测第一芯片上相邻有源器件之间的电流大小及流向；每两个相邻有源器件作为一个待检测组，进行编号；
第二判断模块，用于获取各个待检测组的电流大小及流向，在确定至少一个待检测组的电流大小与预设电流不一致且电流方向与预设电流方向不一致时，表示第一芯片存在故障；反之，表示第一芯片不存在故障。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1是根据本发明一个实施例的一种存储芯片的高安全性封装方法的流程图；
图2是根据本发明一个实施例的一种存储芯片的高安全性封装装置的框图；
图3是根据本发明一个实施例的存储芯片的封装示意图；
图4是根据本发明一个实施例的经打磨处理后的存储芯片的封装示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
下面参考图1至图4来描述本发明实施例提出的一种存储芯片的高安全性封装方法及装置。
图1是根据本发明一个实施例的一种存储芯片的高安全性封装方法的流程图；如图1所示，包括步骤S1-S9：
S1、获取承载板11的第一图像信息；
S2、根据所述第一图像信息基于图像识别技术提取在所述承载板11上放置第一芯片12的位置信息；所述第一芯片12包括A面和B面，所述第一芯片12的B面包括放置第二芯片13的凹槽；
S3、夹取所述第一芯片12，将所述第一芯片12的A面根据所述位置信息放置在所述承载板11上；
S4、夹取第二芯片13，将所述第二芯片13放在在所述凹槽中；所述第二芯片13包括C面和D面，所述第二芯片13的C面朝向所述凹槽；
S5、分别对所述第一芯片12及所述第二芯片13进行降低热应力处理，在所述第一芯片12的B面生成第一应力消散层14，在所述第二芯片13的D面生成第二应力消散层15；
S6、夹取导热板16，设置在所述第一应力消散层14及所述第二应力消散层15上；
S7、夹取肋片散热板17，设置在所述导热板16上；
S8、获取所述承载板11的第二图像信息；
S9、根据所述第二图像信息对所述承载板11进行打磨处理。
上述技术方案的工作原理及有益效果：获取承载板11的第一图像信息，第一图像信息为在承载板11上未设置其他封装器件时拍摄的图像。根据所述第一图像信息基于图像识别技术提取在所述承载板11上放置第一芯片12的位置信息，所述第一芯片12包括A面和B面，所述第一芯片12的B面包括放置第二芯片13的凹槽；夹取所述第一芯片12，将所述第一芯片12的A面根据所述位置信息放置在所述承载板11上；完成对第一芯片12的安装。夹取第二芯片13，将所述第二芯片13放在在所述凹槽中；所述第二芯片13包括C面和D面，所述第二芯片13的C面朝向所述凹槽；将第二芯片13键合至第一芯片12中，将第一芯片12与第二芯片13进行组合，形成组合芯片。一方面可以节约封装空间，提高封装空间的利用率，同时也有利于实现存储芯片的大容量存储，便于高效使用。将第二芯片13的面积小于第一芯片12的面积，将第二芯片13安装至第一芯片12的凹槽内，保证安装的稳定性，避免出现第二芯片13从第一芯片12上脱落，提高安装的可靠性。分别对所述第一芯片12及所述第二芯片13进行降低热应力处理，在所述第一芯片12的B面生成第一应力消散层14，在所述第二芯片13的D面生成第二应力消散层15；第一应力消散层14及第二应力消散层15的材料包括陶瓷或铜钨合金，可以对第一芯片12及第二芯片13在工作时因热量产生的应力进行去除，降低应力集中对第一芯片12及第二芯片13的影响，延长第一芯片12及第二芯片13的使用寿命。第一应力消散层14的厚度大于第二应力消散层15的厚度，第一应力消散层14与第二应力消散层15的上表面平齐，便于设置其他封装器件，提高封装空间的利用率。夹取导热板16，设置在所述第一应力消散层14及所述第二应力消散层15上；导热板16的导热率高，将第一芯片12及第二芯片13工作时产生的热量进行传导。夹取肋片散热板17，设置在所述导热板16上，用于对导热板16传导的热量进行散发，延长第一芯片12及第二芯片13的使用寿命。此时获取所述承载板11的第二图像信息；第二图像信息为执行完S1-S8后拍摄的承载板11的图像，根据所述第二图像信息对所述承载板11进行打磨处理，将承载板11多余的部分进行磨平，提高存储芯片的集成度，减少存储芯片的体积。
根据本发明的一些实施例，在获取所述获取承载板11的第二图像信息之前，还包括：夹取防腐板设置在所述肋片散热板17上。
上述技术方案的工作原理及有益效果：在肋片散热板17上设置防腐板，为了避免因环境因素腐蚀承载板11后，将存储芯片直接暴露在外面，进而导致存储芯片损坏，延长了存储芯片的使用寿命，保证了存储芯片中存储信息的安全性及可靠性。
根据本发明的一些实施例，所述根据所述第一图像信息基于图像识别技术提取在所述承载板11上放置第一芯片12的位置信息，包括：
对所述第一图像信息进行图像去噪后进行标准化处理，使得第一图像的尺寸与预设图像的尺寸一致；
将进行标准化处理后的第一图像信息建立坐标系，确定第一图像信息中的放置第一芯片12的像素区域；
判断所述像素区域是否完整，在确定所述像素区域完整时，沿着所述像素区域的边界生成像素分割线，所述像素分割线选中的区域为放置第一芯片12的位置区域，进而生成放置第一芯片12的位置信息。
上述技术方案的工作原理及有益效果：对所述第一图像信息进行图像去噪后进行标准化处理，使得第一图像的尺寸与预设图像的尺寸一致；将进行标准化处理后的第一图像信息建立坐标系，确定第一图像信息中的放置第一芯片12的像素区域；判断所述像素区域是否完整，在确定所述像素区域完整时，沿着所述像素区域的边界生成像素分割线，所述像素分割线选中的区域为放置第一芯片12的位置区域，进而生成放置第一芯片12的位置信息。保证获得的第一芯片12位置信息的准确性，进而保证封装的准确性及可靠性。
根据本发明的一些实施例，所述根据所述第二图像信息对所述承载板11进行打磨处理后，对封装后的存储芯片中的肋片散热板17的散热效率进行计算，在确定散热效率小于预设散热效率时，发出报警提示；
计算肋片散热板17散热效率，包括：
计算存储芯片的产生热量Q1：
Figure BDA0002716571410000121
其中，K为第一芯片12及第二芯片13与导热板16的导热系数；S1为第一芯片12的面积；S2为第二芯片13的面积；T为第一芯片12与第二芯片13形成的组合芯片的温度参数；x为组合芯片的长度参数；
Figure BDA0002716571410000122
为组合芯片的温度梯度；
计算肋片散热板17的散热热量Q2：
Figure BDA0002716571410000123
其中，N为肋片散热板17包括的肋片的数量；w为肋片之间的导热系数；S3为单个肋片的面积；T1为肋片上的平均温度；z为肋片散热板17的对流换热系数；l为单个肋片的周长；th()为双曲正切函数；H为肋片的高度；
根据存储芯片的产生热量Q1及肋片散热板17的散热热量Q2，计算肋片散热板17的散热效率η：
Figure BDA0002716571410000124
在确定散热效率小于预设散热效率时，发出报警提示。
上述技术方案的工作原理及有益效果：在存储芯片封装完成后，还包括对对封装后的存储芯片中的肋片散热板17的散热效率进行计算，在确定散热效率小于预设散热效率时，发出报警提示；提醒维修人员及时查看封装装置是否发生故障，在发生故障时进行及时维修，保证封装装置的有效且正确的封装，提高封装的合理率。根据第一芯片12及第二芯片13与导热板16的导热系数、第一芯片12的面积、第二芯片13的面积等准确计算出存储芯片的产生热量；根据肋片散热板17包括的肋片的数量、肋片之间的导热系数、单个肋片的面积等准确计算出肋片散热板17的散热热量；根据存储芯片的产生热量及肋片散热板17的散热热量，进而准确计算出肋片散热板17的散热效率，提高判断散热效率与预设散热效率大小的准确性，进而有利于封装装置做出正确的判断，提高用户体验。温度梯度为在第一芯片与第二芯片形成的组合芯片上，在组合芯片的长度方向上温度的不同等级，即温度梯度。
根据本发明的一些实施例，在夹取所述第一芯片12前，还包括对所述第一芯片12进行故障检测，在确定所述第一芯片12无故障时，夹取第一芯片12进行封装；
对所述第一芯片12进行故障检测，包括：
获取所述第一芯片12的第三图像信息；
对所述第三图像信息进行灰度化处理，计算得到第三图像的平均灰度值；
获取第一芯片12的标准图像；
对所述第一芯片12的标准图像进行灰度化处理，计算得到标准图像的标准灰度值；
将第三图像的平均灰度值与标准图像的标准灰度值进行比较，在确定第三图像的平均灰度值小于标准图像的标准灰度值时，表示第一芯片12表面上不存在瑕疵；
在确定第一芯片12表面上不存在瑕疵时，分别检测第一芯片12上相邻有源器件之间的电流大小及流向；每两个相邻有源器件作为一个待检测组，进行编号；
获取各个待检测组的电流大小及流向，在确定至少一个待检测组的电流大小与预设电流不一致且电流方向与预设电流方向不一致时，表示第一芯片12存在故障；反之，表示第一芯片12不存在故障。
上述技术方案的工作原理及有益效果：为了提高封装的合格率及安全性，在夹取所述第一芯片12前，还包括对所述第一芯片12进行故障检测，在确定所述第一芯片12无故障时，夹取第一芯片12进行封装。在对第一芯片12进行故障检测时，包括：获取所述第一芯片12的第三图像信息；对所述第三图像信息进行灰度化处理，计算得到第三图像的平均灰度值；获取第一芯片12的标准图像；对所述第一芯片12的标准图像进行灰度化处理，计算得到标准图像的标准灰度值；将第三图像的平均灰度值与标准图像的标准灰度值进行比较，在确定第三图像的平均灰度值小于标准图像的标准灰度值时，表示第一芯片12表面上不存在瑕疵；反之表示第一芯片12表面上存在瑕疵，即表示第一芯片12存在故障。在确定第一芯片12表面上不存在瑕疵时，分别检测第一芯片12上相邻有源器件之间的电流大小及流向；每两个相邻有源器件作为一个待检测组，进行编号；获取各个待检测组的电流大小及流向，在确定至少一个待检测组的电流大小与预设电流不一致且电流方向与预设电流方向不一致时，表示第一芯片12存在故障；反之，表示第一芯片12不存在故障。对第一芯片12的外表面及内部都进行检测，提高判断第一芯片12是否存在故障的准确性。标准图像为确认第一芯片表面无缺陷时拍摄的图像。
图2是根据本发明一个实施例的一种存储芯片的高安全性封装装置的框图；如图2所示，包括：
第一获取模块1，用于：
获取承载板11的第一图像信息；
获取所述承载板11的第二图像信息；
图像处理模块2,用于根据所述第一图像信息基于图像识别技术提取在所述承载板11上放置第一芯片12的位置信息；所述第一芯片12包括A面和B面，所述第一芯片12的B面包括放置第二芯片13的凹槽；
夹取模块3，用于：
夹取所述第一芯片12，将所述第一芯片12的A面根据所述位置信息放置在所述承载板11上；
夹取第二芯片13，将所述第二芯片13放在在所述凹槽中；所述第二芯片13包括C面和D面，所述第二芯片13的C面朝向所述凹槽；
夹取导热板16，设置在所述第一应力消散层14及所述第二应力消散层15上；
夹取肋片散热板17，设置在所述导热板16上；
热应力处理处理模块4，用于分别对所述第一芯片12及所述第二芯片13进行降低热应力处理，在所述第一芯片12的B面生成第一应力消散层14，在所述第二芯片13的D面生成第二应力消散层15；
打磨处理模块5，用于根据所述第二图像信息对所述承载板11进行打磨处理。
上述技术方案的工作原理及有益效果：第一获取模块1获取承载板11的第一图像信息，第一图像信息为在承载板11上未设置其他封装器件时拍摄的图像。图像处理模块2根据所述第一图像信息基于图像识别技术提取在所述承载板11上放置第一芯片12的位置信息，所述第一芯片12包括A面和B面，所述第一芯片12的B面包括放置第二芯片13的凹槽；夹取模块3夹取所述第一芯片12，将所述第一芯片12的A面根据所述位置信息放置在所述承载板11上；完成对第一芯片12的安装。夹取模块3夹取第二芯片13，将所述第二芯片13放在在所述凹槽中；所述第二芯片13包括C面和D面，所述第二芯片13的C面朝向所述凹槽；将第二芯片13键合至第一芯片12中，将第一芯片12与第二芯片13进行组合，形成组合芯片。一方面可以节约封装空间，提高封装空间的利用率，同时也有利于实现存储芯片的大容量存储，便于高效使用。将第二芯片13的面积小于第一芯片12的面积，将第二芯片13安装至第一芯片12的凹槽内，保证安装的稳定性，避免出现第二芯片13从第一芯片12上脱落，提高安装的可靠性。热应力处理处理模块4分别对所述第一芯片12及所述第二芯片13进行降低热应力处理，在所述第一芯片12的B面生成第一应力消散层14，在所述第二芯片13的D面生成第二应力消散层15；第一应力消散层14及第二应力消散层15的材料包括陶瓷或铜钨合金，可以对第一芯片12及第二芯片13在工作时因热量产生的应力进行去除，降低应力集中对第一芯片12及第二芯片13的影响，延长第一芯片12及第二芯片13的使用寿命。第一应力消散层14的厚度大于第二应力消散层15的厚度，第一应力消散层14与第二应力消散层15的上表面平齐，便于设置其他封装器件，提高封装空间的利用率。夹取模块3夹取导热板16，设置在所述第一应力消散层14及所述第二应力消散层15上；导热板16的导热率高，将第一芯片12及第二芯片13工作时产生的热量进行传导。夹取模块3夹取肋片散热板17，设置在所述导热板16上，用于对导热板16传导的热量进行散发，延长第一芯片12及第二芯片13的使用寿命。此时获取所述承载板11的第二图像信息；第二图像信息为执行完S1-S8后拍摄的承载板11的图像，打磨处理模块5根据所述第二图像信息对所述承载板11进行打磨处理，将承载板11多余的部分进行磨平，提高存储芯片的集成度，减少存储芯片的体积。夹取模块3包括伺服电机及机械手。
根据本发明的一些实施例，所述夹取模块3还用于在获取所述获取承载板11的第二图像信息之前夹取防腐板设置在所述肋片散热板17上。
上述技术方案的工作原理及有益效果：在肋片散热板17上设置防腐板，为了避免因环境因素腐蚀承载板11后，将存储芯片直接暴露在外面，进而导致存储芯片损坏，延长了存储芯片的使用寿命，保证了存储芯片中存储信息的安全性及可靠性。
根据本发明的一些实施例，所述图像处理模块2包括：
图像预处理子模块，用于对所述第一图像信息进行图像去噪后进行标准化处理，使得第一图像的尺寸与预设图像的尺寸一致；
确定像素区域子模块，用于将进行标准化处理后的第一图像信息建立坐标系，确定第一图像信息中的放置第一芯片12的像素区域；
生成位置信息子模块，用于判断所述像素区域是否完整，在确定所述像素区域完整时，沿着所述像素区域的边界生成像素分割线，所述像素分割线选中的区域为放置第一芯片12的位置区域，进而生成放置第一芯片12的位置信息。
上述技术方案的工作原理及有益效果：图像预处理子模块对所述第一图像信息进行图像去噪后进行标准化处理，使得第一图像的尺寸与预设图像的尺寸一致；确定像素区域子模块将进行标准化处理后的第一图像信息建立坐标系，确定第一图像信息中的放置第一芯片12的像素区域；生成位置信息子模块判断所述像素区域是否完整，在确定所述像素区域完整时，沿着所述像素区域的边界生成像素分割线，所述像素分割线选中的区域为放置第一芯片12的位置区域，进而生成放置第一芯片12的位置信息。保证获得的第一芯片12位置信息的准确性，进而保证封装的准确性及可靠性。
根据本发明的一些实施例，还包括：
报警模块；
控制模块，与所述报警模块连接，用于在打磨模块根据所述第二图像信息对所述承载板11进行打磨处理后，对封装后的存储芯片中的肋片散热板17的散热效率进行计算，在确定散热效率小于预设散热效率时，控制报警模块发出报警提示；
计算肋片散热板17散热效率，包括：
计算存储芯片的产生热量Q1：
Figure BDA0002716571410000181
其中，K为第一芯片12及第二芯片13与导热板16的导热系数；S1为第一芯片12的面积；S2为第二芯片13的面积；T为第一芯片12与第二芯片13形成的组合芯片的温度参数；x为组合芯片的长度参数；
Figure BDA0002716571410000182
为组合芯片的温度梯度；
计算肋片散热板17的散热热量Q2：
Figure BDA0002716571410000191
其中，N为肋片散热板17包括的肋片的数量；w为肋片之间的导热系数；S3为单个肋片的面积；T1为肋片上的平均温度；z为肋片散热板17的对流换热系数；l为单个肋片的周长；th()为双曲正切函数；H为肋片的高度；
根据存储芯片的产生热量Q1及肋片散热板17的散热热量Q2，计算肋片散热板17的散热效率η：
Figure BDA0002716571410000192
在确定散热效率小于预设散热效率时，控制报警模块发出报警提示。
上述技术方案的工作原理及有益效果：控制模块在存储芯片封装完成后，还包括对封装后的存储芯片中的肋片散热板17的散热效率进行计算，在确定散热效率小于预设散热效率时，控制报警模块发出报警提示；提醒维修人员及时查看封装装置是否发生故障，在发生故障时进行及时维修，保证封装装置的有效且正确的封装，提高封装的合理率。根据第一芯片12及第二芯片13与导热板16的导热系数、第一芯片12的面积、第二芯片13的面积等准确计算出存储芯片的产生热量；根据肋片散热板17包括的肋片的数量、肋片之间的导热系数、单个肋片的面积等准确计算出肋片散热板17的散热热量；根据存储芯片的产生热量及肋片散热板17的散热热量，进而准确计算出肋片散热板17的散热效率，提高判断散热效率与预设散热效率大小的准确性，进而有利于封装装置做出正确的判断，提高用户体验。
根据本发明的一些实施例，还包括：
故障检测模块，用于在夹取所述第一芯片12前，对所述第一芯片12进行故障检测；
所述故障检测模块，包括：
第二获取模块，用于获取所述第一芯片12的第三图像信息；
第一灰度化处理模块，用于对所述第三图像信息进行灰度化处理，计算得到第三图像的平均灰度值；
第三获取模块，用于获取第一芯片12的标准图像；
第二灰度化处理模块，用于对所述第一芯片12的标准图像进行灰度化处理，计算得到标准图像的标准灰度值；
第一判断模块，用于将第三图像的平均灰度值与标准图像的标准灰度值进行比较，在确定第三图像的平均灰度值小于标准图像的标准灰度值时，表示第一芯片12表面上不存在瑕疵；
第四获取模块，用于在确定第一芯片12表面上不存在瑕疵时，分别检测第一芯片12上相邻有源器件之间的电流大小及流向；每两个相邻有源器件作为一个待检测组，进行编号；
第二判断模块，用于获取各个待检测组的电流大小及流向，在确定至少一个待检测组的电流大小与预设电流不一致且电流方向与预设电流方向不一致时，表示第一芯片12存在故障；反之，表示第一芯片12不存在故障。
上述技术方案的工作原理及有益效果：为了提高封装的合格率及安全性，在夹取所述第一芯片12前，还包括对所述第一芯片12进行故障检测，在确定所述第一芯片12无故障时，夹取第一芯片12进行封装。在对第一芯片12进行故障检测时，包括：第二获取模块获取所述第一芯片12的第三图像信息；第一灰度化处理模块对所述第三图像信息进行灰度化处理，计算得到第三图像的平均灰度值；第三获取模块获取第一芯片12的标准图像；第二灰度化处理模块对所述第一芯片12的标准图像进行灰度化处理，计算得到标准图像的标准灰度值；第一判断模块将第三图像的平均灰度值与标准图像的标准灰度值进行比较，在确定第三图像的平均灰度值小于标准图像的标准灰度值时，表示第一芯片12表面上不存在瑕疵；反之表示第一芯片12表面上存在瑕疵，即表示第一芯片12存在故障。第四获取模块在确定第一芯片12表面上不存在瑕疵时，分别检测第一芯片12上相邻有源器件之间的电流大小及流向；每两个相邻有源器件作为一个待检测组，进行编号；获取各个待检测组的电流大小及流向，在确定至少一个待检测组的电流大小与预设电流不一致且电流方向与预设电流方向不一致时，表示第一芯片12存在故障；反之，表示第一芯片12不存在故障。对第一芯片12的外表面及内部都进行检测，提高判断第一芯片12是否存在故障的准确性。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种存储芯片的高安全性封装方法，其特征在于，包括：
获取承载板的第一图像信息；
根据所述第一图像信息基于图像识别技术提取在所述承载板上放置第一芯片的位置信息；所述第一芯片包括A面和B面，所述第一芯片的B面包括放置第二芯片的凹槽；
夹取所述第一芯片，将所述第一芯片的A面根据所述位置信息放置在所述承载板上；
夹取第二芯片，将所述第二芯片放在在所述凹槽中；所述第二芯片包括C面和D面，所述第二芯片的C面朝向所述凹槽；
分别对所述第一芯片及所述第二芯片进行降低热应力处理，在所述第一芯片的B面生成第一应力消散层，在所述第二芯片的D面生成第二应力消散层；
夹取导热板，设置在所述第一应力消散层及所述第二应力消散层上；
夹取肋片散热板，设置在所述导热板上；
获取所述承载板的第二图像信息；
根据所述第二图像信息对所述承载板进行打磨处理。
2.如权利要求1所述的方法，其特征在于，在获取所述获取承载板的第二图像信息之前，还包括：夹取防腐板设置在所述肋片散热板上。
3.如权利要求1所述的方法，其特征在于，所述根据所述第一图像信息基于图像识别技术提取在所述承载板上放置第一芯片的位置信息，包括：
对所述第一图像信息进行图像去噪后进行标准化处理，使得第一图像的尺寸与预设图像的尺寸一致；
将进行标准化处理后的第一图像信息建立坐标系，确定第一图像信息中的放置第一芯片的像素区域；
判断所述像素区域是否完整，在确定所述像素区域完整时，沿着所述像素区域的边界生成像素分割线，所述像素分割线选中的区域为放置第一芯片的位置区域，进而生成放置第一芯片的位置信息。
4.如权利要求1所述的方法，其特征在于，所述根据所述第二图像信息对所述承载板进行打磨处理后，对封装后的存储芯片中的肋片散热板的散热效率进行计算，在确定散热效率小于预设散热效率时，发出报警提示；
计算肋片散热板散热效率，包括：
计算存储芯片的产生热量Q1：
Figure FDA0002716571400000021
其中，K为第一芯片及第二芯片与导热板的导热系数；S1为第一芯片的面积；S2为第二芯片的面积；T为第一芯片与第二芯片形成的组合芯片的温度参数；x为组合芯片的长度参数；
Figure FDA0002716571400000022
为组合芯片的温度梯度；
计算肋片散热板的散热热量Q2：
Figure FDA0002716571400000023
其中，N为肋片散热板包括的肋片的数量；w为肋片之间的导热系数；S3为单个肋片的面积；T1为肋片上的平均温度；z为肋片散热板的对流换热系数；l为单个肋片的周长；th()为双曲正切函数；H为肋片的高度；
根据存储芯片的产生热量Q1及肋片散热板的散热热量Q2，计算肋片散热板的散热效率η：
Figure FDA0002716571400000031
在确定散热效率小于预设散热效率时，发出报警提示。
5.如权利要求1所述的方法，其特征在于，在夹取所述第一芯片前，还包括对所述第一芯片进行故障检测，在确定所述第一芯片无故障时，夹取第一芯片进行封装；
对所述第一芯片进行故障检测，包括：
获取所述第一芯片的第三图像信息；
对所述第三图像信息进行灰度化处理，计算得到第三图像的平均灰度值；
获取第一芯片的标准图像；
对所述第一芯片的标准图像进行灰度化处理，计算得到标准图像的标准灰度值；
将第三图像的平均灰度值与标准图像的标准灰度值进行比较，在确定第三图像的平均灰度值小于标准图像的标准灰度值时，表示第一芯片表面上不存在瑕疵；
在确定第一芯片表面上不存在瑕疵时，分别检测第一芯片上相邻有源器件之间的电流大小及流向；每两个相邻有源器件作为一个待检测组，进行编号；
获取各个待检测组的电流大小及流向，在确定至少一个待检测组的电流大小与预设电流不一致且电流方向与预设电流方向不一致时，表示第一芯片存在故障；反之，表示第一芯片不存在故障。
6.一种存储芯片的高安全性封装装置，其特征在于，包括：
第一获取模块，用于：
获取承载板的第一图像信息；
获取所述承载板的第二图像信息；
图像处理模块,用于根据所述第一图像信息基于图像识别技术提取在所述承载板上放置第一芯片的位置信息；所述第一芯片包括A面和B面，所述第一芯片的B面包括放置第二芯片的凹槽；
夹取模块，用于：
夹取所述第一芯片，将所述第一芯片的A面根据所述位置信息放置在所述承载板上；
夹取第二芯片，将所述第二芯片放在在所述凹槽中；所述第二芯片包括C面和D面，所述第二芯片的C面朝向所述凹槽；
夹取导热板，设置在所述第一应力消散层及所述第二应力消散层上；
夹取肋片散热板，设置在所述导热板上；
热应力处理处理模块，用于分别对所述第一芯片及所述第二芯片进行降低热应力处理，在所述第一芯片的B面生成第一应力消散层，在所述第二芯片的D面生成第二应力消散层；
打磨处理模块，用于根据所述第二图像信息对所述承载板进行打磨处理。
7.如权利要求6所述的装置，其特征在于，所述夹取模块还用于在获取所述获取承载板的第二图像信息之前夹取防腐板设置在所述肋片散热板上。
8.如权利要求6所述的装置，其特征在于，所述图像处理模块包括：
图像预处理子模块，用于对所述第一图像信息进行图像去噪后进行标准化处理，使得第一图像的尺寸与预设图像的尺寸一致；
确定像素区域子模块，用于将进行标准化处理后的第一图像信息建立坐标系，确定第一图像信息中的放置第一芯片的像素区域；
生成位置信息子模块，用于判断所述像素区域是否完整，在确定所述像素区域完整时，沿着所述像素区域的边界生成像素分割线，所述像素分割线选中的区域为放置第一芯片的位置区域，进而生成放置第一芯片的位置信息。
9.如权利要求6所述的装置，其特征在于，还包括：
报警模块；
控制模块，与所述报警模块连接，用于在打磨模块根据所述第二图像信息对所述承载板进行打磨处理后，对封装后的存储芯片中的肋片散热板的散热效率进行计算，在确定散热效率小于预设散热效率时，控制报警模块发出报警提示；
计算肋片散热板散热效率，包括：
计算存储芯片的产生热量Q1：
Figure FDA0002716571400000051
其中，K为第一芯片及第二芯片与导热板的导热系数；S1为第一芯片的面积；S2为第二芯片的面积；T为第一芯片与第二芯片形成的组合芯片的温度参数；x为组合芯片的长度参数；
Figure FDA0002716571400000052
为组合芯片的温度梯度；
计算肋片散热板的散热热量Q2：
Figure FDA0002716571400000061
其中，N为肋片散热板包括的肋片的数量；w为肋片之间的导热系数；S3为单个肋片的面积；T1为肋片上的平均温度；z为肋片散热板的对流换热系数；l为单个肋片的周长；th()为双曲正切函数；H为肋片的高度；
根据存储芯片的产生热量Q1及肋片散热板的散热热量Q2，计算肋片散热板的散热效率η：
Figure FDA0002716571400000062
在确定散热效率小于预设散热效率时，控制报警模块发出报警提示。
10.如权利要求6所述的装置，其特征在于，还包括：
故障检测模块，用于在夹取所述第一芯片前，对所述第一芯片进行故障检测；
所述故障检测模块，包括：
第二获取模块，用于获取所述第一芯片的第三图像信息；
第一灰度化处理模块，用于对所述第三图像信息进行灰度化处理，计算得到第三图像的平均灰度值；
第三获取模块，用于获取第一芯片的标准图像；
第二灰度化处理模块，用于对所述第一芯片的标准图像进行灰度化处理，计算得到标准图像的标准灰度值；
第一判断模块，用于将第三图像的平均灰度值与标准图像的标准灰度值进行比较，在确定第三图像的平均灰度值小于标准图像的标准灰度值时，表示第一芯片表面上不存在瑕疵；
第四获取模块，用于在确定第一芯片表面上不存在瑕疵时，分别检测第一芯片上相邻有源器件之间的电流大小及流向；每两个相邻有源器件作为一个待检测组，进行编号；
第二判断模块，用于获取各个待检测组的电流大小及流向，在确定至少一个待检测组的电流大小与预设电流不一致且电流方向与预设电流方向不一致时，表示第一芯片存在故障；反之，表示第一芯片不存在故障。
CN202011075557.3A 2020-10-10 2020-10-10 一种存储芯片的提高安全性的封装方法及装置 Active CN112216604B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011075557.3A CN112216604B (zh) 2020-10-10 2020-10-10 一种存储芯片的提高安全性的封装方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011075557.3A CN112216604B (zh) 2020-10-10 2020-10-10 一种存储芯片的提高安全性的封装方法及装置

Publications (2)

Publication Number Publication Date
CN112216604A true CN112216604A (zh) 2021-01-12
CN112216604B CN112216604B (zh) 2021-04-02

Family

ID=74052884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011075557.3A Active CN112216604B (zh) 2020-10-10 2020-10-10 一种存储芯片的提高安全性的封装方法及装置

Country Status (1)

Country Link
CN (1) CN112216604B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339747A (zh) * 2010-07-22 2012-02-01 上海华虹Nec电子有限公司 零标的形成方法
CN102543667A (zh) * 2010-12-08 2012-07-04 上海华虹Nec电子有限公司 硅片上被对准层图形的形成方法
CN102593317A (zh) * 2011-12-20 2012-07-18 西安炬光科技有限公司 一种高功率高亮度led光源封装结构及其封装方法
CN208173576U (zh) * 2018-05-04 2018-11-30 上海威固信息技术股份有限公司 一种基于bga系统级封装的固态硬盘
CN209401305U (zh) * 2018-12-06 2019-09-17 上海威固信息技术股份有限公司 一种高集成的单芯片固态硬盘

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339747A (zh) * 2010-07-22 2012-02-01 上海华虹Nec电子有限公司 零标的形成方法
CN102543667A (zh) * 2010-12-08 2012-07-04 上海华虹Nec电子有限公司 硅片上被对准层图形的形成方法
CN102593317A (zh) * 2011-12-20 2012-07-18 西安炬光科技有限公司 一种高功率高亮度led光源封装结构及其封装方法
CN208173576U (zh) * 2018-05-04 2018-11-30 上海威固信息技术股份有限公司 一种基于bga系统级封装的固态硬盘
CN209401305U (zh) * 2018-12-06 2019-09-17 上海威固信息技术股份有限公司 一种高集成的单芯片固态硬盘

Also Published As

Publication number Publication date
CN112216604B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
EP1139414A3 (en) Method for failure analysis during the manufacturing semiconductor devices
JP2010537434A (ja) 光電池の製造
CN112908909B (zh) 晶片存储器件、相关联方法和装置
CN104465315A (zh) 3d叠层芯片封装器件的芯片分离方法
CN112216604B (zh) 一种存储芯片的提高安全性的封装方法及装置
JP2009246015A (ja) チッピング検出方法
CN113936730B (zh) 半导体芯片的测试方法、测试系统及测试设备
Lee et al. A new fuse architecture and a new post-share redundancy scheme for yield enhancement in 3-D-stacked memories
CN116494021A (zh) 故障检测方法、装置、加工系统、电子设备和存储介质
KR101506397B1 (ko) 엣지 벌크 마이크로 결함들의 균일성 제어에 의한 웨이퍼 강도 개선
CN103808733A (zh) 自动光学检测装置的对焦方法
JP7467261B2 (ja) 異常検知装置、半導体製造装置及び異常検知方法
CN115101452B (zh) 一种基于机器视觉的芯片在线生产监控方法及系统
CN115083497A (zh) 存储器芯片的失效单元检测修复方法
CN117408835A (zh) 一种自动化配电设施巡检方法、装置及电子设备及介质
CN115946154B (zh) 一种基于晶圆传输状态数据的损害性预测方法
WO2001063619A2 (en) Method for efficient analysis of semiconductor failures
CN102928764A (zh) 定位半导体芯片长距离金属线间缺陷的方法
CN112582292B (zh) 用于芯片生产机台的零部件异常自动侦测方法、存储介质、终端
US20100014745A1 (en) Inspecting method and inspecting equipment
WO2022227523A1 (zh) 用于检测室内温度的方法、装置和智能空调
CN111368464A (zh) 一种功率半导体器件的芯片筛选方法及装置
CN114444529A (zh) 基于机器视觉的测试方法、装置及电子设备和存储介质
CN104992915A (zh) 8寸固晶机分割12寸晶圆mapping图设备及方法
TW200419688A (en) Inkless wafer test method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant