CN115083497A - 存储器芯片的失效单元检测修复方法 - Google Patents
存储器芯片的失效单元检测修复方法 Download PDFInfo
- Publication number
- CN115083497A CN115083497A CN202110271219.5A CN202110271219A CN115083497A CN 115083497 A CN115083497 A CN 115083497A CN 202110271219 A CN202110271219 A CN 202110271219A CN 115083497 A CN115083497 A CN 115083497A
- Authority
- CN
- China
- Prior art keywords
- line
- row address
- address line
- column address
- failed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本申请公开了一种存储器芯片的失效单元检测修复方法，包括：对存储器芯片进行检测；若存在失效单元，则获取所检测到的第一失效单元的失效行地址线/失效列地址线；设置失效行地址线/失效列地址线，使其能够被识别为有效行地址线/有效列地址线；对经过设置处理后的存储器芯片进行检测；确定是否还存在其他失效单元；若是则获取第一失效单元所位于的列地址线/行地址线，利用一列地址冗余线/行地址冗余线替换失效列地址线/失效行地址线，转向对存储器芯片进行检测；否则利用一行地址冗余线/列地址冗余线替换失效行地址线/失效列地址线。本申请的方法使得对失效单元的检测修复效率更高，且准确率更高，耗时少，降低了工艺时间成本。
Description
技术领域
本公开涉及半导体技术领域，具体涉及一种存储器芯片的失效单元检测修复方法。
背景技术
通常集中使用晶圆测试机来修复失效单元。晶圆测试机为了用有效单元代替失效单元，备有MRA(Memory Redundancy Analyzer，内存冗余分析仪)。MRA具备大容量的DRAM或SRAM存储模块。相反，为了检查封装后的有效/失效单元并修复失效单元，在封装测试机或终端用户使用的各种服务器或个人电脑，还有手机等应用装置中，虽然可以测试DRAM存储器，但无法像晶圆测试机一样灵活地使用MRA进行详细的冗余分析。现有技术中，当测试机检测到失效单元时，只以行地址冗余线对失效单元所在的行地址线进行替换，但如果失效单元位于同一列地址线上，那么只以行地址冗余线对失效单元所在的行地址线进行替换则无法一次替换掉所有的失效单元，后续需要再次进行检测，再次进行替换操作。因此，现有技术的失效单元检测修复准确率低，且耗时较多，效率较低。
发明内容
本公开的目的是提供一种存储器芯片的失效单元检测修复方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
根据本公开实施例的一个方面，提供一种存储器芯片的失效单元检测修复方法，包括：
对存储器芯片进行检测，获得第一检测结果；所述存储器芯片上具有若干行地址冗余线和若干列地址冗余线；
若根据所述第一检测结果确定存在失效单元，则针对所检测到的第一失效单元，根据在所述存储器芯片上预先建立的直角坐标系获取失效行地址线/失效列地址线；所述失效行地址线/失效列地址线为所述第一失效单元所位于的行地址线/列地址线；
设置所述失效行地址线/失效列地址线，使被设置后的失效行地址线/失效列地址线能够被识别为有效行地址线/有效列地址线；
对经过设置处理后的存储器芯片进行检测，获得第二检测结果；
根据所述第二检测结果确定是否还存在其他失效单元；
若是，则获取所述失效列地址线/失效行地址线，利用一所述列地址冗余线/行地址冗余线替换所述失效列地址线/失效行地址线，转向所述对存储器芯片进行检测；
若否，则利用一所述行地址冗余线/列地址冗余线替换所述失效行地址线/失效列地址线。
本公开实施例的其中一个方面提供的技术方案可以包括以下有益效果：
本公开实施例提供的存储器芯片的失效单元检测修复方法，设置失效行地址线/失效列地址线使其能够被识别为有效行地址线/有效列地址线，再对芯片进行检测，若还存在其他失效单元，则利用一列地址冗余线/行地址冗余线替换失效列地址线/失效行地址线，再对芯片进行检测，若不存在其他失效单元，则利用一行地址冗余线/列地址冗余线替换失效行地址线/失效列地址线，从而使得对失效单元的检测修复效率更高，且准确率更高，耗时少，降低了工艺时间成本。
本公开的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本公开实施例了解。本公开的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请的一个实施方式的存储器芯片的失效单元检测修复方法流程图；
图2示出了本申请一个实施方式中的存在失效单元的存储器芯片；
图3示出了本申请另一实施方式中的存在失效单元的存储器芯片；
图4示出了本申请另一实施方式中的存在失效单元的存储器芯片；
图5示出了本申请的另一实施方式的存储器芯片的失效单元检测修复方法流程图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种对象，但这些对象不受这些术语限制。这些术语仅用于将第一个对象与另一个对象区分。
判断该以行地址冗余线或列地址冗余线进行修复是晶圆测试或封装测试中重要的一个步骤。在不能具体分析冗余的情况下，为了更具体地判断失效地址是行地址还是列地址，更有效地利用冗余线。无论是封装测试机还是服务器、个人电脑还有手机等，在设计上都有可以修复DRAM的失效单元。包括封装测试机在内的所有应用产品的失效单元无条件地只向行地址方向进行修复。如向列地址方向发生失效反应为多个比特，则行地址不足，无法得到充分的修复，因此该芯片将被处理为永久失效。如果列地址方向也需要修复，那么首先积极利用为失效列地址准备的列地址冗余，修复失效单元后，将剩余的失效单元以行地址方向使用冗余行地址进行有效修复。用晶圆测试机修复失效单元后，在封装测试机检测到失效单元后，在行地址方向上修复。
如图1所示，本申请的第一个实施例提供了一种存储器芯片的失效单元检测修复方法，包括：
S10、对存储器芯片进行检测，获得第一检测结果。
通过测试机按照多种指定模式对多个存储器芯片同时进行检测。存储器芯片为矩形。存储器芯片上具有若干行地址冗余线和若干列地址冗余线。进行检测时，可以利用封装测试机同时测试数百个存储器芯片，以便节约生产成本和时间成本。为了检测出各种不同原因所导致的失效单元，可以使用多种预设指定模式对多个存储器芯片进行测试。
S20、根据第一检测结果，若测试机在整个存储器芯片上检测不到失效单元，则结束检测；
否则，针对测试机所检测到的第一失效单元，根据在存储器芯片上预先建立的直角坐标系获取失效行地址线；失效行地址线即该第一失效单元所位于的行地址线，也即该第一失效单元的行地址所位于的行地址线。存储第一失效单元的行地址。行地址也叫X地址，列地址也叫Y地址。行地址线也叫X地址线，即垂直于X轴的地址线；列地址线也叫Y地址线，即垂直于Y轴的地址线。上述预先建立的直角坐标系的两条坐标轴分别平行于存储器芯片的两条边。失效单元可能会随机产生于行地址方向上或列地址方向上。
第一失效单元指的是所检测到的所有失效单元中的其中一个，术语“第一”在此并不构成限制，术语“第一”仅用于将该第一失效单元与其他失效单元进行区分。
S30、设置失效行地址线，使被设置后的失效行地址线能够被测试机识别为有效行地址线。
具体地，可以将失效行地址线所独有的阵列电子可编程熔丝模拟设定为断裂状态，从而将失效行地址线在测试机中模拟为有效行地址线，以实现在后续检测中，失效行地址线能够被测试机识别为有效行地址线。电子可编程熔丝简称E-FUSE，英文全称Electronic Fuse。E-fuse(电子可编程熔丝)是一种非易失性存储单元，通过熔丝可以在芯片上编程并存储信息。
S40、通过测试机对经过步骤S20中的设置处理后的存储器芯片进行检测，获得检测结果。
具体地，通过测试机按照多种指定模式对经过步骤S20中的设置处理后的存储器芯片进行检测，获得第二检测结果。
S50、根据第二检测结果确定是否还存在其他失效单元。
S60、若仍存在其他失效单元，则获取第一失效单元所位于的列地址线，利用列地址冗余线替换第一失效单元所位于的列地址线，转向S10。
第一失效单元所位于的列地址线也叫失效列地址线，也即该第一失效单元的列地址所位于的列地址线。行地址冗余线或列地址冗余线分别为用于替换失效单元所在的行地址线或列地址线而额外准备的单元组合。
S70、若不存在其他失效单元，则能够确定该存储器芯片上的所有失效单元均位于上述失效行地址线上，利用行地址冗余线替换失效行地址线。
在某些实施方式中，为了确保更高的检测准确率和修复准确率，在完成S70之后，该方法还包括：S80、转向S10。转向S10再对存储器芯片进行一次检测，能够提高检测准确率，避免遗漏失效单元。
在某些实施方式中，在根据在存储器芯片上预先建立的直角坐标系获取失效行地址线之前，该存储器芯片的失效单元检测修复方法还包括：S20’、在存储器芯片上建立直角坐标系，以用于确定失效单元的坐标；该直角坐标系包括X轴和Y轴，X轴和Y轴分别平行于存储器芯片的两条边。单元的坐标包括行地址和列地址，行地址即单元在X轴上的坐标，也称为X地址；列地址即单元在Y轴上的坐标，也称为Y地址。同一X地址线上的所有单元的X坐标相同，同一Y地址线上的所有单元的Y坐标相同。
具体地，在存储器芯片上建立直角坐标系包括：以所述存储器芯片的一个角的顶点作为原点，以原点所在的两条侧边分别作为横轴和纵轴建立直角坐标系。例如，以存储器芯片左下角顶点作为原点，以存储器芯片左侧边所在直线作为Y轴，以存储器芯片下侧边所在直线作为X轴。
在某些实施方式中，在所述设置所述失效行地址线之前，所述方法还包括存储所述第一失效单元的行地址；所述利用一所述行地址冗余线替换所述失效行地址线包括：选取一所述行地址冗余线，根据所存储的所述第一失效单元的行地址查找到所述失效行地址线，并利用所选取的所述行地址冗余线替换所述失效行地址线。
在某些实施方式中，可以使用列地址冗余线或行地址冗余线使对应的阵列电子可编程熔丝破裂，从而实现将失效单元修复为有效单元。例如，如果已知第n号行地址上存在失效单元，则设计该行地址，使测试机可以将该行地址(所有相同X坐标)识别为有效，然后再进行预设模式测试后，若测试结果为有效，则代表所有失效单元具有相同的行地址，那么只替换该行地址上的所有单元即可。但若设计该行地址使测试机可以将之识别为有效，再进行预设模式测试后，结果仍为存在失效单元，则代表其他失效单元位于相同的列地址上。因此在该情况，进行列地址的替换效率更高。若进行行地址的替换则需进行多次。
如图2所示的实施方式，以存储器芯片左下角点作为原点(0,0)，以存储器芯片左侧边所在直线作为Y轴，以存储器芯片下侧边所在直线作为X轴。存储器芯片170包括主区域175、行地址冗余线172和列地址冗余线173，列地址冗余线173位于主区域175的正下方，列地址冗余线173与主区域175在X方向上的长度相同，行地址冗余线172位于主区域175的左侧，行地址冗余线172与主区域175在Y方向上的长度相同。主区域175上存在多个失效单元，分别是失效单元171、失效单元176、失效单元177和失效单元178，失效单元171、失效单元176、失效单元177和失效单元178位于同一行地址线174上，所以行地址线174也称为失效行地址线174。
利用测试机对存储器芯片170进行检测，对测试机所检测到的第一失效单元例如失效单元171，根据在存储器芯片170上预先建立的直角坐标系获取失效行地址线174。设置失效行地址线174，使被设置后的失效行地址线174能够被测试机识别为有效行地址线。通过测试机按照指定模式对经过设置处理后的存储器芯片进行检测，获得检测结果。根据检测结果确定是否还存在其他失效单元。图2中所有的失效单元(失效单元171、失效单元176、失效单元177和失效单元178)均位于同一行地址线174上，利用行地址冗余线替换行地址线174，得到修复完成的存储器芯片170。为了确保检测准确率和修复准确率，避免遗漏失效单元，在利用行地址冗余线替换行地址线174之后可以再转到利用测试机对存储器芯片进行检测，直至测试机在整个存储器芯片上检测不到失效单元为止。
如图3所示的实施方式，存储器芯片180包括主区域185、行地址冗余线182和列地址冗余线183，列地址冗余线183位于主区域185的正下方，列地址冗余线183与主区域185在X方向上的长度相同，行地址冗余线182位于主区域185的左侧，行地址冗余线182与主区域185在Y方向上的长度相同。主区域185上存在多个失效单元，分别是失效单元181、失效单元186、失效单元187和失效单元188，失效单元181、失效单元186、失效单元187和失效单元188位于同一列地址线184上，所以列地址线184也称为失效列地址线184。
利用测试机对存储器芯片180进行检测，对测试机所检测到的第一失效单元例如失效单元181，根据在存储器芯片180上预先建立的直角坐标系获取失效列地址线184。设置失效列地址线184，使被设置后的失效列地址线184能够被测试机识别为有效列地址线。通过测试机按照指定模式对经过设置处理后的存储器芯片进行检测，获得检测结果。根据检测结果确定是否还存在其他失效单元。图3中所有的失效单元(失效单元181、失效单元186、失效单元187和失效单元188)均位于同一列地址线184上，利用列地址冗余线替换列地址线184，得到修复完成的存储器芯片180。为了确保检测准确率和修复准确率，避免遗漏失效单元，在利用列地址冗余线替换列地址线184之后可以再转到利用测试机对存储器芯片进行检测，直至测试机在整个存储器芯片上检测不到失效单元为止。
如图4所示的实施方式，存储器芯片170包括主区域175、行地址冗余线172和列地址冗余线173，列地址冗余线173位于主区域175的正下方，列地址冗余线173与主区域175在X方向上的长度相同，行地址冗余线172位于主区域175的左侧，行地址冗余线172与主区域175在Y方向上的长度相同。主区域175上存在多个失效单元，分别是失效单元171、失效单元176、失效单元177、失效单元178、失效单元181、失效单元186、失效单元187和失效单元188，其中失效单元171、失效单元176、失效单元177和失效单元178位于同一行地址线174上，失效单元181、失效单元186、失效单元187和失效单元188位于同一列地址线184上。
利用测试机对存储器芯片进行检测，对测试机所检测到的第一失效单元例如失效单元181，根据在存储器芯片170上预先建立的直角坐标系获取失效列地址线184。设置失效列地址线184，使被设置后的失效列地址线184能够被测试机识别为有效列地址线。通过测试机按照指定模式对经过设置处理后的存储器芯片进行检测，获得检测结果。根据检测结果确定是否还存在其他失效单元。图4中除了失效列地址线184上的失效单元之外还存在有其他失效单元(即位于失效行地址线174上的失效单元)，获取失效单元181所位于的行地址线，利用行地址冗余线替换失效单元181所位于的行地址线，然后再转到利用测试机对存储器芯片进行检测，直至测试机在整个存储器芯片上检测不到失效单元为止。
该实施例的方法使得对失效单元的检测修复效率更高，且准确率更高，耗时少，降低了工艺时间成本。
如图5所示，本申请的第二个实施例提供了一种存储器芯片的失效单元检测修复方法，包括：
S1、对存储器芯片进行检测，获得第一检测结果。
S2、根据第一检测结果，若测试机在整个存储器芯片上未检测到失效单元，则结束检测；
否则，针对测试机检测到的第一失效单元，根据在存储器芯片上预先建立的直角坐标系获取失效列地址线；失效列地址线即该第一失效单元所位于的列地址线，也即该第一失效单元的列地址所位于的列地址线。上述预先建立的直角坐标系的两条坐标轴分别平行于存储器芯片的两条边。
与第一个实施例不同的是，在本实施例中，对于第一失效单元，获取的是相应的失效列地址线。
S3、设置失效列地址线，使被设置后的失效列地址线能够被测试机识别为有效列地址线。
具体地，可以将失效列地址线所独有的阵列电子可编程熔丝模拟设定为断裂状态，从而将失效列地址线在测试机中模拟为有效列地址线，以实现在后续检测中，失效列地址线能够被测试机识别为有效列地址线。
S4、通过测试机对经过步骤S2中的设置处理后的存储器芯片进行检测，获得第二检测结果。
具体地，通过测试机按照多种指定模式对经过步骤S2中的设置处理后的存储器芯片进行检测，获得第二检测结果。
S5、根据第二检测结果确定是否还存在其他失效单元。
S6、若仍存在其他失效单元，则获取第一失效单元所位于的行地址线，利用行地址冗余线替换第一失效单元所位于的行地址线，转向S1。第一失效单元所位于的行地址线即失效行地址线。
S7、若不存在其他失效单元，则确定该存储器芯片上的所有失效单元均位于上述失效列地址线上，利用列地址冗余线替换失效列地址线。
在某些实施方式中，为了确保更高的检测准确率和修复准确率，在完成S7之后，该方法还包括：S8、转向S1。转向S1再对存储器芯片进行一次检测，能够提高检测准确率，避免遗漏失效单元。
在某些实施方式中，在根据在存储器芯片上预先建立的直角坐标系获取失效列地址线之前，该存储器芯片的失效单元检测修复方法还包括：S2’、在存储器芯片上建立直角坐标系，以用于确定失效单元的坐标；该直角坐标系包括X轴和Y轴，X轴和Y轴分别平行于存储器芯片的两条边。
在某些实施方式中，在所述设置所述失效列地址线之前，所述方法还包括存储所述第一失效单元的列地址；所述利用一所述列地址冗余线替换所述失效列地址线包括：选取一所述列地址冗余线，根据所存储的所述第一失效单元的列地址查找到所述失效列地址线，并利用所选取的所述列地址冗余线替换所述失效列地址线。
本公开实施例提供的存储器芯片的失效单元检测修复方法，设置失效行地址线/失效列地址线使其能够被识别为有效行地址线/有效列地址线，再对芯片进行检测，若还存在其他失效单元，则利用一列地址冗余线/行地址冗余线替换失效列地址线/失效行地址线，再对芯片进行检测，若不存在其他失效单元，则利用一行地址冗余线/列地址冗余线替换失效行地址线/失效列地址线，从而使得对失效单元的检测修复效率更高，且准确率更高，耗时少，降低了工艺时间成本。
在以上的描述中，尽管分别描述了各实施方式，但是这并不意味着各个实施方式中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (10)
1.一种存储器芯片的失效单元检测修复方法，其特征在于，包括：
对存储器芯片进行检测，获得第一检测结果；所述存储器芯片上具有若干行地址冗余线和若干列地址冗余线；
若根据所述第一检测结果确定存在失效单元，则针对所检测到的第一失效单元，根据在所述存储器芯片上预先建立的直角坐标系获取失效行地址线/失效列地址线；所述失效行地址线/失效列地址线为所述第一失效单元所位于的行地址线/列地址线；
设置所述失效行地址线/失效列地址线，使被设置后的失效行地址线/失效列地址线能够被识别为有效行地址线/有效列地址线；
对经过设置处理后的存储器芯片进行检测，获得第二检测结果；
根据所述第二检测结果确定是否还存在其他失效单元；
若是，则获取所述失效列地址线/失效行地址线，利用一所述列地址冗余线/行地址冗余线替换所述失效列地址线/失效行地址线，转向所述对存储器芯片进行检测；
若否，则利用一所述行地址冗余线/列地址冗余线替换所述失效行地址线/失效列地址线。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：若根据所述第一检测结果，确定在整个所述存储器芯片上未检测到失效单元，则结束检测。
3.根据权利要求2所述的方法，其特征在于，在所述利用一所述行地址冗余线/列地址冗余线替换所述失效行地址线/失效列地址线之后，所述方法还包括：转向所述对存储器芯片进行检测。
4.根据权利要求1所述的方法，其特征在于，在所述根据在所述存储器芯片上预先建立的直角坐标系获取失效行地址线/失效列地址线之前，所述方法还包括：
以所述存储器芯片的一个角的顶点作为原点，以所述原点所在的两条侧边分别作为横轴和纵轴建立直角坐标系。
5.根据权利要求1所述的方法，其特征在于，所述对存储器芯片进行检测包括：通过测试机对多个所述存储器芯片同时进行检测。
6.根据权利要求1所述的方法，其特征在于，所述对存储器芯片进行检测包括：通过测试机按照多种指定模式对多个所述存储器芯片同时进行检测。
7.根据权利要求5或6所述的方法，其特征在于，所述设置失效行地址线/失效列地址线，使被设置后的失效行地址线/失效列地址线能够被测试机识别为有效行地址线/有效列地址线，包括：
将所述失效行地址线/失效列地址线所独有的阵列电子可编程熔丝设定为断裂状态，将所述失效行地址线/失效列地址线在所述测试机中模拟为有效行地址线/有效列地址线，以实现在后续检测中，所述失效行地址线/失效列地址线能够被所述测试机识别为有效行地址线/有效列地址线。
8.根据权利要求5所述的方法，其特征在于，所述对经过设置处理后的存储器芯片进行检测，包括：通过所述测试机按照多种指定模式对经过设置处理后的存储器芯片进行检测。
9.根据权利要求1所述的方法，其特征在于，在所述设置所述失效行地址线/失效列地址线之前，所述方法还包括：存储所述第一失效单元的行地址/列地址。
10.根据权利要求9所述的方法，其特征在于，所述利用一所述行地址冗余线/列地址冗余线替换所述失效行地址线/失效列地址线包括：选取一所述行地址冗余线/列地址冗余线，根据所存储的所述第一失效单元的行地址/列地址查找到所述失效行地址线/失效列地址线，并利用所选取的所述行地址冗余线/列地址冗余线替换所述失效行地址线/失效列地址线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110271219.5A CN115083497A (zh) | 2021-03-12 | 2021-03-12 | 存储器芯片的失效单元检测修复方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110271219.5A CN115083497A (zh) | 2021-03-12 | 2021-03-12 | 存储器芯片的失效单元检测修复方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115083497A true CN115083497A (zh) | 2022-09-20 |
Family
ID=83240629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110271219.5A Pending CN115083497A (zh) | 2021-03-12 | 2021-03-12 | 存储器芯片的失效单元检测修复方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115083497A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116612805A (zh) * | 2023-07-19 | 2023-08-18 | 芯天下技术股份有限公司 | flash的冗余替换方法、装置、寄存器和存储芯片 |
| CN117831596A (zh) * | 2024-03-05 | 2024-04-05 | 悦芯科技股份有限公司 | 一种存储芯片稀疏失效单元电路的修复方法 |
-
2021
- 2021-03-12 CN CN202110271219.5A patent/CN115083497A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116612805A (zh) * | 2023-07-19 | 2023-08-18 | 芯天下技术股份有限公司 | flash的冗余替换方法、装置、寄存器和存储芯片 |
| CN116612805B (zh) * | 2023-07-19 | 2023-11-10 | 芯天下技术股份有限公司 | flash的冗余替换方法、装置、寄存器和存储芯片 |
| CN117831596A (zh) * | 2024-03-05 | 2024-04-05 | 悦芯科技股份有限公司 | 一种存储芯片稀疏失效单元电路的修复方法 |
| CN117831596B (zh) * | 2024-03-05 | 2024-05-24 | 悦芯科技股份有限公司 | 一种存储芯片稀疏失效单元电路的修复方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11315657B2 (en) | Stacked memory apparatus using error correction code and repairing method thereof | |
| US8509014B2 (en) | Mechanisms for built-in self repair of memory devices using failed bit maps and obvious repairs | |
| US6067262A (en) | Redundancy analysis for embedded memories with built-in self test and built-in self repair | |
| US8037376B2 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
| US7219275B2 (en) | Method and apparatus for providing flexible modular redundancy allocation for memory built in self test of SRAM with redundancy | |
| US10395748B2 (en) | Shared error detection and correction memory | |
| CN115083497A (zh) | 存储器芯片的失效单元检测修复方法 | |
| JP2005182866A (ja) | 半導体試験装置、半導体試験方法、半導体製造方法、ならびに半導体メモリ | |
| US7512001B2 (en) | Semiconductor memory device, test system including the same and repair method of semiconductor memory device | |
| US20060253764A1 (en) | Computer system and method for redundancy repair of memories installed in computer system | |
| KR102126017B1 (ko) | 베이스 다이 스페어 셀을 이용한 적층형 메모리 장치 및 그 수리 방법 | |
| US6762965B2 (en) | Method for integrating imperfect semiconductor memory devices in data processing apparatus | |
| US20200395093A1 (en) | Method and apparatus for built in redundancy analysis with dynamic fault reconfiguration | |
| CN100392766C (zh) | 集成电路中降低存储器失效之方法 | |
| CN103000226B (zh) | 通过随机存取存储器芯片地址引脚检测缺陷的测试方法 | |
| US7020033B2 (en) | Semiconductor memory apparatus and self-repair method | |
| KR101877939B1 (ko) | 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법 | |
| US7536614B1 (en) | Built-in-redundancy analysis using RAM | |
| TW201032237A (en) | Semiconductor test system with self-inspection of memory repair analysis | |
| US7593274B2 (en) | Semiconductor integrated circuit and relief method and test method of the same | |
| US20070124628A1 (en) | Methods of memory bitmap verification for finished product | |
| CN115346589A (zh) | 存储器芯片测试的失效比特图制作方法、装置及电子设备 | |
| US20030084389A1 (en) | Method and apparatus for flexible memory for defect tolerance | |
| KR100926149B1 (ko) | 반도체 메모리 테스트 시스템의 페일 데이터 처리 방법 | |
| CN116110489A (zh) | 一种三维芯片的测试方法、三维芯片及相关设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |