CN112216321A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN112216321A
CN112216321A CN202010441726.4A CN202010441726A CN112216321A CN 112216321 A CN112216321 A CN 112216321A CN 202010441726 A CN202010441726 A CN 202010441726A CN 112216321 A CN112216321 A CN 112216321A
Authority
CN
China
Prior art keywords
command
memory
memory device
refresh
control logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010441726.4A
Other languages
English (en)
Inventor
吴知赫
朴永辰
金昞直
朴基硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112216321A publication Critical patent/CN112216321A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

公开一种存储器装置，所述存储器装置包括：多个存储器芯片，用于响应于控制命令和地址信号来写入和读取数据；以及控制逻辑电路，用于将控制命令和地址信号传送到所述多个存储器芯片，并从存储器控制器接收第一命令，第一命令用于对所述多个存储器芯片中的至少一个存储器芯片执行与刷新操作不同的第一操作。控制逻辑电路响应于刷新命令，将第一命令发送到所述多个存储器芯片中的至少一个存储器芯片并在预定的刷新时间间隔期间执行第一操作，而不执行刷新操作。

Description

存储器装置
本申请要求于2019年7月11日提交到韩国知识产权局的第10-2019-0083795号韩国专利申请的优先权的权益，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开涉及一种存储器装置以及包括该存储器装置的存储器系统。
背景技术
存储器装置包括能够写入和读取数据的多个存储器芯片，并且被应用于各种应用，诸如，个人计算机、移动电子装置、服务器、数据库等。
存储器装置具有由制造商在装置内部预先定义的或者由标准定义的特殊命令模式。为了实现这样的特殊命令模式，需要将特殊命令应用于存储器装置。然而，由于特殊命令无法在运行时环境下应用于存储器装置，因此，存在必须通过系统重启来重新执行初始化处理的限制。
发明内容
本公开的一方面提供一种存储器装置，所述存储器装置能够执行由主机请求的第一操作而不需要在运行时环境下重启系统。
根据本公开的一方面，一种存储器装置包括：多个存储器芯片，被配置为：响应于控制命令和地址信号来写入和读取数据；以及控制逻辑电路，被配置为：将控制命令和地址信号传送到所述多个存储器芯片，并从存储器控制器接收第一命令，第一命令用于对所述多个存储器芯片中的至少一个存储器芯片执行与刷新操作不同的第一操作。控制逻辑电路响应于刷新命令，将第一命令发送到所述多个存储器芯片中的至少一个存储器芯片，并在预定的刷新时间间隔期间执行第一操作而不执行刷新操作。
根据本公开的一方面，一种存储器装置包括：多个存储器芯片，包括连接到多条行线和多条列线的多个存储器单元；以及控制逻辑电路，被配置为：在第一状态下发送用于执行针对所述多个存储器单元的输入/输出数据的第一操作的第一命令，以及在第二状态下执行修复所述多个存储器单元之中的至少一个有缺陷的存储器单元的第二操作。控制逻辑电路在第一状态下从存储器控制器接收用于执行第二操作的第二命令，并且在第二状态下将第二命令发送到所述多个存储器芯片。
根据本公开的一方面，一种存储器装置包括：多个存储器芯片；以及控制逻辑电路，包括：状态寄存器，被配置为保存指示寄存器时钟驱动器(RCD)缓冲器是否处于用于接收第一命令的状态的状态信息；寄存器时钟驱动器(RCD)缓冲器，被配置为根据状态寄存器的状态信息保存第一命令；以及刷新控制器，被配置为控制针对所述多个存储器芯片的自刷新操作。控制逻辑电路根据自刷新操作在多个刷新时段中的至少一个间隔期间，对所述多个存储器芯片中的至少一个存储器芯片执行第一命令的第一操作。
附图说明
从下面结合附图的详细描述，将更加清楚地理解本公开的以上和其他方面、特征以及优点，其中：
图1是简单示出根据本公开的示例性实施例的存储器系统的构造的示图。
图2和图3是示出根据示例性实施例的存储器装置的示图。
图4是简单示出根据示例性实施例的存储器芯片的框图。
图5是示出根据示例性实施例的包括在存储器芯片中的存储体阵列的示图。
图6、图7、图8A至图8B是示出根据示例性实施例的存储器装置的示图。
图9、图10A至图10B是示出根据示例性实施例的用于保存特殊命令的存储器装置的方法的示图。
图11、图12A至图12B是示出根据示例性实施例的用于执行特殊命令的存储器装置的方法的示图。
图13、图14A至图14B是示出根据示例性实施例的用于保存特殊命令的存储器装置的方法的示图。
图15A和图15B是示出根据示例性实施例的用于执行特殊命令的存储器装置的方法的示图。
图16和图17是示出根据示例性实施例的用于保存特殊命令的存储器装置的示图。
图18A和图18B是示出根据示例性实施例的用于执行特殊命令的存储器装置的方法的示图。
图19是简单示出根据示例性实施例的包括存储器装置的电子装置的框图。
具体实施方式
在下文中，将参照附图描述本公开的示例实施例。贯穿附图，相同的参考标号用于表示附图中的相同的部件，并且其详细描述将被省略。
图1是示出根据本公开的示例性实施例的存储器系统的构造的示图。
参照图1，根据本公开的示例性实施例的存储器系统1可包括存储器控制器2和存储器装置3。
存储器控制器2控制存储器系统1的全部操作以及主机与存储器装置3之间的数据(DAT)交换。例如，存储器控制器2可根据来自主机的请求控制存储器装置3执行数据(DAT)写入和/或读取操作。为此，存储器控制器2可通过发送操作命令(CMD)和地址信号(ADDR)来控制存储器装置3的操作。
存储器装置3可保存(即，存储)从存储器控制器2接收的数据。存储器装置3可包括低功率双倍数据速率2(LPDDR2)同步动态随机存取存储器(SDRAM)、双倍数据速率3(DDR3)SDRAM等。
存储器控制器2可以以预定数量的存储器单元为单位执行刷新操作。例如，存储器装置3可针对每个存储器单元执行刷新操作。可选地，存储器装置3可每两个存储器单元、每四个存储器单元或每八个存储器单元执行刷新操作。
在示例性实施例中，存储器装置3可从存储器控制器2接收刷新(REF)命令并执行刷新操作。存储器控制器2可针对每个刷新操作将REF命令发送到存储器装置3。例如，当存储器装置3针对每个存储器单元执行刷新操作时，存储器控制器2可发送针对每个存储器单元的刷新命令(REF1至REFn，n是大于1的正整数)。在示例性实施例中，响应于来自存储器控制器2的REF命令，存储器装置3可响应于REF命令对一行存储器单元执行刷新操作，或者同时对两行或更多行存储器单元执行刷新操作。
在示例性实施例中，存储器装置3可使用内部时钟来执行自刷新操作。在这种情况下，包括在存储器装置3中的刷新控制器可创建自刷新启动命令(SREF)和自刷新终止命令(SREFX)。存储器控制器2可等待自刷新终止所需的最大时间，并且将操作命令(CMD)和特殊命令发送到存储器装置3。
完成每个刷新操作所需的刷新时间间隔(tRFC)可根据存储器装置3的类型和量而变化。例如，当存储器装置3是8Gb LPDDR2 SDRAM时，刷新时间间隔(tRFC)可以是210ns，而当存储器装置3是8Gb DDR SDRAM时，刷新时间间隔(tRFC)可以是350ns。
同时，为了执行特殊操作，存储器装置3可从存储器控制器2接收特殊命令，并在至少一个刷新时间间隔(tRFC)期间执行特殊命令。特殊操作是除了基本操作(诸如，数据写入操作和/或数据读取操作)之外的操作，并且可包括使用测试模式寄存器组(TMRS)的测试操作、由电子器件工程联合委员会(JEDEC)标准定义的软封装后修复(soft post packagerepair，SPPR)以及修复有缺陷的存储器单元的操作等。
通常，为了执行特殊操作，存储器控制器2在系统初始化期间将特殊命令发送到存储器装置3。在这种情况下，存在以下限制：需要系统重启以在存储器系统1的运行时环境下执行特殊操作。为了解决这种问题，根据示例性实施例的存储器系统1可在运行时环境下将特殊命令保存在存储器装置3中，并在至少一个刷新时间间隔(tRFC)期间执行保存的特殊命令，从而缩短执行特殊操作的时间段。
图2和图3是示出根据示例性实施例的存储器装置的示图。
参照图2，根据示例性实施例的存储器装置4可包括安装在基底10上的多个存储器芯片20。多个存储器芯片20中的一些可被设置为针对由多个存储器芯片20存储和/或输出的数据具有纠错(ECC)功能的存储器芯片。
存储器装置4还可包括控制逻辑30，控制逻辑30将控制命令、地址信号等传送到多个存储器芯片20和设置在基底10的端部的输入/输出焊盘(pad，或称为“垫”)40。
控制逻辑30可在运行时环境下存储从外部源接收的特殊命令，并在特定的刷新时间间隔(tRFC)期间执行保存的特殊命令来控制存储器装置4的特殊操作。在示例性实施例中，控制逻辑30可包括寄存器时钟驱动器(RCD)。在示例性实施例中，控制逻辑30可包括用于保存特殊命令的RCD缓冲器和用于控制特殊命令的执行的命令调度器。
输入/输出焊盘40可连接到每个存储器芯片20的数据输入/输出(DQ)路径。
同时，在图2中示出包括8个存储器芯片20的存储器装置4，但该存储器装置4仅是示例，因此，本公开的示例性实施例不限于此。例如，图3中示出的示例性实施例的存储器装置4A可包括16个存储器芯片20A。输入/输出焊盘40A可连接到每个存储器芯片20A的数据输入/输出(DQ)路径。当图2中所示的存储器装置4和图3中所示的存储器装置4A具有相同的存储容量时，图2中所示的每个存储器芯片20的存储容量可以是图3中所示的每个存储器芯片20A的存储容量的两倍。此外，连接到图2中所示的存储器芯片20的数据输入/输出(DQ)路径的数量也可以是图3中所示的存储器芯片20A的数据输入/输出(DQ)路径的数量的两倍。
图4是简单示出根据示例性实施例的存储器芯片的框图。
图4可以是示出根据示例性实施例的包括在存储器装置中的存储器芯片的内部结构的框图。图4中所示的存储器芯片100可以是包括在图2中所示的存储器装置4中的多个存储器芯片20和包括在图3中所示的存储器装置4A中的多个存储器芯片20A的示例存储器芯片。基于图4，存储器芯片100可包括控制器110和存储体阵列130。在示例性实施例中，控制器110可包括控制逻辑111、行驱动器112、列驱动器113等。存储体阵列130可包括多个存储器单元(MC)。
在示例性实施例中，行驱动器112可经由字线(WL)连接到存储器单元(MC)，列驱动器113可经由位线(BL)连接到存储器单元(MC)。在示例性实施例中，行驱动器112可选择用于记录或读取数据的存储器单元(MC)，列驱动器113可包括用于将数据写入存储器单元(MC)中或从存储器单元(MC)读取数据的读取/写入电路。行驱动器112和列驱动器113的操作可由控制逻辑111控制。
图5是示出根据示例性实施例的包括在存储器芯片中的存储体阵列的示图。
参照图5，根据示例性实施例的图4的存储体阵列130可包括多个存储器单元(MC)。存储器单元(MC)可设置在多条字线(WL)和多条位线(BL)彼此交叉的点处。也就是说，每个存储器单元(MC)可连接到单条字线(WL)和单条位线(BL)。
每个存储器单元(MC)可包括开关元件SW和存储电容器(C)。在示例性实施例中，开关元件SW可包括晶体管，并且晶体管的栅极端子可连接到字线(WL)，并且晶体管的漏极端子/源极端子可分别连接到位线(BL)和存储电容器(C)。
包括在存储器芯片中的控制逻辑可经由多条字线(WL)和多条位线(BL)向包括在多个存储器单元(MC)中的每个存储器单元中的存储电容器(C)充入电荷，或者可释放在存储电容器(C)中充入的电荷，以向其写入数据或从其擦除数据。此外，控制逻辑可通过读取存储电容器(C)的电压等从多个存储器单元(MC)中的每个存储器单元读取数据。
存储器控制器2可执行将数据重新写入到多个存储器单元(MC)的刷新操作，使得数据不会由于已经充入存储电容器(C)中的电荷自然释放而丢失。控制逻辑可从外部源接收刷新命令(REF)或者在没有外部命令的情况下使用内部时钟来执行刷新操作。
在示例性实施例中，控制逻辑可在运行时环境下从外部接收并存储特殊命令，并且在至少一个刷新时间间隔(tRFC)期间执行存储的特殊命令来执行特殊操作(诸如，测试操作或软封装后修复(SPPR)操作)。
图6是示出根据示例性实施例的存储器装置的示图，图7是示出根据示例性实施例的包括在存储器装置中的控制逻辑的构造的示图。
图8A和图8B是示意性示出根据示例性实施例的存储器装置中的特殊命令的执行的流程的示图。
参照图6和图7二者，存储器控制器5可通过接口6访问存储器装置7。例如，存储器控制器5可通过接口6将操作命令(CMD)和地址信号(ADDR)发送到存储器装置7。此外，存储器控制器5可通过接口6与存储器装置7交换各种类型的数据(DAT，例如，DAT1至DAT8)。
存储器装置7可包括多个存储器芯片50和控制逻辑60。控制逻辑60可将从存储器控制器5接收的操作命令(CMD)和地址信号(ADDR)传送到多个存储器芯片50来控制数据写入和/或数据读取操作。此外，控制逻辑60可将从存储器控制器5接收的刷新命令(REF，例如，REF1至REF8)传送到多个存储器芯片50来控制刷新操作。
控制逻辑60可包括寄存器时钟驱动器(RCD)。在示例性实施例中，控制逻辑60可包括RCD缓冲器61和状态寄存器63，RCD缓冲器61用于保存从存储器控制器5接收的特殊命令，状态寄存器63具有控制逻辑60的状态信息。
从存储器控制器5接收的特殊操作的信息和特殊命令的类型可被保存在RCD缓冲器61中。例如，当特殊命令是测试模式寄存器组(TMRS)序列时，特殊命令的命令类型信息可被保存在RCD缓冲器61的第一存储部中，而在测试操作中使用的测试数据可被保存在RCD缓冲器61的第二存储部中。此外，当特殊命令是软封装后修复(SPPR)序列时，特殊命令的命令类型信息可被保存在RCD缓冲器61的第一存储部中，而执行软封装后修复(SPPR)操作的存储器芯片的地址信息可被保存在RCD缓冲器61的第二存储部中。同时，参照图8A，测试模式寄存器组(TMRS)序列800可包括用于序列有效性的验证的安全键信息(KEY1、KEY2)810、测试模式寄存器组830和序列终止命令(EXIT)850，它们可按照该顺序被传送到存储器装置。此外，参照图8B，软封装后修复(SPPR)序列900可包括序列启动命令(MR4 A5＝1)910、用于序列有效性的验证的保护键信息(MR0保护键)920、激活命令(ACT)930、写入命令(WR或WRADQ＝0)940、免费补丁命令(PRE)950和序列终止命令(MR4 A5＝0)960，它们可按照该顺序被传送到存储器装置。
RCD缓冲器61的大小可根据从存储器控制器5接收的特殊命令的类型而变化。例如，当特殊命令是测试模式寄存器组(TMRS)序列时，RCD缓冲器61的大小可以是4字节。当特殊命令是软封装后修复(SPPR)序列时，RCD缓冲器61的大小可以是11字节。然而，RCD缓冲器61的这种保存格式和大小仅是示例，因此，不限于此。例如，除了特殊命令类型之外，控制逻辑60可将关于特殊操作的信息保存在RCD缓冲器61中。在这种情况下，特殊命令的类型可基于RCD缓冲器61的大小来确定。
状态寄存器63可保存指示控制逻辑60是否可处于能够接收特殊命令的状态的值。例如，当控制逻辑60处于第一状态(例如，状态寄存器63的值可以是1)时，控制逻辑60可接收特殊命令，而当控制逻辑60处于第二状态(例如，状态寄存器63的值可以是0)时，控制逻辑60可无法接收特殊命令。存储器控制器5可通过经由接口6验证状态寄存器63的值来确定是否将特殊命令发送到存储器装置7。同时，在将特殊命令保存在RCD缓冲器61中的情况下，控制逻辑60可通过将状态寄存器63的值改变为0来阻止其他特殊命令的接收。
接口6可被设计为能够访问存储器装置的状态寄存器63和RCD缓冲器61，并且在一些示例中，接口6可包括系统管理总线(SMBus)等。
图9、图10A至图10B是示出根据示例性实施例的用于存储特殊命令的存储器装置的方法的示图。
为了便于描述，一起参照图9和图6，当其中内置有根据示例性实施例的存储器装置7的系统被重启并开始操作S910时，存储器装置7可启动操作。该系统可以是其中内置有存储器装置7的计算机、服务器、数据库、移动电子装置等，并且通过S910的系统重启，安装在系统中的操作系统可被运行。
一旦系统被重启，存储器控制器就5可确定状态寄存器63的值是否是表示第一状态的第一值(S920)，在第一状态下控制逻辑60可接收特殊命令。存储器控制器5可通过经由预定的接口6识别状态寄存器63的值来确定控制逻辑60是否处于第一状态。
当在S920中的验证的结果指示控制逻辑60处于第一状态时，存储器控制器5可将特殊命令发送到存储器装置7(S930)。
当在S920中的确定的结果指示控制逻辑60不处于第一状态时，存储器控制器5返回S920，并继续验证控制逻辑60是否处于第一状态。
在S940中，存储器装置7可将从存储器控制器5接收的特殊命令保存在RCD缓冲器61中。在示例性实施例中，存储器装置7可将特殊操作的信息和特殊命令的类型保存在RCD缓冲器中。在示例性实施例中，存储器装置7可根据特殊命令的类型动态地改变RCD缓冲器61的大小。例如，当接收的特殊命令是测试模式寄存器组(TMRS)序列时，存储器装置7可将RCD缓冲器61的大小设置为4字节。当接收的特殊命令是软封装后修复(SPPR)序列时，存储器装置7可将RCD缓冲器61的大小设置为11字节。
一旦特殊命令被保存在RCD缓冲器61中，控制逻辑60就可将状态寄存器63的值改变为表示第二状态的第二值(S950)，在第二状态下控制逻辑60不可接收特殊命令。当控制逻辑60处于第二状态时，存储器控制器5可不将其他特殊命令发送到存储器装置7。
在存储器装置7接收并保存特殊命令之前和之后的RCD缓冲器61和状态寄存器63的状态改变如图10A和图10B中所示。图10A可对应于特殊命令是测试模式寄存器组(TMRS)序列的示例性实施例，而图10B可对应于特殊命令是软封装后修复(SPPR)序列的示例性实施例。
参照图10A，在存储器装置7接收特殊命令之前，RCD缓冲器61可处于没有保存的数据的空状态，并且状态寄存器63可具有指示第一状态的第一值，在第一状态下特殊命令可被接收。当存储器装置7接收作为特殊命令的测试模式寄存器组(TMRS)序列时，指示测试模式寄存器组(TMRS)序列的类型信息可被保存在RCD缓冲器61的第一存储部(字节0)中，而测试数据被保存在RCD缓冲器61的第二存储部(字节1至字节3)中。此外，状态寄存器63可具有表示第二状态的第二值，在第二状态下其他特殊命令不可被接收。
参照图10B，在存储器装置7接收特殊命令之前，RCD缓冲器61可处于没有保存的数据的空状态，并且状态寄存器63可具有指示在第一状态的第一值，在第一状态下特殊命令可被接收。当存储器装置7接收软封装后修复(SPPR)序列时，指示软封装后修复(SPPR)序列的类型信息被保存在RCD缓冲器61的第一存储部(字节0)中，而用于执行软封装后修复(SPPR)操作的存储器芯片的地址信息可被保存在RCD缓冲器61的第二存储部(字节1至字节10)中。此外，状态寄存器63可具有表示第二状态的第二值，在第二状态下其他特殊命令不可被接收。
图11、图12A至图12B是示出根据示例性实施例的用于执行特殊命令的存储器装置的方法的示图。
为了便于描述，一起参照图11和图6，在S1110中，存储器装置7可从存储器控制器5接收第一刷新命令(REF1)。响应于第一刷新命令REF1，存储器装置7可确定控制逻辑60是否处于第二状态同时具有保存在RCD缓冲器61中的特殊命令，在第二状态下特殊命令不可被接收(S1120)。
当在S1120中的验证的结果指示状态寄存器63具有表示控制逻辑60的第二状态的第二值同时具有保存在RCD缓冲器61中的特殊命令时，存储器装置7可将保存在RCD缓冲器61中的特殊命令传送到存储器芯片，并在刷新时间间隔(tRFC)期间根据第一刷新命令(REF1)执行特殊命令(S1130)。
一旦特殊命令被执行，存储器装置7可通过清零RCD缓冲器61来去除已经保存的特殊命令，以将状态寄存器63的值改变为表示控制逻辑60的第一状态的第一值(S1140)。
在S1150中，存储器装置7可随后接收第二刷新命令(REF2)，并相应地执行第二刷新命令(REF2)。
在示例性实施例中，存储器装置7可跳过与在其期间特殊命令已经被执行的特定刷新时间间隔(tRFC)对应的刷新操作。例如，参照图12A，存储器装置7可在针对第一存储器单元的刷新时间间隔(t11与t12之间的间隔，tRFC11)期间，执行保存在RCD缓冲器61中的特殊命令。存储器装置7可随后按顺序跳过针对第一存储器单元的刷新操作，并且在针对第二存储器单元的刷新时间间隔(t13与t14之间的间隔，tRFC13)、针对第三存储器单元的刷新时间间隔(t15与t16之间的间隔，tRFC15)以及针对第四存储器单元的刷新时间间隔(t17与t18之间的间隔，tRFC17)期间分别执行针对第二存储器单元至第四存储器单元的刷新操作。由于考虑到存储器装置7的保持特性(例如，数据保持时间)，直到对第一存储器单元执行第一存储器单元的下一刷新操作为止第一存储器单元所需的时间(即，刷新周期)相对短，所以即使当针对第一存储器单元的刷新操作被跳过并且特殊命令被执行时数据也不会丢失。
在示例性实施例中，存储器装置7可在预定的刷新时间间隔(tRFC)期间执行特殊命令，同时执行多个刷新操作。例如，参照图12B，存储器装置7可通过命令调度在针对第二存储器单元的刷新时间间隔(t23与t24之间的间隔，tRFC23)期间执行保存在RCD缓冲器61中的特殊命令。也就是说，即使当第一刷新命令(REF1)被接收时，存储器装置7也可根据预定的命令调度信息在接收第二刷新命令(REF2)时执行特殊命令。因此，存储器装置7可按顺序在针对第一存储器单元的刷新时间间隔(t21与t22之间的间隔，tRFC21)期间执行针对第一存储器单元的刷新操作，在针对第二存储器单元的刷新时间间隔(t23与t24之间的间隔，tRFC23)期间跳过针对第二存储器单元的刷新操作并对其执行特殊操作，并且在针对第三存储器单元的刷新时间间隔(t25与t26之间的间隔，tRFC25)以及针对第四存储器单元的刷新时间间隔(t27与t28之间的间隔，tRFC27)期间分别执行针对第三存储器单元和第四存储器单元的刷新操作。这防止了可能由于重复跳过针对同一存储器单元的刷新操作而导致的数据丢失。
图13、图14A至图14B是示出根据示例性实施例的用于存储特殊命令的存储器装置的方法的示图。
为了便于描述，一起参照图13和图6，根据示例性实施例的存储器装置7的操作可通过其中内置有存储器装置7的系统的重启来启动(S1310)。
一旦系统被启动，存储器控制器5就可验证控制逻辑60是否具有表示第一状态的第一值(S1320)，在第一状态下控制逻辑60可接收特殊命令。例如，存储器控制器5可通过经由预定的接口6测量状态寄存器63的值来验证控制逻辑60是否处于第一状态。
S1320中的验证的结果指示状态寄存器63具有第一值，存储器控制器5可将特殊命令发送到存储器装置7(S1330)。
S1320中的验证的结果指示状态寄存器63不具有第一状态，存储器控制器5返回到S1320，并继续验证控制逻辑60是否处于第一状态。
在S1340中，存储器装置7可将从存储器控制器5接收的特殊命令保存在RCD缓冲器61中。例如，测试模式寄存器组(TMRS)序列信息或软封装后修复(SPPR)序列信息可被保存在RCD缓冲器61中。在这种情况下，关于每种类型的特殊命令和特殊操作的信息可被保存在RCD缓冲器中。例如，当特殊命令是测试模式寄存器组(TMRS)序列时，指示测试模式寄存器组(TMRS)序列的类型信息可被保存在RCD缓冲器61的第一存储部中，并且测试数据可被保存在RCD缓冲器61的第二存储部中。可选地，当特殊命令是软封装后修复(SPPR)序列时，指示软封装后修复(SPPR)序列的类型信息可被保存在RCD缓冲器61的第一存储部中，并且用于软封装后修复(SPPR)操作的存储器芯片的地址信息可被保存在RCD缓冲器61的第二存储部中。
可考虑总刷新时间间隔(tRFC_tot)的长度、系统请求等来预先设置RCD缓冲器61的大小。例如，可考虑存储器装置7的保持特性，基于在整个刷新时间间隔期间可执行的特殊命令的最大数量来预先设置RCD缓冲器61的大小。
在S1350中，存储器装置7可验证RCD缓冲器61是否处于“满”(FULL)状态，在FULL状态下另一特殊命令不可被保存。
S1350中的验证的结果指示控制逻辑60处于FULL状态(“是”)，在FULL状态下另一特殊命令不可被保存，存储器装置7可将状态寄存器63的值改变为表示第二状态的第二值，在第二状态下控制逻辑60不可接收另一特殊命令(S1360)。
S1350中的验证的结果指示控制逻辑60不处于FULL状态(“否”)，不处于FULL状态下，控制逻辑60可保存另一特殊命令，存储器控制器5可返回至S1320以执行由主机请求的其他特殊命令，并继续验证状态寄存器63的值是否为第一值。
在存储器装置7保存特殊命令之前和之后的RCD缓冲器61和状态寄存器63的状态改变如图14A和图14B中所示。
参照图14A，在存储器装置7接收特殊命令之前，RCD缓冲器61处于“空”(EMPTY)状态，在空状态下没有数据被保存，并且状态寄存器63可具有表示第一状态的第一值，在第一状态下状态寄存器63可接收特殊命令。当存储器装置7随后接收测试模式寄存器组(TMRS)序列和软封装后修复(SPPR)序列时，接收的序列的每种类型和特殊操作的信息可按顺序保存在RCD缓冲器61中。
状态寄存器63可根据RCD缓冲器61是否处于FULL状态而具有不同的值。另一特殊命令可被保存，直到RCD缓冲器61被验证为具有FULL状态为止。例如，当RCD缓冲器61不可保存另一特殊命令时，状态寄存器63可具有表示第二状态的第二值。相反，当RCD缓冲器61保存另一特殊命令(即，不处于FULL状态)时，状态寄存器63可具有指示第一状态的第一值。
同时，例如，示例性实施例中的存储器装置7可在至少一个刷新时间间隔(tRFC)期间使用“先进先出”(FIFO)方法，执行保存在RCD缓冲器61中的多个特殊命令。
参照图14B，RCD缓冲器61处于EMPTY状态，在EMPTY状态下没有数据被保存，并且状态寄存器63可具有表示第一状态的第一值，在第一状态下状态寄存器63可接收特殊命令。当存储器装置7随后接收测试模式寄存器组(TMRS)序列和软封装后修复(SPPR)序列时，接收的序列的每种类型和特殊操作的信息可按顺序保存在RCD缓冲器61中。此外，RCD缓冲器61可保存特殊命令的优先级信息。例如，优先级信息可被保存在RCD缓冲器61的第一存储部(字节0)中，命令类型信息可被保存在RCD缓冲器61的第二存储部(字节1)中，而特殊操作信息被保存在第三存储部(字节2至字节N，N为大于2的正整数)中。
状态寄存器63可根据RCD缓冲器61是否处于FULL状态而具有不同的值。另一特殊命令可被保存，直到RCD缓冲器61被验证为FULL状态为止。例如，当RCD缓冲器61不可保存另一特殊命令(即，RCD缓冲器61可处于FULL状态)时，状态寄存器63可具有表示第二状态的第二值。相反，当RCD缓冲器61可保存另一特殊命令(即，RCD缓冲器61可不处于FULL状态)时，状态寄存器63可具有指示第一状态的第一值。
同时，示例性实施例中的存储器装置7可在至少一个刷新时间间隔(tRFC)期间，根据保存在RCD缓冲器61中的多个特殊命令的优先级来执行保存在RCD缓冲器61中的多个特殊命令。
图15A和图15B是示出根据示例性实施例的用于执行特殊命令的存储器装置的方法的示图。
在示例性实施例中，存储器装置7可连续地执行多个特殊命令，并且跳过与在其期间特殊命令已经被执行的特定刷新时间间隔(tRFC)对应的刷新操作。例如，参照图15A，存储器装置7可在针对第一存储器单元的刷新时间间隔(t31与t32之间的间隔，tRFC31)期间，执行保存在RCD缓冲器61中的第一特殊命令。存储器装置7还可在针对第二存储器单元的刷新时间间隔(t33与t34之间的间隔，tRFC33)期间执行保存在RCD缓冲器61中的第二特殊命令。第一特殊命令可在第二特殊命令之前被保存，或者可具有比第二特殊命令高的优先级。然后，存储器装置7可按顺序跳过针对第一存储器单元和第二存储器单元的刷新操作，并在针对第三存储器单元的刷新时间间隔(t35与t36之间的间隔，tRFC35)和针对第四存储器单元的刷新时间间隔(t37与t38之间的间隔，tRFC37)期间分别执行针对第三存储器单元和第四存储器单元的刷新操作。
在示例性实施例中，存储器装置7可不连续地执行多个特殊命令。例如，参照图15B，存储器装置7可在针对第一存储器单元的刷新时间间隔(t41与t42之间的间隔，tRFC41)期间执行保存在RCD缓冲器61中的第一特殊命令。存储器装置7还可在针对第三存储器单元的刷新时间间隔(t45与t46之间的间隔，tRFC45)期间执行保存在RCD缓冲器61中的第二特殊命令。此外，存储器装置7可在针对第二存储器单元的刷新时间间隔(t43与t44之间的间隔，tRFC43)和针对第四存储器单元的刷新时间间隔(t47与t48之间的间隔，tRFC47)期间分别执行针对第二存储器单元和第四存储器单元的刷新操作。第一特殊命令可在第二特殊命令之前被保存，或者可具有比第二特殊命令高的优先级。在这种情况下，可省略针对第一存储器单元和第三存储器单元的刷新操作。
图16是示出根据示例性实施例的存储器装置的示图，图17是示出根据示例性实施例的包括在存储器装置中的控制逻辑的构造的示图。
参照图16和图17二者，存储器控制器8可通过接口9访问存储器装置11。例如，存储器控制器8可通过接口9将操作命令(CMD)和地址信号(ADDR)发送到存储器装置11。此外，存储器控制器8可通过接口9与存储器装置11交换各种类型的数据(DAT)。
存储器装置11可包括多个存储器芯片70和控制逻辑80。控制逻辑80可包括寄存器时钟驱动器(RCD)。在示例性实施例中，控制逻辑80可包括RCD缓冲器81和状态寄存器83，RCD缓冲器81用于保存从存储器控制器8接收的特殊命令，状态寄存器83指示控制逻辑80的状态。控制逻辑80还可包括用于控制自刷新操作的刷新控制器85。刷新控制器85可生成自刷新启动命令(SREF)和自刷新终止命令(SREFX)，并将自刷新启动命令(SREF，例如，SREF1至SREF8)和自刷新终止命令(SREFX)传送到多个存储器芯片70来控制自刷新操作。
接口9可被设计为访问控制逻辑80的状态寄存器83和RCD缓冲器81。在一些示例中，接口9可包括系统管理总线(SMBus)等。
用于将特殊命令保存在RCD缓冲器81中的方法可与先前参照图8A至图10B描述的方法相同，因此，将省略其详细描述。在下文中，将参照图18A和图18B描述示例性实施例中的用于执行特殊命令的存储器装置的方法。
图18A和图18B是示出根据示例性实施例的用于执行特殊命令的存储器装置的方法的示图。
为了便于描述，一起参照图18A和图17，存储器装置11可在自刷新启动命令(SREF)与自刷新终止命令(SREFX)之间的自刷新时间间隔期间执行一个或多个特殊命令。例如，存储器装置11可在针对第一存储器单元的刷新时间间隔(t51与t52之间的间隔，tRFC51)期间，执行保存在RCD缓冲器81中的第一特殊命令。当对第一存储器单元执行第一特殊命令时，跳过在间隔tRFC51中对第一存储器单元的刷新操作。存储器装置11还可在针对第二存储器单元的刷新时间间隔(t53与t54之间的间隔，tRFC53)期间执行保存在RCD缓冲器81中的第二特殊命令。当对第二存储器单元执行第二特殊命令时，跳过在间隔tRFC53中对第二存储器单元的刷新操作。存储器装置11可按顺序跳过针对第一存储器单元和第二存储器单元的刷新操作，并且在针对第三存储器单元的刷新时间间隔(t55与t56之间的间隔，tRFC55)和针对第四存储器单元的刷新时间间隔(t57与t58之间的间隔，tRFC57)期间分别执行针对第三存储器单元和第四存储器单元的刷新操作。
参照图18B，存储器装置11可通过命令调度在针对第二存储器单元的刷新时间间隔(t63与t64之间的间隔，tRFC63)期间来执行保存在RCD缓冲器81中的特殊命令。因此，存储器装置11可按顺序在针对第一存储器单元的刷新时间间隔(t61与t62之间的间隔，tRFC61)期间执行针对第一存储器单元的刷新操作、在针对第二存储器单元的刷新时间间隔(t63与t64之间的间隔，tRFC63)期间执行针对第二存储器单元的特殊操作，并且在针对第三存储器单元的刷新时间间隔(t65与t66之间的间隔，tRFC65)和针对第四存储器单元的刷新时间间隔(t67与t68之间的间隔，tRFC67)期间分别执行针对第三存储器单元和第四存储器单元的刷新操作。
图19是示出根据示例性实施例的包括存储器装置的电子装置的框图。
图19中示出根据示例性实施例的电子装置1000可包括显示器1010、通信单元1020、存储器1030、处理器1050、输入/输出单元1040等。诸如显示器1010、通信单元1020、存储器1030、处理器1050、输入/输出单元1040等的元件可通过总线1060彼此通信。除了以上提及的那些元件之外，电子装置1000还可包括电源装置、端口等。
处理器1050可执行特定的算术运算或命令、任务等。处理器1050可以是中央处理器(CPU)、微处理器单元(MCU)、应用处理器等，并且可与其他构成元件(诸如，显示器1010、通信单元1020、存储器1030、输入/输出单元1040等)通信。
图19中所示的包括在电子装置1000中的存储器1030可包括根据本公开的各种示例性实施例的存储器装置。作为示例，存储器1030可参照图1至图18B根据各种示例性实施例进行操作。存储器1030可响应于从处理器1040传送的操作命令来保存、打印或删除数据。此外，存储器1030可在电子装置1000正在被运行时操作的同时接收由主机请求的特殊命令并在预定的刷新时间间隔(tRFC)期间执行该特殊命令。
根据本公开的示例性实施例的存储器装置可在运行时环境下执行从存储器控制器接收的特殊命令，从而使执行特殊操作所需的时间最小化并提高效率。
此外，根据示例性实施例的存储器装置可通过调度在其期间特殊命令被执行的刷新时间间隔来使数据丢失最小化。
根据示例性实施例的存储器装置可广泛地用在需要执行特殊操作的所有领域。
本公开的各种优点和有益效果不限于以上描述，并且可通过示例性实施例的详细描述被更容易地理解。
本公开的各种和有利的优点以及效果可不限于以上描述，并且在描述本公开的特定实施例的过程中可被更容易地理解。
虽然已经参照本公开的示例实施例示出和描述本公开，但是对于本领域技术人员将清楚的是，在不脱离如由所附权利要求所限定的本公开的范围的情况下，可对其进行修改和变型。

Claims (20)

1.一种存储器装置，包括：
多个存储器芯片，被配置为：响应于控制命令和地址信号来写入和读取数据；以及
控制逻辑电路，被配置为：将控制命令和地址信号传送到所述多个存储器芯片，并从存储器控制器接收第一命令，第一命令用于对所述多个存储器芯片中的至少一个存储器芯片执行与刷新操作不同的第一操作，
其中，控制逻辑电路响应于刷新命令，将第一命令发送到所述多个存储器芯片中的至少一个存储器芯片，并在预定的刷新时间间隔期间执行第一操作而不执行刷新操作。
2.根据权利要求1所述的存储器装置，其中，控制逻辑电路包括：
寄存器时钟驱动器缓冲器，被配置为保存第一命令；以及
状态寄存器，被配置为保存指示寄存器时钟驱动器缓冲器是否处于被允许接收第一命令的状态的值。
3.根据权利要求2所述的存储器装置，其中，寄存器时钟驱动器缓冲器保存第一命令的命令类型的信息和第一操作的信息。
4.根据权利要求3所述的存储器装置，其中，控制逻辑电路被配置为：根据第一命令的命令类型来设置寄存器时钟驱动器缓冲器的大小。
5.根据权利要求2所述的存储器装置，其中，当第一值被保存在状态寄存器中时，寄存器时钟驱动器缓冲器被允许保存第一命令，并且当与第一值不同的第二值被保存在状态寄存器中时，寄存器时钟驱动器缓冲器不被允许保存第一命令。
6.根据权利要求5所述的存储器装置，其中，控制逻辑电路响应于从存储器控制器接收到第一命令而将状态寄存器的值更新为第二值。
7.根据权利要求5所述的存储器装置，其中，控制逻辑电路响应于将第一命令发送到所述多个存储器芯片而将状态寄存器的值更新为第一值。
8.根据权利要求1所述的存储器装置，其中，控制逻辑电路在所述预定的刷新时间间隔期间跳过刷新操作。
9.根据权利要求1所述的存储器装置，其中，第一操作包括针对所述多个存储器芯片的测试模式寄存器组序列和软封装后修复序列中的至少一个。
10.根据权利要求7所述的存储器装置，其中，当第一值被保存在状态寄存器中时，控制逻辑电路响应于从存储器控制器接收的刷新命令来执行刷新操作。
11.一种存储器装置，包括：
多个存储器芯片，包括连接到多条行线和多条列线的多个存储器单元；以及
控制逻辑电路，被配置为：在第一状态下发送用于执行针对所述多个存储器单元的输入/输出数据的第一操作的第一命令，以及在第二状态下执行修复所述多个存储器单元之中的至少一个有缺陷的存储器单元的第二操作，
其中，控制逻辑电路在第一状态下从存储器控制器接收用于执行第二操作的第二命令，并且在第二状态下将第二命令发送到所述多个存储器芯片。
12.根据权利要求11所述的存储器装置，其中，控制逻辑电路响应于刷新命令，将第二命令发送到所述多个存储器芯片，并在预定的刷新时间间隔期间对所述多个存储器芯片执行第二操作。
13.根据权利要求11所述的存储器装置，其中，控制逻辑电路包括：寄存器时钟驱动器缓冲器，用于保存从存储器控制器接收的第二命令的命令类型的信息和第二操作的信息。
14.根据权利要求13所述的存储器装置，其中，控制逻辑电路在第一状态下接收第三命令，
寄存器时钟驱动器缓冲器还保存第二命令和第三命令中每个的优先级信息，
基于第二命令和第三命令中的每个的优先级信息，确定执行第二命令和第三命令的顺序。
15.根据权利要求13所述的存储器装置，其中，根据所述多个存储器单元的保持特性，基于将在针对所述多个存储器芯片的整个刷新时间间隔期间执行的命令的最大数量来确定寄存器时钟驱动器缓冲器的大小。
16.一种存储器装置，包括：
多个存储器芯片；以及
控制逻辑电路，包括：
状态寄存器，被配置为具有指示寄存器时钟驱动器缓冲器是否处于用于接收第一命令的状态的状态信息；
寄存器时钟驱动器缓冲器，被配置为根据状态寄存器的状态信息保存第一命令，以及
刷新控制器，被配置为控制所述多个存储器芯片的自刷新操作，
其中，控制逻辑电路在自刷新操作的多个刷新时间间隔中的至少一个刷新时间间隔期间，对所述多个存储器芯片中的至少一个存储器芯片执行第一命令的第一操作。
17.根据权利要求16所述的存储器装置，其中，刷新控制器被配置为：通过生成启动自刷新操作的第一命令和终止自刷新操作的第二命令，并将第一命令和第二命令发送到所述多个存储器芯片来执行自刷新操作。
18.根据权利要求16所述的存储器装置，其中，第一操作包括针对所述多个存储器芯片的测试模式寄存器组序列和软封装后修复序列中的至少一个。
19.根据权利要求16所述的存储器装置，其中，控制逻辑电路在所述多个刷新时间间隔中的至少一个刷新时间间隔期间跳过刷新操作。
20.根据权利要求16所述的存储器装置，其中，寄存器时钟驱动器缓冲器保存第一命令的命令类型的信息和第一操作的信息，并根据第一命令的命令类型具有变化的大小。
CN202010441726.4A 2019-07-11 2020-05-22 存储器装置 Pending CN112216321A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190083795A KR20210008216A (ko) 2019-07-11 2019-07-11 메모리 장치 및 이를 포함하는 메모리 시스템
KR10-2019-0083795 2019-07-11

Publications (1)

Publication Number Publication Date
CN112216321A true CN112216321A (zh) 2021-01-12

Family

ID=74059372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010441726.4A Pending CN112216321A (zh) 2019-07-11 2020-05-22 存储器装置

Country Status (3)

Country Link
US (1) US10978133B2 (zh)
KR (1) KR20210008216A (zh)
CN (1) CN112216321A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909404A (en) * 1998-03-27 1999-06-01 Lsi Logic Corporation Refresh sampling built-in self test and repair circuit
US20050015539A1 (en) * 2002-01-09 2005-01-20 Takashi Horii Memory system and memory card
KR20120081352A (ko) * 2011-01-11 2012-07-19 에스케이하이닉스 주식회사 리프레시 제어 회로, 이를 이용한 메모리 장치 및 그 리프레시 제어 방법
US9627095B1 (en) * 2016-03-17 2017-04-18 SK Hynix Inc. Memory module, memory system including the same and operation method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4036487B2 (ja) 1995-08-18 2008-01-23 株式会社ルネサステクノロジ 半導体記憶装置、および半導体回路装置
KR100412142B1 (ko) 2002-02-26 2003-12-31 주식회사 하이닉스반도체 패킷 전송 방식의 반도체 메모리 장치에서 스페셜 모드를구현하는 회로
KR100899394B1 (ko) * 2007-10-31 2009-05-27 주식회사 하이닉스반도체 리프래쉬 제어 회로
WO2010100685A1 (ja) 2009-03-03 2010-09-10 パナソニック株式会社 メモリ装置およびメモリ制御装置
KR101653568B1 (ko) * 2009-07-03 2016-09-02 삼성전자주식회사 부분 셀프 리플레시 모드에서 전류 소모를 줄일 수 있는 반도체 메모리 장치
JP2011065686A (ja) 2009-09-15 2011-03-31 Elpida Memory Inc システムインパッケージとその試験方法
KR101861647B1 (ko) 2011-05-24 2018-05-28 삼성전자주식회사 메모리 시스템 및 그 리프레시 제어 방법
WO2014150478A1 (en) 2013-03-15 2014-09-25 Insyde Software Corp. System and method for managing and diagnosing a computing device equipped with unified extensible firmware interface (uefi)-compliant firmware
KR102192242B1 (ko) 2014-02-24 2020-12-17 삼성전자주식회사 메모리로 커맨드를 이슈하는 커맨드 이슈 방법 및 메모리의 커맨드 처리 방법
US10437650B2 (en) 2014-06-19 2019-10-08 Nec Corporation Controlling execution of tasks in a series of operational processing by identifying processing units based on task command, task setting information, state of operational processing
US10810144B2 (en) 2016-06-08 2020-10-20 Samsung Electronics Co., Ltd. System and method for operating a DRR-compatible asynchronous memory module
US20180181504A1 (en) 2016-12-23 2018-06-28 Intel Corporation Apparatuses and methods for training one or more signal timing relations of a memory interface
KR20190040604A (ko) 2017-10-11 2019-04-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190041645A (ko) 2017-10-13 2019-04-23 삼성전자주식회사 메모리 모듈, 메모리 모듈의 동작 방법 및 메모리 모듈의 테스트 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909404A (en) * 1998-03-27 1999-06-01 Lsi Logic Corporation Refresh sampling built-in self test and repair circuit
US20050015539A1 (en) * 2002-01-09 2005-01-20 Takashi Horii Memory system and memory card
KR20120081352A (ko) * 2011-01-11 2012-07-19 에스케이하이닉스 주식회사 리프레시 제어 회로, 이를 이용한 메모리 장치 및 그 리프레시 제어 방법
US9627095B1 (en) * 2016-03-17 2017-04-18 SK Hynix Inc. Memory module, memory system including the same and operation method thereof

Also Published As

Publication number Publication date
US20210012831A1 (en) 2021-01-14
KR20210008216A (ko) 2021-01-21
US10978133B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
US8438356B2 (en) Flash memory controller
US7730232B2 (en) Data transfer method and system
US7827468B2 (en) Memory system including nonvolatile memory and volatile memory and operating method of same
US7287115B2 (en) Multi-chip package type memory system
US20060065746A1 (en) Semiconductor memory device
US11288014B2 (en) Controller, operating method of controller and storage device including the same
US6523755B2 (en) Semiconductor memory device
US9152553B1 (en) Generic command descriptor for controlling memory devices
KR20060027619A (ko) 멀티 칩 시스템 및 그것의 부트코드 페치 방법
US11442664B2 (en) Memory system and method of operating the same
US20190220220A1 (en) Data storage device, operating method thereof and nonvolatile memory device
US9007867B2 (en) Loading trim address and trim data pairs
US20190227788A1 (en) Memory system and operating method thereof
CN112216321A (zh) 存储器装置
US20060083093A1 (en) Non-volatile configuration data storage for a configurable memory
US20050223157A1 (en) Fast non-volatile random access memory in electronic devices
KR20150042041A (ko) 전압발생기, 집적회로 및 전압 발생 방법
US20100250828A1 (en) Control signal output pin to indicate memory interface control flow
US8006029B2 (en) DDR flash implementation with direct register access to legacy flash functions
KR20200034312A (ko) 데이터 저장 장치 및 그것의 동작 방법
JP2021152779A (ja) 半導体記憶装置
EP1818831B1 (en) Data transfer method and system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination