CN112201738A - 倒装led芯片的制备方法 - Google Patents
倒装led芯片的制备方法 Download PDFInfo
- Publication number
- CN112201738A CN112201738A CN202011219660.0A CN202011219660A CN112201738A CN 112201738 A CN112201738 A CN 112201738A CN 202011219660 A CN202011219660 A CN 202011219660A CN 112201738 A CN112201738 A CN 112201738A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- forming
- electrode
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 153
- 239000010410 layer Substances 0.000 claims description 341
- 239000004065 semiconductor Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 33
- 238000003892 spreading Methods 0.000 claims description 29
- 230000007480 spreading Effects 0.000 claims description 29
- 230000000903 blocking effect Effects 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 20
- 239000002346 layers by function Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 230000001965 increasing effect Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000010079 rubber tapping Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 235000014820 Galium aparine Nutrition 0.000 description 1
- 240000005702 Galium aparine Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- DLINORNFHVEIFE-UHFFFAOYSA-N hydrogen peroxide;zinc Chemical compound [Zn].OO DLINORNFHVEIFE-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种倒装LED芯片的制备方法,衬底的外侧壁的至少部分倾斜,利用第一反射层至少包裹衬底的外侧壁的倾斜部分,第一反射层将衬底侧面出射的光有效反射,增加了倒装LED芯片的轴向出光;进一步地,衬底的外侧壁的至少部分倾斜,在制备倒装LED芯片时可以利用外力实现衬底的裂片,避免使用激光划片时对芯片造成损伤,提升了倒装LED芯片的良率。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种倒装LED芯片的制备方法。
背景技术
倒装芯片封装技术是直接将芯片翻转,电极朝下,利用凸点将电极互联到基板、载体或电路板上,整个结构又被称为倒装芯片(Flip chip)。由于倒装芯片具有优越的电学及热学性能、高I/O引脚数、封装尺寸小及结构稳定等优点,在如今的市场上,倒装芯片的普及范围越来越广。
倒装LED芯片需要根据不同的应用场景调节发光角度,一些应用场景(如汽车前照灯、闪光灯等)需要小角度发光角,即需要增加芯片的轴向(垂直于厚度方向)出光。对于目前的倒装LED芯片,光会从衬底侧面发出一部分,导致轴向出光减少,不利于在特殊应用场景使用,因此如何提升倒装LED芯片的轴向出光成为亟待解决的问题。
发明内容
本发明的目的在于提供一种倒装LED芯片的制备方法,以提升倒装LED芯片的轴向出光。
为了达到上述目的,本发明提供了一种倒装LED芯片的制备方法,包括:
提供衬底;
在所述衬底中形成若干凹槽以及在所述凹槽的内壁上形成第一反射层,其中,所述凹槽从所述衬底的第二表面延伸至所述衬底内,且所述凹槽的侧壁倾斜;
在所述衬底的第一表面上形成功能层;以及,
对所述衬底进行裂片以形成单个倒装LED芯片。
可选的,在所述衬底中形成若干所述凹槽以及在所述凹槽的内壁上形成所述第一反射层的步骤包括:
在所述衬底的第二表面上形成掩模层并进行图形化;
以所述掩模层为掩模刻蚀所述衬底,从而形成所述凹槽;
去除所述掩模层;以及,
在所述凹槽的内壁上形成所述第一反射层。
可选的,以所述掩模层为掩模刻蚀所述衬底之前,还包括:
沿所述掩模层的图形斜向下切割所述衬底至预定深度。
可选的,采用各向同性刻蚀工艺从所述衬底的预定深度继续向下刻蚀,从而形成所述凹槽。
可选的,采用各向同性刻蚀工艺刻蚀所述衬底时,刻蚀剂的温度范围包括200摄氏度至700摄氏度。
可选的,所述凹槽的底部的衬底的厚度为10μm~40μm。
可选的,在所述衬底的第二表面上形成掩模层时,还在所述衬底的第一表面形成保护层;
以及,在去除所述掩模层时,去除所述保护层。
可选的,在所述衬底中形成若干凹槽以及在所述凹槽的内壁上形成第一反射层之前,还包括:
在所述衬底的第一表面上依次形成第一半导体层、发光层及第二半导体层,所述第一半导体层、发光层及第二半导体层构成外延层;
以及,在所述衬底的第一表面上形成所述功能层之前,还包括:
在所述外延层中形成开口,所述开口从所述第二半导体层的顶表面向下延伸至暴露出所述第一半导体层。
可选的,在所述衬底的第一表面上形成所述功能层的步骤包括:
在所述开口的底壁及所述第二半导体层上分别形成第一层N电极及第一层P电极,所述第一层N电极及所述第一层P电极分别与所述第一半导体层及所述第二半导体层电性连接;
在所述外延层上形成第二反射层,所述第二反射层填充所述开口并延伸覆盖所述第二半导体层;以及,
在所述第二反射层上形成第二层N电极及第二层P电极,所述第二层N电极及所述第二层P电极均贯穿所述第二反射层并分别电性连接所述第一层N电极及所述第一层P电极。
可选的,在形成所述第一层N电极及所述第一层P电极之前,形成所述功能层的步骤还包括:
在所述第二半导体层上形成电流阻挡层,所述电流阻挡层覆盖部分所述第二半导体层;以及,
在所述第二半导体层上形成电流扩展层,所述电流扩展层覆盖部分所述第二半导体层及所述电流阻挡层;
其中,所述第一层P电极形成于所述电流扩展层上。
可选的,所述第一反射层及所述第二反射层均为绝缘反射层。
可选的,敲击所述衬底,以使所述第一反射层及所述第二反射层对应所述凹槽的底壁的部分裂开,完成所述衬底的裂片。
本发明提供的倒装LED芯片的制备方法具有如下有益效果:
1)衬底的外侧壁的至少部分倾斜,利用第一反射层至少包裹衬底的外侧壁的倾斜部分,第一反射层将衬底侧面出射的光有效反射,增加了倒装LED芯片的轴向出光;
2)衬底的外侧壁的至少部分倾斜,在制备倒装LED芯片时可以利用外力实现衬底的裂片,避免使用激光划片时对芯片造成损伤,提升了倒装LED芯片的良率;
3)第一反射层为绝缘反射层,价格低廉且制备简单,与衬底的粘附性好,不需要额外在衬底的外侧壁上增加粘附层,并且性能稳定,避免了金属易发生迁移从而导致失效的问题;
4)可以通过直接敲击衬底实现裂片,无需划片,从而简化了倒装LED芯片的制备工艺。
附图说明
图1为本发明实施例提供的倒装LED芯片的制备方法的流程图;
图2~图11为本发明实施例提供的倒装LED芯片的制备方法的相应步骤对应的结构示意图,其中,图11为本发明实施例提供的倒装LED芯片的结构示意图;
其中,附图标记为:
100-衬底;200-外延层;201-第一半导体层;203-发光层;202-第二半导体层;301-掩模层;302-保护层;400a-导向槽;400-凹槽;500-第一反射层;601-电流阻挡层;602-电流扩展层;701-第一层N电极;702-第一层P电极;800-第二反射层;901-第二层N电极;902-第二层P电极。
α-衬底的外侧壁的倾斜部分的倾斜角度;
d-第一反射层覆盖衬底的第二表面的横向宽度。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图11为本实施例提供的倒装LED芯片的结构示意图。如图11所示,所述倒装LED芯片包括衬底100、功能层及第一反射层500。
本实施例中,所述衬底100为高透光蓝宝石衬底(Al2O3),作为可选实施例,所述衬底100还可以是硅(Si)、碳化硅(SiC)、氮化镓(GaN)或氧化锌(ZnO)等衬底。进一步地,所述衬底100为图形化衬底(Patterned Sapphire Substrates,PSS),例如是微米级/纳米级图形化蓝宝石衬底。所述衬底100具有相对的第一表面和第二表面,其中,所述衬底100的第一表面用于形成倒装LED芯片的功能层。
进一步地,本实施例中,所述衬底100的外侧壁的至少部分倾斜。具体而言,所述衬底100的外侧壁呈倒置的台阶,台阶的下台阶面为所述衬底100的第二表面,台阶的侧壁倾斜,所以所述衬底100中位于台阶的上台阶面与下台阶面之间的部分的外侧壁倾斜。
本实施例中,所述衬底100的外侧壁的倾斜部分与所述衬底100中心的距离沿所述衬底100的第一表面至第二表面的方向逐渐减小,以使所述衬底100呈上宽下窄的结构,所述第一反射层500完全包裹所述衬底100的外侧壁的倾斜部分。所述第一反射层500具有反光作用,可以充当反射镜,可以将所述衬底100侧面出射的光有效反射,增加了倒装LED芯片的轴向出光;并且,所述衬底100的外侧壁的至少部分倾斜,在制备倒装LED芯片时可以利用外力实现所述衬底100的裂片,避免使用激光划片时对芯片造成损伤,提升了倒装LED芯片的良率。
本实施例中,所述衬底100的外侧壁的倾斜部分的倾斜角度α为20°~60°,也即是说,所述衬底100的外侧壁的倾斜部分与所述衬底100的表面(第一表面或第二表面)所在的平面的夹角为20°~60°,优选为45°。应理解,所述衬底100的外侧壁不限于仅有部分倾斜,也可以整体倾斜,也即是说,所述衬底100的外侧壁整体为一个斜面;所述第一反射层500也不限于仅包裹所述衬底100的外侧壁的倾斜部分,还可以完全包裹所述衬底100的外侧壁,或是仅包裹所述衬底100的外侧壁的倾斜部分的一部分,本实施例不作限制。
进一步地,所述第一反射层500不限于仅包裹所述衬底100的外侧壁,本实施例中,所述第一反射层500还覆盖所述衬底100的第二表面的部分,所述第一反射层500覆盖所述衬底100的第二表面的横向宽度d为0um-5um。
本实施例中,所述第一反射层500顺形地包裹所述衬底100的外侧壁的倾斜部分,以使所述第一反射层500至少部分倾斜,具体为,所述第一反射层500中包裹所述衬底100的外侧壁的倾斜部分的部分是倾斜的,而所述第一反射层500覆盖所述衬底100的第二表面的部分则是水平的。
进一步地,本实施例中,所述第一反射层500为绝缘反射层,相对于金属反射层来说,绝缘反射层的价格低廉且制备简单,与所述衬底100的粘附性好,不需要额外在所述衬底100的外侧壁上增加粘附层,并且绝缘反射层的性能稳定,避免了金属易发生迁移从而导致失效的问题。本实施例中,所述第一反射层500是由至少两层高、低折射率的膜层交替蒸镀而成的,例如,所述第一反射层500可以由二氧化硅(SiO2)、氮化硅(SiNx)、一氧化锌(ZnO)、三氧化二铝(Al2O3)及二氧化锌(ZrO2)中的两种或两种以上组合交替蒸镀而成,但不以此为限;
当然,作为可选实施例,所述第一反射层500也可以为金属反射层。
本实施例中,所述第一反射层500的厚度为0.1um~5um,例如是1um、2um、3um或4um等,此处不再一一举例说明。
请继续参阅图11,所述衬底100的第一表面与所述功能层之间还形成有外延层200,所述外延层200位于所述衬底100的第一表面上,所述外延层200包括由下向上依次设置的第一半导体层201、发光层203和第二半导体层202。所述外延层200中具有一开口,所述开口从所述第二半导体层202的顶表面贯穿所述发光层203后延伸至所述第一半导体层201中,所述开口位于所述外延层200的边缘,所以仅具有一个侧壁。
本实施例中,所述外延层200中的第一半导体层201为N型半导体层,位于所述衬底100的上方,所述第一半导体层201的材料为N-GaN;所述发光层203位于所述第一半导体层201的上方,所述发光层203为多周期量子阱层(MQWS),量子阱层的材料为AlN、GaN、AlGaN、InGaN、AlInGaN中的任意一种或几种的结合;所述第二半导体层202为P型半导体层,位于所述发光层203的上方,所述第二半导体层202的材料为P-GaN。
请继续参阅图11,所述功能层包括电流阻挡层601、电流扩展层602、第一层N电极701、第一层P电极702、第二反射层800、第二层N电极901以及第二层P电极902。
具体而言,所述电流阻挡层601及所述电流扩展层602均位于所述第二半导体层202上,所述电流阻挡层601覆盖部分所述第二半导体层202,所述电流阻挡层601具有良好的电流引导效应。所述电流扩展层602在垂直于厚度方向上的宽度大于所述电流阻挡层601的宽度,以使所述电流扩展层602不仅覆盖部分所述第二半导体层202,还完全覆盖了所述电流阻挡层601,从而有利于将电流横向扩展。
本实施例中,所述电流阻挡层601及所述电流扩展层602均是透明的膜层,从而不会对出光效率及出光强度造成不良影响。所述电流阻挡层601的材料可以是氧化硅、氮化硅、氧化钛、氧化铝或钙钛型电子陶瓷(ABO3)等;所述电流扩展层602则为ITO或AZO等材料。本实施例中,所述电流阻挡层601是单层氧化硅层,而所述电流扩展层602的材料则为ITO。
请继续参阅图11,所述第一层N电极701及所述第一层P电极702分别形成于所述开口中以及形成于所述电流扩展层602上,用于与所述第二层N电极901和所述第二层P电极902电性连接。其中,所述第一层N电极701位于所述开口的底壁并与所述第一半导体层201电性连接,在垂直于厚度方向上,所述第一层N电极701的宽度小于所述开口的宽度,且所述第一层N电极701与所述开口的侧壁之间具有间隙,以便于所述第一层N电极701及所述第一层P电极702之间实现电气绝缘;所述第一层P电极702位于所述电流扩展层602上,并通过所述电流扩展层602与所述第二半导体层202电性连接。
进一步地,所述第一层P电极702与所述电流阻挡层601的位置对应,且所述电流阻挡层601的面积大于所述第一层P电极702的面积,所述电流阻挡层601可以减小因所述第一层P电极702吸收光/挡光而造成的光损失,并且减少电流垂直传输,增加横向传输。
进一步地,所述第二反射层800也为绝缘反射层,且所述第二反射层800覆盖所述第二半导体层202并填充所述开口。也就是说,所述第二反射层800整面覆盖芯片并暴露出部分所述第一层N电极701及部分所述第一层P电极702。所述第一层N电极701与所述开口的侧壁之间的间隙也被所述第二反射层800填充,如此一来,所述第一层N电极701及所述第一层P电极702可以通过所述第二反射层800实现电气绝缘,进而实现所述第二层N电极901和所述第二层P电极902之间的电气绝缘;同时,所述第二反射层800具有反光作用,可以充当反射镜,可将所述发光层203发出的光中射向所述第二反射层800的那部分光反射回去。所述第二反射层800的材料包括氧化硅、氧化钛、氧化铝或氮化硅中的两种或两种以上,本实施例中,所述第二反射层800是由至少两层高、低折射率的膜层交替蒸镀而成的,但不以此为限。
本实施例中,所述第二反射层800既可以实现所述第一层N电极701及所述第一层P电极702之间的电气绝缘,也可以充当反射镜,简化了芯片结构,并且,由于所述第二反射层800是整面覆盖的,面积较大,反光的效果更好。
请继续参阅图11,所述第二层N电极901贯穿所述第二反射层800,且所述第二层N电极901的底表面与所述第一层N电极701接触从而实现电性连接,如此一来,所述第二层N电极901即可通过所述第一层N电极701与所述第一半导体层201实现电性连接。类似的,所述第二层P电极902贯穿所述第二反射层800且所述第二层P电极902的底表面与所述第一层P电极702接触从而实现电性连接,如此一来,所述第二层P电极902即可通过所述第一层P电极702及所述电流扩展层602与所述第二半导体层202实现电性连接。所述第二层N电极901和所述第二层P电极902可分别作为所述倒装LED芯片的N型电极和P型电极。
本实施例中,所述第二层N电极901和所述第二层P电极902的材料可以是钛(Ti)、铂(Pt)、铝(Al)、镍(Ni)、铬(Cr)、金(Au)或金锡合金(Au)等金属。
图1为本实施例提供的倒装LED芯片的制备方法的流程图。如图1所示,所述倒装LED芯片的制备方法包括:
步骤S100,提供衬底;
步骤S200,在所述衬底中形成若干凹槽以及在所述凹槽的内壁上形成第一反射层,其中,所述凹槽从所述衬底的第二表面延伸至所述衬底内,且所述凹槽的侧壁为斜面;以及,
步骤S300,在所述衬底的第一表面上形成功能层;
步骤S400,沿所述凹槽对所述衬底进行裂片以形成单个倒装LED芯片。
图2至图11示出了本实施例提供的倒装LED芯片的制备方法的相应步骤的结构示意图。接下来,将结合图2-图11对所述倒装LED芯片的制备方法进行详细说明。
如图2所示,执行步骤S100,提供衬底100,在所述衬底100的第一表面上形成外延层200,所述外延层200包括由上向下依次设置的第一半导体层201、发光层203和第二半导体层202。
形成所述衬底100及所述外延层200的方式例如是:使用标准的光刻工艺在所述衬底100的表面刻蚀出图形,然后利用ICP(感应等离子耦合刻蚀设备)刻蚀所述衬底100以对所述衬底100的表面进行图案化,用来提高发光效率。进一步地,可以通过诸如金属化学气相沉积、激光辅助分子束外延、氢化物气相外延、蒸镀等任意一种外延技术在所述衬底100上制作所述外延层200,并且,所述外延层200可以是多晶结构或单晶结构。
如图3所示,执行步骤S200,对所述衬底100的第二表面进行研磨从而减薄所述衬底100,减薄之后的所述衬底100的厚度为50um-400um,在后续形成凹槽时可以简化刻蚀的步骤。
接下来,在所述衬底100的第一表面(具体是在所述第二半导体层202上)及第二表面上分别形成保护层302及掩模层301。所述保护层302覆盖所述第二半导体层202的表面,从而避免所述第二半导体层202在后续步骤中被损伤;所述掩模层301覆盖所述衬底100的第二表面。
如图4所示,对所述掩模层301进行图形化从而在所述掩模层301中形成需要的图形,所述掩模层301可充当形成凹槽的掩模。
可选的,所述掩模层301与所述保护层302可以同步形成,也可以分步形成。当所述掩模层301与所述保护层302同步形成时,可以简化制备工艺,但如此一来,所述掩模层301与所述保护层302的材料及厚度相同。
本实施例中,所述掩模层301及所述保护层302的材料可以由氧化硅、氮化硅、氧化锌及氧化锆中的一种或多种构成。
进一步地,所述掩模层301及所述保护层302的厚度均为0.1um-5um,例如是1um、2um、3um或4um等。
如图5所示,采用紫外激光或金刚刀等沿着所述掩模层301的图形斜向下切割所述衬底100至预定深度,从而形成一个导向槽400a,此时,所述导向槽400a的侧壁是倾斜的,由于所述导向槽400a是通过切割方式形成的,其侧壁的倾斜角度容易掌控。并且,所述导向槽400a的深度较小,为5um-50um。
应理解,用紫外激光或金刚刀切割所述衬底100时,切割中心应当与所述凹槽400的中心对齐,从而保证形成的所述导向槽400a的结构均匀、对称。
如图6所示,采用各向同性刻蚀工艺从所述衬底100的预定深度继续向下刻蚀,从而使得所述导向槽400a的底壁向所述衬底内延伸,此时,所述导向槽400a的深度增加,最终形成所述凹槽400,但所述凹槽400并未贯穿所述衬底100,所述凹槽400底部的所述衬底100的深度为10um-40um。可选的,采用各向同性刻蚀工艺刻蚀所述衬底100时,刻蚀剂的温度范围包括200摄氏度至700摄氏度,通过增加刻蚀剂的温度从而提高了刻蚀速率,减少制备的时间。
由于预先采用切割方式形成了所述导向槽400a,所以通过刻蚀工艺形成所述凹槽400时,所述凹槽400的侧壁也会随之倾斜。本实施例中,所述凹槽400的侧壁的倾斜角度α可通过控制所述导向槽400a的侧壁的倾斜角度进行控制。或者也可以理解为,通过切割工艺形成具有预定倾斜角度的导向槽400a,所述导向槽400a是所述凹槽400的初始模型,利用所述导向槽400a刻蚀所述衬底100,即可形成所述凹槽400的理想模型。
如图7所示,去除所述第二半导体层202表面上的保护层302以及所述衬底100的第二表面上的掩模层301,然后在所述衬底100的第二表面上蒸镀第一反射层500。所述第一反射层500覆盖所述凹槽400的内壁并延伸覆盖所述衬底100的第二表面。
如图8所示,采用刻蚀工艺去除所述衬底100的第二表面覆盖的所述第一反射层500,保留所述凹槽400的内壁的第一反射层500。本实施例中,所述衬底100的第二表面覆盖的所述第一反射层500并未完全被去除,而是在靠近所述凹槽400的部分被保留了一部分,使得刻蚀完成后,所述第一反射层500还覆盖部分所述衬底100的第二表面。
所述第一反射层500覆盖所述衬底100的第二表面的横向宽度d为0um-5um,也就是说,所述衬底100的第二表面覆盖的所述第一反射层500也可以完全被去除。
如图9所示,执行步骤S300,在所述衬底100的第一表面上形成功能层。
具体而言,对所述外延层200进行部分刻蚀以形成开口,所述开口贯穿所述第二半导体层202和所述发光层203并延伸至所述第一半导体层201中。具体而言,形成所述开口的步骤包括:通过光刻工艺,制作出发光区MESA图形,用ICP对所述外延层200进行刻蚀以形成所述开口,刻蚀的深度需要超过所述发光层203,并暴露出所述第一半导体层201,所述开口位于所述外延层200的边缘,从而只有一个侧壁。
在所述第二半导体层202上形成电流阻挡层601。所述电流阻挡层601的形成步骤可以是:通过沉积工艺全面沉积电流阻挡材料,然后采用光刻胶制作出掩模,然后用刻蚀工艺、去胶工艺去除部分电流阻挡材料以及掩模,所述第二半导体层202上的部分电流阻挡材料得以保留,剩余的电流阻挡材料构成所述电流阻挡层601。
在所述第二半导体层202上形成电流扩展层602。形成所述电流扩展层602的步骤包括:通过沉积工艺全面沉积电流扩展材料,然后采用光刻胶制作出掩模,然后用刻蚀工艺、去胶工艺去除部分电流扩展材料以及掩模,所述第二半导体层202上的部分电流扩展材料以及所述电流阻挡层601上的全部电流扩展材料得以保留,剩余的电流扩展材料构成所述电流扩展层602。
在所述开口及所述电流扩展层602上分别形成第一层N电极701和第一层P电极702。形成所述第一层N电极701和所述第一层P电极702的步骤可以是:在所述电流扩展层602上形成图形化的光刻胶层,所述图形化的光刻胶层定义出需要形成第一层N电极701和第一层P电极702的图案,然后通过诸如溅射等工艺形成第一层电极材料,最后剥离图形化的光刻胶并同时将图形化的光刻胶上的第一层电极材料去除,剩余的第一层电极材料即可构成所述第一层N电极701和所述第一层P电极702。
在所述第二半导体层202全面沉积蒸镀第二反射层800,所述第二反射层800填充所述开口并延伸覆盖所述第二半导体层202。
刻蚀所述第二反射层800,以形成N通孔和P通孔,所述N通孔和P通孔均贯穿所述第二反射层800并分别暴露出所述第一层N电极701和所述第一层P电极702的顶表面。
然后在所述N通孔和P通孔中填充导电材料,所述导电材料还延伸覆盖所述第二反射层800。接着去除所述第二反射层800的顶表面的部分所述导电材料,剩余位于所述N通孔和P通孔中及所述第二反射层800表面的导电材料分别构成第二层N电极901及第二层P电极902,所述第二层N电极901与所述第一层N电极701接触从而实现电性连接,所述第二层P电极902与所述第一层P电极702接触从而实现电性连接。
本实施例中,是在所述衬底100中形成了所述凹槽400,再制备所述功能层,从而避免在形成所述凹槽400时损伤所述功能层;作为可选实施例,也可以先形成所述功能层再形成所述凹槽400,本实施例不作限制。
如图10~图11所示,执行步骤S400,利用诸如劈刀敲击所述衬底100的第二表面,以使所述衬底100从所述凹槽400的底壁向所述功能层的方向裂开。具体而言,由于所述第一反射层500和第二反射层800均为绝缘反射层,绝缘反射层的质地较脆,当利用外力敲击所述衬底100的第二表面时,所述第一反射层500及所述第二反射层800对应于所述凹槽400的底壁的部分容易裂开,所述衬底100裂片以形成单个倒装LED芯片。本实施例通过直接敲击所述衬底100实现裂片,无需划片,从而简化了倒装LED芯片的制备工艺。本实施例可以较为轻易地实现单个倒装LED芯片的分离,降低了制备难度。
应理解,还可以通过敲击所述的衬底100的第一表面或敲击所述第一反射层500实现裂片。
综上,在本发明提供的倒装LED芯片的制备方法中,衬底的外侧壁的至少部分倾斜,利用第一反射层至少包裹衬底的外侧壁的倾斜部分,第一反射层将衬底侧面出射的光有效反射,增加了倒装LED芯片的轴向出光。进一步地,衬底的外侧壁的至少部分倾斜,在制备倒装LED芯片时可以利用外力实现衬底的裂片,避免使用激光划片时对芯片造成损伤,提升了倒装LED芯片的良率。进一步地,第一反射层为绝缘反射层,价格低廉且制备简单,与衬底的粘附性好,不需要额外在衬底的外侧壁上增加粘附层,并且性能稳定,避免了金属易发生迁移从而导致失效的问题。进一步地,第一反射层及第二反射层均为绝缘反射层,绝缘反射层的质地较脆,在制备倒装LED芯片时,可以轻易实现单个倒装LED芯片的分离,降低了制备难度;进一步地,可以通过直接敲击衬底实现裂片,无需划片,从而简化了倒装LED芯片的制备工艺。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (12)
1.一种倒装LED芯片的制备方法,其特征在于,包括:
提供衬底;
在所述衬底中形成若干凹槽以及在所述凹槽的内壁上形成第一反射层,其中,所述凹槽从所述衬底的第二表面延伸至所述衬底内,且所述凹槽的侧壁倾斜;
在所述衬底的第一表面上形成功能层;以及,
对所述衬底进行裂片以形成单个倒装LED芯片。
2.如权利要求1所述倒装LED芯片的制备方法,其特征在于,在所述衬底中形成若干所述凹槽以及在所述凹槽的内壁上形成所述第一反射层的步骤包括:
在所述衬底的第二表面上形成掩模层并进行图形化;
以所述掩模层为掩模刻蚀所述衬底,从而形成所述凹槽;
去除所述掩模层;以及,
在所述凹槽的内壁上形成所述第一反射层。
3.如权利要求2所述倒装LED芯片的制备方法,其特征在于,以所述掩模层为掩模刻蚀所述衬底之前,还包括:
沿所述掩模层的图形斜向下切割所述衬底至预定深度。
4.如权利要求3所述倒装LED芯片的制备方法,其特征在于,采用各向同性刻蚀工艺从所述衬底的预定深度继续向下刻蚀,从而形成所述凹槽。
5.如权利要求4所述倒装LED芯片的制备方法,其特征在于,采用各向同性刻蚀工艺刻蚀所述衬底时,刻蚀剂的温度范围包括200摄氏度至700摄氏度。
6.如权利要求4所述倒装LED芯片的制备方法,其特征在于,所述凹槽的底部的衬底的厚度为10μm~40μm。
7.如权利要求2所述倒装LED芯片的制备方法,其特征在于,在所述衬底的第二表面上形成掩模层时,还在所述衬底的第一表面形成保护层;
以及,在去除所述掩模层时,去除所述保护层。
8.如权利要求1所述倒装LED芯片的制备方法,其特征在于,在所述衬底中形成若干凹槽以及在所述凹槽的内壁上形成第一反射层之前,还包括:
在所述衬底的第一表面上依次形成第一半导体层、发光层及第二半导体层,所述第一半导体层、发光层及第二半导体层构成外延层;
以及,在所述衬底的第一表面上形成所述功能层之前,还包括:
在所述外延层中形成开口,所述开口从所述第二半导体层的顶表面向下延伸至暴露出所述第一半导体层。
9.如权利要求8所述倒装LED芯片的制备方法,其特征在于,在所述衬底的第一表面上形成所述功能层的步骤包括:
在所述开口的底壁及所述第二半导体层上分别形成第一层N电极及第一层P电极,所述第一层N电极及所述第一层P电极分别与所述第一半导体层及所述第二半导体层电性连接;
在所述外延层上形成第二反射层,所述第二反射层填充所述开口并延伸覆盖所述第二半导体层;以及,
在所述第二反射层上形成第二层N电极及第二层P电极,所述第二层N电极及所述第二层P电极均贯穿所述第二反射层并分别电性连接所述第一层N电极及所述第一层P电极。
10.如权利要求9所述倒装LED芯片的制备方法,其特征在于,在形成所述第一层N电极及所述第一层P电极之前,形成所述功能层的步骤还包括:
在所述第二半导体层上形成电流阻挡层,所述电流阻挡层覆盖部分所述第二半导体层;以及,
在所述第二半导体层上形成电流扩展层,所述电流扩展层覆盖部分所述第二半导体层及所述电流阻挡层;
其中,所述第一层P电极形成于所述电流扩展层上。
11.如权利要求9所述倒装LED芯片的制备方法,其特征在于,所述第一反射层及所述第二反射层均为绝缘反射层。
12.如权利要求9所述倒装LED芯片的制备方法,其特征在于,敲击所述衬底,以使所述第一反射层及所述第二反射层对应所述凹槽的底壁的部分裂开,完成所述衬底的裂片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011219660.0A CN112201738A (zh) | 2020-11-03 | 2020-11-03 | 倒装led芯片的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011219660.0A CN112201738A (zh) | 2020-11-03 | 2020-11-03 | 倒装led芯片的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112201738A true CN112201738A (zh) | 2021-01-08 |
Family
ID=74033329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011219660.0A Pending CN112201738A (zh) | 2020-11-03 | 2020-11-03 | 倒装led芯片的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112201738A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113764456A (zh) * | 2021-09-09 | 2021-12-07 | 杭州士兰明芯科技有限公司 | Led芯片光源及其制备方法 |
CN113964247A (zh) * | 2021-10-19 | 2022-01-21 | 淮安澳洋顺昌光电技术有限公司 | 发光二极管芯片及其制作方法 |
CN114005914A (zh) * | 2021-10-29 | 2022-02-01 | 京东方科技集团股份有限公司 | 发光二极管及其制作方法、显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106935689A (zh) * | 2015-12-31 | 2017-07-07 | 比亚迪股份有限公司 | 倒装芯片及其制备方法和照明设备 |
US20180090649A1 (en) * | 2016-09-28 | 2018-03-29 | Nichia Corporation | Light-emitting device and method of manufacturing the same |
CN108461595A (zh) * | 2017-02-17 | 2018-08-28 | 首尔伟傲世有限公司 | 具有侧面反射层的发光二极管 |
-
2020
- 2020-11-03 CN CN202011219660.0A patent/CN112201738A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106935689A (zh) * | 2015-12-31 | 2017-07-07 | 比亚迪股份有限公司 | 倒装芯片及其制备方法和照明设备 |
US20180090649A1 (en) * | 2016-09-28 | 2018-03-29 | Nichia Corporation | Light-emitting device and method of manufacturing the same |
CN108461595A (zh) * | 2017-02-17 | 2018-08-28 | 首尔伟傲世有限公司 | 具有侧面反射层的发光二极管 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113764456A (zh) * | 2021-09-09 | 2021-12-07 | 杭州士兰明芯科技有限公司 | Led芯片光源及其制备方法 |
CN113764456B (zh) * | 2021-09-09 | 2024-04-16 | 杭州士兰明芯科技有限公司 | Led芯片光源及其制备方法 |
CN113964247A (zh) * | 2021-10-19 | 2022-01-21 | 淮安澳洋顺昌光电技术有限公司 | 发光二极管芯片及其制作方法 |
CN113964247B (zh) * | 2021-10-19 | 2024-01-30 | 淮安澳洋顺昌光电技术有限公司 | 发光二极管芯片及其制作方法 |
CN114005914A (zh) * | 2021-10-29 | 2022-02-01 | 京东方科技集团股份有限公司 | 发光二极管及其制作方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103828073B (zh) | 发光二极管及制造该发光二极管的方法 | |
US7777242B2 (en) | Light emitting device and fabrication method thereof | |
JP4777141B2 (ja) | 光抽出効率が改善された垂直構造窒化物半導体発光素子 | |
CN102804417B (zh) | 用于半导体发光器件的接触 | |
KR102471670B1 (ko) | 고출력 발광 다이오드 및 그것을 갖는 발광 모듈 | |
JP2004128507A (ja) | 電磁ビームを放出する半導体チップおよびその製造方法 | |
JP5174064B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
EP2595202B1 (en) | Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device | |
JP5990405B2 (ja) | 発光素子及びその製造方法 | |
KR102530760B1 (ko) | 반도체 발광소자 | |
JP2011029612A (ja) | Iii族窒化物半導体発光素子 | |
CN111164766B (zh) | 一种制作半导体发光元件的方法 | |
KR102562063B1 (ko) | 발광 다이오드 | |
CN112201738A (zh) | 倒装led芯片的制备方法 | |
WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
US20230395765A1 (en) | Light-emitting device | |
KR20140068474A (ko) | 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법 | |
CN212750919U (zh) | 倒装led芯片 | |
CN109860369B (zh) | 一种半导体发光器件及其制备方法 | |
CN105679904B (zh) | 光泵浦发光器件及单片集成光泵浦发光器件的制备方法 | |
CN213042920U (zh) | 倒装led芯片 | |
JP5945409B2 (ja) | 半導体素子とその製造方法 | |
CN212750918U (zh) | 倒装led芯片 | |
JP2012094630A (ja) | 半導体発光素子 | |
US8507938B2 (en) | Light-emitting diode structure and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210108 |