CN112199920A - 一种布局方法、电子设备及计算机可读存储介质 - Google Patents
一种布局方法、电子设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN112199920A CN112199920A CN202011396808.8A CN202011396808A CN112199920A CN 112199920 A CN112199920 A CN 112199920A CN 202011396808 A CN202011396808 A CN 202011396808A CN 112199920 A CN112199920 A CN 112199920A
- Authority
- CN
- China
- Prior art keywords
- layout
- optimal solution
- unit
- cell
- layout method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种布局方法、电子设备及计算机可读存储介质。布局方法,包括以下步骤:在全局布局优化中,利用初始目标函数,对获取的单元信息进行迭代,得到单元在全局布局中的初始位置最优解;对奇数倍或偶数倍高度单元引入不同的代价函数;根据引入的代价函数和所述最优解,在目标函数中进行单元行对齐。本发明的布局方法,能够实现线长、密度等优化,同时帮助各种混合高度单元基本按行对齐,以全局优化方式部分解决合法化问题。
Description
技术领域
本发明涉及半导体集成电路设计技术领域,特别是涉及半导体集成电路设计工具后端布局中混合高度单元布局设计方法。
背景技术
在半导体集成电路设计中,过去主要使用单一高度标准单元。随着工艺节点进步,不同高度的标准单元(如二倍高,三倍高及其他倍数高度的标准单元),由于驱动能力、时序、可绕通性等方面的优势,得到越来越多的应用。在后端布局工具开发中,混合高度单元的布局变成一个日益重要的问题。
多倍高(Multi Height, MH)单元虽然比单倍高(Single Height, SH)单元高,但仍然是标准单元,其布局摆放需要一定的灵活性,因此不能像宏单元一样在布图规划阶段固定;但是一定需要在布局阶段决定其位置,而且是越在前期考虑,越是综合考虑多种指标(如线长、密度、时序等)越好。
目前,布局阶段通常包括前期的全局布局和后期的详细布局。在布局阶段的早期更多地考虑具体物理约束,寻求约束条件下的各项指标全局优化,是越来越受到重视的方法。多倍高单元与单倍高单元一起考虑,并且在全局布局阶段多加以考虑是目前趋势。
过去一段时间,多倍高单元更多地是在详细布局阶段考虑合法化。但是因为和单倍高单元高度不同,而详细布局通常是在相同高度的行之间进行,所以通常对不同高度的单元,要按高度以不同轮次,进行先后合法化。也有工具尝试在全局布局中间,先把多倍高单元合法化并固定其位置,然后再进入详细布局阶段,做单倍高单元合法化。这个方法中,多倍高单元优先占有布局资源,不利于线长、密度、时序等指标的全局优化。
可以看到,采用详细布局阶段分轮次合法化的方法,要按高度进行区分,多轮次合法化不仅需要更多运行时间,也难以同时考虑各种混合高度;如果在全局布局阶段即合法化多倍高单元,则多倍高单元和单倍高单元仍然是先后摆放,因此不利于实现全局优化。
发明内容
为了解决现有技术存在的不足,本发明的目的在于提供一种布局方法、电子设备及计算机可读存储介质,能够实现线长、密度等优化,同时帮助各种混合高度单元基本按行对齐,以全局优化方式部分解决合法化问题。
为实现上述目的,本发明提供的一种布局方法,包括以下步骤:
利用初始目标函数,对获取的单元信息进行迭代,得到单元在全局布局中的初始位置最优解;
对奇数倍或偶数倍高度单元引入不同的代价函数;
根据引入的代价函数和所述最优解,在目标函数中进行单元行对齐。
进一步地,所述利用初始目标函数,对获取单元信息进行迭代,得到单元在全局布局中的初始位置最优解的步骤,还包括,
所述单元信息,包括,用户选项,单元物理数据和逻辑网表;
所述初始目标函数为:
其中,WL为线长,x为横坐标,y为纵坐标,Db为每个格子摆放标准单元的面积,Mb为每个格子可容纳标准单元的面积。
进一步地,所述对奇数倍或偶数倍高度单元引入不同的代价函数的步骤,还包括,对奇数倍高度单元,引入代价函数:
其中,cost为代价函数,yi为单元底部垂直方向上相对于起始行的坐标,hs为单倍行高度。
进一步地,所述对奇数倍或偶数倍高度单元引入不同的代价函数的步骤,还包括,对偶数倍高度单元,判断单元边界电源管脚与起始行电源是否一致,
若单元边界电源管脚与起始行电源一致,则引入如下代价函数
其中,cost为代价函数,yi为单元底部垂直方向上相对于起始行的坐标,hs为单倍行高度。
进一步地,所述根据引入的代价函数和所述最优解,在目标函数中进行单元行对齐的步骤,还包括,
保持初始目标函数和所述最优解,引入代价函数,迭代得到单元行对齐的最优解。
进一步地,所述根据引入的代价函数和所述最优解,在目标函数中进行单元行对齐的步骤,还包括,
将所述最优解和代价函数引入移动距离平方和的目标函数中,迭代得到单元行对齐的最优解。
更进一步地,还包括,所述目标函数的公式为:
其中,yi为单元底部垂直方向上相对于起始行的坐标,yi0为前一次全局布局迭代得到的第i个单元的垂直方向坐标。
进一步地,还包括,在详细布局中完成各单元行内的合法化。
为实现上述目的,本发明还提供一种电子设备,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行如上文所述的布局方法步骤。
为实现上述目的,本发明还提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序运行时执行如上文所述的布局方法步骤。
本发明的布局方法、电子设备及计算机可读存储介质,具有以下有益效果:
1)选择在全局布局阶段引入混合高度单元按行对齐的代价函数,从而既可以兼顾线长、密度等原有优化目标,又能把标准单元按行对齐在全局布局中提前实现;
2)把标准单元按行对齐的要求,提前于全局布局阶段实现,并兼顾原有优化目标,即丰富了全局布局的内容,也精简了详细布局的任务,从而使全局布局到详细布局的流程整体优化,可以获得各项指标更优化的布局结果。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1为根据本发明的布局方法流程图;
图2为根据本发明的实施例一代价函数与单元类型对应关系示意图;
图3为根据本发明的实施例一保持目标函数布局流程示意图;
图4为根据本发明的实施例一调整目标函数布局流程示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
图1为根据本发明的布局方法流程图,下面将参考图1,对本发明的布局方法进行详细描述。
首先,在步骤101,利用初始目标函数,对获取单元信息进行迭代,得到单元在全局布局中的初始位置最优解。
优选地,单元信息包括用户选项,单元物理数据和逻辑网表。
优选地,初始目标函数为:
其中,WL为线长,x为横坐标,y为纵坐标,Db为每个格子摆放标准单元的面积,Mb为每个格子可容纳标准单元的面积。
在步骤102,根据引入的代价函数和所述最优解,在目标函数中进行单元行对齐。
优选地,对奇数倍高度(如单倍高,三倍高等)单元,引入如下代价函数:
其中,yi为单元底部垂直方向上相对于起始行的坐标,hs为单倍行高度。
优选地,对偶数倍高度(如双倍高,四倍高等)单元,如单元边界电源管脚与起始行电源不一致,引入如下代价函数:
如单元边界电源管脚与起始行电源一致,则引入如下代价函数:
其中,yi为单元底部垂直方向上相对于起始行的坐标,hs为单倍行高度。
本实施例中,代价函数与单元类型对应关系如图2所示,水平线代表标准单元要布局的行的上下边沿,Vdd/Vss是电源和地,“1H”“3H”为单倍高和三倍高单元(奇数),可以对齐任意行边沿,代价函数相同,在行边沿处取最小,行中心处取最大。“2H1”“2H2”为双倍高单元(偶数),其中“2H1”上下边界电源管脚为Vdd,与起始行下沿电源Vdd一致,因此代价函数在Vdd处取最小,Vss处最大,保证“2H1”与Vdd对齐;“2H2”上下边界电源管脚为Vss,与起始行下沿电源Vdd不一致,代价函数在Vdd处取最大,Vss处取最小,从而保证“2H2”与Vss对齐。
本实施例中,上述函数连续、可导,以惩罚函数形式计入目标函数时,可以保证快速收敛,从而使各种高度单元迅速对齐到各自行。同时由于此代价函数只与各单元本身位置相关,彼此没有耦合,可以同时并行处理,因此无论CPU多线程或GPU,都有非常好的加速性能。
优选地,保持初始目标函数和所述最优解,引入代价函数,迭代得到单元行对齐的最优解。
图3为根据本发明的实施例一保持目标函数布局流程示意图,如图3所示,本实施例中,在全局布局优化的最后几个迭代中,保持线长、密度等原有目标函数,进一步引入帮助标准单元按行对齐的代价函数,进行非线性优化求解,从而使各混合高度单元都能按行对齐。
优选地,将所述最优解和代价函数引入相对于前一次全局布局结果的移动距离平方和的目标函数中,迭代得到单元行对齐的最优解。
图4为根据本发明的实施例一调整目标函数布局流程示意图,如图4所示,本实施
例中,将初始目标函数多次迭代到接近获得最优解(),调整目标函数,引入帮助标
准单元按行对齐的代价函数,迭代得到单元行对齐的最优解。
本实施例中,调整目标函数为:
其中,yi为单元底部垂直方向上相对于起始行的坐标,xi0来自于前面一次全局布局迭代得到的第i个单元的水平方向坐标,yi0来自于前面一次全局布局迭代得到的第i个单元的垂直方向坐标(准确地说,通常全局线长密度优化中的坐标为单元中心位置,而此处yi0为单元底部坐标,两者相差半个单元高度,即1/2 * hi,hi为第i个单元的高度)。
本实施例中,作为另外一种实现,可以采用相同的代价函数,而将目标函数调整为相对于前一次全局布局结果的移动距离平方和。这种实现,目标函数简单,可以更快速迭代收敛。由于各单元平均移动距离会比较小,也不会过于破坏原有线长和密度指标,可以作为简单快速的替代方案,实现混合单元按行对齐。
本实施例中,如图3和图4所示,分别为两种目标函数的实现方法流程。
优选地,在详细布局中完成各单元行内的合法化。
本发明的一种布局方法,在全局布局优化的最后几个迭代中,保持线长、密度等原有目标函数,进一步引入帮助标准单元按行对齐的代价函数,进行非线性优化求解,从而使各混合高度单元都能按行对齐。这样,在全局布局阶段综合考虑混合高度的标准单元,既能实现线长、密度等优化,又能帮助各种混合高度单元基本按行对齐,从而以全局优化方式部分解决合法化问题。后续,多倍高单元及单倍高单元可以在详细布局阶段在水平方向上继续移动,以实现最终合法化。
本发明的一个实施例中,还提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序运行时执行如上文所述的布局方法的步骤。
本发明的一个实施例中,还提供一种电子设备,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行如上文所述的布局方法的步骤。
本领域普通技术人员可以理解:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种布局方法,其特征在于,包括以下步骤:
利用初始目标函数,对获取的单元信息进行迭代,得到单元在全局布局中的初始位置最优解;
对奇数倍或偶数倍高度单元引入不同的代价函数;
根据引入的代价函数和所述最优解,在目标函数中进行单元行对齐。
5.根据权利要求1所述的布局方法,其特征在于,所述根据引入的代价函数和所述最优解,在目标函数中进行单元行对齐的步骤,还包括,
保持初始目标函数和所述最优解,引入代价函数,迭代得到单元行对齐的最优解。
6.根据权利要求1所述的布局方法,其特征在于,所述根据引入的代价函数和所述最优解,在目标函数中进行单元行对齐的步骤,还包括,
将所述最优解和代价函数引入移动距离平方和的目标函数中,迭代得到单元行对齐的最优解。
8.根据权利要求1所述的布局方法,其特征在于,还包括,在详细布局中完成各单元行内的合法化。
9.一种电子设备,其特征在于,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行权利要求1至8任一项所述的布局方法步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序运行时执行权利要求1至8任一项所述的布局方法步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011396808.8A CN112199920B (zh) | 2020-12-04 | 2020-12-04 | 一种布局方法、电子设备及计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011396808.8A CN112199920B (zh) | 2020-12-04 | 2020-12-04 | 一种布局方法、电子设备及计算机可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112199920A true CN112199920A (zh) | 2021-01-08 |
CN112199920B CN112199920B (zh) | 2021-03-09 |
Family
ID=74034526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011396808.8A Active CN112199920B (zh) | 2020-12-04 | 2020-12-04 | 一种布局方法、电子设备及计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112199920B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112800706A (zh) * | 2021-04-08 | 2021-05-14 | 南京集成电路设计服务产业创新中心有限公司 | 一种快速查找表线长模型可微化方法 |
CN113268946A (zh) * | 2021-06-09 | 2021-08-17 | 广东工业大学 | 一种基于连线总和最小的芯片布局方法 |
CN113688593A (zh) * | 2021-08-11 | 2021-11-23 | 上海交通大学 | 一种三维集成电路片间混合键合布局布线优化方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101339571A (zh) * | 2007-11-01 | 2009-01-07 | 复旦大学 | 一种vlsi布局规划中集中约束的实现方法 |
CN106971042A (zh) * | 2017-03-31 | 2017-07-21 | 福州大学 | 一种用于混合高度标准单元电路设计的合法化方法 |
CN108804793A (zh) * | 2018-05-30 | 2018-11-13 | 福州大学 | 最小化平均和最大移动的混合高度单元合法化方法 |
CN108846169A (zh) * | 2018-05-25 | 2018-11-20 | 福州大学 | 基于最小植入区域约束的混合高度单元布局设计方法 |
CN109684745A (zh) * | 2018-12-27 | 2019-04-26 | 北京华大九天软件有限公司 | 基于最小宽度约束的6t&6tppnn单元布局方法 |
CN111539166A (zh) * | 2020-04-23 | 2020-08-14 | 福州立芯科技有限公司 | 考虑先进制程约束的混合行高标准单元电路合法化方法 |
-
2020
- 2020-12-04 CN CN202011396808.8A patent/CN112199920B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101339571A (zh) * | 2007-11-01 | 2009-01-07 | 复旦大学 | 一种vlsi布局规划中集中约束的实现方法 |
CN106971042A (zh) * | 2017-03-31 | 2017-07-21 | 福州大学 | 一种用于混合高度标准单元电路设计的合法化方法 |
CN108846169A (zh) * | 2018-05-25 | 2018-11-20 | 福州大学 | 基于最小植入区域约束的混合高度单元布局设计方法 |
CN108804793A (zh) * | 2018-05-30 | 2018-11-13 | 福州大学 | 最小化平均和最大移动的混合高度单元合法化方法 |
CN109684745A (zh) * | 2018-12-27 | 2019-04-26 | 北京华大九天软件有限公司 | 基于最小宽度约束的6t&6tppnn单元布局方法 |
CN111539166A (zh) * | 2020-04-23 | 2020-08-14 | 福州立芯科技有限公司 | 考虑先进制程约束的混合行高标准单元电路合法化方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112800706A (zh) * | 2021-04-08 | 2021-05-14 | 南京集成电路设计服务产业创新中心有限公司 | 一种快速查找表线长模型可微化方法 |
CN113268946A (zh) * | 2021-06-09 | 2021-08-17 | 广东工业大学 | 一种基于连线总和最小的芯片布局方法 |
CN113268946B (zh) * | 2021-06-09 | 2021-10-15 | 广东工业大学 | 一种基于连线总和最小的芯片布局方法 |
CN113688593A (zh) * | 2021-08-11 | 2021-11-23 | 上海交通大学 | 一种三维集成电路片间混合键合布局布线优化方法 |
CN113688593B (zh) * | 2021-08-11 | 2023-10-13 | 上海交通大学 | 一种三维集成电路片间混合键合布局布线优化方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112199920B (zh) | 2021-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112199920B (zh) | 一种布局方法、电子设备及计算机可读存储介质 | |
US20110055786A1 (en) | Method and apparatus for satisfying routing rules during circuit design | |
US7739627B2 (en) | System and method of maximizing integrated circuit manufacturing yield with context-dependent yield cells | |
Li et al. | Dr. CU 2.0: A scalable detailed routing framework with correct-by-construction design rule satisfaction | |
Sechen | VLSI placement and global routing using simulated annealing | |
JP4474404B2 (ja) | パッキングベースのマクロ配置方法とそれを用いた半導体チップ | |
CN111291525B (zh) | 考虑总线和非总线线网的层分配方法 | |
US8117568B2 (en) | Apparatus, method and computer program product for fast simulation of manufacturing effects during integrated circuit design | |
US8020121B2 (en) | Layout method and layout apparatus for semiconductor integrated circuit | |
US8984465B1 (en) | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design | |
US20090031269A1 (en) | Analytical global placement for an integrated circuit | |
US9754072B1 (en) | Methods, systems, and articles of manufacture for implementing electronic designs using constraint driven techniques | |
JPH0658935B2 (ja) | 回路配列組込み方法 | |
US20160240474A1 (en) | Method, system and computer readable medium using stitching for mask assignment of patterns | |
CN111259615B (zh) | 一种基于原有布图规划的自动化物理单元插入方法 | |
US20060242613A1 (en) | Automatic floorplanning approach for semiconductor integrated circuit | |
WO2007121371A2 (en) | A system and method for placement of soft macros | |
CN112651207B (zh) | 一种异步电路物理实现方法及系统 | |
US9165103B1 (en) | Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs | |
US20070166887A1 (en) | Semiconductor device structure and methods of manufacturing the same | |
KR102220682B1 (ko) | Sram 셀과 표준 셀 사이의 스페이스 최적화 | |
CN105069228A (zh) | 一种在spare cell上加入spare via的方法 | |
CN102063536A (zh) | 基于模式匹配的电源/地线网络与布图规划的协同设计方法 | |
CN115983187A (zh) | 基于多策略的考虑总线偏差的层分配方法 | |
US9183343B1 (en) | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |