CN106971042A - 一种用于混合高度标准单元电路设计的合法化方法 - Google Patents
一种用于混合高度标准单元电路设计的合法化方法 Download PDFInfo
- Publication number
- CN106971042A CN106971042A CN201710207592.8A CN201710207592A CN106971042A CN 106971042 A CN106971042 A CN 106971042A CN 201710207592 A CN201710207592 A CN 201710207592A CN 106971042 A CN106971042 A CN 106971042A
- Authority
- CN
- China
- Prior art keywords
- unit
- matrix
- row
- legalizes
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明涉及一种用于混合高度标准单元电路设计的合法化方法,该方法的技术方案要点如下:(1)根据全局布局得到的单元位置顺序并松弛布局区域的右边界约束,将混合高度标准单元的合法化问题转化为对应的LCP,它可以被现有的优化方法有效地解决;(2)对转换后的LCP中的矩阵以适当的方式进行分解,并使用MMSIM来求解转换后的LCP,该适当的矩阵分解不仅满足了MMSIM收敛的要求,同时也大大加快了计算时间;(3)该方法是同时对所有的单元进行优化,而不是逐个单元进行优化,从一个更加全局的角度来考虑了该合法化问题。实验结果表明该方法可以提供高效实用的合法化结果(尤其对大规模的实例),可满足目前VLSI的混合高度标准单元合法化阶段的需求。
Description
技术领域
本发明涉及超大规模集成电路(VLSI)物理设计自动化技术领域,特别是涉及一种用于混合高度标准单元电路设计的合法化方法。
背景技术
随着现代电路设计的日益复杂,标准单元通常根据面积、功率和速度等特性产生不同的单元高度。例如,更高的单元能够给予更大的驱动力和更好的可布通性,以此同时需要更大的面积和功率成本。反之,较矮的单元的驱动力和可布通性较差,但所需要耗费的面积和功率成本较小。因此,为了满足各种各样的电路设计要求,混合高度标准单元的电路变得越来越流行,简单的标准单元被设计为单倍行高的结构,而复杂的标准单元被设计为多倍行高的结构。
一个现代的布局流程通常包括三个主要阶段:(1)全局布局:允许单元之间有少量重叠,通过求解最小化线长及满足一定约束的布局问题来产生单元的最佳位置;(2)合法化:将单元对齐到行上,并消除全局布局之后遗留的重叠,目标是最小化单元的移动量(或线长增加);(3)详细布局:在合法化的基础上局部移动部分单元,进一步改善结果。由于异构的单元结构(较大的解空间)和额外的电源轨道的限制,多倍行高标准单元布局设计产生了具有挑战性的问题,特别是混合高度标准单元的合法化问题。
一般的混合高度标准单元的合法化问题是NP-难问题,因为它本质上是一个strippacking问题。Tetris和Abacus是用来解决传统的单倍行高标准单元最流行的合法化方法;然而,现有的工作表明,直接修改这两种方法不能有效的来处理混合高度标准单元的合法化问题。在单倍行高标准单元合法化中,单元的重叠在行与行之间是互相独立的。但是,在混合高度标准单元合法化中,单元的重叠在行与行之间是不独立的,即在一行中移动单元可能会导致另一行的单元重叠。因此,在合法化多倍行高的标准单元时,需要考虑多个行之间是否会有单元重叠。
现有的混合高度标准单元的合法化方法存在下列两个问题:(1)均是用启发式的方法逐个对单元进行合法化,处理问题的角度过于局部;(2)缺乏理论依据,不能很好的保证合法化的质量。因此,为了得到更好的合法化结果,从一个更加全局的角度来考虑该合法化问题,并设计相应的有一定理论基础的高效算法是值得考虑的。
发明内容
有鉴于此,本发明的目的是提供一种用于混合高度标准单元电路设计的合法化方法,其基本思想是先将混合高度标准单元的合法化问题转化为对应的线性互补问题(LCP),并使用基于模数的矩阵分裂迭代法(MMSIM)来求解转换后的LCP,该矩阵分解不仅满足了MMSIM收敛的要求,同时也大大加快了计算时间,从而快速地得到混合高度标准单元合法化问题的最优解或接近最优的解。
本发明采用以下方案实现:一种用于混合高度标准单元电路设计的合法化方法,该合法化方法首先把电路表示为超图,并根据全局布局得到的单元位置顺序并松弛布局区域的右边界约束,将混合高度标准单元的合法化问题转化为对应的LCP;然后,对转换后的LCP中的矩阵以适当的方式进行分解,并使用MMSIM来求解转换后的LCP;最后,用类似Tetris的分配方法来对单元进行放置,得到一个高质量的合法化结果,包括如下步骤:
步骤S1:把电路表示为超图H={V,E};
步骤S2:将单元对齐到最近且正确匹配电源轨道的行上;
步骤S3:对多倍行高标准单元进行预处理,并将混合高度标准单元合法化问题用一个二次规划的数学模型表示;
步骤S4:将二次规划问题转化为对应的线性互补问题LCP;
步骤S5:用基于模数的矩阵分裂迭代法MMSIM来求解LCP;
步骤S6:对多倍行高标准单元进行复原;
步骤S7:用类似Tetris的方法对单元进行放置。
进一步地,所述步骤S1的实现方式具体为:把电路表示为超图模型H={V,E},其中,V={v1,v2,…,vn}表示电路元件的集合,E={e1,e2,…,en}表示线网集合;对于VLSI混合高度标准单元合法化问题,布局区域是矩形薄板,它的左下角坐标为(0,0),右上角为(W,H),对于单元vi(i=1,2,…,n),记wi为其宽度,hi为其高度,(xi,yi)为其左下角坐标,(x’i,y’i)为其全局布局的左下角坐标;同时在一个混合高度标准单元的设计中,接电源线VDD和接地线VSS在行间交错排列,每个单元正确对齐,即单元的电源/接地引脚必须匹配相应的行;对于一个奇数倍行高的标准单元,该对齐方式直接实现或通过垂直翻转单元实现;对于偶数倍行高的标准单元,只能被对齐在一个适当的电源轨,即只能直接实现来满足电源轨道对齐的约束,而不能通过垂直翻转单元实现。如附图2所示,奇数倍行高的标准单元A和C可以放置到任何一行,直接或通过垂直翻转单元来匹配正确的VDD/VSS电源轨道。然而,偶数倍行高的标准单元B必须与同一类型的电源轨道对齐,因为单元B的顶部和底部都是要对齐VSS的。如果单元B顶部和底部对齐到VDD线,那么该单元的放置是非法的,并且这种电源轨道不匹配并不能通过垂直翻转单元来解决。
混合高度标准单元合法化的目标是将每个单元vi放置到坐标(xi,yi)上,使得单元总位移量最小,并且满足下列4个约束条件:(1)单元必须放置在芯片内;(2)单元必须位于行上的placement sites;(3)单元之间必须没有任何重叠;(4)单元必须与正确的电源轨道对齐,即优化以下数学模型(1):
进一步地,所述步骤S2中,将单元对齐到最近且正确匹配电源轨道的行上,对于一个奇数倍行高的标准单元,它最近且正确的行是距离它的全局布局y’坐标最近的行;而对于一个偶数倍行高的标准单元,它最近的正确的行是离全局布局y’坐标最近并且要正确匹配电源轨道的行;如果所有的单元都被分配到最近且正确匹配电源轨道的行上了,则单元在y方向上的位移量最小,因此,假设每一行中的单元按全局布局的左下角坐标x’排序,若在全局布局中,单元j位于单元l的右边,则x’j≥x’l,那么,混合高度标准单元的合法化的数学模型(1)松弛为以下数学模型(2):
在上面的数学模型(2)中,因为多倍行高标准单元占据多个行,所以多倍行高标准单元会在约束中考虑多次;与此相反,单倍行高标准单元只占用一行,所以单倍行高标准单元在约束中最多会考虑两次。
进一步地,所述步骤S3中,为了保证MMSIM求解混合高度标准单元合法化问题的收敛性,将数学模型(2)所述的合法化问题转化为以下数学模型(3):
其中Q是单位矩阵,p是一个向量,p的第i个分量pi=-x’i,B是约束矩阵,并且B中每行只有两个非零元素-1和1,它的行数是约束条件的个数,列数是变量的个数。矩阵E的定义如下,如果单元i是单倍行高的,本发明引入变量xi1来表示该单元;否则,将多倍行高标准单元划分成多个单倍行高的子单元,并用变量xi1,xi2,...,xid,来表示,其中d是子单元的个数;新的约束Ex=0确保每个多倍行高标准单元的子单元坐标是相等的。
对于数学模型(3),本方明引入一个罚因子λ来将等式约束加到目标函数中,则数学模型(3)可以被改写为以下数学模型(4):
数学模型(4)中罚因子λ影响多倍行高的标准单元所分成的子单元之间的距离,如果λ的值足够大时,理论上一个多倍行高单元分成的子单元都会位于同一位置。
进一步地,所述步骤S4中,由于矩阵Q+λETE是对称正定的,所以由Karush KuhnTucker(KKT)条件得到,如果x是数学模型(4)的全局最优解,则存在向量r和u,使得(x,r,u)满足以下方程(5)所示的KKT条件:
方程(5)改写为以下方程(6)所示的线性互补问题:
ω=Az+q≥0,z≥0and zTω≥0. (6)
其中
进一步地,所述步骤S5中,基于模数的迭代法求解LCP(q,A)的过程如下:令A=M-N是矩阵A的一种分裂,给定一个初始向量对于k=0,1,2,…,直到迭代序列收敛,计算通过求解以下方程(7)所示的线性系统得到:
(M+Ω)s(k+1)=Ns(k)+(Ω-A)|s(k)|-γq (7)
其中
Ω是正对角矩阵,γ是一个正常数。
选取的分裂矩阵M,N如下方程(9)所示:
其中D=tridiag(B(Q+λETE)-1BT)是一个三对角矩阵,用来近似矩阵A的舒尔补码B(Q+λETE)-1BT,β*和θ*是两个正的常数,且其值应满足0μmax表示矩阵Γ=D-1BT(Q+λETE)-1B的最大特征值;其中矩阵Q+λETE是对称正定的且B是行满秩矩阵,所以采用该分裂矩阵M,N的MMSIM来求解该LCP是收敛的;
在方程(9)中,需要计算矩阵Q+λETE的逆来得到矩阵D,但是计算矩阵的逆非常耗时;为了加快运算速度,使用Sherman-Morrison公式来获得矩阵D;假设W是一个n×n矩阵,U是一个n×k矩阵,V是一个k×n矩阵,并且Y=W+UV,则Sherman-Morrison公式如下方程(10)所示:
Y-1=W-1-W-1U(Ik+VW-1U)-1VW-1. (10)
运用方程(10)中的Sherman-Morrison的公式,得到
(Q+λETE)-1=Q-1-Q-1λET(Ik+EQ-1λET)-1EQ-1.
因为矩阵Q是单位矩阵,是对角阵且所有的对角元素都为2,所以有
因此,方程(9)中的矩阵D的计算方式如下:
方程(7)中要求矩阵Ω是正对角矩阵,为了简化计算,将Ω取为一个n×n的单位阵I;为了更快地计算向量s(k+1),使用高斯消去法将矩阵(M+Ω)转化为一个下三角矩阵,并记录下转化的过程,然后每次迭代再对等式右边进行相应的变换。
进一步地,所述步骤S6中,对多倍行高标准单元进行复原,即先计算多倍行高标准单元的所有子单元的x坐标的中位数xmid,然后将该多倍行高标准单元的所有子单元的x坐标赋为xmid。
进一步地,所述步骤S7中,类似Tetris的分配方法放置单元的具体算法流程如附图4所示,说明如下:类似Tetris的分配方法来放置单元首先将每个单元对齐到最近的placement sites;然后根据单元的优先级对单元进行排序,依次对单元进行放置,若单元的移动距离超过了给定的最大移动距离,则标记该单元为非法单元;否则,放置该单元;最后,对于每个非法单元,找最近且合法的位置来放置该单元。
相较于现有技术,本发明的优点如下:(1)本发明根据全局布局得到的单元位置顺序并松弛布局区域的右边界约束,将混合高度标准单元的合法化问题转化为对应的LCP,它可以被现有的优化方法有效地解决;(2)本发明对转换后的LCP中的矩阵以适当的方式进行分解,并使用MMSIM来求解转换后的LCP,该适当的矩阵分解不仅满足了MMSIM收敛的要求,同时也大大加快了计算时间;(3)本发明是同时对所有的单元进行优化,而不是逐个单元进行优化,从一个更加全局的角度来考虑了该合法化问题;(4)本发明可以高效的解决VLSI混合高度标准单元的合法化问题,并提供实用的合法化结果。经与修改后的ISPD2015竞赛的标准测试实例集比较,本发明能够快速地得到所有测试例子的最优解或近似最优解,其结果相较与其他方法得到的结果有了明显地改善,可满足目前VLSI混合高度标准单元合法化阶段的需求。
附图说明
图1是该混合高度标准单元电路设计的合法化方法的总流程图。
图2是电源轨道约束的举例说明。
图3是MMSIM求解器的算法框架。
图4是类似Tetris的分配方法来放置单元的流程图。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
本实施例提供一种用于混合高度标准单元电路设计的合法化方法,如图1所示,包括如下步骤:
步骤S1:把电路表示为超图H={V,E};
步骤S2:将单元对齐到最近且正确匹配电源轨道的行上;
步骤S3:对多倍行高标准单元进行预处理,并将混合高度标准单元合法化问题用一个二次规划的数学模型表示;
步骤S4:将二次规划问题转化为对应的线性互补问题LCP;
步骤S5:用基于模数的矩阵分裂迭代法MMSIM来求解LCP;
步骤S6:对多倍行高标准单元进行复原;
步骤S7:用类似Tetris的方法对单元进行放置。
在本实施例中,所述步骤S1的实现方式具体为:把电路表示为超图模型H={V,E},其中,V={v1,v2,…,vn}表示电路元件的集合,E={e1,e2,…,en}表示线网集合;对于VLSI混合高度标准单元合法化问题,布局区域是矩形薄板,它的左下角坐标为(0,0),右上角为(W,H),对于单元vi(i=1,2,…,n),记wi为其宽度,hi为其高度,(xi,yi)为其左下角坐标,(x’i,y’i)为其全局布局的左下角坐标;同时在一个混合高度标准单元的设计中,接电源线VDD和接地线VSS在行间交错排列,每个单元正确对齐,即单元的电源/接地引脚必须匹配相应的行;对于一个奇数倍行高的标准单元,该对齐方式直接实现或通过垂直翻转单元实现;对于偶数倍行高的标准单元,只能被对齐在一个适当的电源轨,即只能直接实现来满足电源轨道对齐的约束,而不能通过垂直翻转单元实现。如附图2所示,奇数倍行高的标准单元A和C可以放置到任何一行,直接或通过垂直翻转单元来匹配正确的VDD/VSS电源轨道。然而,偶数倍行高的标准单元B必须与同一类型的电源轨道对齐,因为单元B的顶部和底部都是要对齐VSS的。如果单元B顶部和底部对齐到VDD线,那么该单元的放置是非法的,并且这种电源轨道不匹配并不能通过垂直翻转单元来解决。
混合高度标准单元合法化的目标是将每个单元vi放置到坐标(xi,yi)上,使得单元总位移量最小,并且满足下列4个约束条件:(1)单元必须放置在芯片内;(2)单元必须位于行上的placement sites;(3)单元之间必须没有任何重叠;(4)单元必须与正确的电源轨道对齐,即优化以下数学模型(1):
在本实施例中,图1中“将单元对齐到最近且正确的行上”部分具体如下:
将单元对齐到最近且正确匹配电源轨道的行上,对于一个奇数倍行高的标准单元,它最近且正确的行是距离它的全局布局y’坐标最近的行;而对于一个偶数倍行高的标准单元,它最近的正确的行是离全局布局y’坐标最近并且要正确匹配电源轨道的行。如果所有的单元都被分配到最近且正确匹配电源轨道的行上了,则单元在y方向上的位移量最小,因此,假设每一行中的单元按全局布局的左下角坐标x’排序,若在全局布局中,单元j位于单元l的右边,则x’j≥x’l,那么,混合高度标准单元的合法化的数学模型(1)可以松弛为以下数学模型(2):
在上面的数学模型(2)中,因为多倍行高标准单元占据多个行,所以多倍行高标准单元会在约束中考虑多次。与此相反,单倍行高标准单元只占用一行,所以单倍行高标准单元在约束中最多会考虑两次。
在本实施例中,图1中“多倍高度标准单元的预处理”部分,具体方式如下:
为了保证MMSIM求解混合高度标准单元合法化问题的收敛性,将数学模型(2)所述的合法化问题转化为以下数学模型(3):
其中Q是单位矩阵,p是一个向量,p的第i个分量pi=-x’i,B是约束矩阵,并且B中每行只有两个非零元素-1和1,它的行数是约束条件的个数,列数是变量的个数。矩阵E的定义如下,如果单元i是单倍行高的,本发明引入变量xi1来表示该单元;否则,将多倍行高标准单元划分成多个单倍行高的子单元,并用变量xi1,xi2,...,xid,来表示,其中d是子单元的个数。新的约束Ex=0确保每个多倍行高标准单元的子单元坐标是相等的。
对于数学模型(3),引入一个罚因子λ来将等式约束加到目标函数中,则数学模型(3)可以被改写为以下数学模型(4):
数学模型(4)中罚因子λ影响多倍行高的标准单元所分成的子单元之间的距离,如果λ的值足够大时,理论上一个多倍行高单元分成的子单元都会位于同一位置。
在本实施例中,图1中“将二次规划问题转化为LCP”部分,具体方式如下:
因为数学模型(4)中的矩阵Q+λETE是对称正定的,所以由KarushKuhn Tucker(KKT)条件可知,如果x是数学模型(4)的全局最优解,则存在向量r和u,使得(x,r,u)满足以下方程(5)所示的KKT条件:
方程(5)可以改写为以下方程(6)所示的线性互补问题:
ω=Az+q≥0,z≥0and zTω≥0. (6)
其中
在本实施例中,图1中“MMSIM求解LCP”部分,具体算法如图3所示,说明如下:
基于模数的迭代法求解LCP(q,A)的过程如下。令A=M-N是矩阵A的一种分裂,给定一个初始向量对于k=0,1,2,…,直到迭代序列收敛,计算通过求解以下方程(7)所示的线性系统得到:
(M+Ω)s(k+1)=Ns(k)+(Ω-A)|s(k)|-γq (7)
其中
Ω是正对角矩阵,γ是一个正常数。
本发明选取的分裂矩阵M,N如下方程(9)所示:
其中D=tridiag(B(Q+λETE)-1BT)是一个三对角矩阵,用来近似矩阵A的舒尔补码B(Q+λETE)-1BT,β*和θ*是两个正的常数,且其值应满足0μmax表示矩阵Γ=D-1BT(Q+λETE)-1B的最大特征值。因为矩阵Q+λETE是对称正定的且B是行满秩矩阵,所以采用该分裂矩阵M,N的MMSIM来求解该LCP是收敛的。
在方程(9)中,需要计算矩阵Q+λETE的逆来得到矩阵D,但是计算矩阵的逆非常耗时。为了加快运算速度,本发明使用Sherman-Morrison公式来获得矩阵D。假设W是一个n×n矩阵,U是一个n×k矩阵,V是一个k×n矩阵,并且Y=W+UV,则Sherman-Morrison公式如下方程(10)所示:
Y-1=W-1-W-1U(Ik+VW-1U)-1VW-1. (10)
运用方程(10)中的Sherman-Morrison的公式,可以得到
(Q+λETE)-1=Q-1-Q-1λET(Ik+EQ-1λET)-1EQ-1.
因为矩阵Q是单位矩阵,是对角阵且所有的对角元素都为2,所以有
因此,方程(9)中的矩阵D的计算方式如下:
方程(7)中要求矩阵Ω是正对角矩阵,为了简化计算,本发明将Ω取为一个n×n的单位阵I。为了更快地计算向量s(k+1),本发明使用高斯消去法将矩阵(M+Ω)转化为一个下三角矩阵,并记录下转化的过程,然后每次迭代再对等式右边进行相应的变换。
在本实施例中,图1中“多倍高度标准单元的还原”部分,具体方式如下:
对多倍行高标准单元进行复原,即先计算多倍行高标准单元的所有子单元的x坐标的中位数xmid,然后将该多倍行高标准单元的所有子单元的x坐标赋为xmid。
在本实施例中,图1中“类似Tetris的分配方法来放置单元”部分,具体算法流程如图4所示,说明如下:类似Tetris的分配方法来放置单元首先将每个单元对齐到最近的placement sites;然后根据单元的优先级对单元进行排序,依次对单元进行放置,若单元的移动距离超过了给定的最大移动距离,则标记该单元为非法单元;否则,放置该单元;最后,对于每个非法单元,找最近且合法的位置来放置该单元。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (8)
1.一种用于混合高度标准单元电路设计的合法化方法,其特征在于:包括如下步骤:
步骤S1:把电路表示为超图H={V,E};
步骤S2:将单元对齐到最近且正确匹配电源轨道的行上;
步骤S3:对多倍行高标准单元进行预处理,并将混合高度标准单元合法化问题用一个二次规划的数学模型表示;
步骤S4:将二次规划问题转化为对应的线性互补问题LCP;
步骤S5:用基于模数的矩阵分裂迭代法MMSIM来求解LCP;
步骤S6:对多倍行高标准单元进行复原;
步骤S7:用类似Tetris的方法对单元进行放置。
2.根据权利要求1所述的一种用于混合高度标准单元电路设计的合法化方法,其特征在于:所述步骤S1的实现方式具体为:把电路表示为超图模型H={V,E},其中,V={v1,v2,…,vn}表示电路元件的集合,E={e1,e2,…,en}表示线网集合;对于VLSI混合高度标准单元合法化问题,布局区域是矩形薄板,它的左下角坐标为(0,0),右上角为(W,H),对于单元vi(i=1,2,…,n),记wi为其宽度,hi为其高度,(xi,yi)为其左下角坐标,(x’i,y’i)为其全局布局的左下角坐标;同时在一个混合高度标准单元的设计中,接电源线VDD和接地线VSS在行间交错排列,每个单元正确对齐,即单元的电源/接地引脚必须匹配相应的行;对于一个奇数倍行高的标准单元,该对齐方式直接实现或通过垂直翻转单元实现;对于偶数倍行高的标准单元,只能被对齐在一个适当的电源轨,即只能直接实现来满足电源轨道对齐的约束,而不能通过垂直翻转单元实现;
混合高度标准单元合法化的目标是将每个单元vi放置到坐标(xi,yi)上,使得单元总位移量最小,并且满足下列4个约束条件:(1)单元必须放置在芯片内;(2)单元必须位于行上的placement sites;(3)单元之间必须没有任何重叠;(4)单元必须与正确的电源轨道对齐,即优化以下数学模型(1):
3.根据权利要求1所述的一种用于混合高度标准单元电路设计的合法化方法,其特征在于:所述步骤S2中,将单元对齐到最近且正确匹配电源轨道的行上,对于一个奇数倍行高的标准单元,它最近且正确的行是距离它的全局布局y’坐标最近的行;而对于一个偶数倍行高的标准单元,它最近的正确的行是离全局布局y’坐标最近并且要正确匹配电源轨道的行;如果所有的单元都被分配到最近且正确匹配电源轨道的行上了,则单元在y方向上的位移量最小,因此,假设每一行中的单元按全局布局的左下角坐标x’排序,若在全局布局中,单元j位于单元l的右边,则x’j≥x’l,那么,混合高度标准单元的合法化的数学模型(1)松弛为以下数学模型(2):
在上面的数学模型(2)中,因为多倍行高标准单元占据多个行,所以多倍行高标准单元会在约束中考虑多次;与此相反,单倍行高标准单元只占用一行,所以单倍行高标准单元在约束中最多会考虑两次。
4.根据权利要求1所述的一种用于混合高度标准单元电路设计的合法化方法,其特征在于:所述步骤S3中,为了保证MMSIM求解混合高度标准单元合法化问题的收敛性,将数学模型(2)所述的合法化问题转化为以下数学模型(3):
其中Q是单位矩阵,p是一个向量,p的第i个分量pi=-x’i,B是约束矩阵,并且B中每行只有两个非零元素-1和1,它的行数是约束条件的个数,列数是变量的个数。矩阵E的定义如下,如果单元i是单倍行高的,引入变量xi1来表示该单元;否则,将多倍行高标准单元划分成多个单倍行高的子单元,并用变量xi1,xi2,...,xid,来表示,其中d是子单元的个数;新的约束Ex=0确保每个多倍行高标准单元的子单元坐标是相等的。
对于数学模型(3),引入一个罚因子λ来将等式约束加到目标函数中,则数学模型(3)被改写为以下数学模型(4):
数学模型(4)中罚因子λ影响多倍行高的标准单元所分成的子单元之间的距离,如果λ的值足够大时,理论上一个多倍行高单元分成的子单元都会位于同一位置。
5.根据权利要求1所述的一种用于混合高度标准单元电路设计的合法化方法,其特征在于:所述步骤S4中,由于矩阵Q+λETE是对称正定的,所以由Karush Kuhn Tucker(KKT)条件得到,如果x是数学模型(4)的全局最优解,则存在向量r和u,使得(x,r,u)满足以下方程(5)所示的KKT条件:
方程(5)可改写为以下方程(6)所示的线性互补问题:
ω=Az+q≥0,z≥0andzTω≥0. (6)
其中
6.根据权利要求1所述的一种用于混合高度标准单元电路设计的合法化方法,其特征在于:所述步骤S5中,基于模数的迭代法求解LCP(q,A)的过程如下:令A=M-N是矩阵A的一种分裂,给定一个初始向量对于k=0,1,2,…,直到迭代序列收敛,计算通过求解以下方程(7)所示的线性系统得到:
(M+Ω)s(k+1)=Ns(k)+(Ω-A)|s(k)|-γq (7)
其中
Ω是正对角矩阵,γ是一个正常数。
选取的分裂矩阵M,N如下方程(9)所示:
其中D=tridiag(B(Q+λETE)-1BT)是一个三对角矩阵,用来近似矩阵A的舒尔补码B(Q+λETE)-1BT,β*和θ*是两个正的常数,且其值应满足0<β*<2,μmax表示矩阵Γ=D-1BT(Q+λETE)-1B的最大特征值;其中矩阵Q+λETE是对称正定的且B是行满秩矩阵,所以采用该分裂矩阵M,N的MMSIM来求解该LCP是收敛的;
在方程(9)中,需要计算矩阵Q+λETE的逆来得到矩阵D,但是计算矩阵的逆非常耗时;为了加快运算速度,使用Sherman-Morrison公式来获得矩阵D;假设W是一个n×n矩阵,U是一个n×k矩阵,V是一个k×n矩阵,并且Y=W+UV,则Sherman-Morrison公式如下方程(10)所示:
Y-1=W-1-W-1U(Ik+VW-1U)-1VW-1. (10)
运用方程(10)中的Sherman-Morrison的公式,得到
(Q+λETE)-1=Q-1-Q-1λET(Ik+EQ-1λET)-1EQ-1.
因为矩阵Q是单位矩阵,是对角阵且所有的对角元素都为2,所以有
因此,方程(9)中的矩阵D的计算方式如下:
方程(7)中要求矩阵Ω是正对角矩阵,为了简化计算,将Ω取为一个n×n的单位阵I;为了更快地计算向量s(k+1),使用高斯消去法将矩阵(M+Ω)转化为一个下三角矩阵,并记录下转化的过程,然后每次迭代再对等式右边进行相应的变换。
7.根据权利要求1所述的一种用于混合高度标准单元电路设计的合法化方法,其特征在于:所述步骤S6中,对多倍行高标准单元进行复原,即先计算多倍行高标准单元的所有子单元的x坐标的中位数xmid,然后将该多倍行高标准单元的所有子单元的x坐标赋为xmid。
8.根据权利要求1所述的一种用于混合高度标准单元电路设计的合法化方法,其特征在于:所述步骤S7中,类似Tetris的分配方法来放置单元首先将每个单元对齐到最近的placement sites;然后根据单元的优先级对单元进行排序,依次对单元进行放置,若单元的移动距离超过了给定的最大移动距离,则标记该单元为非法单元;否则,放置该单元;最后,对于每个非法单元,找最近且合法的位置来放置该单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710207592.8A CN106971042B (zh) | 2017-03-31 | 2017-03-31 | 一种用于混合高度标准单元电路设计的合法化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710207592.8A CN106971042B (zh) | 2017-03-31 | 2017-03-31 | 一种用于混合高度标准单元电路设计的合法化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106971042A true CN106971042A (zh) | 2017-07-21 |
CN106971042B CN106971042B (zh) | 2019-10-15 |
Family
ID=59335578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710207592.8A Expired - Fee Related CN106971042B (zh) | 2017-03-31 | 2017-03-31 | 一种用于混合高度标准单元电路设计的合法化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106971042B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108733936A (zh) * | 2018-05-28 | 2018-11-02 | 福州大学 | Dsa通孔层三重模式分解的离散松弛法 |
CN108804793A (zh) * | 2018-05-30 | 2018-11-13 | 福州大学 | 最小化平均和最大移动的混合高度单元合法化方法 |
CN108846169A (zh) * | 2018-05-25 | 2018-11-20 | 福州大学 | 基于最小植入区域约束的混合高度单元布局设计方法 |
CN109684745A (zh) * | 2018-12-27 | 2019-04-26 | 北京华大九天软件有限公司 | 基于最小宽度约束的6t&6tppnn单元布局方法 |
CN111539166A (zh) * | 2020-04-23 | 2020-08-14 | 福州立芯科技有限公司 | 考虑先进制程约束的混合行高标准单元电路合法化方法 |
CN112199920A (zh) * | 2020-12-04 | 2021-01-08 | 南京集成电路设计服务产业创新中心有限公司 | 一种布局方法、电子设备及计算机可读存储介质 |
CN114676662A (zh) * | 2021-11-30 | 2022-06-28 | 南通大学 | 一种混合高度标准单元电路合法化加速求解方法 |
CN114722761A (zh) * | 2022-01-24 | 2022-07-08 | 南通大学 | 一种广义模迭代法应用于混合尺寸单元电路合法化方法 |
CN114997099A (zh) * | 2022-04-27 | 2022-09-02 | 西南科技大学 | 一种避免电路最小注入区域限制的混合高度单元布局方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080073673A1 (en) * | 2006-09-22 | 2008-03-27 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and semiconductor integrated circuit design method |
CN103353904A (zh) * | 2013-04-12 | 2013-10-16 | 西安电子科技大学 | 有源夹层微带天线结构与电磁综合的数据驱动设计方法及天线 |
CN104063559A (zh) * | 2014-07-08 | 2014-09-24 | 领佰思自动化科技(上海)有限公司 | 大规模集成电路分布计算的布局合法化方法及其系统 |
-
2017
- 2017-03-31 CN CN201710207592.8A patent/CN106971042B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080073673A1 (en) * | 2006-09-22 | 2008-03-27 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and semiconductor integrated circuit design method |
CN103353904A (zh) * | 2013-04-12 | 2013-10-16 | 西安电子科技大学 | 有源夹层微带天线结构与电磁综合的数据驱动设计方法及天线 |
CN104063559A (zh) * | 2014-07-08 | 2014-09-24 | 领佰思自动化科技(上海)有限公司 | 大规模集成电路分布计算的布局合法化方法及其系统 |
Non-Patent Citations (1)
Title |
---|
陈秀华等: "一种求解RSMT布线问题的PSO算法", 《闽江学院学报》 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108846169A (zh) * | 2018-05-25 | 2018-11-20 | 福州大学 | 基于最小植入区域约束的混合高度单元布局设计方法 |
CN108846169B (zh) * | 2018-05-25 | 2022-07-15 | 福州大学 | 基于最小植入区域约束的混合高度单元布局设计方法 |
CN108733936A (zh) * | 2018-05-28 | 2018-11-02 | 福州大学 | Dsa通孔层三重模式分解的离散松弛法 |
CN108804793A (zh) * | 2018-05-30 | 2018-11-13 | 福州大学 | 最小化平均和最大移动的混合高度单元合法化方法 |
CN108804793B (zh) * | 2018-05-30 | 2021-11-26 | 福州大学 | 最小化平均和最大移动的混合高度单元合法化方法 |
CN109684745A (zh) * | 2018-12-27 | 2019-04-26 | 北京华大九天软件有限公司 | 基于最小宽度约束的6t&6tppnn单元布局方法 |
CN109684745B (zh) * | 2018-12-27 | 2020-04-07 | 北京华大九天软件有限公司 | 基于最小宽度约束的6t&6tppnn单元布局方法 |
CN111539166A (zh) * | 2020-04-23 | 2020-08-14 | 福州立芯科技有限公司 | 考虑先进制程约束的混合行高标准单元电路合法化方法 |
CN112199920A (zh) * | 2020-12-04 | 2021-01-08 | 南京集成电路设计服务产业创新中心有限公司 | 一种布局方法、电子设备及计算机可读存储介质 |
CN114676662A (zh) * | 2021-11-30 | 2022-06-28 | 南通大学 | 一种混合高度标准单元电路合法化加速求解方法 |
CN114722761A (zh) * | 2022-01-24 | 2022-07-08 | 南通大学 | 一种广义模迭代法应用于混合尺寸单元电路合法化方法 |
CN114997099A (zh) * | 2022-04-27 | 2022-09-02 | 西南科技大学 | 一种避免电路最小注入区域限制的混合高度单元布局方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106971042B (zh) | 2019-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106971042A (zh) | 一种用于混合高度标准单元电路设计的合法化方法 | |
Samuel | The use of anticommuting variable integrals in statistical mechanics. I. The computation of partition functions | |
CN106205126A (zh) | 基于卷积神经网络的大规模交通网络拥堵预测方法及装置 | |
Seppelt et al. | Optimization methodology for land use patterns using spatially explicit landscape models | |
CN206848661U (zh) | 阵列基板和显示装置 | |
EP2660738A1 (en) | Distribution power flow analysis system and method | |
CN106841894A (zh) | Fpga互连线测试方法及装置 | |
van Heumen et al. | Axiomatic characterizations of solutions for Bayesian games | |
Khan | Open columns: a carbon dioxide (CO2) responsive architecture | |
Merdan et al. | The effect of the increase of linear dimensions on exponents obtained by finite-size scaling relations for the six-dimensional Ising model on the Creutz cellular automaton | |
CN102880594B (zh) | 基于多核dsp的并行矩阵全选主元高斯约旦求逆方法 | |
Barcelo et al. | Perspectives on A-homotopy theory and its applications | |
Merdan et al. | The test of the finite-size scaling relations of the Ising models in seven and eight dimensions on the Creutz cellular automaton | |
Harmse et al. | Patterns in column strict fillings of rectangular arrays | |
CN104504444B (zh) | 一种利用人工地物稀疏形状点自动生成地物轮廓的方法 | |
CN107808163A (zh) | 一种视频数据线性偏差主特征提取装置和方法 | |
CN104504654B (zh) | 基于方向性梯度的高分辨率图像重构方法 | |
CN103810322B (zh) | 基于最优适应启发式序列与组织进化的集成电路布图方法 | |
CN106709593A (zh) | 一种电力系统可靠性预测方法 | |
Kozawa et al. | Advanced LILAC-an Automated Layout Generation system for MOS/LSIs. | |
Frackiewicz | On quantum game approach to correlated equilibrium | |
CN104966504B (zh) | 栅线驱动方法和装置 | |
Liu | New versions of Stochastic Series Expansion method for $ JQ_2 $ model with magnetic field | |
DE1574997A1 (de) | Digitalrechner | |
CN107832399A (zh) | 数独题库模板生成系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191015 |
|
CF01 | Termination of patent right due to non-payment of annual fee |