CN113688593A - 一种三维集成电路片间混合键合布局布线优化方法 - Google Patents

一种三维集成电路片间混合键合布局布线优化方法 Download PDF

Info

Publication number
CN113688593A
CN113688593A CN202110918079.6A CN202110918079A CN113688593A CN 113688593 A CN113688593 A CN 113688593A CN 202110918079 A CN202110918079 A CN 202110918079A CN 113688593 A CN113688593 A CN 113688593A
Authority
CN
China
Prior art keywords
inter
integrated circuit
layout
chip
dimensional integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110918079.6A
Other languages
English (en)
Other versions
CN113688593B (zh
Inventor
李永福
纪宇鑫
张宇航
马策
王国兴
连勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202110918079.6A priority Critical patent/CN113688593B/zh
Publication of CN113688593A publication Critical patent/CN113688593A/zh
Application granted granted Critical
Publication of CN113688593B publication Critical patent/CN113688593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3947—Routing global
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/396—Clock trees
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Architecture (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Data Mining & Analysis (AREA)
  • Medical Informatics (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种三维集成电路片间混合键合布局布线优化方法，包括数据识别程序模块将初始位置和每轮迭代后的计算数据导入设计，通过读取数据信息进行计算，得出每轮迭代后待求量的统计计数值；数据预测程序模块使用自动求导计算架构，根据每轮迭代更新的损失函数进行新一轮的数据预测；分析反馈程序模块对每次迭代后设计的总线长和时序信息进行分析，输出每轮迭代结果，以求出整体最优结果。有益效果是优化调整面对面堆叠的两个裸片之间混合键合位置、和/或优化调整两个裸片各自标准单元位置，使得三维集成电路片间混合键合布局布线最优。

Description

一种三维集成电路片间混合键合布局布线优化方法
【技术领域】
本发明涉及半导体制造技术领域，具体涉及一种三维集成电路片间混合键合布局布线优化方法。
【背景技术】
集成电路的发展进入了后摩尔时代，芯片的研发成本不断提高，多芯片的异构集成设计成为更多产品的选择。然而传统的二维芯片封装结构具有芯片间数据通信速度缓慢，功耗较大，且系统面积较大等缺陷。三维芯片通过硅通孔等技术实现电路的垂直互连，使芯片能够在三维方向堆叠的密度最大，而外形的尺寸最小，极大地提升了芯片速度、降低了功耗，成为了芯片产业中一个全新的研究热点。三维集成电路(Three-dimensionalintegrated circuit，3D IC)设计方法应用于多芯片互联封装的场合中，比如多芯片异构设计、多内存模块系统设计、嵌入式桥接系统设计等。
在三维集成电路设计中，两个裸片进行面对面堆叠，组成一个三维芯片。在两个裸片的交界处需要确定片间混合键合(Hybrid Bonding)的位置及相关信号的分配关系。晶圆级混合键合技术可以实现金属之间和介质之间的同时键合，不仅解决了晶圆级底部填充问题，还显著地提高了微连接可靠性；混合键合技术能够加速实现10微米及以下的凸点间距(Pitch)，提供更高的互连密度、更小更简单的电路、更大的带宽、更低的电容、更低的功耗。根据两个芯片各自的标准单元(Standard Cell)摆放位置，通过片间混合键合位置将两个裸片进行互联，从而对三维集成电路设计进行全局布局布线，确定信号之间的连接关系，得出全局时序信息。其中，片间混合键合位置的确定，对三维集成电路设计整体的绕线长度和时序信息非常重要。
PyTorch是一个开源的Python机器学习库，基于Torch，用于自然语言处理等应用程序，是一个基于Python的可续计算包，提供两个高级功能：1、具有强大的GPU加速的张量计算(如NumPy)；2、包含自动求导系统的深度神经网络。Cadence发布的Cadence Innovus设计实现系统，是新一代的物理设计实现解决方案，功能包括数字集成电路设计中的版图规划、预布线、时序分析、时钟树综合、详细布线、时序优化等环节，使系统芯片(system-on-chip，SoC)开发人员能够在加速上市时间的同时交付最佳功耗、性能和面积(PPA)指标的的设计，Innovus设计实现系统由具备突破性优化技术所构成的大规模的并行架构所驱动，在先进的16/14/10纳米FinFET工艺制程和其他成熟的制程节点上通常能提升10％到20％的功耗、性能和面积指标，并实现最高达10倍的全流程提速和容量增益。出租车几何或曼哈顿距离(Manhattan Distance)是由十九世纪的赫尔曼·闵可夫斯基所创词汇，是种使用在几何度量空间的几何学用语，用以标明两个点在标准坐标系上的绝对轴距总和。为简化和加速复杂IC的开发，Cadence设计系统公司推出Tempus静态时序分析与收敛工具，旨在帮助系统级芯片(SoC)开发者加速时序收敛，将芯片设计快速转化为可制造的产品。
静态时序分析简称STA，它是一种穷尽的分析方法，它按照同步电路设计的要求，根据电路网表的拓扑结构，计算并检查电路中每一个DFF(触发器)的建立和保持时间以及其他基于路径的时延要求是否满足。静态时序分析分类主要分为四种：reg2reg、reg2pin、pin2reg、pin2pin。时钟延时，时钟走全局时钟网络，希望时钟到达寄存器的时间保持一致，但是现实不是这样的，到达各个寄存器的时间不同，称时钟到达目标寄存器和源端寄存器之间的时钟差称为时钟偏斜即Tclk2-Tclk1，称为时钟延迟。建立(时间)松弛指的是，在下一次时钟触发脉冲来时，第一级触发器输出数据到建立时间前之间的时间最大为多少，这个一般用来确定时钟最大的工作频率。
梯度下降是迭代法的一种，可以用于求解最小二乘问题(线性和非线性都可以)；在求解机器学习算法的模型参数，即无约束优化问题时，梯度下降(Gradient Descent)是最常采用的方法之一，另一种常用的方法是最小二乘法；在求解损失函数的最小值时，可以通过梯度下降法来一步步的迭代求解，得到最小化的损失函数和模型参数值。在机器学习中，基于基本的梯度下降法发展了两种梯度下降方法，分别为随机梯度下降法和批量梯度下降法。损失函数(loss function)或代价函数(cost function)是将随机事件或其有关随机变量的取值映射为非负实数以表示该随机事件的“风险”或“损失”的函数。在应用中，损失函数通常作为学习准则与优化问题相联系，即通过最小化损失函数求解和评估模型。梯度的本意是一个向量(矢量)，表示某一函数在该点处的方向导数沿着该方向取得最大值，即函数在该点处沿着该方向(此梯度的方向)变化最快，变化率最大(为该梯度的模)。
本发明针对确定片间混合键合位置的技术问题，对三维集成电路片间混合键合布局布线方法进行了技术改进。
【发明内容】
本发明的目的是，提供一种优化调整面对面堆叠的两个裸片之间混合键合位置、和/或优化调整两个裸片各自标准单元位置，使得三维集成电路片间混合键合布局布线最优的方法。
为实现上述目的，本发明采取的技术方案是一种三维集成电路片间混合键合布局布线优化方法，用于优化调整面对面堆叠的两个裸片之间混合键合位置、和/或优化调整两个裸片各自标准单元位置，使得三维集成电路片间混合键合布局布线最优，包括以下步骤：
S1、数据识别程序模块将三维集成电路片间混合键合布局布线初始文件或者每轮迭代后生成的三维集成电路片间混合键合布局布线中间文件导入机器学习平台，构建三维集成电路布局片间混合键合布线计算图模型；
S2、数据预测程序模块根据步骤S1构建的三维集成电路布局布线计算图模型，使用机器学习平台包含的梯度下降法迭代求解片间混合键合最佳位置或者新一轮迭代片间混合键合位置；具体地，
S21、计算包含片间混合键合位置的目标待测量损失函数；
S22、计算包含片间混合键合位置的目标待测量损失函数相应的梯度函数；
S23、更新片间混合键合位置；
S24、根据约束条件优化调整片间混合键合位置；
S25、获得优化调整后的片间混合键合位置，执行步骤S21；或者获得新一轮迭代片间混合键合位置，执行步骤S3-1；或者获得片间混合键合最佳位置，执行步骤S3-2；
S3-1、分析反馈程序模块根据步骤S2迭代求解产生新一轮迭代片间混合键合位置，利用数字集成电路设计平台优化调整三维集成电路两个裸片各自标准单元位置生成三维集成电路片间混合键合布局布线中间文件，对三维集成电路片间混合键合布局布线的真实目标待测量进行评估分析，如果真实目标待测量不满足整体最优要求，执行步骤S1；或者如果真实目标待测量满足整体最优要求，执行步骤S4；
或者S3-2、分析反馈程序模块根据步骤S2迭代求解产生的片间混合键合最佳位置，利用数字集成电路设计平台生成目标待测量整体最优的三维集成电路片间混合键合布局布线文件；
S4、分析反馈程序模块利用数字集成电路设计平台输出真实目标待测量整体最优的三维集成电路片间混合键合布局布线文件。
优选地，上述的一种三维集成电路片间混合键合布局布线优化方法，步骤S2所述目标待测量是全局总线长、和/或建立时间松弛；所述全局总线长是指三维集成电路片间混合键合布局布线中片间混合键合和与所述片间混合键合相连的第一级标准单元管脚的曼哈顿距离的总和；所述建立时间松弛是指三维集成电路片间混合键合布局布线中每条时序通路时钟松弛，采用片间混合键合位置布局布线后真实的时钟松弛减去估测曼哈顿线长延时参数进行估测。
优选地，上述的一种三维集成电路片间混合键合布局布线优化方法，当目标待测量为全局总线长时，全局总线长损失函数为三维集成电路片间混合键合布局布线中所有线的曼哈顿距离之和：
Figure BDA0003206397530000051
Figure BDA0003206397530000052
其中(xi，yi)是标准单元布局位置(xstd，ystd)，(xHB，yHB)是片间混合键合布局位置；
当目标待测量为建立时间松弛时，每条时序通路时间松弛损失函数为：losspath
其中slackinitial是当前片间混合键合位置布局布线后真实的时钟松弛，β是单位曼哈顿距离引发的线延时。
优选地，上述的一种三维集成电路片间混合键合布局布线优化方法，是一种布局固定三维集成电路片间混合键合布局布线优化方法，目标待测量是全局总线长，用于两个裸片上标准单元布局位置固定不变，确定混合键合位置；包括以下步骤：
S1、数据识别程序模块将三维集成电路片间混合键合布局布线初始文件或者每轮迭代后生成的三维集成电路片间混合键合布局布线中间文件导入机器学习平台，构建三维集成电路片间混合键合布局布线计算图模型；
S2、数据预测程序模块根据步骤S1构建的三维集成电路布局布线计算图模型，使用机器学习平台包含的梯度下降法迭代求解片间混合键合最佳位置；具体地，
S21、计算包含片间混合键合位置坐标(xHB，yHB)的全局总线长损失函数；
S22、计算包含片间混合键合位置坐标(xHB，yHB)的全局总线长损失函数相应的梯度函数；
S23、更新片间混合键合位置坐标(xHB，yHB)；
S24、每轮更新片间混合键合位置坐标(xHB，yHB)后，都约束片间混合键合位置坐标(xHB，yHB)最大最小值，使片间混合键合位置坐标(xHB，yHB)合理化；每几轮更新片间混合键合位置坐标(xHB，yHB)后，都处理片间混合键合位置坐标(xHB，yHB)对齐、防止出现片间混合键合位置坐标(xHB，yHB)冲突；
S25、获得优化调整后的片间混合键合位置坐标(xHB，yHB)，执行步骤S21；或者获得片间混合键合最佳位置，执行步骤S3；
S3、分析反馈程序模块根据步骤S2迭代求解产生的片间混合键合最佳位置，利用数字集成电路设计平台生成全局总线长整体最优的三维集成电路片间混合键合布局布线文件；
S4、分析反馈程序模块利用数字集成电路设计平台输出全局总线长整体最优的三维集成电路片间混合键合布局布线文件。
优选地，上述的一种三维集成电路片间混合键合布局布线优化方法，是一种布局固定、时序优先三维集成电路片间混合键合布局布线优化方法，目标待测量是建立时间松弛，用于两个裸片上标准单元布局位置固定不变，确定混合键合位置；包括以下步骤：
S1、数据识别程序模块将三维集成电路片间混合键合布局布线初始文件或者每轮迭代后生成的三维集成电路片间混合键合布局布线中间文件导入机器学习平台，构建三维集成电路片间混合键合布局布线计算图模型；
S2、数据预测程序模块根据步骤S1构建的三维集成电路布局布线计算图模型，使用机器学习平台包含的梯度下降法迭代求解新一轮迭代片间混合键合位置；具体地，
S21、计算包含片间混合键合位置坐标(xHB，yHB)的建立时间松弛损失函数；
S22、计算包含片间混合键合位置坐标(xHB，yHB)的建立时间松弛损失函数相应的梯度函数；
S23、更新片间混合键合位置坐标(xHB，yHB)；
S24、每轮更新片间混合键合位置坐标(xHB，yHB)后，都约束片间混合键合位置坐标(xHB，yHB)最大最小值，使片间混合键合位置坐标(xHB，yHB)合理化；
S25、获得优化调整后的片间混合键合位置坐标(xHB，YHB)，执行步骤S21；或者获得新一轮迭代片间混合键合位置，执行步骤S3；
S3、分析反馈程序模块根据步骤S2迭代求解产生的新一轮迭代片间混合键合位置，利用数字集成电路设计平台生成三维集成电路片间混合键合布局布线中间文件，使用静态时序分析与收敛软件对三维集成片间混合键合电路布局布线的真实每条时序通路时间松弛进行评估分析，如果真实建立时间松弛不满足整体最优要求，执行步骤S1；或者如果真实建立时间松弛满足整体最优要求，执行步骤S4；
S4、分析反馈程序模块利用数字集成电路设计平台输出建立时间松弛整体最优的三维集成电路片间混合键合布局布线文件。
优选地，上述的一种三维集成电路片间混合键合布局布线优化方法，是一种布局可变、时序优先三维集成电路布局布线优化方法，目标待测量是建立时间松弛，用于两个裸片上标准单元布局位置和片间混合键合位置需要同时改变，实现三维集成电路片间混合键合布局布线时序最优；包括以下步骤：
S1、数据识别程序模块将三维集成电路片间混合键合布局布线初始文件或者每轮迭代后生成的三维集成电路片间混合键合布局布线中间文件导入机器学习平台，构建三维集成电路片间混合键合布局布线计算图模型；
S2、数据预测程序模块根据步骤S1构建的三维集成电路布局布线计算图模型，使用机器学习平台包含的梯度下降法迭代求解新一轮迭代片间混合键合位置；具体地，
S21、计算包含片间混合键合位置坐标(xHB，yHB)的建立时间松弛损失函数；
S22、计算包含片间混合键合位置坐标(xHB，yHB)的建立时间松弛损失函数相应的梯度函数；
S23、更新片间混合键合位置坐标(xHB，yHB)；
S24、每轮更新片间混合键合位置坐标(xHB，yHB)后，都约束片间混合键合位置坐标(xHB，yHB)最大最小值，使片间混合键合位置坐标(xHB，yHB)合理化；
S25、获得优化调整后的片间混合键合位置坐标(xHB，yHB)，执行步骤S21；或者获得新一轮迭代片间混合键合位置，执行步骤S3；
S3、分析反馈程序模块根据步骤S2迭代求解产生的新一轮迭代片间混合键合位置，利用数字集成电路设计平台优化调整三维集成电路两个裸片各自标准单元位置生成三维集成电路片间混合键合布局布线中间文件，使用静态时序分析与收敛软件对三维集成片间混合键合电路布局布线的真实每条时序通路时间松弛进行评估分析，如果真实建立时间松弛不满足整体最优要求，执行步骤S1；或者如果真实建立时间松弛满足整体最优要求，执行步骤S4；
S4、分析反馈程序模块利用数字集成电路设计平台输出建立时间松弛整体最优的三维集成电路片间混合键合布局布线文件。
优选地，上述的一种三维集成电路片间混合键合布局布线优化方法，所述静态时序分析与收敛软件是Tempus静态时序分析与收敛工具。
优选地，上述的一种三维集成电路片间混合键合布局布线优化方法，所述机器学习平台是PyTorch机器学习平台，所述数字集成电路设计平台是Innovus数字集成电路设计平台。
优选地，上述的一种三维集成电路片间混合键合布局布线优化方法，所述步骤S24利用片间混合键合位置坐标(xHB，yHB)不超过三维集成电路芯片的面积范围，和/或片间混合键合位置坐标(xHB，yHB)位于三维集成电路芯片内可选的位置，和/或片间混合键合位置坐标(xHB，yHB)的位置不发生冲突这三个约束条件对片间混合键合位置进行调整和更新。
优选地，上述的一种三维集成电路片间混合键合布局布线优化方法，针对片间混合键合位置坐标(xHB，yHB)不超过三维集成电路芯片的面积范围约束条件，使用PyTorch机器学习平台中clamp()函数进行截断操作；针对片间混合键合位置坐标(xHB,yHB)位于三维集成电路芯片内可选的位置约束条件，使用PyTorch机器学习平台中round()函数，将片间混合键合位置放置在最相邻且符合设计规则检查的位置；针对片间混合键合位置坐标(xHB,yHB)的位置不发生冲突约束条件，若多个片间混合键合位置发生冲突，则将新生成的片间混合键合分配到外面一圈范围中的空闲位置。
本发明与现有技术相比有如下有益效果：在符合电路设计规则检查，电路互联工艺的情况下，优化裸片之间的混合键合和标准单元的位置，调整信号分配，从而使得三维集成电路设计在整体绕线长度和时序上实现最优解；通过改变数据预测模块中求导函数和损失函数来调整布线长度的优化方向，具有高可扩展性，可以根据具体的芯片实现参数，仅对相关函数进行调整，系统架构可重用性强；提供一种对全局总线长的近似估算方法，运行速度快、算法实现所需的内存较少。
【附图说明】
图1是基于pytorch-innovus软件框架的一种三维集成电路片间混合键合布局布线优化方法流程图。
图2是基于pytorch-innovus软件框架的一种布局固定三维集成电路片间混合键合布局布线优化方法流程图。
图3是基于pytorch-innovus软件框架的一种布局固定、时序优先三维集成电路片间混合键合布局布线优化方法流程图。
图4是基于pytorch-innovus软件框架的一种布局可变、时序优先三维集成电路片间混合键合布局布线优化方法流程图。
图5是一种三维集成电路片间混合键合布局布线优化方法多片间混合键合位置冲突时的位置调整分配策略示意图。
图6是一种三维集成电路片间混合键合布局布线优化方法全局总线长估测示意图。
【具体实施方式】
下面结合实施例并参照附图对本发明作进一步描述。
实施例1
本实施例实现一种三维集成电路片间混合键合布局布线优化方法。
图1是基于pytorch-innovus软件框架的一种三维集成电路片间混合键合布局布线优化方法流程图。如附图1所示，本实施例一种三维集成电路片间混合键合布局布线优化方法的基于的软件架构主要包括以下几个模块：数据识别、数据预测、分析反馈。数据识别使用了innovus将初始位置和每轮迭代后的计算数据导入设计，通过读取数据信息进行计算，得出每轮迭代后待求量的统计计数值。数据预测使用了pytorch的自动求导计算架构，根据每轮迭代更新的损失函数进行新一轮的数据预测。分析反馈使用了innovus和tempus对每次迭代后设计的总线长和时序信息进行分析，输出每轮迭代结果，以求出整体最优结果。本实施例一种三维集成电路片间混合键合布局布线优化方法通过改变互联算法损失函数和进行逐次迭代的方法，实现了对三维集成电路布局布线的优化，具有高可扩展、高运行速度、算法实现内存占用少等特点。
本实施例一种三维集成电路片间混合键合布局布线优化方法，基于pytorch-innovus联合框架进行实现，针对不同的目标待测量，可扩展性强。
本实施例一种三维集成电路片间混合键合布局布线优化方法三维集成电路互联布线的优化可以根据所选择的目标待测量进行变化，包括以下步骤：数据识别、数据预测、分析反馈。
a.设计数据识别；
b.目标数据预测；
c.目标量分析反馈；
d.最优目标量筛选。
本实施例一种三维集成电路片间混合键合布局布线优化方法的目标数据预测是通过预估全局待测量，构建待测函数及其求导函数来实现的。
a.设计中片间混合键合和与其相连的第一级标准单元的pin的曼哈顿距离的总和作为全局总线长的预估函数；
b.设计中每条时序通路的时钟松弛，采用特定混合键合位置、布局布线后真实的时钟松弛减去估测曼哈顿线长参数来进行估测；
c.自动求导架构对目标待测量的损失函数进行求导，算出损失函数的梯度函数，对设计中的目标待测量进行按轮次的优化更新；
d.基于pytorch-innovus联合框架支持对多种目标待测量及其梯度函数的自动求导，系统架构能够针对不同的优化目标采用统一的实现流程。
本实施例一种三维集成电路片间混合键合布局布线优化方法的目标量分析反馈是使用innovus平台得出本轮迭代真实的总线长或时序报告，并对下一轮的目标函数进行更新，包括以下步骤：
a.基于innovus平台得出真实目标参数；
b.抓取有效参数，反馈到原有目标函数；
c.更新下一轮运算的目标函数。
实施例2
本实施例实现一种三维集成电路片间混合键合布局布线优化方法。
图1是基于pytorch-innovus软件框架的一种三维集成电路片间混合键合布局布线优化方法流程图。如附图1所示，本实施例一种三维集成电路片间混合键合布局布线优化方法基于pytorch-innovus联合框架，在进行三维集成电路布局布线之前，需要确定两个面对面堆叠的裸片之间混合键合的位置，对两个裸片之间的信号进行合理分配，以达到三维芯片整体待测量(总线长、建立时钟松弛)的最优解。
本实施例一种三维集成电路片间混合键合布局布线优化方法将三维集成电路的互联问题转化为目标待测量的最优化问题，目标待测量包括全体混合键合和与其相连的第一级标准单元的pin的线长的总和、以及全局最差的reg2reg的建立时钟松弛。本实施使用梯度下降算法对目标待测量的最优值进行求解，使用了基于pytorch-innovus联合框架进行实现，多次迭代逐次优化，每轮迭代计算损失函数及其梯度，按照梯度下降方法对损失函数进行更新。
根据两个裸片的DEF文件、网表文件、初始混合键合位置文件和时序文件，在innovus中读取设计相关数据。当两个裸片上的标准单元布局的位置(xstd，ystd)固定不变时，调整混合键合的位置(xHB，yHB)，并根据以下三个约束条件对混合键合位置进行调整和更新：xHB，yHB不超过芯片的面积范围，xHB，yHB位于芯片内可选的位置，xHB，yHB的位置不发生冲突。
x＝clamp(x，0，200μm)
x＝round(x|pitch)×pitch
针对第一个约束，本实施例一种三维集成电路片间混合键合布局布线优化方法使用了pytorch平台中clamp()函数进行截断操作。针对第二个约束，本实施例一种三维集成电路片间混合键合布局布线优化方法利用了round()函数，将混合键合的位置放置在最相邻且符合设计规则检查的位置。图5是一种三维集成电路片间混合键合布局布线优化方法多片间混合键合位置冲突时的位置调整分配策略示意图。如附图5所示，本实施例一种三维集成电路片间混合键合布局布线优化方法针对第三个约束，若多个混合键合位置发生冲突，则将新生成的混合键合分配到外面一圈范围中的空闲位置，以此类推。
三维集成电路中准确的线长测定需要调用innovus，难以计算线长的梯度函数。图6是一种三维集成电路片间混合键合布局布线优化方法全局总线长估测示意图。如附图6所示，本实施例一种三维集成电路片间混合键合布局布线优化方法提供了一种针对全局总线长的近似估计方法，使用了混合键合与其相连的第一级标准单元的pin的曼哈顿距离作为这条线线长的近似值。总线长即为所有线的曼哈顿距离线长之和。当目标待测量为设计的总线长时，损失函数loss为设计中所有线的曼哈顿距离之和。
Figure BDA0003206397530000141
Figure BDA0003206397530000142
当目标待测量为优化整体设计中关键路径的时钟松弛(timing slack)时，每条时序通路的时钟松弛采用下式进行统计估计。当losstotal＝-1时，所有时序通路中损失函数loss的最小值，其中slackinitial是在当前混合键合位置下，布局布线后真实的时钟松弛，β近似等于单位曼哈顿距离引发的线延时。
losspath
当三维集成电路设计的整体布局可变时，电路中的标准单元(xstd，ystd)和混合键合(xHB，yHB)的位置都需要根据innovus平台中反馈的目标待测量的变化，进行逐轮迭代，直到选出目标待测量的最优解。在每轮次迭代计算中，在pytorch平台进行梯度下降算法与innovus平台进行设计的时序分析之间，使用innovus对全局设计的标准单元进行重新布局(placement)，优化当前混合键合位置下的标准单元的位置。
本实施例一种三维集成电路片间混合键合布局布线优化方法使用了基于pytorch-innovus联合框架进行实现，支持对目标待测量及其梯度函数的自动求导，使得系统架构能够针对不同的优化目标采用统一的实现流程，减少芯片的设计开发周期。
实施例3
本实施例实现一种三维集成电路片间混合键合布局布线优化方法。
图1是基于pytorch-innovus软件框架的一种三维集成电路片间混合键合布局布线优化方法流程图。如附图1所示，本实施例一种三维集成电路片间混合键合布局布线优化方法是一种基于pytorch-innovus联合框架的三维集成电路互联优化算法。本实施例一种三维集成电路互联优化方法利用了innovus的布局布线功能和pytorch平台的自动求导、梯度优化框架。主要包括以下几个模块：数据识别、数据预测、分析反馈。
数据识别使用了innovus将初始位置和每轮迭代后的计算数据导入设计，通过读取数据信息进行计算，得出每轮迭代后待求量的统计计数值。数据预测使用了pytorch的自动求导计算架构，根据每轮迭代更新的损失函数进行新一轮的数据预测。分析反馈使用了innovus和tempus对每次迭代后设计的总线长和时序信息进行分析，输出每轮迭代结果，以求出整体最优结果。本实施例一种三维集成电路片间混合键合布局布线优化方法可以针对三种不同应用场景及需求下的三维集成电路设计，进行布局布线操作的优化。
图2是基于pytorch-innovus软件框架的一种布局固定三维集成电路片间混合键合布局布线优化方法流程图。如附图2所示，本实施例一种三维集成电路片间混合键合布局布线优化方法第一个应用场景中，两个裸片上的标准单元布局的位置固定不变，确定混合键合的位置；在混合键合符合芯片设计规则检查、不超出芯片面积的条件下，最小化三维集成电路设计的总线长。
本实施例一种三维集成电路片间混合键合布局布线优化方法第一个应用场景中，根据两个裸片的DEF文件、网表文件、初始混合键合位置文件，在innovus中构建出计算图，之后进行多次迭代，求出混合键合的最佳位置。每轮迭代都会计算出新一轮的混合键合的位置(xHB,yHB)，并根据此位置坐标，对算法中的损失函数进行更新，并计算出相应的梯度函数。每轮更新混合键合位置后，都需要约束其坐标最大最小值，使其位置坐标合理化。每隔几轮数据更新，都需要处理混合键合的位置对齐，解决位置冲突。
图3是基于pytorch-innovus软件框架的一种布局固定、时序优先三维集成电路片间混合键合布局布线优化方法流程图。如附图3所示，本实施例一种三维集成电路片间混合键合布局布线优化方法第二个应用场景中，两个裸片上的标准单元布局的位置固定不变，确定混合键合的位置；在混合键合符合芯片设计规则检查、不超出芯片面积的条件下，最大化三维集成电路设计中reg2reg最差情况下的时钟松弛(the worst timing slack)。
本实施例一种三维集成电路片间混合键合布局布线优化方法第二个应用场景中，根据两个裸片的DEF文件、网表文件、初始混合键合位置文件和时序文件，在innovus中构建出计算图，之后进行多次迭代，求出混合键合的最佳位置。每轮迭代都会计算出新一轮的混合键合的位置(xHB,yHB)，梯度下降过程和第一个应用场景一致，但是算法的损失函数不同。每轮更新混合键合位置后，调整键合位置，使其位置坐标合理化。利用innovus重新计算每条路径上的时序信息，得到时序报告，重新构建计算图。
图4是基于pytorch-innovus软件框架的一种布局可变、时序优先三维集成电路片间混合键合布局布线优化方法流程图。如附图4所示，本实施例一种三维集成电路片间混合键合布局布线优化方法第三个应用场景中，两个裸片上的标准单元布局的位置和混合键合的位置需要同时改变，来实现系统的时序最优；在混合键合符合芯片设计规则检查、不超出芯片面积的条件下，最大化三维集成电路设计中reg2reg最差情况下的时钟松弛(theworst timing slack)。
本实施例一种三维集成电路片间混合键合布局布线优化方法第三个应用场景中，根据两个裸片的DEF文件、网表文件、初始混合键合位置文件和时序文件，在innovus中构建出计算图，之后进行多次迭代，求出混合键合的最佳位置。每轮迭代都会计算出新一轮的混合键合的位置(xHB,yHB)，梯度下降过程和第一个应用场景一致，在梯度下降算法和时序分析之间，使用innovus重新进行布局(placement)，从而优化当前混合键合下的标准单元位置。其他流程与第二个应用场景相同，利用innovus重新计算每条路径上的时序信息，得到时序报告，重新构建计算图。
本实施例一种三维集成电路片间混合键合布局布线优化方法还提供一种针对全局总线长的近似估计方法。本实施例中线长的估算方法，采用了混合键合与其相连的第一级标准单元的pin的曼哈顿距离(Manhattan distance)作为这条线(net)的线长近似值。总线长即为所有线的曼哈顿距离线长之和。
本实施例算法通过改变数据预测模块中求导函数和损失函数来调整布线长度的优化方向，具有高可扩展性，可以根据具体的芯片实现参数，仅对相关函数进行调整，系统架构可重用性强。本实施例提供一种对全局总线长的近似估算方法，运行速度快、算法实现所需的内存较少。
本领域普通技术人员可以理解，实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于任一种计算机可读存储介质中，其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-OnlyMemory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。

Claims (10)

1.一种三维集成电路片间混合键合布局布线优化方法，用于优化调整面对面堆叠的两个裸片之间混合键合位置、和/或优化调整两个裸片各自标准单元位置，使得三维集成电路片间混合键合布局布线最优，其特征在于包括以下步骤：
S1、数据识别程序模块将三维集成电路片间混合键合布局布线初始文件或者每轮迭代后生成的三维集成电路片间混合键合布局布线中间文件导入机器学习平台，构建三维集成电路布局片间混合键合布线计算图模型；
S2、数据预测程序模块根据步骤S1构建的三维集成电路布局布线计算图模型，使用机器学习平台包含的梯度下降法迭代求解片间混合键合最佳位置或者新一轮迭代片间混合键合位置；具体地，
S21、计算包含片间混合键合位置的目标待测量损失函数；
S22、计算包含片间混合键合位置的目标待测量损失函数相应的梯度函数；
S23、更新片间混合键合位置；
S24、根据约束条件优化调整片间混合键合位置；
S25、获得优化调整后的片间混合键合位置，执行步骤S21；或者获得新一轮迭代片间混合键合位置，执行步骤S3-1；或者获得片间混合键合最佳位置，执行步骤S3-2；
S3-1、分析反馈程序模块根据步骤S2迭代求解产生新一轮迭代片间混合键合位置，利用数字集成电路设计平台优化调整三维集成电路两个裸片各自标准单元位置生成三维集成电路片间混合键合布局布线中间文件，对三维集成电路片间混合键合布局布线的真实目标待测量进行评估分析，如果真实目标待测量不满足整体最优要求，执行步骤S1；或者如果真实目标待测量满足整体最优要求，执行步骤S4；
或者S3-2、分析反馈程序模块根据步骤S2迭代求解产生的片间混合键合最佳位置，利用数字集成电路设计平台生成目标待测量整体最优的三维集成电路片间混合键合布局布线文件；
S4、分析反馈程序模块利用数字集成电路设计平台输出真实目标待测量整体最优的三维集成电路片间混合键合布局布线文件。
2.根据权利要求1所述的一种三维集成电路片间混合键合布局布线优化方法，其特征在于：步骤S2所述目标待测量是全局总线长、和/或建立时间松弛；所述全局总线长是指三维集成电路片间混合键合布局布线中片间混合键合和与所述片间混合键合相连的第一级标准单元管脚的曼哈顿距离的总和；所述建立时间松弛是指三维集成电路片间混合键合布局布线中每条时序通路时钟松弛，采用片间混合键合位置布局布线后真实的时钟松弛减去估测曼哈顿线长延时参数进行估测。
3.根据权利要求2所述的一种三维集成电路片间混合键合布局布线优化方法，其特征在于：当目标待测量为全局总线长时，全局总线长损失函数为三维集成电路片间混合键合布局布线中所有线的曼哈顿距离之和：
Figure FDA0003206397520000021
Figure FDA0003206397520000022
其中(xi，yi)是标准单元布局位置(xstd，ystd)，(xHB，yHB)是片间混合键合布局位置；
当目标待测量为建立时间松弛时，每条时序通路时间松弛损失函数为：losspath
其中slackinitial是当前片间混合键合位置布局布线后真实的时钟松弛，β是单位曼哈顿距离引发的线延时。
4.根据权利要求3所述的一种三维集成电路片间混合键合布局布线优化方法，是一种布局固定三维集成电路片间混合键合布局布线优化方法，目标待测量是全局总线长，用于两个裸片上标准单元布局位置固定不变，确定混合键合位置；其特征在于包括以下步骤：
S1、数据识别程序模块将三维集成电路片间混合键合布局布线初始文件或者每轮迭代后生成的三维集成电路片间混合键合布局布线中间文件导入机器学习平台，构建三维集成电路片间混合键合布局布线计算图模型；
S2、数据预测程序模块根据步骤S1构建的三维集成电路布局布线计算图模型，使用机器学习平台包含的梯度下降法迭代求解片间混合键合最佳位置；
具体地，
S21、计算包含片间混合键合位置坐标(xHB，yHB)的全局总线长损失函数；
S22、计算包含片间混合键合位置坐标(xHB，yHB)的全局总线长损失函数相应的梯度函数；
S23、更新片间混合键合位置坐标(xHB，yHB)；
S24、每轮更新片间混合键合位置坐标(xHB，yHB)后，都约束片间混合键合位置坐标(xHB，yHB)最大最小值，使片间混合键合位置坐标(xHB，yHB)
合理化；每几轮更新片间混合键合位置坐标(xHB，yHB)后，都处理片间混合键合位置坐标(xHB，yHB)对齐、防止出现片间混合键合位置坐标(xHB，yHB)冲突；
S25、获得优化调整后的片间混合键合位置坐标(xHB，yHB)，执行步骤S21；
或者获得片间混合键合最佳位置，执行步骤S3；
S3、分析反馈程序模块根据步骤S2迭代求解产生的片间混合键合最佳位置，利用数字集成电路设计平台生成全局总线长整体最优的三维集成电路片间混合键合布局布线文件；
S4、分析反馈程序模块利用数字集成电路设计平台输出全局总线长整体最优的三维集成电路片间混合键合布局布线文件。
5.根据权利要求3所述的一种三维集成电路片间混合键合布局布线优化方法，是一种布局固定、时序优先三维集成电路片间混合键合布局布线优化方法，目标待测量是建立时间松弛，用于两个裸片上标准单元布局位置固定不变，确定混合键合位置；其特征在于包括以下步骤：
S1、数据识别程序模块将三维集成电路片间混合键合布局布线初始文件或者每轮迭代后生成的三维集成电路片间混合键合布局布线中间文件导入机器学习平台，构建三维集成电路片间混合键合布局布线计算图模型；
S2、数据预测程序模块根据步骤S1构建的三维集成电路布局布线计算图模型，使用机器学习平台包含的梯度下降法迭代求解新一轮迭代片间混合键合位置；具体地，
S21、计算包含片间混合键合位置坐标(xHB，yHB)的建立时间松弛损失函数；
S22、计算包含片间混合键合位置坐标(xHB，yHB)的建立时间松弛损失函数相应的梯度函数；
S23、更新片间混合键合位置坐标(xHB，yHB)；
S24、每轮更新片间混合键合位置坐标(xHB，yHB)后，都约束片间混合键合位置坐标(xHB，yHB)最大最小值，使片间混合键合位置坐标(xHB，yHB)合理化；
S25、获得优化调整后的片间混合键合位置坐标(xHB，YHB)，执行步骤S21；
或者获得新一轮迭代片间混合键合位置，执行步骤S3；
S3、分析反馈程序模块根据步骤S2迭代求解产生的新一轮迭代片间混合键合位置，利用数字集成电路设计平台生成三维集成电路片间混合键合布局布线中间文件，使用静态时序分析与收敛软件对三维集成片间混合键合电路布局布线的真实每条时序通路时间松弛进行评估分析，如果真实建立时间松弛不满足整体最优要求，执行步骤S1；或者如果真实建立时间松弛满足整体最优要求，执行步骤S4；
S4、分析反馈程序模块利用数字集成电路设计平台输出建立时间松弛整体最优的三维集成电路片间混合键合布局布线文件。
6.根据权利要求3所述的一种三维集成电路片间混合键合布局布线优化方法，是一种布局可变、时序优先三维集成电路布局布线优化方法，目标待测量是建立时间松弛，用于两个裸片上标准单元布局位置和片间混合键合位置需要同时改变，实现三维集成电路片间混合键合布局布线时序最优；其特征在于包括以下步骤：
S1、数据识别程序模块将三维集成电路片间混合键合布局布线初始文件或者每轮迭代后生成的三维集成电路片间混合键合布局布线中间文件导入机器学习平台，构建三维集成电路片间混合键合布局布线计算图模型；
S2、数据预测程序模块根据步骤S1构建的三维集成电路布局布线计算图模型，使用机器学习平台包含的梯度下降法迭代求解新一轮迭代片间混合键合位置；具体地，
S21、计算包含片间混合键合位置坐标(xHB，yHB)的建立时间松弛损失函数；
S22、计算包含片间混合键合位置坐标(xHB，yHB)的建立时间松弛损失函数相应的梯度函数；
S23、更新片间混合键合位置坐标(xHB，yHB)；
S24、每轮更新片间混合键合位置坐标(xHB，yHB)后，都约束片间混合键合位置坐标(xHB，yHB)最大最小值，使片间混合键合位置坐标(xHB，yHB)合理化；
S25、获得优化调整后的片间混合键合位置坐标(xHB，yHB)，执行步骤S21；
或者获得新一轮迭代片间混合键合位置，执行步骤S3；
S3、分析反馈程序模块根据步骤S2迭代求解产生的新一轮迭代片间混合键合位置，利用数字集成电路设计平台优化调整三维集成电路两个裸片各自标准单元位置生成三维集成电路片间混合键合布局布线中间文件，使用静态时序分析与收敛软件对三维集成片间混合键合电路布局布线的真实每条时序通路时间松弛进行评估分析，如果真实建立时间松弛不满足整体最优要求，执行步骤S1；或者如果真实建立时间松弛满足整体最优要求，执行步骤S4；
S4、分析反馈程序模块利用数字集成电路设计平台输出建立时间松弛整体最优的三维集成电路片间混合键合布局布线文件。
7.根据权利要求5或者权利要求6任一权利要求所述的一种三维集成电路片间混合键合布局布线优化方法，其特征在于：所述静态时序分析与收敛软件是Tempus静态时序分析与收敛工具。
8.根据权利要求1所述的一种三维集成电路片间混合键合布局布线优化方法，其特征在于：所述机器学习平台是PyTorch机器学习平台，所述数字集成电路设计平台是Innovus数字集成电路设计平台。
9.根据权利要求8所述的一种三维集成电路片间混合键合布局布线优化方法，其特征在于：所述步骤S24利用片间混合键合位置坐标(xHB，yHB)不超过三维集成电路芯片的面积范围，和/或片间混合键合位置坐标(xHB，yHB)位于三维集成电路芯片内可选的位置，和/或片间混合键合位置坐标(xHB，yHB)的位置不发生冲突这三个约束条件对片间混合键合位置进行调整和更新。
10.根据权利要求9所述的一种三维集成电路片间混合键合布局布线优化方法，其特征在于：针对片间混合键合位置坐标(xHB，yHB)不超过三维集成电路芯片的面积范围约束条件，使用PyTorch机器学习平台中clamp()函数进行截断操作；针对片间混合键合位置坐标(xHB，yHB)位于三维集成电路芯片内可选的位置约束条件，使用PyTorch机器学习平台中round()函数，将片间混合键合位置放置在最相邻且符合设计规则检查的位置；针对片间混合键合位置坐标(xHB，yHB)的位置不发生冲突约束条件，若多个片间混合键合位置发生冲突，则将新生成的片间混合键合分配到外面一圈范围中的空闲位置。
CN202110918079.6A 2021-08-11 2021-08-11 一种三维集成电路片间混合键合布局布线优化方法 Active CN113688593B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110918079.6A CN113688593B (zh) 2021-08-11 2021-08-11 一种三维集成电路片间混合键合布局布线优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110918079.6A CN113688593B (zh) 2021-08-11 2021-08-11 一种三维集成电路片间混合键合布局布线优化方法

Publications (2)

Publication Number Publication Date
CN113688593A true CN113688593A (zh) 2021-11-23
CN113688593B CN113688593B (zh) 2023-10-13

Family

ID=78579599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110918079.6A Active CN113688593B (zh) 2021-08-11 2021-08-11 一种三维集成电路片间混合键合布局布线优化方法

Country Status (1)

Country Link
CN (1) CN113688593B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114662446A (zh) * 2022-03-29 2022-06-24 东科半导体(安徽)股份有限公司 一种用以减小动态功耗的布线优化方法
CN114861591A (zh) * 2022-07-07 2022-08-05 北京大学 一种可微分时序驱动的芯片布局优化方法
CN115202661A (zh) * 2022-09-15 2022-10-18 深圳大学 一种具有层次结构布局的混合生成方法及相关设备
CN116341480A (zh) * 2023-05-29 2023-06-27 华中科技大学 数字芯片布局布线全局优化方法及系统
CN116776790A (zh) * 2023-08-17 2023-09-19 华芯巨数(杭州)微电子有限公司 一种时序分析的快速计算方法、装置及计算机设备
WO2024123616A1 (en) * 2022-12-09 2024-06-13 Applied Materials, Inc. Integrated process sequence for hybrid bonding applications

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101507379A (zh) * 2005-09-06 2009-08-12 超刀片公司 三维多层模块化计算机体系结构
WO2017095811A1 (en) * 2015-11-30 2017-06-08 The Regents Of The University Of California Multi-die ic layout methods with awareness of mix and match die integration
CN108983722A (zh) * 2018-07-27 2018-12-11 昆明理工大学 一种用于集成电路芯片最终测试的优化调度方法
WO2020224035A1 (zh) * 2019-05-08 2020-11-12 深圳职业技术学院 基于离散优化的数字集成电路布局方法及终端设备
CN112199920A (zh) * 2020-12-04 2021-01-08 南京集成电路设计服务产业创新中心有限公司 一种布局方法、电子设备及计算机可读存储介质
CN112699588A (zh) * 2021-01-08 2021-04-23 浙江大学 一种功率半导体芯片元胞的热电耦合建模方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101507379A (zh) * 2005-09-06 2009-08-12 超刀片公司 三维多层模块化计算机体系结构
WO2017095811A1 (en) * 2015-11-30 2017-06-08 The Regents Of The University Of California Multi-die ic layout methods with awareness of mix and match die integration
CN108983722A (zh) * 2018-07-27 2018-12-11 昆明理工大学 一种用于集成电路芯片最终测试的优化调度方法
WO2020224035A1 (zh) * 2019-05-08 2020-11-12 深圳职业技术学院 基于离散优化的数字集成电路布局方法及终端设备
CN112199920A (zh) * 2020-12-04 2021-01-08 南京集成电路设计服务产业创新中心有限公司 一种布局方法、电子设备及计算机可读存储介质
CN112699588A (zh) * 2021-01-08 2021-04-23 浙江大学 一种功率半导体芯片元胞的热电耦合建模方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈曦;周杰;郭训华;郑志恒;李慧;陈诚;王国兴;: "用于电刺激人造视网膜系统的专用集成电路设计", 上海交通大学学报, no. 10 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114662446A (zh) * 2022-03-29 2022-06-24 东科半导体(安徽)股份有限公司 一种用以减小动态功耗的布线优化方法
CN114662446B (zh) * 2022-03-29 2024-05-03 东科半导体(安徽)股份有限公司 一种用以减小动态功耗的布线优化方法
CN114861591A (zh) * 2022-07-07 2022-08-05 北京大学 一种可微分时序驱动的芯片布局优化方法
CN114861591B (zh) * 2022-07-07 2022-09-27 北京大学 一种可微分时序驱动的芯片布局优化方法
CN115202661A (zh) * 2022-09-15 2022-10-18 深圳大学 一种具有层次结构布局的混合生成方法及相关设备
CN115202661B (zh) * 2022-09-15 2022-11-29 深圳大学 一种具有层次结构布局的混合生成方法及相关设备
WO2024123616A1 (en) * 2022-12-09 2024-06-13 Applied Materials, Inc. Integrated process sequence for hybrid bonding applications
CN116341480A (zh) * 2023-05-29 2023-06-27 华中科技大学 数字芯片布局布线全局优化方法及系统
CN116776790A (zh) * 2023-08-17 2023-09-19 华芯巨数(杭州)微电子有限公司 一种时序分析的快速计算方法、装置及计算机设备
CN116776790B (zh) * 2023-08-17 2023-12-08 华芯巨数(杭州)微电子有限公司 一种时序分析的快速计算方法、装置及计算机设备

Also Published As

Publication number Publication date
CN113688593B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
CN113688593B (zh) 一种三维集成电路片间混合键合布局布线优化方法
US11625522B2 (en) Method and apparatus for generating three-dimensional integrated circuit design
US10268795B2 (en) Method and system for timing optimization with detour prediction
Das et al. Design tools for 3-D integrated circuits
US20110209112A1 (en) Method for clock load alignment during standard cell optimization
Liu et al. Floorplanning and signal assignment for silicon interposer-based 3D ICs
US8863062B2 (en) Methods and apparatus for floorplanning and routing co-design
US8539411B2 (en) Multiple derating factor sets for delay calculation and library generation in multi-corner STA sign-off flow
Wen et al. Via-based redistribution layer routing for InFO packages with irregular pad structures
US6941532B2 (en) Clock skew verification methodology for grid-based design
Kabir et al. Holistic Chiplet–Package Co-Optimization for Agile Custom 2.5-D Design
Krishna et al. Optimization of wire-length and block rearrangements for a modern IC placement using evolutionary techniques
Frolova et al. Delay matrix based timing-driven placement for reconfigurable systems-on-chip
Minz et al. Block-level 3-D global routing with an application to 3-D packaging
Lee et al. Floorplanning for embedded multi-die interconnect bridge packages
Christie et al. Prelayout interconnect yield prediction
Ravichandran et al. Physical layout automation for system-on-packages
Minz et al. Thermal and crosstalk-aware physical design for 3d system-on-package
Sumanth Kumar et al. Minimal buffer insertion based low power clock tree synthesis for 3D integrated circuits
US20030074175A1 (en) Simulation by parts method for grid-based clock distribution design
Zou et al. Cost-driven 3D design optimization with metal layer reduction technique
Chen et al. Reshaping System Design in 3D Integration: Perspectives and Challenges
Patrick et al. From System-on-Chip (SoC) to System on Multi-Chip (SoMC) architectures: Scaling integrated systems beyond the limitations of deep-submicron single chip technologies
Karatsu et al. An integrated design automation system for VLSI circuits
Kaibartta et al. A Genetic Algorithm-Based Metaheuristic Approach for Test Cost Optimization of 3D SIC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant