CN112165761B - 软硬结合板、电路板、电子设备及软硬结合板的制备方法 - Google Patents

软硬结合板、电路板、电子设备及软硬结合板的制备方法 Download PDF

Info

Publication number
CN112165761B
CN112165761B CN202010856020.4A CN202010856020A CN112165761B CN 112165761 B CN112165761 B CN 112165761B CN 202010856020 A CN202010856020 A CN 202010856020A CN 112165761 B CN112165761 B CN 112165761B
Authority
CN
China
Prior art keywords
board
hard
layer
hard board
rigid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010856020.4A
Other languages
English (en)
Other versions
CN112165761A (zh
Inventor
刘幕俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oppo Chongqing Intelligent Technology Co Ltd
Original Assignee
Oppo Chongqing Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oppo Chongqing Intelligent Technology Co Ltd filed Critical Oppo Chongqing Intelligent Technology Co Ltd
Priority to CN202010856020.4A priority Critical patent/CN112165761B/zh
Publication of CN112165761A publication Critical patent/CN112165761A/zh
Application granted granted Critical
Publication of CN112165761B publication Critical patent/CN112165761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0002Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请实施例公开了软硬结合板、电路板、电子设备及软硬结合板的制备方法,其中制备方法包括提供预制电路基板,去除所述第一部分;去除所述硬板区域的所述M层所述硬板走线层;及去除所述软板区域的所述第一至第N硬板走线层。本申请实施例的软硬结合板的制备方法通过去除导电件的第一部分后再去除M层硬板走线层,当导电件的第一部分去除后M层硬板走线层之间就不再经第一部分连接,能够使M层硬板走线层顺利的揭下,从而提高软硬结合板的生产良率。

Description

软硬结合板、电路板、电子设备及软硬结合板的制备方法
技术领域
本申请涉及电路板技术领域,尤其涉及软硬结合板、电路板、电子设备及软硬结合板的制备方法。
背景技术
电路板是电子设备中的主要器件,包括硬性电路板、软性电路板及软硬结合板等。其中,软硬结合板一般包括有相互连接的柔性电路板以及硬性电路板,因此既具备柔性电路板的挠折性,也具备硬性电路板的硬度,被广泛应用于电子设备中。然而,正是由于软硬结合板中既包括了柔性电路板又包括了硬性电路板,因此对软硬结合板的制备工艺也提出了较高的要求,但是,相关技术中软硬结合板的制备方法可能存在生产良率较低的问题。
发明内容
本申请实施例提供了软硬结合板、电路板、电子设备及软硬结合板的制备方法,通过去除导电件的第一部分后再去除M层硬板走线层,能够使M层硬板走线层顺利的揭下,从而提高软硬结合板的生产良率。所述技术方案如下:
第一方面,本申请实施例提供了一种软硬结合板的制备方法,包括:
提供预制电路基板,所述预制电路基板具有第一表面及与所述第一表面背向设置的第二表面,所述预制电路基板包括软板走线层、第一至第N硬板走线层及导电件,所述软板走线层、所述第一至第N硬板走线层从所述第一表面至所述第二表面依次层叠设置,N为大于等于2的自然数,所述预制电路基板具有软板区域以及连接所述软板区域的硬板区域,所述硬板区域形成有贯穿所述第一至第N硬板走线层的导通孔,所述导电件位于所述导通孔中,所述导电件包括第一部分及与所述第一部分连接的第二部分,所述第一部分位于从所述第二表面起的M层所述硬板走线层的所述导通孔中,M为大于等于1小于N的自然数,所述第二部分位于剩余N-M层所述硬板走线层的所述导通孔中;
去除所述第一部分;
去除所述硬板区域的所述M层所述硬板走线层;及
去除所述软板区域的所述第一至第N硬板走线层。
第二方面,本申请实施例提供了一种软硬结合板,包括:
软板区域,所述软板区域具有软板走线层;及
硬板区域,连接所述软板区域,所述硬板区域具有第一表面及与所述第一表面背向设置的第二表面,所述硬板区域包括另一软板走线层、第一至第N’硬板走线层及导电件,所述另一软板走线层、所述第一至第N’硬板走线层从所述第一表面至所述第二表面依次层叠设置,N’为大于等于1的自然数,所述另一软板走线层与所述软板走线层共用同一软板走线层,所述硬板区域形成有贯穿所述第一至第N’硬板走线层的导通孔,所述导电件位于所述导通孔中。
第三方面,本申请实施例提供了一种电路板,包括:
上述的软硬结合板;及
电子器件,所述电子器件设置于所述软硬结合板上。
第四方面,本申请实施例提供了一种电子设备,包括上述的电路板。
基于本申请实施例的软硬结合板、电路板、电子设备及软硬结合板的制备方法,通过具有上述结构的软板区域、硬板区域、导电件及导通孔的软硬结合板,使得软硬结合板的制备方法中,通过去除导电件的第一部分后再去除M层硬板走线层,当导电件的第一部分去除后M层硬板走线层之间就不再经第一部分连接,能够使M层硬板走线层顺利的揭下,从而提高软硬结合板的生产良率,并且软硬结合板可靠性也较高,进而具有软硬结合板的电路板、电子设备的可靠性也较高。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的软硬结合板的制备方法的流程图。
图2本申请实施例提供的软硬结合板的制备方法中预制电路基板的结构示意图;
图3是本申请实施例提供的软硬结合板的制备方法中预制电路基板的结构示意图;
图4是本申请实施例提供的软硬结合板的制备方法中预制电路基板去除第一部分后的结构示意图;
图5是本申请实施例提供的软硬结合板的制备方法中预制电路基板去除硬板区域的M层硬板走线层后的结构示意图;
图6是本申请实施例提供的软硬结合板的制备方法中预制电路基板去除软板区域的第一至第N层硬板走线层后制得的软硬结合板的结构示意图;
图7是本申请实施例提供的软硬结合板的制备方法中形成的软板走线层及第一至第N硬板走线层的结构示意图;
图8是本申请实施例提供的软硬结合板的制备方法中在形成的软板走线层及第一至第N硬板走线层上形成导通孔后的结构示意图;
图9是本申请实施例提供的软硬结合板的制备方法中在N-M层硬板走线层的导通孔的孔壁形成导电膜后的结构示意图;
图10是本申请实施例提供的软硬结合板的制备方法中在导电膜的孔壁以及M层硬板走线层的导通孔的孔壁形成导电件后的结构示意图;
图11是本申请实施例提供的软硬结合板的制备方法中制得的软硬结合板的另一种结构示意图;
图12是本申请实施例提供的软硬结合板的一种结构示意图;
图13是本申请实施例提供的软硬结合板的另一种结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施例方式作进一步地详细描述。
下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
软硬结合板包括有相互连接的柔性电路板以及硬性电路板,因此既具备柔性电路板的挠折性,也具备硬性电路板的硬度。然而,正是由于软硬结合板中既包括了柔性电路板又包括了硬性电路板,对软硬结合板的制备工艺也提出了较高的要求,相关技术中软硬结合板的制备方法的生产良率较低。基于此,本申请实施例提出了一种软硬结合板、电路板、电子设备及软硬结合板的制备方法,旨在解决上述缺陷。
第一方面,本申请实施例提供了一种软硬结合板的制备方法,参见图1,制备方法包括步骤S02、提供预制电路基板100,预制电路基板100具有第一表面s及与第一表面s背向设置的第二表面t,预制电路基板100包括软板走线层110、第一至第N硬板走线层120及导电件124,软板走线层110、第一至第N硬板走线层120从第一表面s至第二表面t依次层叠设置,N为大于等于2的自然数,预制电路基板100具有软板区域X以及连接软板区域X的硬板区域Y,硬板区域Y形成有贯穿第一至第N硬板走线层120的导通孔123,导电件124位于导通孔123中,导电件124包括第一部分1241及与第一部分1241连接的第二部分1242,第一部分1241位于从第二表面t起的M层硬板走线层120b的导通孔123中,M为大于等于1小于N的自然数,第二部分1242位于剩余N-M层硬板走线层120c的导通孔123中。步骤S04、去除第一部分1241。步骤S06、去除所述硬板区域Y的M层硬板走线层120b;步骤S08、去除软板区域X的第一至第N硬板走线层120。
具体地,请一并参阅图1至图13,各步骤的详细内容如下。
步骤S02、提供预制电路基板100,可参见图2以及图3。
参见图2,本申请实施例提供的预制电路基板100包括软板走线层110、第一至第N硬板走线层120,软板走线层110、第一至第N硬板走线层120依次层叠设置,N为大于等于2的自然数。
软板走线层110可以包括柔性基材层111以及层叠设置于柔性基材层111上的第一铜箔层112。柔性基材层111能够为第一铜箔层112提供绝缘环境,以便于在第一铜箔层112上刻蚀信号走线以及接地走线。本申请实施例中,柔性基材层111可采用聚酰亚胺或者聚乙烯双笨二甲酸盐等材料。第一铜箔层112背向柔性基材层111的一侧可以层叠设置第一至第N硬板走线层120。
参见图2,第一至第N硬板走线层120包括有层叠设置的N个硬板走线层120a,每个硬板走线层120a均可以包括硬性基材层121以及层叠设置于硬性基材层121上的第二铜箔层122,对于每个硬板走线层120a,其硬性基材层121位于靠近第一铜箔层112的一侧,第二铜箔层122位于硬性基材层121背向第一铜箔层112的一侧。硬性基材层121能够为第二铜箔层122提供绝缘环境,以便于在第二铜箔层122上刻蚀信号走线以及接地走线。本申请实施例中,硬性基材层121可采用半固化片等材料。半固化片可以由环氧树脂和玻璃纤维布制备而成。
本申请实施例中,第一铜箔层112以及第二铜箔层122均可以为胶片上设置铜箔的板件,铜箔层上的信号走线以及接地走线均为铜箔按照预定布线结构经刻蚀工艺而成。铜箔层上的信号走线以及接地走线可以是一体设置,铜箔层上的信号走线用于实现电子器件之间的导电,铜箔层上的接地走线用于接地。
为使软板走线层110与相邻的硬板走线层120a之间、相邻的两个硬板走线层120a之间的走线能够电连接,参见图2,第一至第N硬板走线层120上可以设置有导通孔123,导通孔123内可以设置导电件124,以使相邻的走线层之间能够通过导电件124电连接。导电件124可以包括第一部分1241以及与第一部分1241连接的第二部分1242。为保证导电件124与各个走线层之间电连接的可靠性,导通孔123内可以设置有导电膜1231。
参见图3,预制电路基板100具有软板区域X以及连接软板区域X的硬板区域Y,其中,软板区域X用于制备软硬结合板的柔性电路板,硬板区域Y用于制备软硬结合板的硬性电路板。
为保证硬板区域Y制备的硬性电路板的对称性以及结构的稳定性,软板区域X以及硬板区域Y均可以包括软板走线层110、第一至第N硬板走线层120。当然,由于软板区域X最终将制备成柔性电路板,即最终会将软板区域X的多个硬板走线层120a去除,因此,位于软板区域X的硬板走线层120a包括的第二铜箔层122上无需走线。为进一步节省成本,位于软板区域X的硬板走线层120a也可以仅包括硬性基材层121而不再层叠设置第二铜箔层122。
由于软板区域X的多个硬板走线层120a最终将会去除,因此,软板区域X的软板走线层110无需与硬板走线层120a电连接,故可以仅在硬板区域Y形成贯穿第一至第N硬板走线层120的上述导通孔123。对于硬板区域Y的第一至第N硬板走线层120,在最终制备成硬性电路板时也将去除M层硬板走线层120b,为便于区分,可以将位于M层硬板走线层120b的导通孔123中的导电件124的部分定义为第一部分1241,将位于剩余N-M层硬板走线层120c的导通孔123中的导电件124的部分定位为第二部分1242,M为大于等于1小于N的自然数。
为便于对M层硬板走线层120b的方位进行描述,可以将预制电路基板100的软板走线层110背向第一至第N硬板走线层120的表面定义为第一表面s,将预制电路基板100的与第一表面s背向设置的表面定义为第二表面t,即软板走线层110、第一至第N硬板走线层120从第一表面s至第二表面t依次层叠设置,M层硬板走线层120b可以包括从第二表面t起的M个硬板走线层120a。
由于M层硬板走线层120b最终将会去除,因此位于硬板区域Y的M层硬板走线层120b包括的第二铜箔层122上无需走线。为进一步节省成本,位于硬板区域Y的M层硬板走线层120b也可以仅包括硬性基材层121而不再层叠设置第二铜箔层122。更进一步地,由于M层硬板走线层120b最终将会去除,因此M层硬板走线层120b的导通孔123内可以不设置导电膜1231。
步骤S04、去除第一部分1241,可参见图3以及图4。
去除第一部分1241的手段可以是任意的。如,可通过钻头钻除第一部分1241。为保证第一部分1241去除后不再与M层硬板走线层120b的线路电连接,钻头的直径可以大于等于导通孔123的直径。当然,为避免在钻除第一部分1241时对N-M层硬板走线层120c的线路造成损坏,可保留第一部分1241靠近第二部分1242的局部,以使钻头不会与N-M层硬板走线层120c的表面线路接触。
进一步地,去除第一部分1241的步骤S04包括:扩大M层硬板走线层120b的导通孔123的孔径且去除第一部分1241。
步骤S06、去除硬板区域Y的M层硬板走线层120b,可参见图4以及图5。
本申请实施例通过将去除第一部分1241的操作步骤S04、去除与第一部分1241对应的硬板区域Y的M层硬板走线层120b的操作步骤S06按照先后顺序依次进行,能够避免在去除硬板区域Y的M层硬板走线层120b时,因第一部分1241的连接作用导致M层硬板走线层120b中的相邻两个硬板走线层120a之间、M层硬板走线层120b与剩余N-M层硬板走线层120c之间的连接牢固,利于M层硬板走线层120b的顺利去除。
步骤S08、去除软板区域X的第一至第N硬板走线层120,可参见图5以及图6。
本申请实施例中,不对步骤S04与步骤S08的实施先后顺序作出限定,步骤S04既可以在步骤S08之前实施,也可以在步骤S08之后实施。步骤S06只需满足在步骤S04之后实施即可。
进一步地,提供预制电路基板100的步骤S02包括:
步骤S22、形成软板走线层110及第一至第N硬板走线层120,可参见图7。
在其中一些实施例中,形成软板走线层110及第一至第N硬板走线层120的步骤S22可以为:S221a、形成软板走线层110。S222b、在软板走线层110上形成M层硬板走线层120b。具体地,形成软板走线层110及第一至第N硬板走线层120的步骤S22可以为:S221b、提供柔性基材层111、第一铜箔层112、N个硬性基材层121以及N个第二铜箔层122。S222b、将第一铜箔层112通过压合的方式固定于柔性基材层111上。S223b、在第一铜箔层112上刻蚀信号走线以及接地走线。S224b、将一个硬性基材层121通过压合的方式固定于第一铜箔层112背向柔性基材层111的表面。S225b、将一个第二铜箔层122通过压合的方式固定于上一步骤中的硬性基材层121背向柔性基材层111的表面。S226b、在上一步骤中的第二铜箔层122上刻蚀信号走线以及接地走线。S227b、将下一硬性基材层121通过压合的方式固定于上一步骤中的第二铜箔层122背向柔性基材层111的表面。S228b、重复步骤S225b、S226b、S227b直至使用完所有的第二铜箔层122以及硬性基材层121。
在其中一些实施例中,参见图7,形成软板走线层110及第一至第N硬板走线层120的步骤S22可以为:S221c、形成软板走线层110。S222c、在软板走线层110上形成N-M层硬板走线层120c。S223c、在N-M层硬板走线层120c背向软板走线层110的一侧形成保护层125。S224c、在保护层125背向软板走线层110的一侧形成M层硬板走线层120b。通过在N-M层硬板走线层120c与M层硬板走线层120b之间设置保护层125,能够避免在去除M层硬板走线层120b的过程中对N-M层硬板走线层120c的走线造成撕拉损坏。
步骤S24、形成导通孔123,可参见图8。
具体地,可通过钻头在硬板区域Y形成贯穿第一至第N硬板走线层120的导通孔123。当然,为降低对铜箔层上走线的位置的要求,导通孔123的形成步骤也可以是分步形成的。如,在每个铜箔上刻蚀出信号走线、接地走线后就可以对该铜箔层以及其对应的基材层(即一个走线层)进行钻孔以形成导通孔123的部分。
步骤S26、在N-M层硬板走线层120c的导通孔123的孔壁形成导电膜1231,可参见图9。
具体地,可通过电镀的方式在N-M层硬板走线层120c的导通孔123的孔壁上形成导电膜1231。当导通孔123的形成步骤为分步形成时,导电膜1231的形成步骤也可以是分步形成的。如,在每个走线层形成导通孔123后就可以接着在该走线层的导通孔123的孔壁上形成导电膜1231。
步骤S28、在导电膜1231的孔壁及M层硬板走线层120b的导通孔123的孔壁形成导电件124,可参见图10。
通过在导电膜1231的孔壁以及导通孔123的内壁形成导电件124,能够实现软板走线层110与其相邻的硬板走线层120a之间、相邻的两个硬板走线层120a之间的线路的电连接。
在其中一些实施例中,为能够对去除M层硬板走线层120b后裸露的走线进行保护,软硬结合板的制备方法还可以包括:步骤S10、在硬板区域Y的N-M层硬板走线层120c背向软板走线层110的一侧形成覆盖膜130,可参见图11。覆盖膜130可通过粘接层140形成于硬板区域Y的N-M层硬板走线层120c上,以保护N-M层硬板走线层120c的表面线路以及提供绝缘性,当需要连接电子器件时,可以在覆盖膜130上开窗以露出焊盘。当第一部分1241预留有靠近第二部分1242的局部时,覆盖膜130以及粘接层140的总厚度应当大于第一部分1241的预留局部的高度,以保证预留局部不会穿破覆盖膜130。步骤S10在步骤S06去除硬板区域Y的M层硬板走线层120b的步骤之后实施即可。粘接层140可以为ADH胶。
本申请实施例的软硬结合板的制备方法,通过具有上述结构的软板区域X、硬板区域Y、导电件124及导通孔123的软硬结合板,使得软硬结合板的制备方法中,通过去除导电件124的第一部分1241后再去除M层硬板走线层120b,当导电件124的第一部分1241去除后M层硬板走线层120b之间就不再经第一部分1241连接,能够使M层硬板走线层120b顺利的揭下,从而提高软硬结合板的生产良率,并且软硬结合板的可靠性也较高,进而具有软硬结合板的电路板,电子设备的可靠性也较高。本申请实施例的制备方法尤其适用于包括两个以上硬板区域Y的软硬结合板,且硬板区域Y的硬板走线层120a的数量不完全相同,这样在提供预制电路基板100时,预制电路基板100的硬板走线层120a的数量就可以与数量最多的硬板区域Y的硬板走线层120a的数量相同,而对于数量相对较少的硬板区域Y,则可以通过上述的去除多余M层硬板走线层120b的方式制得。
进一步地,本申请实施例在形成导电件124之前在N-M层硬板走线层120c的导通孔123的孔壁形成导电膜1231,能够增强导电件124与各个走线层上线路电连接的可靠性,提高软硬结合板的生产良率。同时,本申请实施例未在M层硬板走线层120b的导通孔123的孔壁形成导电膜1231,能够降低生产成本。
进一步地,本申请实施例在N-M层硬板走线层120c与M层硬板走线层120b之间设置保护层,由于M层硬板走线层120b最终将会去除,则保护层能够起到对剩余的N-M层硬板走线层120c的表面线路的保护作用。
进一步地,本申请实施例在去除导电件124的第一部分1241时扩大了M层硬板走线层120b的导通孔123的孔径,能够保证导电件124的第一部分1241的完全去除,以使M层硬板走线层120b的去除更加顺利。
进一步地,本申请实施例在去除M层硬板走线层120b之后,在剩余N-M层硬板走线层120c背向软板走线层110的一侧形成覆盖膜130,能够通过覆盖膜130对剩余N-M层硬板走线层120c的表面线路进行保护。
第二方面,本申请实施例提供了一种软硬结合板200。参见图12,软硬结合板200包括软板区域P以及硬板区域Q。其中,软板区域P对应于软硬结合板200的柔性电路板,硬板区域Q对应于软硬结合板200的硬性电路板。
软板区域P具有软板走线层210。软板走线层210可以包括柔性基材层211以及层叠设置于柔性基材层211上的第一铜箔层212。柔性基材层211能够为第一铜箔层212提供绝缘环境,以便于在第一铜箔层212上刻蚀信号走线以及接地走线。本申请实施例中,柔性基材层211可采用聚酰亚胺或者聚乙烯双笨二甲酸盐等材料。
硬板区域Q连接软板区域P。硬板区域Q具有第一表面q1及与第一表面q1背向设置的第二表面q2,硬板区域Q包括另一软板走线层220、第一至第N’硬板走线层230,另一软板走线层220、第一至第N’硬板走线层230从第一表面q1至第二表面q2依次层叠设置,N’为大于等于1的自然数。另一软板走线层220可以与软板走线层210共用同一软板走线层,以增强硬板区域Q与软板区域P连接的可靠性。
第一至第N’硬板走线层230包括有N’个硬板走线层230a,每个硬板走线层230a均可以包括硬性基材层231以及层叠设置于硬性基材层231上的第二铜箔层232,对于每个硬板走线层230a,其硬性基材层231位于靠近第一铜箔层212的一侧,第二铜箔层232位于硬性基材层231背向第一铜箔层212的一侧。硬性基材层231能够为第二铜箔层232提供绝缘环境,以便于在第二铜箔层232上刻蚀信号走线以及接地走线。本申请实施例中,硬性基材层231可采用半固化片等材料。半固化片可以由环氧树脂和玻璃纤维布制备而成。
本申请实施例中,第一铜箔层212以及第二铜箔层232均可以为胶片上设置铜箔的板件,铜箔层上的信号走线以及接地走线均为铜箔按照预定布线结构经刻蚀工艺而成。铜箔层上的信号走线以及接地走线可以是一体设置,铜箔层上的信号走线用于实现电子器件之间的导电,铜箔层上的接地走线用于接地。
为使软板走线层210与相邻的硬板走线层230a之间、相邻的两个硬板走线层230a之间的走线能够电连接,硬板区域Q形成有贯穿第一至第N’硬板走线层230的导通孔240,导通孔240内设置有导电件250,以使相邻的走线层之间能够通过导电件250电连接。
进一步地,参见图13,软硬结合板200还可以包括另一硬板区域R,另一硬板区域R可以连接软板区域P且与硬板区域Q间隔设置。另一硬板区域R对应于软硬结合板200的另一硬性电路板。另一硬板区域R具有另一第一表面r1及与另一第一表面r1背向设置的另一第二表面r2,另一硬板区域R包括又一软板走线层260、第一至第N另一硬板走线层270,又一软板走线层260、第一至第N另一硬板走线层270从另一第一表面r1至另一第二表面r2依次层叠设置,N为大于等于2的自然数。又一软板走线层260可以与软板走线层210共用同一软板走线层,以增另一强硬板区域Q与软板区域P连接的可靠性。
第一至第N另一硬板走线层270包括有N个另一硬板走线层270a,每个另一硬板走线层270a均可以包括另一硬性基材层271以及层叠设置于另一硬性基材层271上的另一第二铜箔层272,对于每个另一硬板走线层270a,其另一硬性基材层271位于靠近第一铜箔层212的一侧,另一第二铜箔层272位于另一硬性基材层271背向第一铜箔层212的一侧。另一硬性基材层271能够为另一第二铜箔层272提供绝缘环境,以便于在另一第二铜箔层272上刻蚀信号走线以及接地走线。本申请实施例中,另一硬性基材层271可采用半固化片等材料。半固化片可以由环氧树脂和玻璃纤维布制备而成。
本申请实施例中,另一第二铜箔层272可以为胶片上设置铜箔的板件,铜箔层上的信号走线以及接地走线均为铜箔按照预定布线结构经刻蚀工艺而成。铜箔层上的信号走线以及接地走线可以是一体设置,铜箔层上的信号走线用于实现电子器件之间的导电,铜箔层上的接地走线用于接地。
为使软板走线层210与相邻的另一硬板走线层270a之间、相邻的两个另一硬板走线层270a之间的走线能够电连接,另一硬板区域R形成有贯穿第一至第N另一硬板走线层270的另一导通孔280,另一导通孔280内设置有另一导电件290,以使相邻的走线层之间能够通过另一导电件290电连接。
在其中一些实施例中,为增强相邻走线层之间线路电连接的可靠性,导通孔240的孔壁和/或另一导通孔280的孔壁设置有导电膜。
本申请实施例的软硬结合板200,通过将软板区域P的软板走线层210与硬板区域Q的另一软板走线层220设置共用同一软板走线层210,一方面能够保证软板区域P与硬板区域Q连接的可靠性,另一方面相较于单独成型软板区域P以及硬板区域Q之后再连接的方式而言,制造工艺更加简单,且制造成本更低。
进一步地,在软硬结合板200具有两个硬板区域Q时,两个硬板区域Q的软板走线层210均与软板区域P的软板走线层210共用同一软板走线层210,能够保证软硬结合板200结构的稳定性以及降低制造成本。同理地,当软硬结合板200包括相互连接的多个软板区域P以及多个硬板区域Q时,所有的软板区域P的软板走线层210以及所有的硬板区域Q的软板走线层210均可以共用同一软板走线层210。
进一步地,本申请实施例通过在导通孔240的孔壁和/或另一导通孔280的孔壁设置导电膜,能够增强导电件250与各个走线层上线路电连接的可靠性。
第三方面,本申请实施例提供了一种电路板。电路板可应用于电子设备中,电子设备可以是手机、平板电脑、电子阅读器、个人数字处理等智能终端设备,电路板负责电子设备中的电子器件之间的导电。具体地,电路板包括软硬结合板以及电子器件,电子器件设置于软硬结合板上。
本申请实施例的电路板,由于采用上述软硬结合板200,软硬结合板200通过将软板区域P的软板走线层210与硬板区域Q的另一软板走线层220设置共用同一软板走线层,一方面能够保证软板区域P与硬板区域Q连接的可靠性,另一方面相较于单独成型软板区域P以及硬板区域Q之后再连接的方式而言,制造工艺更加简单,且制造成本更低。
此外,由于电路板采用上述软硬结合板200,因此也具有上述软硬结合板200全部的技术效果,因上述技术效果已在前述针对软硬结合板200的描述进行了详细说明,此处就不再进行赘述。
第四方面,本申请实施例提供了一种电子设备。电子设备可以是手机、平板电脑、电子阅读器、个人数字处理等智能终端设备。电子设备包括电路板。
本申请实施例的电子设备,由于采用上述电路板,因此也具有上述电路板全部的技术效果,此处就不再进行赘述。
在本申请的描述中,需要理解的是,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。此外,在本申请的描述中,除非另有说明,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
以上所揭露的仅为本申请较佳实施例而已,当然不能以此来限定本申请之权利范围,因此依本申请权利要求所作的等同变化,仍属本申请所涵盖的范围。

Claims (9)

1.一种软硬结合板的制备方法,其特征在于,包括:
提供预制电路基板,所述预制电路基板具有第一表面及与所述第一表面背向设置的第二表面,所述预制电路基板包括软板走线层、第一至第N硬板走线层及导电件,所述软板走线层、所述第一至第N硬板走线层从所述第一表面至所述第二表面依次层叠设置,N为大于等于2的自然数,所述预制电路基板具有软板区域以及连接所述软板区域的硬板区域,所述硬板区域形成有贯穿所述第一至第N硬板走线层的导通孔,所述导电件位于所述导通孔中,所述导电件包括第一部分及与所述第一部分连接的第二部分,所述第一部分位于从所述第二表面起的M层所述硬板走线层的所述导通孔中,M为大于等于1小于N的自然数,所述第二部分位于剩余N-M层所述硬板走线层的所述导通孔中;
去除所述第一部分;
去除所述硬板区域的所述M层所述硬板走线层;及
去除所述软板区域的所述第一至第N硬板走线层。
2.如权利要求1所述的制备方法,其特征在于:所述提供预制电路基板的步骤包括:
形成所述软板走线层及所述第一至第N硬板走线层;
形成所述导通孔;
在所述N-M层所述硬板走线层的所述导通孔的孔壁形成导电膜;及
在所述导电膜的孔壁及所述M层所述硬板走线层的所述导通孔的孔壁形成所述导电件。
3.如权利要求2所述的制备方法,其特征在于:所述形成所述软板走线层及所述第一至第N硬板走线层的步骤包括:
形成所述软板走线层;
在所述软板走线层上形成所述N-M层所述硬板走线层;
在所述N-M层所述硬板走线层背向所述软板走线层的一侧形成保护层;及
在所述保护层背向所述软板走线层的一侧形成所述M层所述硬板走线层。
4.如权利要求1所述的制备方法,其特征在于:所述去除所述第一部分的步骤包括:扩大所述M层所述硬板走线层的所述导通孔的孔径且去除所述第一部分。
5.如权利要求1所述的制备方法,其特征在于:在所述去除所述硬板区域的所述M层所述硬板走线层的步骤之后还包括:
在所述硬板区域的所述N-M层所述硬板走线层背向所述软板走线层的一侧形成覆盖膜。
6.一种软硬结合板,其特征在于,采用权利要求1至5中任一项所述的软硬结合板的制备方法制得,所述软硬结合板包括:
软板区域,所述软板区域具有软板走线层;及
硬板区域,连接所述软板区域,所述硬板区域具有第一表面及与所述第一表面背向设置的第二表面,所述硬板区域包括另一软板走线层、第一至第N’硬板走线层及导电件,所述另一软板走线层、所述第一至第N’硬板走线层从所述第一表面至所述第二表面依次层叠设置,N’为大于等于1的自然数,所述另一软板走线层与所述软板走线层共用同一软板走线层,所述硬板区域形成有贯穿所述第一至第N’硬板走线层的导通孔,所述导电件位于所述导通孔中。
7.如权利要求6所述的软硬结合板,其特征在于,还包括:
另一硬板区域,连接所述软板区域且与所述硬板区域间隔设置,所述另一硬板区域具有另一第一表面及与所述另一第一表面背向设置的另一第二表面,所述另一硬板区域包括又一软板走线层、第一至第N另一硬板走线层及另一导电件,所述又一软板走线层、所述第一至第N另一硬板走线层从所述另一第一表面至所述另一第二表面依次层叠设置,N为大于等于2的自然数,所述又一软板走线层与所述软板走线层共用同一软板走线层,所述另一硬板区域形成有贯穿所述第一至第N另一硬板走线层的另一导通孔,所述另一导电件位于所述另一导通孔中。
8.一种电路板,其特征在于,包括:
权利要求6或7所述的软硬结合板;及
电子器件,所述电子器件设置于所述软硬结合板上。
9.一种电子设备,其特征在于,包括权利要求8所述的电路板。
CN202010856020.4A 2020-08-24 2020-08-24 软硬结合板、电路板、电子设备及软硬结合板的制备方法 Active CN112165761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010856020.4A CN112165761B (zh) 2020-08-24 2020-08-24 软硬结合板、电路板、电子设备及软硬结合板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010856020.4A CN112165761B (zh) 2020-08-24 2020-08-24 软硬结合板、电路板、电子设备及软硬结合板的制备方法

Publications (2)

Publication Number Publication Date
CN112165761A CN112165761A (zh) 2021-01-01
CN112165761B true CN112165761B (zh) 2022-02-08

Family

ID=73859756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010856020.4A Active CN112165761B (zh) 2020-08-24 2020-08-24 软硬结合板、电路板、电子设备及软硬结合板的制备方法

Country Status (1)

Country Link
CN (1) CN112165761B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114423149A (zh) * 2022-01-27 2022-04-29 京东方科技集团股份有限公司 电路板、显示模组和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03141694A (ja) * 1989-10-26 1991-06-17 Aica Kogyo Co Ltd リジッド―フレキシブル複合多層プリント配線板の製法
CN101175379A (zh) * 2006-10-31 2008-05-07 比亚迪股份有限公司 软硬结合印制线路板的制作方法
CN201781678U (zh) * 2010-08-03 2011-03-30 广东达进电子科技有限公司 一种带导通孔的陶瓷基刚挠结合电路板
CN105530755A (zh) * 2016-02-25 2016-04-27 广东欧珀移动通信有限公司 软硬结合板及移动终端
CN105578753A (zh) * 2016-02-25 2016-05-11 广东欧珀移动通信有限公司 软硬结合板及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105828523B (zh) * 2015-01-10 2019-01-25 鹏鼎控股(深圳)股份有限公司 软硬结合电路板及其制作方法
CN107846792A (zh) * 2017-10-30 2018-03-27 高德(江苏)电子科技有限公司 一种减少软硬结合板揭盖损伤软板的加工工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03141694A (ja) * 1989-10-26 1991-06-17 Aica Kogyo Co Ltd リジッド―フレキシブル複合多層プリント配線板の製法
CN101175379A (zh) * 2006-10-31 2008-05-07 比亚迪股份有限公司 软硬结合印制线路板的制作方法
CN201781678U (zh) * 2010-08-03 2011-03-30 广东达进电子科技有限公司 一种带导通孔的陶瓷基刚挠结合电路板
CN105530755A (zh) * 2016-02-25 2016-04-27 广东欧珀移动通信有限公司 软硬结合板及移动终端
CN105578753A (zh) * 2016-02-25 2016-05-11 广东欧珀移动通信有限公司 软硬结合板及其制备方法

Also Published As

Publication number Publication date
CN112165761A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
JP4408343B2 (ja) 多層プリント配線板の接続構造
JP3014310B2 (ja) 積層配線基板の構造と製作方法
US7698811B2 (en) Method for manufacturing multilayer printed circuit boards using inner substrate
CN101400219A (zh) 多层印刷配线板及其制作方法
US11140785B2 (en) Flexible printed circuit board
CN101365294B (zh) 覆铜基材及使用该覆铜基材的柔性电路板
CN112165761B (zh) 软硬结合板、电路板、电子设备及软硬结合板的制备方法
US20130092420A1 (en) Embedded multilayer printed circuit board and method
EP2410827B1 (en) Circuit board and mother laminated body
US20120024584A1 (en) Connector and manufacturing method thereof
CN112423472B (zh) 软硬结合电路板及其制作方法
CN114126239A (zh) 具有内埋薄膜电阻的线路板及其制作方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
EP4138523A1 (en) Method for manufacturing flexible printed circuit board
CN211047372U (zh) 刚挠印刷电路板和电子设备
US9455539B1 (en) Connector having printed circuit with embedded die
CN114096059B (zh) 线路板及其制作方法
KR100779505B1 (ko) 전자 부품을 삽입 실장하기 위한 홀을 구비한 인쇄회로기판
CN113539636B (zh) 无线充电线圈结构及其制备方法
US20240098908A1 (en) Circuit board connection structure and preparation method therefor
CN211297117U (zh) 一种多层电路板结构
CN110798977B (zh) 薄型天线电路板及其制作方法
JP2007053197A (ja) フレキシブルプリント回路基板の製造方法
US20220338350A1 (en) Board-to-board connection structure and method for manufacturing the same
TW202415173A (zh) 電路板及電路板製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant