CN112151569A - 电子设备以及制造电子设备的方法 - Google Patents

电子设备以及制造电子设备的方法 Download PDF

Info

Publication number
CN112151569A
CN112151569A CN201911140918.5A CN201911140918A CN112151569A CN 112151569 A CN112151569 A CN 112151569A CN 201911140918 A CN201911140918 A CN 201911140918A CN 112151569 A CN112151569 A CN 112151569A
Authority
CN
China
Prior art keywords
variable resistance
electronic device
memory
resistance pattern
insulating spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911140918.5A
Other languages
English (en)
Inventor
张峰训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112151569A publication Critical patent/CN112151569A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请公开了一种电子设备以及制造电子设备的方法。该电子设备包括半导体存储器，该半导体存储器可以包括多个行线、与行线交叉的多个列线以及设置在行线与列线的各个交叉点处的多个存储单元，每个存储单元包括具有被倒圆的上表面的可变电阻图案。

Description

电子设备以及制造电子设备的方法
相关申请的交叉引用
本申请要求于2019年6月26日提交的申请号为10-2019-0076632的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开涉及一种电子设备，并且更具体地，涉及一种电子设备以及制造电子设备的方法。
背景技术
近年来，根据电子设备的小型化、低功耗、高性能和多样化，已经开发了能够在诸如计算机和便携式通信设备之类的各种电子设备中储存信息的半导体器件。因此，对能够通过使用根据所施加的电压或电流而在不同的电阻状态之间切换的特性来储存数据的半导体器件进行了研究。这种半导体器件的示例包括电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、电熔丝、等等。
发明内容
本公开的实施例涉及一种能够改善存储单元的操作特性和可靠性的电子设备和制造该电子设备的方法。
根据本公开的一个实施例的电子设备可以包括半导体存储器。该半导体存储器可以包括多个行线、与行线交叉的多个列线以及设置在行线与列线的各个交叉点处的多个存储单元，每个存储单元包括具有被倒圆的上表面的可变电阻图案。
根据本公开的一个实施例的电子设备可以包括半导体存储器。该半导体存储器可以包括多个行线、与行线交叉的多个列线以及设置在行线与列线的各个交叉点处的多个存储单元，每个存储单元包括具有L形的横截面的可变电阻图案，所述可变电阻图案包括硫族化物并保持其相。
根据本公开的一个实施例的制造电子设备的方法可以包括：形成多个模制图案，每个模制图案在第一方向上延伸并限定模制区域；形成多个可变电阻层，每个可变电阻层具有被倒圆的上表面；在可变电阻层上形成电极材料；形成穿过电极材料以形成电极层的多个开口；在开口中形成多个绝缘层；以及形成多个列线，每个列线在电极层和绝缘层上沿第二方向延伸，所述第二方向与第一方向交叉。
根据本公开的一个实施例的制造电子设备的方法可以包括：形成沿第一方向延伸并限定模制区域的模制图案；在模制区域中形成可变电阻层；在可变电阻层上形成电极材料；形成穿过电极材料的开口；通过使用电极材料作为停止层而将绝缘材料平坦化来在开口中形成绝缘层；以及在电极材料和绝缘层上形成沿与第一方向交叉的第二方向延伸的列线。
根据上述根据本公开的实施例的电子设备和制造该电子设备的方法，可以改善存储单元的操作特性和可靠性。
附图说明
图1A和图1B是示出根据本公开的一个实施例的电子设备的结构的示图。
图2A、图2B和图2C是示出根据本公开的一个实施例的电子设备的结构的示图。
图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A和图12A、以及图3B、图4B、图5B、图6B、图7B、图8B、图9B、图9C、图10B、图11B和图12B是示出根据本公开的一个实施例的制造电子设备的方法的示图。
图13是实现根据本公开的一个实施例的存储器件的微处理器的配置示图。
图14是实现根据本公开的一个实施例的存储器件的处理器的配置示图。
图15是实现根据本公开的一个实施例的存储器件的系统的配置示图。
图16是实现根据本公开的一个实施例的存储器件的数据储存系统的配置示图。
图17是实现根据本公开的一个实施例的存储器件的存储系统的配置示图。
具体实施方式
在下文中，参考附图详细地描述各种实施例。
绘图不一定按固定比例来绘制，并且在一些示例中，绘图中所示的至少一些结构的比例可能被夸大以清楚地示出实施例的特性。当在绘图或详细描述中公开了具有两层或更多层的多层结构时，如所示的层的空间关系或布置顺序仅仅反映特定示例，并且本公开的实施例不限于此。层的空间关系或布置顺序可以变化。另外，多层结构的绘图或详细描述可能不会反映存在于特定多层结构中的所有层(例如，在所示的两层之间可能存在一个以上的附加层)。例如，当在绘图或详细描述的多层结构中第一层存在于第二层或衬底上时，第一层可以直接形成在第二层上或者直接形成在衬底上，并且可以在第一层与第二层之间或者在第一层与衬底之间存在一个或更多个其他层。
图1A和图1B是示出根据本公开的一个实施例的电子设备的结构的示图。图1A是单元阵列100的电路图，并且图1B是单元阵列100的立体图。
参考图1A，根据本公开的一个实施例的电子设备可以包括半导体存储器(或半导体器件)，并且半导体存储器可以是非易失性存储器件或可变电阻式存储器件。半导体存储器可以包括多个行线和与所述行线交叉的多个列线。在这里，行线可以是字线，而列线可以是位线。作为参考，字线和位线是相对概念，并且行线可以是位线，而列线可以是字线。在下文中，假设行线是字线且列线是位线。
单元阵列100可以包括分别设置在列线BL1至BL3与行线WL1至WL3之间的存储单元MC11至MC33。在这里，存储单元MC11至MC33可以被设置在列线BL1至BL3与行线WL1至WL3交叉的各个点处。存储单元MC11至MC33中的每个可以包括串联连接的选择元件和存储元件中的至少一个。
存储单元MC11至MC33中的每个可以包括可变电阻材料，该可变电阻材料根据所施加的电压或电流而在第一电阻状态(例如，低电阻状态)和第二电阻状态(例如，高电阻状态)之间可逆地切换。可变电阻材料可以包括过渡金属氧化物、基于硫族化物的化合物、基于钙钛矿的化合物等。例如，可变电阻材料可以包括硫族化物材料，诸如Te、Se、Ge、Si、As、Ti、S和Sb。
根据每个存储单元MC11至MC33中的可变电阻材料的电阻状态来改变每个存储单元MC11至MC33的阈值电压。因此，随着阈值电压的改变，每个存储单元MC11至MC33可以被编程为具有至少两个状态。例如，当每个存储单元MC11至MC33的阈值电压相对低时，第一逻辑值(例如，逻辑高值‘1’)被储存在每个存储单元MC11至MC33中，而当每个存储单元MC11至MC33的阈值电压相对高时，第二逻辑值(例如，逻辑低值‘0’)被储存在每个存储单元MC11至MC33中。然而，即使每个存储单元MC11至MC33的阈值电压被改变，可变电阻材料也不会改变其相。例如，当可变电阻材料包括硫族化物时，即使每个存储单元MC11至MC33的阈值电压被改变，硫族化物也保持非晶态并且不会转变成晶态。因此，具有不同阈值电压的多个逻辑状态可以被储存在每个存储单元MC11至MC33中。另外，存储单元MC11至MC33可以同时用作选择元件和存储元件。换句话说，存储单元MC11至MC33可以不包括诸如相变存储元件或阻变存储元件之类的单独的存储元件。
此外，半导体存储器还可以包括：列电路110，其用于控制列线BL1至BL3；以及行电路120，其用于控制行线WL1至WL3。
行电路120可以是行解码器、字线解码器、字线驱动器等等。行电路120根据行地址R_ADD来从行线WL1至WL3中选择单个行线(例如，第二行线WL2)。列电路110可以是列解码器、位线解码器、位线驱动器等等。列电路110根据列地址C_ADD来从列线BL1至BL3中选择单个列线(例如，第二列线BL2)。因此，可以选择连接在所选的列线BL2与所选的行线WL2之间的单个存储单元MC22。
作为参考，图1A示出了三个列线BL1至BL3以及三个行线WL1至WL3，但这仅仅是为了便于描述，并且本公开的实施例不限于此。单元阵列100中所包括的列线BL1至BL3和行线WL1至WL3的数量可以根据实施例而变化。
参考图1B，存储单元阵列100可以包括位于不同水平(level)处的多个列线BL和多个行线WL。列线BL可以位于行线WL上方或行线WL下方。行线WL可以各自在第一方向I上延伸，并且列线BL可以各自在与第一方向I交叉的第二方向II上延伸。每个存储单元MC可以被设置在列线BL与行线WL的交叉点处。
列线BL、存储单元MC和行线WL可以形成一个存储层(deck)。尽管在图1B中单元阵列100具有单存储层结构，但是本公开的实施例不限于此，并且还可以包括一个或更多个存储层。单元阵列100可以具有多存储层结构，其中行线WL和列线BL在第三方向III上交替地层叠。在这里，第三方向III是与第一方向I和第二方向II交叉的方向，并且可以是垂直于由第一方向I和第二方向II限定的平面的方向。在多存储层结构中，层叠的存储层可以共享行线WL或列线BL。
图2A、图2B和图2C是示出根据本公开的一个实施例的电子设备的结构的示图。图2A是布局图，图2B是沿图2A的第一线A-A′的横截面图，并且图2C是沿图2A的第二线B-B′的横截面图。
参考图2A至图2C，根据本公开的一个实施例的电子设备可以包括行线10、列线16和存储单元MC。另外，电子设备还可以包括第一绝缘间隔物14、第二绝缘间隔物15、模制图案17和绝缘层18。
列线16可以位于行线10上方，并且模制图案17可以位于行线10与列线16之间。模制图案17可以各自在第一方向I上延伸，并且模制区域MR可以被限定为在第二方向II上相邻的一对模制图案17之间的空间。模制区域MR可以被定位为对应于在第二方向II上相邻的一对行线10。
存储单元MC可以位于行线10和列线16的相应交叉区域中。每个存储单元MC可以包括第一电极11、可变电阻图案12和第二电极13。
可变电阻图案12可以被形成在模制区域MR中，并且每个可变电阻图案12均被形成在模制图案17中的对应一个的侧壁上。在第二方向II上彼此面对的一对可变电阻图案12可以具有镜像类型的对称结构。
当从图2B的截面图中看时，每个可变电阻图案12可以具有L形。每个可变电阻图案12可以包括沿着第一电极11的上表面形成的第一部分P1以及从第一部分P1突出并连接到第二电极13的第二部分P2。在一个实施例中，第二部分P2在第二方向II上的厚度T2可以与第一部分P1在第三方向III上的厚度T1基本相同。在另一个实施例中，第二部分P2的厚度T2可以比第一部分P1的厚度T1厚。第一部分P1可以与第一电极11的上表面的一部分接触。例如，在图2B的截面图中，第一部分P1在第二方向II上的宽度W1可以比第一电极11在第二方向II上的宽度W2窄。另外，在图2的截面图中，第一部分P1在第二方向II上的宽度W1可以比第二部分P2在第二方向II上的宽度W3宽。
每个可变电阻图案12可以具有被倒圆的上表面。具体地，参考图2B，每个可变电阻图案12的第二部分P2可以具有竖直下部和弯曲上部。竖直下部可以被设置在第一部分P1与弯曲上部之间。弯曲上部可以包括多个子部，每个子部包括在特定点处近似于弯曲上部的对应轮廓的圆弧。曲率被定义为每个子部的半径的倒数。在一个实施例中，弯曲上部的多个子部中的每个子部具有基本相同的曲率，并且因此第二部分P2包括具有单个有限曲率的弯曲上部和具有零曲率(即，无穷大半径)的竖直下部。在另一实施例中，弯曲上部的多个子部具有不同的曲率，并且因此第二部分P2包括具有多个曲率的弯曲上部和具有零曲率(即，无穷大半径)的竖直下部。例如，弯曲上部的多个曲率可以从弯曲部分的上部向下部减小。每个可变电阻图案12的顶部的水平L1可以基本上等于模制图案17的上表面的水平。
第一电极11可以电连接到行线10，并且可以介于可变电阻图案12与行线10之间。在第二方向II上，第一电极11的宽度W2可以基本上等于行线10的宽度。
第二电极13可以电连接到列线16，并且可以介于可变电阻图案12与列线16之间。第二电极13可以具有被倒圆的上表面。另外，第二电极13可以与可变电阻图案12的被倒圆的上表面接触。第二电极13还可以与模制图案17、第一绝缘间隔物14和第二绝缘间隔物15中的至少一个接触。
第一电极11和第二电极13可以包括诸如碳、金属或金属氮化物的导电材料。第一电极11和第二电极13中的每个可以包括钨(W)、氮化钨(WNx)、硅化钨(WSix)、钛(Ti)、氮化钛(TiNx)、氮化钛硅(TiSiN)、氮化铝钛(TiAlN)、钽(Ta)、氮化钽(TaN)、氮化硅钽(TaSiN)、氮化铝钽(TaAlN)、碳(C)、碳化硅(SiC)、氮化硅碳(SiCN)、铜(Cu)、锌(Zn)、镍(Ni)、钴(Co)、铅(Pd)、铂(Pt)等中的任意一个，并且可以包括它们的组合。例如，第一电极11和第二电极13可以是碳电极。
在制造过程中，第一绝缘间隔物14和第二绝缘间隔物15保护可变电阻图案12。第一绝缘间隔物14和第二绝缘间隔物15可以包括诸如氧化物、氮化物等的绝缘材料。例如，第一绝缘间隔物14和第二绝缘间隔物15可以包括氧化硅(SiOx)、氮化硅(Si3N4)、超低温氧化物(ULTO)材料等，或者可以包括它们的组合。另外，第一绝缘间隔物14和第二绝缘间隔物15中的每个可以是单层或多层的层。
第一绝缘间隔物14和第二绝缘间隔物15可以被形成为覆盖在第二方向II上彼此面对的存储单元MC的侧壁。第一绝缘间隔物14可以被形成在可变电阻图案12上并且可以与可变电阻图案12直接接触。第一绝缘间隔物14和第二绝缘间隔物15中的每个可以具有被倒圆的上表面。可变电阻图案12可以包括第一弯曲上部，第一绝缘间隔物14可以包括第二弯曲上部，并且第二绝缘间隔物15可以包括第三弯曲上部。第一绝缘间隔物14的顶部的水平L2可以被定位成低于可变电阻图案12的顶部的水平L1。
第一绝缘间隔物14可以包括第一侧壁SW1和面对第一侧壁SW1的第二侧壁SW2。第一侧壁SW1可以与可变电阻图案12接触。第二侧壁SW2可以与可变电阻图案12的第一部分P1的侧壁SW基本对齐。即，第二侧壁SW2和侧壁SW可以被定位为基本上在同一平面中。另外，第二侧壁SW2可以与行线10的侧壁、或第一电极11的侧壁、或这二者基本对齐或者被定位为与行线10的侧壁、或第一电极11的侧壁、或这二者基本上在同一平面中。
第二绝缘间隔物15可以被形成在第一绝缘间隔物14上并且可以与第一绝缘间隔物14直接接触。第二绝缘间隔物15可以与可变电阻图案12的一部分(例如，第一部分Pl)直接接触。第二绝缘间隔物15可以从行线10的侧壁、或第一电极11的侧壁、或这二者突出。第二绝缘间隔物15可以具有被倒圆的上表面。第二绝缘间隔物15的顶部的水平L3可以被定位为低于第一绝缘间隔物14的顶部的水平L2。另外，第二绝缘间隔物15的下表面可以被定位在比第一绝缘间隔物14的下表面的水平L4低的水平L5处。第二绝缘间隔物15的下表面可以与可变电阻图案12的下表面共面。
绝缘层18可以被定位于相邻的行线10之间、相邻的存储单元MC之间以及相邻的列线16之间。绝缘层18可以是单层或多层的层。另外，绝缘层18可以包括气隙。绝缘层18可以包括诸如氧化硅(SiO2)的氧化物，可以包括诸如旋涂涂层(SOC)或旋涂电介质(SOD)的流动性氧化物层，或者可以包括其组合。
根据如上所述的结构，可以通过以交叉点阵列结构来布置存储单元MC而提高存储元件的集成度。另外，可以通过形成具有L形横截面的可变电阻图案12来减小每个存储单元MC的尺寸并且可以改善存储单元MC的均匀性。例如，类似于间隔物图案化技术(SPT)工艺，可以通过共形地沉积可变电阻材料和第一绝缘材料以及然后通过回蚀被沉积的可变电阻材料和第一绝缘材料来形成每个可变电阻图案12。作为结果，可变电阻图案12的第一部分P1在第二方向II上的宽度可以小于常规存储单元中的可变电阻元件的宽度。此外，因为在刻蚀工艺期间形成每个可变电阻图案12的暴露面积比多个常规存储单元的每个中的可变电阻元件的暴露面积小，所以根据本公开的一个实施例的每个存储单元的特性(例如，阈值电压)可以比常规存储单元的存储单元MC的特性更均匀。
图3A至图12A以及图3B至图12B是用于示出制造根据本公开的一个实施例的电子设备的方法的示图。图3A至图12A和图9C是这种电子设备的平面图，图3B至图11B是通过用由第二方向II和第三方向III限定的平面分别切开图3A至图11A的电子设备而获得的截面图，并且图12B是通过用由第一方向I和第三方向III限定的平面切开图12A的电子设备而获得的截面图。
参考图3A和图3B，形成各自在第一方向I上延伸的行线30和第一电极层31。例如，在形成针对行线的电极材料和导电层之后，对导电层和电极材料进行图案化以分别形成行线30和第一电极层31。
随后，在第二方向II上彼此相邻的行线30之间形成每个第一绝缘层32。例如，每个第一绝缘层32可以被形成在沿第二方向II相邻的第一电极层31之间以及被形成在沿第二方向II相邻的行线30之间。
参考图4A和图4B，形成各自在第一方向I上延伸的模制图案33。在相邻的模制图案33之间限定模制区域MR。模制区域MR使在第二方向II上相邻的一对第一电极层31或一对行线30暴露。模制图案33可以包括氮化物。
模制图案33可以被形成为以便覆盖一些第一绝缘层32。例如，在沿着第二方向II按顺序布置的第一绝缘层32之中，模制图案33可以覆盖奇数编号的第一绝缘层32并且使偶数编号的第一绝缘层32暴露，或者覆盖偶数编号的第一绝缘层32并且使奇数编号的第一绝缘层32暴露。另外，模制图案33可以各自覆盖第一电极层31中的对应一个的一部分。例如，模制图案33可以覆盖第一绝缘层32，并且模制图案33可以覆盖设置在第一绝缘层32的两侧上的第一电极层31中的一个的一部分。
参考图5A和图5B，在模制图案33上形成可变电阻材料34。可变电阻材料34可以沿着模制图案33的轮廓共形地形成。可变电阻材料34可以被形成在模制区域MR中，并且可以沿着第一绝缘层32的上表面、第一电极层31的上表面和模制图案33的侧壁来形成。另外，可变电阻材料34也可以被形成在模制图案33的上表面上。
可变电阻材料34可以被形成为具有基本均匀的厚度，或者可以被形成为在垂直于其底表面的方向上具有不同的厚度。可变电阻材料34可以使用沉积工艺来形成。例如，根据沉积条件，可变电阻材料34可以被形成为在模制图案33的侧壁上比在模制区域MR的下表面上厚，并且可以被形成为在模制图案33的侧壁上比在模制图案33的上表面上厚。
随后，在可变电阻材料34上形成第一绝缘材料35。可以沿着可变电阻材料34的轮廓共形地形成第一绝缘材料35。可变电阻材料34可以包括氮化物。
参考图6A和图6B，第一绝缘材料35和可变电阻材料34被刻蚀以形成第一绝缘间隔物35A和可变电阻层34A。由于在可变电阻材料34被刻蚀时第一绝缘材料35用作保护层，因此与常规存储单元中的可变电阻元件相比，可以减少对可变电阻材料34的损坏。第一绝缘层32可以被暴露在沿第二方向II相邻的一对第一绝缘间隔物35A之间。
可以使用毯式刻蚀工艺来刻蚀第一绝缘材料35和可变电阻材料34。通过刻蚀工艺来去除形成在模制区域MR的下表面上和模制图案33的上表面上的第一绝缘材料35和可变电阻材料34的一部分。当可变电阻材料34在模制区域MR的下表面上和模制图案33的上表面上具有相对薄的厚度时，可以容易地去除对应的区域。因此，可以形成具有间隔物形状的第一绝缘间隔物35A和可变电阻层34A。
每个可变电阻层34A被形成在每个模制图案33的侧壁上，并且可以具有在图6B的截面图中看到的L形。例如，可变电阻层34A可以包括与第一电极层31接触的第一部分(例如，图7B中的第一部分P1A)以及从第一部分的上表面突出的第二部分(例如，图7B中的第二部分P2A)。
每个可变电阻层34A可以具有被倒圆的上表面。可以使用图5B的可变电阻材料34的厚度变化、或刻蚀工艺的各向异性的程度、或这二者来控制每个可变电阻层34A的弯曲上部的一个或更多个曲率。每个可变电阻层34A的顶部可以被定位在与模制图案33的上表面基本相同的水平L1处，或者可以被定位在比模制图案33的上表面的水平低的水平处。
第一绝缘间隔物35A被形成在可变电阻层34A上。第一绝缘间隔物35A可以具有被倒圆的上表面。第一绝缘间隔物35A的顶部的水平L2可以被定位成比可变电阻层34A的顶部的水平L1低。
参考图7A和7B，在模制图案33的侧壁上形成第二绝缘间隔物36。例如，在共形地形成第二绝缘材料之后，通过使用毯式刻蚀工艺刻蚀第二绝缘材料来形成第二绝缘间隔物36。在刻蚀第二绝缘材料的过程中，可以在厚度上部分地刻蚀第一绝缘层32。
第二绝缘间隔物36可以与第一绝缘间隔物35A接触。第二绝缘间隔物36可以与可变电阻层34A接触。第二绝缘间隔物36可以覆盖可变电阻层34A的第一部分P1A的侧壁SW。因此，可以在后续工艺中保护可变电阻层34A。
第二绝缘间隔物36可以具有被倒圆的上表面。第二绝缘间隔物36的顶部可以被定位在比第一绝缘间隔物35A的顶部的水平L2低的水平L3处。
参考图8A和8B，形成电极材料37。形成电极材料37以填充模制区域MR。另外，电极材料37被形成在第二绝缘间隔物36、第一绝缘间隔物35A、可变电阻层34A和模制图案33上。电极材料37的上表面可以包括位于与模制区域MR相对应的位置处的凹槽G。
参考图9A至图9C，形成穿透电极材料37的开口OP1和OP2。在电极材料37上形成掩模图案(未示出)之后，可以使用掩模图案作为刻蚀阻挡层来刻蚀电极材料37。此时，可以在位于第一绝缘间隔物35A、第二绝缘间隔物36和模制图案33之上的电极材料37的刻蚀比(或刻蚀率选择性)相对高的条件下执行刻蚀工艺。例如，当电极材料37包括碳时，使用O2刻蚀剂来选择性地刻蚀电极材料37。因此，第一绝缘间隔物35A、第二绝缘间隔物36和模制图案33可以基本上不被刻蚀，而电极材料37可以被选择性地刻蚀。作为结果，形成包括开口OP1和OP2的第二电极层37A。
开口OP1和OP2可以被形成为各种形状。参考图9A，开口OP1和OP2可以各自具有岛状并且可以沿第一方向I和第二方向II来布置。例如，开口OP1和OP2可以具有圆形、椭圆形或多边形的形状。然而，本公开的实施例不限于此。例如，参考图9C，开口OP1和OP2可以各自具有在第一方向I上延伸的线状。在其他实施例中，可以形成各自具有岛状的一些开口OP1和OP2以及各自具有线状的一些开口OP1和OP2。
每个第一开口OPl可以被定位在模制区域MR中并且可以使第一绝缘层32暴露。此外，第一绝缘间隔物35A、或第二绝缘间隔物36、或者这二者可以通过第一开口OP1而被暴露。然而，可变电阻层34A可以在刻蚀工艺期间不被暴露以形成开口OP1和OP2，从而基本上防止在刻蚀工艺期间对可变电阻层34A的损坏的发生。第二开口OP2可以使模制图案33暴露。
参考图10A和10B，在开口OP1和OP2中形成第二绝缘层38。例如，在形成绝缘材料以填充开口OP1和OP2之后，将绝缘材料平坦化。例如，使用化学机械抛光(CMP)工艺来对绝缘材料进行抛光。此时，可以使用第二电极层37A作为停止层来将绝缘材料平坦化。因此，在平坦化工艺中可变电阻层34A不会被暴露。
参考图11A和11B，在第二电极层37A和第二绝缘层38上形成列线39。列线39可以各自在第二方向II上延伸。例如，在第二电极层37A和第二绝缘层38上形成导电层，并且在导电层上形成掩模图案(未示出)。随后，使用掩模图案作为刻蚀阻挡层来刻蚀导电层以形成列线39。
参考图12A和图12B，刻蚀第二电极层37A。图12B是沿着图12A的线C-C′的截面图。例如，使用列线39和在形成列线39的过程中使用的掩模图案作为刻蚀阻挡层来刻蚀第二电极层37A。此时，可以在位于列线39和掩模图案之上的第二电极层37A的刻蚀比(或刻蚀率选择性)相对高的条件下刻蚀第二电极层37A。因此，形成位于行线30与列线39的各个交叉区域处的第二电极37B。
随后，刻蚀可变电阻层34A和第一电极层31。因此，形成位于行线30与列线39的各个交叉区域处的可变电阻图案34B和第一电极31A。随后，形成第三绝缘层40。
根据本公开的实施例，当可变电阻材料34被刻蚀以形成可变电阻层34A时，第一绝缘材料35用作保护层，并且第二绝缘间隔物36覆盖可变电阻层34A的第一部分P1A的侧壁SW。此外，当例如使用CMP工艺来将第二绝缘层38平坦化时，可变电阻层34A不会被暴露。作为结果，与常规存储单元中的可变电阻元件相比，可以减小对可变电阻图案34B的损坏，从而与常规存储单元的特性相比，改善了包括可变电阻图案34B的存储单元的特性。另外，电极材料37被图案化以形成具有线状的第二电极层37A，然后第二电极层37A被图案化以形成具有岛状的第二电极37B。相反，当可以使用间隔物图案化技术(SPT)工艺来形成常规存储单元的电极时，使得相邻电极之间的距离相对窄。根据本公开的实施例，在已经通过形成处于岛状或线状的开口而对电极材料37进行图案化之后，可以在不执行这种SPT工艺的情况下形成精细图案的第二电极37B，从而与常规存储单元的制造过程相比，使包括第二电极37B的存储单元的制造过程相对简单。
图13是实现根据本公开的一个实施例的存储器件的微处理器的配置示图。
参考图13，微处理器1000可以控制和调整从各种外部设备接收数据、处理数据以及将处理的结果传送到外部设备的一系列过程，并且可以包括存储器1010、运算组件1020、控制器1030等。微处理器1000可以是各种数据处理设备，诸如中央处理单元(CPU)、图形处理单元(GPU)和数字信号处理器(DSP)、应用程序处理器。
存储器1010可以是处理器寄存器、寄存器等，可以将数据储存在微处理器1000中，可以包括数据寄存器、地址寄存器、浮点寄存器等等，并且可以进一步包括各种寄存器。存储器1010可以暂时储存用于在运算组件1112中执行运算的数据、执行的结果的数据以及用于执行的数据被储存的地址。
存储器1010可以包括上述半导体器件的一个或更多个实施例。例如，存储器1010可以包括行线、与行线交叉的列线以及位于行线与列线的交叉区域处的、包括可变电阻图案的存储单元，该可变电阻图案具有L形的横截面并且具有被倒圆的上表面。因此，可以改善存储器1010的操作特性。作为结果，可以改善微处理器1000的操作特性。
运算组件1020可以根据通过由控制器1030对指令进行解码而获得的结果来执行各种算术运算或逻辑运算。运算组件1020可以包括一个或更多个算术和逻辑单元(ALU)等。
控制器1030可以从诸如存储器1010、运算组件1020和微处理器1000之类的外部设备接收信号，执行指令的提取或解码以及对微处理器1000的信号输入/输出进行控制等等，并运行由程序指示的处理。
除了存储器1010之外，根据本实施例的微处理器1000还可以包括能够暂时储存从外部设备输入的数据或要被输出到外部设备的数据的高速缓冲存储器1040。在这种情况下，高速缓冲存储器1040可以经由总线接口1050与存储器1010、运算组件1020和控制器1030交换数据。
图14是实现根据本公开的一个实施例的存储器件的处理器的配置示图。
参考图14，处理器1100可以包括除了微处理器的功能以外的各种功能，该微处理器用于控制和调整从各种外部设备接收数据、处理数据以及将处理的结果传送到外部设备的一系列过程，并因此可以实现性能提高和多功能。处理器1100可以包括用作微处理器的核1110、暂时储存数据的高速缓冲存储器1120以及用于在内部设备与外部设备之间传送数据的总线接口1130。该处理器1100可以包括各种片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)和应用程序处理器(AP)。
本实施例的核1110可以是用于对从外部设备输入的数据执行算术逻辑运算的部分，并且可以包括存储器1111、运算组件1112和控制器1113。
存储器1111可以是处理器寄存器、寄存器等，可以将数据储存在处理器1100中，可以包括数据寄存器、地址寄存器、浮点寄存器等，并且可以进一步包括各种寄存器。存储器1111可以暂时储存用于在运算组件1112中执行运算的数据、执行的结果的数据以及用于执行的数据被储存的地址。运算组件1112可以是在处理器1100中执行运算的一部分，并且可以根据通过由控制器1113对指令进行解码而获得的结果来执行各种算术运算、逻辑运算等等。运算组件1112可以包括一个或更多个算术和逻辑单元(ALU)等。控制器1113可以从诸如存储器1111、运算组件1112和处理器1100之类的外部设备接收信号，执行指令的提取或解码、对处理器1100的信号输入/输出进行控制等，并运行由程序指示的处理。
高速缓冲存储器1120暂时储存数据以补偿在高速运行的核1110与低速运行的外部设备之间的数据处理速度差。高速缓冲存储器1120可以包括主储存部1121、次级储存部1122和第三级储存部1123。通常，高速缓冲存储器1120包括主储存部1121和次级储存部1122，并且当需要高容量时，可以包括第三级储存部1123。高速缓冲存储器1120可以根据需要而包括更多储存部。即，高速缓冲存储器1120中所包括的储存部的数量可以根据设计而变化。在这里，用于将数据储存在主储存部1121、次级储存部1122和第三级储存部1123中并对该数据进行区分的处理速度可以相同或不同。当每个储存部的处理速度不同时，主储存部的速度可能是最快的。高速缓冲存储器1120的主储存部1121、次级储存部1122和第三级储存部1123中的一个或更多个可以包括上述半导体器件的一个或更多个实施例。例如，高速缓冲存储器1120可以包括行线、与行线交叉的列线以及位于行线与列线的交叉区域处的、包括可变电阻图案的存储单元，该可变电阻图案具有L形的横截面并且具有被倒圆的上表面。
图14示出了主储存部1121、次级储存部1122和第三级储存部1123都被配置在高速缓冲存储器1120中的情况。然而，主储存部1121、次级储存部1122和第三级储存部1123可以被配置在核1110的外部并补偿在核1110与外部设备之间的处理速度差。可选地，高速缓冲存储器1120的主储存部1121可以被定位在核1110内部，而次级储存部1122和第三级储存部1123可以被配置在核1110外部，并且因此可以进一步增强补偿处理速度差的功能。可选地，主储存部1121和次级储存部1122可以被定位在核1110内部，而第三级储存部1123可以被定位在核1110外部。
总线接口1130连接核1110、高速缓冲存储器1120和外部设备，以便有效地传送数据。
根据本实施例的处理器1100可以包括多个核1110，并且多个核1110可以共享高速缓冲存储器1120。多个核1110和高速缓冲存储器1120可以彼此直接连接或者可以经由总线接口1130彼此连接。多个核1110中的所有核可以被配置为与上述核等同。当处理器1100包括多个核1110时，高速缓冲存储器1120的主储存部1121可以被配置在与多个核1110的数量相对应的各个核1110中，并且次级储存部1122和第三级储存部1123可以被配置在要经由总线接口1130而被共享的多个核1110外部。在这里，主储存部1121的处理速度可以比次级储存部1122和第三级储存部1123的处理速度快。在另一实施例中，主储存部1121和次级储存部1122可以被配置在与多个核1110的数量相对应的各个核1110中，而第三级储存部1123可以被配置在要经由总线接口1130而被共享的多个核1110外部。
根据本实施例的处理器1100可以包括：嵌入式存储器1140，其储存数据；通信模块1150，其可以以有线的方式或者无线地与外部设备发送并接收数据；存储器控制器1160，其驱动外部储存器件；介质处理器1170，其处理通过处理器1100进行处理且从外部输入设备输入的数据，并将经处理的数据输出至外部接口设备等。另外，处理器1100还可以包括多个模块和设备。在这种情况下，多个添加的模块可以经由总线接口1130与核1110和高速缓冲存储器1120交换数据。
在这里，嵌入式存储器1140可以包括非易失性存储器以及易失性存储器。易失性存储器可以包括动态随机存取存储器(DRAM)、移动DRAM、静态随机存取存储器(SRAM)、执行与这些存储器的功能相类似的功能的存储器等等。非易失性存储器可以包括只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、执行与这些存储器的功能相类似的功能的存储器等等。
通信模块1150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块、以及能够与有线网络连接的模块和能够与无线网络连接的模块二者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)等等，以作为通过传输线来发送和接收数据的各种设备。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带因特网(WIBRO)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)等等，以作为无需传输线就可发送和接收数据的各种设备。
存储器控制器1160用于处理和管理在处理器1100和根据不同通信标准操作进行操作的外部储存器件之间传送的数据。存储器控制器1160可以包括各种存储器控制器，例如，控制集成电子设备(IDE)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、独立磁盘冗余阵列(RAID)、固态盘(SSD)、外部SATA(eSATA)、个人计算机存储卡国际协会(PCMCIA)、通用串行总线(USB)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等等的控制器。
介质处理器1170可以处理由处理器1100处理的数据以及作为图像、语音和其他格式从外部输入设备输入的数据，并且可以将数据输出到外部接口设备。介质处理器1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清音频(HD音频)、高清多媒体接口(HDMI)控制器等等。
图15是实现根据本公开的一个实施例的存储器件的系统的配置示图。
参考图15，系统1200是处理数据的设备，并且可以执行输入、处理、输出、通信、储存等以便对数据执行一系列操作。系统1200可以包括处理器1210、主储存器件1220、辅助储存器件1230、接口设备1240等。本实施例的系统1200可以是使用处理器进行操作的各种电子系统，诸如计算机、服务器、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、便携式多媒体播放器(PMP)、相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、视听系统、智能电视等等。
处理器1210可以控制对输入命令的分析、对储存在系统1200中的数据的操作、比较等等的处理。处理器1210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单/多核处理器、图形处理单元(GPU)、应用程序处理器(AP)、数字信号处理器(DSP)等。
主储存器件1220是在运行程序时能够移动、储存和运行来自辅助储存器件1230的程序代码或数据的储存空间。即使电源被关断，也可以保留所储存的内容。主储存器件1220可以包括上述半导体器件的一个或更多个实施例。例如，主储存器件1220可以包括行线、与行线交叉的列线以及位于行线与列线的交叉区域处的、包括可变电阻图案的存储单元，该可变电阻图案具有L形的横截面并且具有被倒圆的上表面。作为结果，可以改善系统1200的操作特性。
另外，主储存器件1220还可以包括易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，在该易失性存储器类型中，当电源被断开时所有内容都被擦除。可选地，主储存器件1220可以不包括上述实施例的半导体器件，并且可以进一步包括易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，在该易失性存储器类型中，当电源被断开时所有内容都被擦除。
辅助储存器件1230指代用于储存程序代码或数据的储存器件。辅助储存器件1230比主储存器件1220慢，但是可以储存很多数据。辅助储存器件1230可以包括上述半导体器件的一个或更多个实施例。例如，辅助储存器件1230可以包括行线、与行线交叉的列线以及位于行线与列线的交叉区域处的、包括可变电阻图案的存储单元，该可变电阻图案具有L形的横截面并且具有被倒圆的上表面。作为结果，可以改善系统1200的操作特性。
此外，辅助储存器件1230还可以包括数据储存系统(参考图16的1300)，诸如利用磁性的磁带、磁盘、利用光的激光盘、利用磁性和光的磁光盘、固态盘(SSD)、通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型闪存(CF)卡。可选地，辅助储存器件1230可以不包括上述实施例的半导体器件，而可以包括数据储存系统(参考图16的1300)，诸如利用磁性的磁带、磁盘、利用光的激光盘、利用磁性和光的磁光盘、固态盘(SSD)、通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型闪存(CF)卡。
接口设备1240可以用于在本实施例的系统1200与外部设备之间交换指令、数据等。接口设备1240可以是小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机交互设备(HID)、通信设备等。通信设备可以包括能够与有线网络连接的模块、能够与无线网络连接的模块、以及能够与有线网络连接的模块和能够与无线网络连接的模块二者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)等等，以作为通过传输线来发送和接收数据的各种设备。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(WIBRO)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)等等，以作为无需传输线即可发送和接收数据的各种设备。
图16是实现根据本公开的一个实施例的存储器件的数据储存系统的配置示图。
参考图16，数据储存系统1300可以包括：储存器件1310，其具有非易失特性以作为用于储存数据的配置；控制器1320，其控制储存器件1310；接口1330，其用于与外部设备连接；以及暂时储存器件1340，其用于暂时储存数据。数据储存系统1300可以是诸如硬盘驱动器(HDD)、压缩盘只读存储器(CDROM)、数字多功能盘(DVD)和固态盘(SSD)的盘类型以及诸如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型闪存(CF)卡的卡类型。
储存器件1310可以包括半永久性地储存数据的非易失性存储器。在这里，非易失性存储器可以包括只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等等。
控制器1320可以控制储存器件1310与接口1330之间的数据的交换。为此，控制器1320可以包括处理器1321，该处理器1321执行用于处理经由接口1330从数据储存系统1300的外部输入的命令的操作等等。
接口1330用于在数据储存系统1300与外部设备之间交换指令、数据等。当数据储存系统1300是卡类型时，接口1330可以与在如下的设备中使用的接口兼容，诸如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)以及紧凑型闪存(CF)卡，或者可以与在类似于这些设备的设备中使用的接口兼容。当数据储存系统1300是盘类型时，接口1330可以与诸如集成电子设备(IDE)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、外部SATA(eSATA)、个人计算机存储卡国际协会(PCMCIA)和通用串行总线(USB)的接口兼容，或者可以与类似于这些接口的接口兼容。接口1330可以与具有不同类型的一个或更多个接口兼容。
暂时储存器件1340可以暂时储存数据，以便根据与外部设备、控制器和系统的接口的多样化和高性能来在接口1330与储存器件1310之间有效地传输数据。暂时储存器件1340可以包括上述半导体器件的一个或更多个实施例。例如，暂时储存器件1340可以包括行线、与行线交叉的列线以及位于行线与列线的交叉区域处的、包括可变电阻图案的存储单元，该可变电阻图案具有L形的横截面并且具有被倒圆的上表面。作为结果，可以改善系统1200的操作特性。因此，可以改善暂时储存器件1340的操作特性。作为结果，可以改善数据储存系统1300的操作特性。
图17是实现根据本公开的一个实施例的存储器件的存储系统的配置示图。
参考图17，存储系统1400可以包括：具有非易失特性以作为用于储存数据的配置的存储器1410、控制该存储器1410的存储器控制器1420、用于与外部设备连接的接口1430等等。存储系统1400可以是诸如固态盘(SSD)的盘类型以及诸如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型闪存(CF)卡的卡类型。
储存数据的存储器1410可以包括上述半导体器件的一个或更多个实施例。例如，存储器1410可以包括行线、与行线交叉的列线以及位于行线与列线的交叉区域处的、包括可变电阻图案的存储单元，该可变电阻图案具有L形的横截面并且具有被倒圆的上表面。因此，可以改善存储器1410的操作特性。作为结果，可以改善存储系统1400的操作特性。
另外，本实施例的存储器可以包括只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)和具有非易失特性的类似物。
存储器控制器1420可以控制存储器1410与接口1430之间的数据的交换。为此，存储器控制器1420可以包括处理器1421，该处理器1421用于处理经由接口1430从存储系统1400的外部输入的命令并对其进行操作。
接口1430用于在存储系统1400与外部设备之间交换指令、数据等。接口1430可以与在如下的设备中使用的接口兼容，诸如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、以及紧凑型闪存(CF)卡，或者可以与在类似于这些设备的设备中使用的接口兼容。接口1430可以与具有不同类型的一个或更多个接口兼容。
本实施例的存储系统1400还可以包括缓冲存储器1440，该缓冲存储器1440用于根据与外部设备、存储器控制器和存储系统的接口的多样化和高性能来有效地在接口1430与存储器1410之间传输数据的输入/输出。暂时储存数据的缓冲存储器1440可以包括上述半导体器件的一个或更多个实施例。例如，缓冲存储器1440可以包括行线、与行线交叉的列线以及位于行线与列线的交叉区域处的、包括可变电阻图案的存储单元，该可变电阻图案具有L形的横截面并且具有被倒圆的上表面。作为结果，可以改善存储系统1400的操作特性。
另外，本实施例的缓冲存储器1440还可以包括具有易失特性的静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)、只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移扭矩随机存取存储器(STTRAM)以及具有非易失特性的磁性随机存取存储器(MRAM)等等。可选地，缓冲存储器1440可以不包括上述实施例的半导体器件，而可以包括具有易失特性的静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)、只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移扭矩随机存取存储器(STTRAM)以及具有非易失特性的磁性随机存取存储器(MRAM)等等。
尽管本公开的详细描述描述了特定实施例，但是在不脱离本公开的范围和技术精神的情况下，可以进行各种改变和修改。因此，本公开的范围不应当限于上述实施例，而应该由本公开的权利要求以及所附权利要求的等同物来确定。

Claims (20)

1.一种包括半导体存储器的电子设备，其中，所述半导体存储器包括：
多个行线；
多个列线，其与所述行线交叉；以及
多个存储单元，其被设置在所述行线与所述列线的各个交叉点处，每个存储单元包括具有被倒圆的上表面的可变电阻图案。
2.根据权利要求1所述的电子设备，还包括：
第一绝缘间隔物，其被设置在所述多个存储单元的每个存储单元的所述可变电阻图案之上并且具有被倒圆的上表面。
3.根据权利要求2所述的电子设备，其中，所述第一绝缘间隔物包括与所述可变电阻图案接触的第一侧壁和面对所述第一侧壁的第二侧壁，所述可变电阻图案包括第一部分和从所述第一部分突出的第二部分，并且所述第二侧壁与所述第一部分的侧壁基本对齐。
4.根据权利要求2所述的电子设备，还包括：
第二绝缘间隔物，其被设置在所述第一绝缘间隔物上并且具有被倒圆的上表面。
5.根据权利要求4所述的电子设备，其中，所述第二绝缘间隔物的下表面被定位于比所述第一绝缘间隔物的下表面的水平低的水平处。
6.根据权利要求1所述的电子设备，其中，所述多个存储单元中的每个存储单元包括：
第一电极，其介于所述多个行线的每个行线与所述可变电阻图案之间；以及
第二电极，其介于所述多个列线的每个列线与所述可变电阻图案之间。
7.根据权利要求6所述的电子设备，其中，所述可变电阻图案包括：
第一部分，其被设置在所述第一电极上；以及
第二部分，其从所述第一部分突出并耦接至所述第二电极。
8.根据权利要求7所述的电子设备，其中，所述第一部分的宽度比所述第二部分的宽度宽。
9.根据权利要求1所述的电子设备，其中，所述可变电阻图案包括硫族化物并且保持其相。
10.根据权利要求1所述的电子设备，其中，所述多个存储单元中的每个存储单元储存与各个阈值电压相对应的多个逻辑状态。
11.根据权利要求6所述的电子设备，其中，所述可变电阻图案包括：
第一部分，其被设置在所述第一电极上；以及
第二部分，其包括弯曲上部和竖直下部，所述竖直下部被设置在所述第一部分与所述弯曲上部之间。
12.根据权利要求11所述的电子设备，其中，所述可变电阻图案的所述弯曲上部是第一弯曲上部，所述电子设备还包括：
第一绝缘间隔物，其被设置在所述可变电阻图案的所述第二部分的侧壁上并且包括第二弯曲上部，所述第二弯曲上部的最高水平低于所述第一弯曲上部的最高水平。
13.根据权利要求12所述的电子设备，还包括：
第二绝缘间隔物，其被设置在所述第一绝缘间隔物和所述可变电阻图案的所述第一部分的侧壁上。
14.根据权利要求13所述的电子设备，其中，所述第二绝缘间隔物的下表面与所述可变电阻图案的所述第一部分的下表面共面。
15.根据权利要求1所述的电子设备，其中，所述多个存储单元的每个存储单元包括介于所述多个列线的每个列线与所述可变电阻图案的上表面之间的电极，所述电极的刻蚀率高于所述多个列线的每个列线的刻蚀率。
16.一种包括半导体存储器的电子设备，其中，所述半导体存储器包括：
多个行线；
多个列线，其与所述行线交叉；以及
多个存储单元，其被设置在所述行线与所述列线的各个交叉点处，每个存储单元包括具有L形的横截面的可变电阻图案，所述可变电阻图案包括硫族化物并且保持其相。
17.根据权利要求16所述的电子设备，还包括：
第一绝缘间隔物，其被设置在所述多个存储单元中的每个存储单元的所述可变电阻图案上并且具有被倒圆的上表面。
18.根据权利要求17所述的电子设备，还包括：
第二绝缘间隔物，其被设置在所述第一绝缘间隔物上并且具有被倒圆的上表面。
19.根据权利要求16所述的电子设备，其中，所述多个存储单元的每个存储单元储存与各个阈值电压相对应的多个逻辑状态。
20.根据权利要求16所述的电子设备，其中，所述可变电阻图案包括：
第一部分，其被设置在第一电极上；以及
第二部分，其包括弯曲上部和竖直下部，所述竖直下部被设置在所述第一部分与所述弯曲上部之间，
其中，所述可变电阻图案的所述弯曲上部是第一弯曲上部，并且所述电子设备还包括：
第一绝缘间隔物，其被设置在所述可变电阻图案的所述第二部分的侧壁上并且包括第二弯曲上部，所述第二弯曲上部的最高水平低于所述第一弯曲上部的最高水平。
CN201911140918.5A 2019-06-26 2019-11-20 电子设备以及制造电子设备的方法 Pending CN112151569A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190076632A KR20210001090A (ko) 2019-06-26 2019-06-26 전자 장치 및 전자 장치의 제조 방법
KR10-2019-0076632 2019-06-26

Publications (1)

Publication Number Publication Date
CN112151569A true CN112151569A (zh) 2020-12-29

Family

ID=73891793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911140918.5A Pending CN112151569A (zh) 2019-06-26 2019-11-20 电子设备以及制造电子设备的方法

Country Status (3)

Country Link
US (2) US11450711B2 (zh)
KR (1) KR20210001090A (zh)
CN (1) CN112151569A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267044A1 (en) * 2008-04-28 2009-10-29 Heon Yong Chang Phase change memory device having a bent heater and method for manufacturing the same
US20100001249A1 (en) * 2008-07-03 2010-01-07 Elpida Memory, Inc. Semiconductor device enabling further microfabrication
US20100102306A1 (en) * 2008-10-24 2010-04-29 Industrial Technology Research Institute Multi-level memory cell and manufacturing method thereof
US20100227438A1 (en) * 2009-03-04 2010-09-09 Samsung Electronics Co., Ltd. Resistance variable memory device and method of fabricating the same
US20110155989A1 (en) * 2009-12-29 2011-06-30 Doo-Hwan Park Variable resistance memory device and methods of forming the same
US20120104339A1 (en) * 2010-10-27 2012-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory cell
US20140239512A1 (en) * 2013-02-26 2014-08-28 Micron Technology, Inc. Connections for memory electrode lines
US20140284543A1 (en) * 2013-03-19 2014-09-25 Kabushiki Kaisha Toshiba Resistance random access memory device
US20150171144A1 (en) * 2013-12-18 2015-06-18 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US20150280115A1 (en) * 2012-10-30 2015-10-01 Entegris, Inc. Double self-aligned phase change memory device structure
US20170229515A1 (en) * 2016-02-05 2017-08-10 Taiwan Semiconductor Manufacturing Company Ltd. Non-volatile memory device and structure thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100082604A (ko) 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
US8599599B2 (en) 2011-09-01 2013-12-03 Micron Technology, Inc. Method, system, and device for phase change memory switch wall cell with approximately horizontal electrode contact
US20130058158A1 (en) 2011-09-01 2013-03-07 Micron Technology, Inc. Method, system, and device for l-shaped memory component
US10381411B2 (en) * 2017-12-15 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing conformal wrap around phase change material and method of manufacturing the same
US11362277B2 (en) * 2018-11-14 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall protection for PCRAM device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267044A1 (en) * 2008-04-28 2009-10-29 Heon Yong Chang Phase change memory device having a bent heater and method for manufacturing the same
US20100001249A1 (en) * 2008-07-03 2010-01-07 Elpida Memory, Inc. Semiconductor device enabling further microfabrication
US20100102306A1 (en) * 2008-10-24 2010-04-29 Industrial Technology Research Institute Multi-level memory cell and manufacturing method thereof
US20100227438A1 (en) * 2009-03-04 2010-09-09 Samsung Electronics Co., Ltd. Resistance variable memory device and method of fabricating the same
US20110155989A1 (en) * 2009-12-29 2011-06-30 Doo-Hwan Park Variable resistance memory device and methods of forming the same
US20120104339A1 (en) * 2010-10-27 2012-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory cell
US20150280115A1 (en) * 2012-10-30 2015-10-01 Entegris, Inc. Double self-aligned phase change memory device structure
US20140239512A1 (en) * 2013-02-26 2014-08-28 Micron Technology, Inc. Connections for memory electrode lines
US20140284543A1 (en) * 2013-03-19 2014-09-25 Kabushiki Kaisha Toshiba Resistance random access memory device
US20150171144A1 (en) * 2013-12-18 2015-06-18 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US20170229515A1 (en) * 2016-02-05 2017-08-10 Taiwan Semiconductor Manufacturing Company Ltd. Non-volatile memory device and structure thereof

Also Published As

Publication number Publication date
US20200411593A1 (en) 2020-12-31
US11450711B2 (en) 2022-09-20
KR20210001090A (ko) 2021-01-06
US20220392959A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
KR102510707B1 (ko) 전자 장치 및 그 제조 방법
KR102512794B1 (ko) 전자 장치
KR102001466B1 (ko) 전자 장치
CN110844891B (zh) 硫族化物材料以及包括其的电子设备
KR20160022046A (ko) 전자 장치
CN111952333B (zh) 电子器件和用于制造电子器件的方法
US11963467B2 (en) Electronic device and method for fabricating the same
CN110844892B (zh) 硫族化物材料以及包括其的电子设备
CN112490214A (zh) 电子设备及其制造方法
US11450711B2 (en) Electronic device and method of manufacturing electronic device
CN112992966A (zh) 电子设备及其制造方法
KR20210154436A (ko) 전자 장치 및 그 제조 방법
US11854614B2 (en) Electronic device and manufacturing method of electronic device
CN112216792B (zh) 电子设备及制造电子设备的方法
US11568928B2 (en) Electronic device
KR20210158546A (ko) 전자 장치 및 그 제조 방법
KR20210027984A (ko) 전자 장치 및 전자 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination