CN112151451A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN112151451A CN112151451A CN201910572382.8A CN201910572382A CN112151451A CN 112151451 A CN112151451 A CN 112151451A CN 201910572382 A CN201910572382 A CN 201910572382A CN 112151451 A CN112151451 A CN 112151451A
- Authority
- CN
- China
- Prior art keywords
- layer
- work function
- region
- forming
- function layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 204
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 54
- 239000011248 coating agent Substances 0.000 claims abstract description 53
- 238000000576 coating method Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000011241 protective layer Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910021529 ammonia Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 235000011114 ammonium hydroxide Nutrition 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910004200 TaSiN Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M potassium hydroxide Substances [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910010041 TiAlC Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体结构及其形成方法，形成方法包括：提供基底及凸出于所述基底的鳍部，所述基底包括第一区域和第二区域；在所述第一区域和第二区域的鳍部上形成第一功函数层；在所述第一功函数层上形成第二功函数层；在所述第二功函数层上形成第三功函数层；在所述第三功函数层上形成保护层；在所述第一区域和第二区域的基底上形成光刻胶涂层，所述光刻胶涂层覆盖所述保护层；去除所述第一区域的所述光刻胶涂层，露出所述第一区域的保护层；去除露出的所述保护层；去除所述第一区域的所述第三功函数层。本发明有助于保护所述第一区域的所述第二功函数层，防止去除所述第一区域的所述光刻胶涂层的工艺中，所述第一区域的所述第二功函数层受到刻蚀。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
晶体管尺寸小型化是半导体结构发展的趋势，然而晶体管的尺寸的持续缩小也带来一系列技术问题，例如栅介质层过薄导致栅极与沟道间的漏电流较高，尺寸缩小使得多晶硅栅极的电阻显著增加等。
研究者发现，以高k栅介质层替代氧化硅或氮氧化硅材料形成栅介质层，并以金属栅替代传统的多晶硅栅极材料制作的晶体管，即高k金属栅(HKMG，High K Metal Gate)晶体管可有效的解决上述问题。一方面，所述高k栅介质层可减少栅极与沟道之间的遂穿电流；另一方面，金属栅的电阻率极小，能够有效防止栅极电阻的增加。
但是，现有技术中半导体结构的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够避免损伤所述第一区域的所述第二功函数层，从而提高半导体结构的电学性能。
为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供基底及凸出于所述基底的鳍部，所述基底包括第一区域和第二区域；在所述第一区域和第二区域的鳍上形成第一功函数层；在所述第一功函数层上形成第二功函数层；在所述第二功函数层上形成第三功函数层；在所述第三功函数层顶部及侧壁上形成保护层；在所述第一区域和第二区域的基底上形成光刻胶涂层，所述光刻胶涂层覆盖所述保护层；去除所述第一区域的所述光刻胶涂层，露出所述第一区域的保护层；去除露出的所述保护层；去除所述第一区域的所述第三功函数层。
可选的，所述保护层的材料为非晶硅、多晶硅、锗化硅或磷化硅。
可选的，采用干法刻蚀工艺去除所述第一区域的所述光刻胶涂层。
可选的，形成所述光刻胶涂层后，去除所述第一区域的所述光刻胶涂层前，还包括：在所述光刻胶涂层顶部形成氧化层。
可选的，形成所述氧化层后，去除所述第一区域的所述光刻胶涂层前，还包括：在所述氧化层顶部形成掩膜层；图形化所述掩膜层，露出所述第一区域的所述氧化层表面；去除所述第一区域的所述氧化层。
可选的，采用湿法刻蚀工艺去除露出的所述保护层。
可选的，在所述湿法刻蚀工艺中，采用氨水作为刻蚀液。
可选的，提供基底及鳍部的工艺中，相邻所述鳍部间具有隔离层，所述隔离层覆盖所述基底顶部及部分所述鳍部侧壁。
可选的，形成所述第一功函数前，还包括：形成覆盖所述鳍部顶部及侧壁表面的界面层；形成覆盖所述界面层顶部及侧壁表面的高k栅介质层。
相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括第一区域和第二区域；第一功函数层，所述第一功函数层位于所述第一区域和第二区域的所述鳍部顶部及侧壁上；第二功函数层，所述第二功函数层位于所述第一区域和第二区域的所述第一功函数层上；第三功函数层，所述第三功函数层位于所述第二区域的所述第二功函数层上；保护层，所述保护层位于所述第三功函数层上；光刻胶涂层，所述光刻胶涂层位于所述第二区域的所述基底上，所述光刻胶涂层覆盖所述保护层。
与现有技术相比，本发明的技术方案具有以下优点：
在所述第二功函数层上形成第三功函数层后，在所述第三功函数层上形成保护层。在去除所述第一区域的所述光刻胶涂层的过程中，露出所述第一区域的所述保护层。所述保护层具有高抗刻蚀性能，能够保护所述第一区域的所述第三功函数层，进而能够保护所述第一区域的所述第二功函数层，以避免所述第一区域的所述第二功函数层受到损伤，从而保证所述第一区域的所述第二功函数层的质量，以提高半导体器件的电学性能。
附图说明
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
图4至图16是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
现结合一种半导体结构的形成方法进行分析，图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图。形成半导体结构的工艺步骤主要包括：参考图1，提供基底10及凸出于所述基底10的鳍部20，所述基底10包括第一区域i和第二区域ii；在所述鳍部20顶部及侧壁上形成界面层31；在所述界面层31上形成高k栅介质层32；在所述高k栅介质层32上形成第一功函数层41；在所述第一功函数层41上形成第二功函数层42；在所述第二功函数层42上形成第三功函数层43；参考图2，在所述基底10上形成光刻胶涂层61，所述光刻胶涂层61覆盖所述第三功函数层43；参考图3，去除所述第一区域i的所述光刻胶涂层61，露出所述第一区域i的所述第三功函数层43。
如图3所示，在去除所述第一区域i的所述光刻胶涂层61的工艺中，所述第一区域i的所述第三功函数层43容易受到刻蚀，暴露出所述第一区域i的所述第二功函数层42。暴露出的所述第一区域i的所述第二功函数层42也容易受到刻蚀，导致所述第一区域i的所述第二功函数层42受到损伤，使得所述第一区域i的所述第二功函数层42的形成质量降低，从而影响半导体结构的电学性能。
发明人对上述半导体结构的形成方法进行了研究，经创造性劳动，发明人注意到，通过在所述第三功函数层上形成保护层，在去除所述第一区域的所述光刻胶涂层的工艺中，利用所述保护层的高抗刻蚀性能，可保护所述第一区域的所述第三功函数层及所述第二功函数层。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图4，提供基底100及凸出于所述基底100的鳍部200，所述基底100包括第一区域Ⅰ和第二区域Ⅱ。
所述基底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述基底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述基底100的材料为硅。
本实施例中，所述基底100包括第一区域Ⅰ和第二区域Ⅱ。所述第一区域Ⅰ的所述基底100上适于形成第一晶体管。所述第二区域Ⅱ的所述基底100上适于形成第二晶体管，所述第二晶体管的类型与所述第一晶体管的类型相反。
本实施例中，所述第一晶体管为NMOS晶体管，所述第二晶体管为PMOS晶体管。在其他实施例中，所述第一晶体管为PMOS晶体管，所述第二晶体管为NMOS晶体管。
所述鳍部200的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述鳍部200的材料也为硅。
本实施例中，所述鳍部200的侧壁与基底100表面相垂直，即鳍部200的顶部尺寸等于底部尺寸。在其他实施例中，所述鳍部的顶部尺寸还可以小于底部尺寸。
本实施例中，相邻所述鳍部200间具有隔离层210，所述隔离层210覆盖所述基底100顶部及部分所述鳍部200侧壁表面。
所述隔离层210的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层210的材料为氧化硅。
参考图5，在所述第一区域Ⅰ和第二区域Ⅱ的鳍部200顶部及侧壁上形成第一功函数层410。
本实施例中，形成所述第一功函数前，还包括：形成覆盖所述鳍部200顶部及侧壁表面的界面层310；形成覆盖所述界面层310顶部及侧壁表面的高k栅介质层320。所述第一功函数层410覆盖所述高k栅介质层320顶部及侧壁表面。
所述界面层310有利于提高所述高k栅介质层320与所述鳍部200的结合能力，改善形成的高k栅介质层320的质量。
本实施例中，所述界面层310的材料为氧化硅。在其他实施例中，所述界面层的材料还可以为氧化锗。
本实施例中，所述高k栅介质层320的材料为高k介质材料(介电常数大于3.9)。本实施例中，所述高k栅介质层320的材料为HfO2；在其他实施例中，所述高k栅介质层的材料还可以为HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或ZrO2。
本实施例中，所述高k栅介质层320的形成工艺为原子层沉积工艺。采用原子层沉积工艺形成的所述高k栅介质层320厚度均匀，且在所述鳍部200底部拐角处具有良好的台阶覆盖性。
本实施例中，所述第一功函数层410的材料为TiN。在其他实施例中，所述第一功函数层的材料还可以为TaN、TiSiN或TaSiN。
本实施例中，所述第一功函数层410的形成工艺为原子层沉积工艺。在其他实施例中，还可以采用化学气相沉积工艺。
参考图6，在所述第一功函数层410顶部及侧壁上形成第二功函数层420。
本实施例中，所述第二功函数层420的材料为TaN。在其他实施例中，所述第二功函数层的材料还可以为TaSiN。
本实施例中，所述第二功函数层420的形成工艺为原子层沉积工艺。在其他实施例中，还可以采用化学气相沉积工艺。
参考图7，在所述第二功函数层420上形成第三功函数层430。
本实施例中，所述第三功函数层430的材料为TiN。在其他实施例中，所述第三功函数层的材料还可以为TiN、TiSiN或TaSiN。
本实施例中，所述第三功函数层430的形成工艺为原子层沉积工艺。在其他实施例中，还可以采用化学气相沉积工艺。
参考图8，在所述第三功函数层430上形成保护层500。
本实施例中，所述保护层500的材料为非晶硅。在其他实施例中，所述保护层的材料还可以为多晶硅、锗化硅或磷化硅。
本实施例中，采用原子层沉积工艺形成所述保护层500。在其他实施例中，还可以采用化学气相沉积工艺。
所述保护层500位于所述第一区域Ⅰ及所述第二区域Ⅱ的所述第三功函数层430上，后续在所述基底100上形成覆盖所述保护层500的光刻胶涂层，并去除所述第一区域Ⅰ的所述光刻胶涂层。在去除所述第一区域Ⅰ的所述光刻胶涂层610的工艺中，所述保护层500能够对所述第一区域Ⅰ的所述第三功函数层430起到保护作用，防止所述第二功函数层420暴露于刻蚀环境中，从而避免所述第一区域Ⅰ的所述第二功函数层420受到刻蚀。
若所述保护层500的厚度过厚，使得后续去除所述保护层500的工艺时间过长。若所述保护层500的厚度过薄，影响所述保护层500的保护效果。本实施例中，所述保护层500的厚度为
参考图9，在所述第一区域Ⅰ和第二区域Ⅱ的基底100上形成光刻胶涂层610，所述光刻胶涂层610覆盖所述保护层500。
本实施例中，所述光刻胶涂层610位于所述第一区域Ⅰ和第二区域Ⅱ的所述隔离层210上。
本实施例中，采用旋涂工艺形成所述光刻胶涂层610。在其他实施例中，还可以采用化学气相沉积工艺或物理气相沉积工艺形成所述光刻胶涂层。
本实施例中，形成所述光刻胶涂层610后，还包括：在所述光刻胶涂层610顶部形成氧化层620。
本实施例中，采用原子层沉积工艺氧化层620。在其他实施例中，还可以采用化学气相沉积工艺或物理气相沉积工艺形成氧化层620。
后续去除所述第一区域Ⅰ的所述光刻胶涂层610，所述氧化层620能够保护所述第二区域Ⅱ的所述光刻胶涂层610，避免所述第二区域Ⅱ的所述光刻胶涂层610受到刻蚀。
参考图10至图12，去除所述第一区域Ⅰ的所述光刻胶涂层610，露出所述第一区域Ⅰ的保护层500。
去除所述第一区域Ⅰ的所述光刻胶涂层610前，还包括：如图10所示，在所述氧化层620顶部形成掩膜层630；如图11所示，图形化所述掩膜层630，露出所述第一区域Ⅰ的所述氧化层620表面；如图12所示，去除所述第一区域Ⅰ的所述氧化层620。
本实施例中，采用干法刻蚀工艺去除所述第一区域Ⅰ的所述光刻胶涂层610。
在所述干法刻蚀工艺中，利用高能量的等离子体轰击所述第一区域Ⅰ的所述光刻胶涂层610。所述保护层500能够起到缓冲作用，以降低等离子体的轰击速度。所述保护层500从而保护所述第一区域Ⅰ的所述第三功函数层430，保证所述第三功函数层430将全部所述第二功函数层420覆盖住，避免所述第一区域Ⅰ的所述第二功函数层420受到刻蚀，从而改善所述第一区域Ⅰ的所述第二功函数层420的质量。
参考图13，去除露出的所述保护层500。
本实施例中，采用湿法刻蚀工艺去除所述第一区域Ⅰ的所述保护层500。
本实施例中，在所述湿法刻蚀工艺中，采用氨水作为刻蚀液，所述氨水中的NH4OH与H2O的体积比例为1:5，所述氨水的温度为25℃-80℃。在其他实施例中，刻蚀液还可以为TMAH(Tetramethylammonium hydroxide，四甲基胺水)、KOH或NaOH等碱性混合溶液。
所述氨水对所述第一区域Ⅰ的所述保护层500及所述第二功函数层420、第三功函数层430具有高刻蚀选择比，因此，在所述湿法刻蚀工艺中，所述第一区域Ⅰ的所述第二功函数层420、第三功函数层430不容易受到刻蚀。
氨水对所述第一区域Ⅰ的所述保护层500及所述第三功函数层430具有高刻蚀选择比，因此，在所述湿法刻蚀工艺中，所述第一区域Ⅰ的所述第三功函数层430不容易受到刻蚀。
此外，相较于所述第三功函数层430，所述第二功函数层420在氨水中的刻蚀速率更低，因而即使所述第一区域Ⅰ的部分所述第三功函数层430受到刻蚀，暴露出部分所述第二功函数层420，氨水仍难以对暴露出的所述第二功函数层420造成损伤。
参考图14，去除所述第一区域Ⅰ的所述第三功函数层430。
本实施例中，采用湿法刻蚀工艺去除所述第一区域Ⅰ的所述第三功函数层430，刻蚀液包括：HCl、H2O2及H2O，其中，HCl、H2O2及H2O的体积比为1：1：5，刻蚀液温度为25℃-80℃，在其他实施例中，刻蚀液还可以为包括：NH4OH、H2O2及H2O，其中，NH4OH、H2O2及H2O的体积比为1：1：5。
去除所述第一区域Ⅰ的所述第三功函数层430，从而保证所述第一区域Ⅰ的半导体结构的功函数值以及阈值电压符合要求。
参考图15，去除所述第二区域Ⅱ的所述有光刻胶涂层610(参考图14)。
本实施例中，去除所述第二区域Ⅱ的所述光刻胶涂层610前，还包括：去除所述第二区域Ⅱ的所述掩膜层630(参考图14)及氧化层620(参考图14)。
本实施例中，采用干法刻蚀工艺去除所述第二区域Ⅱ的所述光刻胶涂层610。在其他实施例中，还可以采用湿法刻蚀工艺。
参考图16，去除所述第二区域Ⅱ的所述保护层500(参考图15)。
本实施例中，采用湿法刻蚀工艺去除所述第二区域Ⅱ的所述保护层500。在所述湿法刻蚀工艺中，采用氨水作为刻蚀液，所述氨水中的NH4OH与H2O的体积比例为1:5，所述氨水的温度为25℃-80℃。在其他实施例中，刻蚀液还可以为TMAH、KOH或NaOH等碱性混合溶液。
本实施例中，在所述第一区域Ⅰ，以所述第一功函数层410和第二功函数层420作为功函数层。在所述第二区域Ⅱ，以所述第一功函数层410、第二功函数层420及第三功函数层430作为功函数层。因此所述第一区域Ⅰ的功函数层厚度与所述第二区域Ⅱ的功函数层厚度不相等，使得所述第一区域Ⅰ及所述第二区域Ⅱ的阈值电压差值符合工艺要求。
在其他实施例中，去除所述第二区域的所述保护层后，还包括：在所述第一区域的所述第二功函数层上形成第四功函数层；在所述第二区域的所述第三功函数层上形成第五功函数层，所述第五功函数层与所述第四功函数层的材料不相同。例如：所述第四功函数层的材料为TiAlC，所述第五功函数层的材料为TiN。
参照图14，本发明还提供一种采用上述形成方法获得的半导体结构，所述半导体结构包括：基底100，所述基底100包括第一区域Ⅰ和第二区域Ⅱ；第一功函数层410，所述第一功函数层410位于所述第一区域Ⅰ和第二区域Ⅱ的所述鳍部200上；第二功函数层420，所述第二功函数层420位于所述第一区域Ⅰ和所述第二区域Ⅱ的所述第一功函数层410上；第三功函数层430，所述第三功函数层430位于所述第二区域Ⅱ的所述第二功函数层420上；保护层500，所述保护层500位于所述第三功函数层430上；光刻胶涂层610，所述光刻胶涂层610位于所述第二区域Ⅱ的所述基底100上，所述光刻胶涂层610覆盖所述保护层500。
本实施例中，所述半导体结构还包括：隔离层210，所述隔离层210位于相邻所述鳍部200间，所述隔离层210覆盖所述基底100顶部及部分所述鳍部200侧壁表面。所述光刻胶涂层610位于所述第二区域Ⅱ的所述隔离层210上。
本实施例中，所述半导体结构还包括：界面层310，所述界面层310覆盖所述第一区域Ⅰ和第二区域Ⅱ的鳍部200表面；高k栅介质层320，所述高k栅介质层320覆盖所述界面层310顶部及侧壁表面。所述第一功函数层410覆盖所述第一区域Ⅰ和第二区域Ⅱ的高k栅介质层320顶部及侧壁表面。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种半导体结构形成方法，其特征在于，包括：
提供基底及凸出于所述基底的鳍部，所述基底包括第一区域和第二区域；
在所述第一区域和第二区域的鳍部上形成第一功函数层；
在所述第一功函数层上形成第二功函数层；
在所述第二功函数层上形成第三功函数层；
在所述第三功函数层上形成保护层；
在所述第一区域和第二区域的基底上形成光刻胶涂层，所述光刻胶涂层覆盖所述保护层；
去除所述第一区域的所述光刻胶涂层，露出所述第一区域的保护层；
去除露出的所述保护层；
去除所述第一区域的所述第三功函数层。
2.如权利要求1所述的半导体结构形成方法，其特征在于，所述保护层的材料为非晶硅、多晶硅、锗化硅或磷化硅。
3.如权利要求1所述的半导体结构形成方法，其特征在于，采用干法刻蚀工艺去除所述第一区域的所述光刻胶涂层。
4.如权利要求1所述的半导体结构形成方法，其特征在于，形成所述光刻胶涂层后，去除所述第一区域的所述光刻胶涂层前，还包括：在所述光刻胶涂层顶部形成氧化层。
5.如权利要求4所述的半导体结构形成方法，其特征在于，形成所述氧化层后，去除所述第一区域的所述光刻胶涂层前，还包括：在所述氧化层顶部形成掩膜层；图形化所述掩膜层，露出所述第一区域的所述氧化层表面；去除所述第一区域的所述氧化层。
6.如权利要求1所述的半导体结构形成方法，其特征在于，采用湿法刻蚀工艺去除露出的所述保护层。
7.如权利要求6所述的半导体结构形成方法，其特征在于，在所述湿法刻蚀工艺中，采用氨水作为刻蚀液。
8.如权利要求1所述的半导体结构形成方法，其特征在于，提供基底及鳍部的工艺中，相邻所述鳍部间具有隔离层，所述隔离层覆盖所述基底顶部及部分所述鳍部侧壁。
9.如权利要求8所述的半导体结构形成方法，其特征在于，形成所述第一功函数前，还包括：形成覆盖所述鳍部顶部及侧壁表面的界面层；形成覆盖所述界面层顶部及侧壁表面的高k栅介质层。
10.一种半导体结构，其特征在于，包括：
基底，所述基底包括第一区域和第二区域；
第一功函数层，所述第一功函数层位于所述第一区域和第二区域的所述鳍上；
第二功函数层，所述第二功函数层位于所述第一区域和所述第二区域的所述第一功函数层上；
第三功函数层，所述第三功函数层位于所述第二区域的所述第二功函数层上；
保护层，所述保护层位于所述第三功函数层上；
光刻胶涂层，所述光刻胶涂层位于所述第二区域的所述基底上，所述光刻胶涂层覆盖所述保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910572382.8A CN112151451A (zh) | 2019-06-28 | 2019-06-28 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910572382.8A CN112151451A (zh) | 2019-06-28 | 2019-06-28 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112151451A true CN112151451A (zh) | 2020-12-29 |
Family
ID=73869068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910572382.8A Pending CN112151451A (zh) | 2019-06-28 | 2019-06-28 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112151451A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130270645A1 (en) * | 2012-04-12 | 2013-10-17 | Globalfoundries Inc. | Workfunction metal stacks for a final metal gate |
| CN104217954A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US20150179640A1 (en) * | 2013-12-19 | 2015-06-25 | Globalfoundries Inc. | Common fabrication of different semiconductor devices with different threshold voltages |
| US20160163603A1 (en) * | 2014-12-08 | 2016-06-09 | International Business Machines Corporation | Pfet gate stack materials having improved threshold voltage, mobility and nbti performance |
| CN106033745A (zh) * | 2015-03-19 | 2016-10-19 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| CN107978564A (zh) * | 2016-10-21 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108022874A (zh) * | 2016-10-31 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| CN108122851A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 多阈值电压晶体管及其形成方法 |
| CN108389835A (zh) * | 2017-02-03 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109087943A (zh) * | 2017-06-13 | 2018-12-25 | 联华电子股份有限公司 | 隧穿场效晶体管结构与其制作方法 |
-
2019
- 2019-06-28 CN CN201910572382.8A patent/CN112151451A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130270645A1 (en) * | 2012-04-12 | 2013-10-17 | Globalfoundries Inc. | Workfunction metal stacks for a final metal gate |
| CN104217954A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US20150179640A1 (en) * | 2013-12-19 | 2015-06-25 | Globalfoundries Inc. | Common fabrication of different semiconductor devices with different threshold voltages |
| US20160163603A1 (en) * | 2014-12-08 | 2016-06-09 | International Business Machines Corporation | Pfet gate stack materials having improved threshold voltage, mobility and nbti performance |
| CN106033745A (zh) * | 2015-03-19 | 2016-10-19 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| CN107978564A (zh) * | 2016-10-21 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108022874A (zh) * | 2016-10-31 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| CN108122851A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 多阈值电压晶体管及其形成方法 |
| CN108389835A (zh) * | 2017-02-03 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109087943A (zh) * | 2017-06-13 | 2018-12-25 | 联华电子股份有限公司 | 隧穿场效晶体管结构与其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7060568B2 (en) | Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit | |
| US10665699B2 (en) | Semiconductor structure and fabrication method thereof | |
| US10600868B2 (en) | FinFET gate cut after dummy gate removal | |
| US20130020657A1 (en) | Metal oxide semiconductor transistor and method of manufacturing the same | |
| US11211260B2 (en) | Semiconductor structure and method for forming same | |
| US9960246B2 (en) | Semiconductor structure with insertion layer and method for manufacturing the same | |
| US20200111899A1 (en) | Semiconductor device | |
| CN110534433B (zh) | 半导体结构及其形成方法 | |
| CN106972054B (zh) | 半导体器件及其制造方法 | |
| US10804135B1 (en) | Semiconductor structure and formation method thereof | |
| US11810967B2 (en) | Method of making semiconductor device comprising flash memory and resulting device | |
| US11302534B2 (en) | Semiconductor structure with gate dielectric layer and fabrication method thereof | |
| CN109671673B (zh) | 半导体结构及其形成方法 | |
| US20120018791A1 (en) | Flash memory device and manufacturing method of the same | |
| CN105826364A (zh) | 晶体管及其形成方法 | |
| CN112151451A (zh) | 半导体结构及其形成方法 | |
| US20140015062A1 (en) | Method for Forming Gate Structure, Method for Forming Semiconductor Device, and Semiconductor Device | |
| US11456304B2 (en) | Semiconductor structure and forming method thereof | |
| CN112151381A (zh) | 半导体结构及其形成方法 | |
| CN113823691B (zh) | 半导体器件及其形成方法 | |
| US10930740B2 (en) | Multi-direction channel transistor and semiconductor device including the multi-direction channel transistor | |
| CN110265360B (zh) | 半导体结构及其形成方法 | |
| CN117153787A (zh) | 半导体结构的形成方法 | |
| CN109904072B (zh) | 半导体器件及其形成方法 | |
| CN117747615A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |