CN112133746A - Iii族氮化物层叠体 - Google Patents

Iii族氮化物层叠体 Download PDF

Info

Publication number
CN112133746A
CN112133746A CN202010575266.4A CN202010575266A CN112133746A CN 112133746 A CN112133746 A CN 112133746A CN 202010575266 A CN202010575266 A CN 202010575266A CN 112133746 A CN112133746 A CN 112133746A
Authority
CN
China
Prior art keywords
layer
concentration
group iii
iii nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010575266.4A
Other languages
English (en)
Inventor
矶野僚多
田中丈士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Ricoh Co Ltd
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Sumitomo Chemical Co Ltd filed Critical Ricoh Co Ltd
Publication of CN112133746A publication Critical patent/CN112133746A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及III族氮化物层叠体，提供用于在使用了在碳化硅基板上生长III族氮化物层而得到的外延基板的HEMT中抑制泄漏电流的技术。III族氮化物层叠体具有：由碳化硅构成的基板、由氮化铝构成且形成在基板上的第1层、由氮化镓构成且形成在第1层上的第2层、以及由电子亲和力小于构成第2层的氮化镓的III族氮化物构成且形成在第2层上的第3层，将第2层以均等的厚度三等分时的下层部分中的平均硅浓度低于1×1016/cm3。

Description

III族氮化物层叠体
技术领域
本发明涉及III族氮化物层叠体。
背景技术
在碳化硅基板上使III族氮化物层生长而得到的外延基板的开发正在推进。这样的外延基板例如作为用于制作高电子迁移率晶体管(HEMT)等半导体装置的材料而使用(参照专利文献1)。
在使用了这样的外延基板的HEMT中，期望抑制泄漏电流。
现有技术文献
专利文献
专利文献1：日本特开2018-200934号公报
发明内容
发明要解决的问题
本发明的一个目的在于，对于使用了在碳化硅基板上使III族氮化物层生长而得到的外延基板的HEMT，提供用于抑制泄漏电流的技术。
用于解决问题的方案
根据本发明的一个方式，提供一种III族氮化物层叠体，其具有：
基板，其由碳化硅构成；
第1层，其由氮化铝构成，且形成在前述基板上；
第2层，其由氮化镓构成，且形成在前述第1层上；以及
第3层，其由III族氮化物构成，且形成在前述第2层上，所述III族氮化物的电子亲和力小于构成前述第2层的氮化镓，
将前述第2层以均等的厚度三等分时的下层部分中的平均硅浓度低于1×1016/cm3。
根据本发明的另一方式，提供一种III族氮化物层叠体，其具有：
基板，其由碳化硅构成；
第1层，其由氮化铝构成，且形成在前述基板上；
第2层，其由氮化镓构成，且形成在前述第1层上；以及
第3层，其由III族氮化物构成，且形成在前述第2层上，所述III族氮化物的电子亲和力小于构成前述第2层的氮化镓，
将前述第2层以均等的厚度三等分时的下层部分中的平均氧浓度低于1×1016/cm3。
发明的效果
对于使用了在碳化硅基板上使III族氮化物层生长而得到的外延基板的HEMT，提供用于抑制泄漏电流的技术。
附图说明
图1的(a)和图1的(b)为示出本发明的一个实施方式的III族氮化物层叠体的截面示意图，图1的(a)示出外延基板的方式的II族氮化物层叠体、图1的(b)示出HEMT的方式的III族氮化物层叠体。
图2为由实验例得到的、外延层中的Si浓度的SIMS曲线。
图3为由实验例得到的、外延层中的O浓度的SIMS曲线。
图4的(a)为概念性地示出用于制造一个实施方式的III族氮化物层叠体所具有的外延基板的MOVPE装置的概略图，图4的(b)为例示出一个实施方式的III族氮化物层叠体所具有的外延层的生长工序的示意性时序图。
附图标记说明
100…III族氮化物层叠体、110…基板、120…成核层、130…缓冲/通道层、140…阻挡层、150…III族氮化物层、160…外延基板、200…HEMT、210…电极、211…源电极、212…栅电极、213…漏电极、300…MOVPE装置、310…反应炉、320…基座、330…加热器、341～344…气体管
具体实施方式
<本发明的一个实施方式>
对本发明的一个实施方式的III族氮化物层叠体100(以下也称为层叠体100)进行说明。图1的(a)和图1的(b)为例示出层叠体100的截面示意图。层叠体100具有基板110和由III族氮化物构成且形成在基板110上的III族氮化物层150(以下也称为外延层150)。外延层150具有成核层120、缓冲/通道层130、以及阻挡层140。
本实施方式的层叠体100的详细如后述那样，特征之一在于，通过在缓冲/通道层130的下层部分抑制硅浓度和氧浓度中的至少一者，从而抑制泄漏电流。
层叠体100例如可以是具有基板110和外延层150的外延基板160(以下也称为外延基板160)的方式。图1的(a)例示出外延基板160的方式的层叠体100。另外，层叠体100例如可以是以外延基板160为材料而形成的半导体装置的方式，更具体而言，可以是通过在外延层150的(阻挡层140的)上方设置电极210(源电极211、栅电极212以及漏电极213)而形成的高电子迁移率晶体管(HEMT)200的方式。图1的(b)例示出HEMT200的方式的层叠体100。HEMT200的方式的层叠体100可以是晶圆的方式，也可以是晶圆被分割而成的芯片的方式。
以下，参照图1的(b)对HEMT200的方式的层叠体100的结构进行例示性说明。基板110由碳化硅(SiC)构成，是用于使外延层150进行异质外延生长的基底基板。作为构成基板110的SiC，例如使用多型(polytype)4H或多型6H的半绝缘性SiC。此处“半绝缘性”是指例如电阻率为105Ωcm以上的状态。基板110的成为生长外延层150的基底的表面例如为(0001)面(c面的硅面)。
在基板110上(基板110的上方且紧挨着该基板)形成有成核层120。成核层120由氮化铝(AlN)构成，作为生成用于缓冲/通道层130的晶体生长的核的成核层发挥作用。成核层120的厚度例如为1nm以上且200nm以下(优选为5nm以上且30nm以下)。成核层120为了抑制泄漏电流而优选不过度地薄，为了抑制凹坑的产生而优选不过度地厚。
在成核层120上(成核层120的上方且紧挨着该层)形成有缓冲/通道层130(以下也称为通道层130)。通道层130由氮化镓(GaN)构成。通道层130的下侧部分作为用于提高通道层130的上侧部分的结晶性的缓冲层发挥作用。另外，通道层130的上侧部分作为在HEMT200的工作时电子行进的通道层发挥作用。通道层(缓冲/通道层)130的厚度例如为100nm以上且1300nm以下。通道层130为了抑制凹坑的产生而优选不过度地薄，为了抑制成本而优选不过度地厚。
在通道层130上形成有阻挡层140。阻挡层140由电子亲和力小于构成通道层130的GaN的III族氮化物、例如作为III族元素包含铝(Al)和镓(Ga)的氮化铝镓(AlGaN)构成。阻挡层140作为使通道层130生成二维电子气(2DEG)、并且使2DEG在空间上局限于通道层130内的阻挡层发挥作用。阻挡层140的厚度例如为1nm以上且50nm(优选为10nm以上且50nm以下)。构成阻挡层140的AlGaN的Al组成例如为0.1以上且0.5以下。若为高Al组成且膜厚较厚，则构成阻挡层140的晶体容易损坏，另外，若为低Al组成且膜厚较薄，则阻挡层140的特性容易降低。因此，优选为低Al组成且膜厚较厚、或为高Al组成且以成为结晶性不会损坏的水平的膜厚的方式形成阻挡层140。
需要说明的是，在阻挡层140上可以根据需要形成盖层。即、外延层150根据需要可以具有盖层。盖层例如由GaN构成，为了提高HEMT200的设备特性(阈值电压的控制性等)而夹设于阻挡层140与栅电极212之间。
在外延层150上(阻挡层140的上方)，作为HEMT200的电极210，形成有源电极211、栅电极212以及漏电极213。栅电极212例如由镍(Ni)层与金(Au)层层叠而成的Ni/Au层构成。需要说明的是，本说明书中，将层叠记载为X/Y时，是指以X、Y的顺序层叠。
源电极211和漏电极213分别由例如钛(Ti)层与Al层层叠而成的Ti/Al层构成。另外，源电极211和漏电极213也可以分别通过例如在Ti/Al层上层叠Ni/Au层而构成。
用虚线的箭头210示意性示出在HEMT200的源电极211与漏电极213之间施加电压时的、通道层(缓冲/通道层)130中的泄漏电流的流向(电子的移动方向)。
作为实验例，本申请发明人使外延层150的生长条件发生各种变化而制作HEMT200，并对泄漏电流小的、实施方式的外延层150(以下也称作实施例的外延层150)和泄漏电流大的、比较方式的外延层150(以下也称作比较例的外延层150)的区别进行了研究。其结果，关于通道层130中的杂质浓度的二次离子质谱(SIMS)曲线(深度方向分布)，发现了以下的见解。
具有实施例的外延层150的HEMT200中的泄漏电流优选低于1×10-6A、更优选低于1×10-7A。与此相对，具有比较例的外延层150的HEMT200中的泄漏电流为1×10-6A以上、例如1×10-5A左右。作为泄漏电流，可例示出关断泄漏电流。关断泄漏电流的测定可以如下实施：在所形成的HEMT200中，对栅电极212施加充分的负电压而使元件为夹断(pinch off)即断开状态后，在源电极211和漏电极213之间施加例如50V左右的电压。需要说明的是，通过降低关断泄漏电流，也可实现元件间泄漏电流的降低。元件间泄漏电流的测定可以如下实施：将晶圆上的各元件通过离子注入法或ICP蚀刻等分离之后，在相邻的元件的欧姆电极间施加例如50V左右的电压。
参照图2和图3对该见解进行说明。作为通道层130中的杂质浓度，可例示硅浓度、氧浓度以及碳浓度。图2为由实验例得到的、外延层150(成核层120、通道层130以及阻挡层140)中的硅(Si)浓度的SIMS曲线。图3为由实验例得到的、外延层150中的氧(O)浓度的SIMS曲线。以下，有时也将SIMS曲线简称为曲线。
图2和图3中还示出铝(Al)浓度、镓(Ga)浓度、以及碳(C)浓度的曲线。Al浓度、Ga浓度以及C浓度的曲线在图2和图3中共通。
在图2和图3中，对于Si、O和C，通过左侧的轴(Concentration(Atoms/cm3)、即浓度(原子/cm3))的显示而(以浓度的直接数值的形式)示出浓度。对于Al和Ga，通过右侧的轴(Secondary ion intensity(counts/sec)、即二次离子强度(计数/秒))的显示，以与浓度对应的SIMS的计数的形式示出浓度。
图2中以实线示出Si浓度曲线，图3中以实线示出O浓度曲线。在图2和图3中，以虚线示出Al浓度曲线，以点划线示出Ga浓度曲线，以点线示出C浓度曲线。以粗线示出实施例的外延层150中的曲线，以细线示出比较例的外延层150中的曲线。比较例的Si浓度曲线和O浓度曲线分别示出针对2个试样的结果(2根线)。
将配置在成核层120的上方且紧挨着该层、且Al浓度相对于成核层120中的峰值浓度(图2和图3的例子中为4×105counts/sec)降低至1/1000以下(图2和图3的例子中为4×102counts/sec以下)的区域规定为通道层(缓冲/通道层)130。即、将Al浓度从形成在通道层130的下方且紧挨着该层、且由AlN构成的成核层120起朝向通道层130升高并达到成核层120中的峰值浓度的1/1000的深度位置规定为通道层130的下端。另外，将Al浓度从通道层130起朝向形成在通道层130的上方且紧挨着该层、且由AlGaN构成的阻挡层140升高并达到与规定通道层130的下端的浓度相同的浓度的深度位置规定为通道层130的上端。
从通道层130的下端起，将通道层130的每1/3厚度的部分分别规定为通道层130的下层部分130L、中层部分130M以及上层部分130U。另外，从通道层130的下层部分130L的下端(即通道层130的下端)起，将下层部分130L的每1/3厚度的部分分别规定为下层部分130L的下层部分130LL、中层部分130LM以及上层部分130LU。即、通道层130的下层部分130L是将通道层130以均等的厚度3等分时的下层部分。另外，下层部分130L的中层部分130LM是将下层部分130L以均等的厚度三等分时的(被分割的下层部分L中的)中层部分。
需要说明的是，在实施例和比较例中，Al浓度由成核层120中的峰值浓度变为1/1000以下的区域、即、通道层130的厚度范围虽然并非严格地一致，但几乎是相同的。图2和图3中示出实施例的通道层130的厚度范围。
在比通道层130的下端更靠下方、即、在图2和图3中通道层130的右方配置有成核层120。另外，在比通道层130的上端更靠上方、即、在图2和图3中通道层130的左方配置有阻挡层140。
对于Al浓度曲线和Ga浓度曲线，在实施例和比较例中未观察到大的差别。以下，将成核层120中Al浓度显示峰值的深度位置也称为Al峰值深度位置。
对于Si浓度曲线，在实施例和比较例中观察到较大差别。实施例和比较例的差别在通道层130的下层部分130L中尤其显著。实施例和比较例共通地，在成核层120的Al峰值深度位置，Si浓度显示出1×1021/cm3以上的高水平。推测这可能是因为，在薄的成核层120的下方且紧挨着该层存在由SiC构成的基板110。另外，实施例和比较例共通地，Si浓度从成核层120起朝向通道层130减少，在通道层130的下端附近(下层部分130LL内)减少至低于1×1017/cm3。
比较例的Si浓度在通道层130的下层部分130L的下层部分130LL和中层部分130LM中维持1×1016/cm3以上的高水平，在下层部分130L的上层部分130LU中减少至低于1×1016/cm3。
与此相对，实施例的Si浓度在通道层130的下层部分130L的下层部分130LL中减少至低于1×1016/cm3，在下层部分130L的中层部分130LM和上层部分130LU中维持低于1×1016/cm3的低水平、或大致低于1×1015/cm3的低水平(最大也仅2×1015/cm3左右)。
实施例和比较例共通地，Si浓度在通道层130的中层部分130L和直至上层部分130U的上端附近的厚度范围内维持低于1×1016/cm3的低水平。在这些厚度范围内，实施例的Si浓度略低于比较例的Si浓度，维持大致低于1×1015/cm3的低水平(最大也仅2×1015/cm3左右)。Si浓度在通道层130的比上层部分130U的上端附近更靠上方处朝向阻挡层140而增加。
这样，可得到如下见解：在实施例和比较例中，通道层130的下层部分130L中的Si浓度的分布明显不同。下层部分130L中的平均Si浓度例如以剧烈的浓度变化少的、下层部分130L的中层部分130LM中的平均浓度来规定。通道层130的下层部分130L中的平均Si浓度在比较例中为1×1016/cm3以上，而在实施例中低于1×1016/cm3、优选低于1×1015/cm3。
对于O浓度曲线，也与Si浓度曲线同样，在实施例和比较例中观察到较大的差异，实施例和比较例的差异在通道层130的下层部分130L中尤其显著。
比较例的O浓度在通道层130的下层部分130L中显示大致1×1016/cm3以上的高水平，具有朝向中层部分130M而减少的倾向。比较例的O浓度在通道层130的中层部分130M中显示低于1×1016/cm3的低水平后，具有在通道层130的上层部分130U中朝向阻挡层140增加的倾向。
与此相对，实施例的O浓度在通道层130的下层部分130L和中层部分130M中显示大致低于1×1016/cm3的低水平。实施例的O浓度与比较例的O浓度同样地，具有在通道层130的上层部分130U中朝向阻挡层140增加的倾向。
这样，可得到如下见解：在实施例和比较例中，通道层130的下层部分130L中的O浓度的分布明显不同。下层部分130L中的平均O浓度与下层部分130L中的平均Si浓度同样地，例如以下层部分130L的中层部分130LM中的平均浓度来规定。通道层130的下层部分130L中的平均O浓度在比较例中为1×1016/cm3以上，而在实施例中低于1×1016/cm3。
关于C浓度曲线，在实施例和比较例中未观察到大的差别。在成核层120的Al峰值深度位置，C浓度显示出1×1021/cm3以上的高水平。推测这可能是因为，在薄的成核层120的下方且紧挨着该层存在由SiC构成的基板110。C浓度从成核层120起朝向通道层130减少，在通道层130中，在下端附近减少至1×1016/cm3左右。C浓度在通道层130的大致整个厚度范围内为1～2×1016/cm3左右，具有在阻挡层140中增加的倾向。
通道层130的下层部分130L中的平均C浓度与下层部分130L中的平均Si浓度或平均O浓度同样地，例如以下层部分130L的中层部分130LM中的平均浓度来规定。在实施例中，具有如下特征：通道层130的下层部分130L中的平均Si浓度和平均O浓度分别低于下层部分130L中的平均C浓度。另外，进一步地具有如下特征：在实施例中优选的是，在通道层130的下层部分130L的中层部分130LM的整个厚度范围内，(非平均)Si浓度和O浓度分别低于C浓度。
包含通道层130的外延层150如后所述，例如通过金属有机物气相外延(MOVPE)而生长。该生长时，源自有机原料的C会混入通道层130等。以通道层130所含有的C的浓度(下层部分130L中的平均C浓度)不会过度变高的方式、例如以低于1×1017/cm3的方式，通过生长条件进行控制。
如以上说明的那样对实验例中得到的各种杂质的SIMS曲线进行了研究，结果本申请发明人发现，在实施例中，相对于比较例，通道层130的下层部分130L中的Si浓度的分布和O浓度的分布明显不同，更具体而言，下层部分130L中，Si浓度和O浓度明显减少。
实施例中泄漏电流减少的机理尚不明确，但由于在SIMS曲线中可观察到这种Si浓度的明显减少和O浓度的明显减少，因此推测可能是实施例中的Si浓度的减少、以及O浓度的减少中的至少一者有助于泄漏电流的减少。
实验例中，使外延层150的生长条件发生各种变化。其结果，得到了如下的见解：详细如后所述，实施例的外延层150例如可以通过抑制起因于由AlN构成的成核层120的形成的Al向通道层130的混入的制造方法来形成。
抑制Al向通道层130的混入与通道层130的下层部分130L中的Si浓度和O浓度的减少的关联性尚不明确，但作为一种看法，认为可能是通过抑制Al混入，从而随着通道层130的生长初始的GaN晶体的生长方式发生变化，Si和O变得难以混入通道层130。需要说明的是，由于Al向通道层130的混入非常微少，因此认为实施例和比较例中的Al向通道层130的混入的差别未到可在SIMS曲线中明确反映的程度。
接着，对实施方式的层叠体100的制造方法进行说明。此处，例示出作为HEMT200的方式的层叠体100的制造方法。首先，对外延基板160的制造方法进行说明。作为基板110，准备SiC基板。通过例如MOVPE使作为构成外延层150的各层的成核层120、通道层130以及阻挡层140在基板110的上方生长，由此形成外延基板160。
作为III族原料气体中的Al原料气体，例如使用三甲基铝(Al(CH3)3、TMA)气体。作为III族原料气体中的Ga原料气体，例如使用三甲基镓(Ga(CH3)3、TMG)气体。作为V族原料气体即氮(N)原料气体，例如使用氨(NH3)。作为载气，例如使用氮气(N2气)和氢气(H2气)中的至少一者。另外，作为用于后述的清洁的清洁气体，例如使用氨气、或例如使用氯气。生长温度可以在例如900℃～1400℃的范围内选择，V族原料气体相对于III族原料气体的流量比即V/III比例如可以在10～5000的范围内选择。根据要形成的各层的组成来调整各原料气体的供给量的比率。要形成的各层的厚度例如可以根据由预实验得到的生长速度算出与设计厚度对应的生长时间，从而通过生长时间进行控制。
以下，对用于抑制Al向通道层130的混入的方法进行例示性说明。图4的(a)为概念性地示出本实施方式的外延基板160的制造中使用的MOVPE装置300的概略图。在MOVPE装置300的反应炉310内设置有用于载置基板110的基座320。在基座320的载置面的下方设置有用于将基板110加热到规定的温度的加热器330。在反应炉310内导入有用于向基板110供给各种气体的气体管341、342、343以及344。
气体管341供给III族原料中的Al原料(例如TMA)。气体管342供给Al原料以外的III族原料、此处为Ga原料(例如TMG)。气体管343供给V族原料(例如NH3)。气体管344供给用于进行将附着于反应炉310的炉壁等的Al原料去除的清洁的清洁气体。
图4的(b)为例示出本实施方式的外延层150的生长工序的示意性时序图。在成核层120的形成工序中，通过向基板110供给Al原料气体和N原料气体而使AlN生长，由此形成成核层120。由于成核层120的形成，Al原料附着于反应炉310的炉壁等。
继成核层120的形成后的清洁工序中，通过向反应炉310内供给清洁气体，将附着于反应炉310的炉壁等的Al原料去除。作为清洁使用氯气时，在将形成有成核层120的基板110暂时拿出到反应炉310之外的状态下进行清洁工序。这是为了防止成核层120因清洁工序而被蚀刻。作为清洁使用氨气时，也可以不将基板110拿出到反应炉310之外。在清洁工序中，更优选通过在成核层120的形成工序中用于供给Al原料的气体管341内也流通清洁气体(例如氨气、或例如氯气)，从而去除附着于气体管341的内壁的Al原料。
继清洁工序后的通道层130的形成工序中，通过向基板110供给Ga原料气体和N原料气体而使GaN生长，由此形成通道层130。本实施方式中，通过在通道层130的形成工序之前进行清洁工序而预先去除附着于反应炉31的炉壁等的Al原料，从而可抑制形成通道层130时的Al混入。
另外，本实施方式中，使供给Al原料气体的气体管341与供给Ga原料气体的气体管342各自不同。由此，能够防止由共通的气体管供给Al原料气体和Ga原料气体的方式中产生的、残留于气体管的Al原料气体与Ga原料气体一同被供给的情况，因此可进一步抑制通道层130中的Al混入。
本实施方式中，通过如此抑制起因于成核层120的形成的Al向通道层130中的混入，从而能够形成通道层130的下层部分130L中的Si浓度和O浓度被抑制的外延层150。需要说明的是，清洁工序中的清洁气体的流量、清洁工序所进行的时间长度等各条件可以以通道层130的下层部分130L中的Si浓度和O浓度成为被抑制的规定浓度的方式，通过预实验来确定。
继通道层130的形成工序后的阻挡层140的形成工序中，通过向基板110供给Al原料气体、Ga原料气体以及N原料气体而使AlGaN生长，由此形成阻挡层140。通过如上所述地在基板110上使外延层150生长，从而制造外延基板160。
接着，对HEMT200的制造方法进行说明。制造外延基板160后，通过在外延层150上形成电极210(源电极211、栅电极212以及漏电极213)而制造HEMT200。需要说明的是，在制造HEMT200时，也可以根据需要形成保护膜等其他构件。电极210、保护膜等可以通过公知的手法形成。如上所述地操作，可制造本实施方式的层叠体100。
如以上说明的那样，根据本实施方式，通过抑制缓冲层(缓冲/通道层)130的下层部分130L中的Si浓度和O浓度中的至少一者，能够抑制层叠体100中的泄漏电流。
<本发明的优选方式>
以下对本发明的优选方式进行附记。
(附记1)
一种III族氮化物层叠体，其具有：
基板，其由碳化硅构成；
第1层，其由氮化铝构成，且形成在前述基板上(前述基板的上方且紧挨着该基板)；
第2层，其由氮化镓构成，且形成在前述第1层上(前述第1层的上方且紧挨着该层)；
第3层，其由III族氮化物(含有铝的III族氮化物、氮化铝镓)构成，且形成在前述第2层上，所述III族氮化物的电子亲和力小于构成前述第2层的氮化镓，
将前述第2层以均等的厚度三等分时的下层部分中的平均硅浓度低于1×1016/cm3。
(附记2)
根据附记1所述的III族氮化物层叠体，其中，前述第2层的前述下层部分中的平均硅浓度低于1×1015/cm3。
(附记3)
根据附记1或2所述的III族氮化物层叠体，其中，前述第2层的前述下层部分中的平均氧浓度低于1×1016/cm3。
(附记4)
根据附记1～3中任一项所述的III族氮化物层叠体，其中，前述第2层的前述下层部分中的平均硅浓度低于前述第2层的前述下层部分中的平均碳浓度。
(附记5)
根据附记1～4中任一项所述的III族氮化物层叠体，其中，前述第2层的前述下层部分中的平均氧浓度低于前述第2层的前述下层部分中的平均碳浓度。
(附记6)
根据附记4或5所述的III族氮化物层叠体，其中，前述第2层的前述下层部分中的平均碳浓度低于1×1017/cm3。
(附记7)
一种III族氮化物层叠体，其具有：
基板，其由碳化硅构成；
第1层，其由氮化铝构成，且形成在前述基板上(前述基板的上方且紧挨着该基板)；
第2层，其由氮化镓构成，且形成在前述第1层上(前述第1层的上方且紧挨着该层)；
第3层，其由III族氮化物(含有铝的III族氮化物、氮化铝镓)构成，且形成在前述第2层上，所述III族氮化物的电子亲和力小于构成前述第2层的氮化镓，
将前述第2层以均等的厚度三等分时的下层部分中的平均氧浓度低于1×1016/cm3。
(附记8)
根据附记1～7中任一项所述的III族氮化物层叠体，其中，前述第1层的铝浓度显示峰值的深度位置处的硅浓度为1×1021/cm3以上。
(附记9)
根据附记1～8中任一项所述的III族氮化物层叠体，其中，前述第1层的铝浓度显示峰值的深度位置处的碳浓度为1×1021/cm3以上。
(附记10)
根据附记1～9中任一项所述的III族氮化物层叠体，其具有配置在前述第3层的上方的电极，
所述III族氮化物层叠体被用作高电子迁移率晶体管。
(附记11)
根据附记10所述的III族氮化物层叠体，其中，前述高电子迁移率晶体管中的泄漏电流(关断泄漏电流)优选低于1×10-6A、更优选低于1×10-7A，所述泄漏电流是通过在对前述高电子迁移率晶体管的栅电极施加负电压而使其为断开状态后，在源电极和漏电极间施加50V的电压而测定的。
(附记12)
根据附记1～11中任一项所述的III族氮化物层叠体，其中，前述第2层被规定为如下的区域：相对于前述第1层中的(以SIMS的计数表示的)铝浓度的峰值浓度，铝浓度成为1/1000以下的区域。
(附记13)
根据附记1～12中任一项所述的III族氮化物层叠体，其中，前述第2层的前述下层部分中的平均硅浓度、平均氧浓度、或平均碳浓度被规定为将前述下层部分以均等的厚度三等分时的、被分割的前述下层部分的中层部分中的平均浓度。

Claims (8)

1.一种III族氮化物层叠体，其具有：
基板，其由碳化硅构成；
第1层，其由氮化铝构成，且形成在所述基板上；
第2层，其由氮化镓构成，且形成在所述第1层上；以及
第3层，其由III族氮化物构成，且形成在所述第2层上，所述III族氮化物的电子亲和力小于构成所述第2层的氮化镓，
将所述第2层以均等的厚度三等分时的下层部分中的平均硅浓度低于1×1016/cm3。
2.根据权利要求1所述的III族氮化物层叠体，其中，所述第2层的所述下层部分中的平均硅浓度低于1×1015/cm3。
3.根据权利要求1或2所述的III族氮化物层叠体，其中，所述第2层的所述下层部分中的平均氧浓度低于1×1016/cm3。
4.根据权利要求1～3中任一项所述的III族氮化物层叠体，其中，所述第2层的所述下层部分中的平均硅浓度低于所述第2层的所述下层部分中的平均碳浓度。
5.根据权利要求1～4中任一项所述的III族氮化物层叠体，其中，所述第2层的所述下层部分中的平均氧浓度低于所述第2层的所述下层部分中的平均碳浓度。
6.一种III族氮化物层叠体，其具有：
基板，其由碳化硅构成；
第1层，其由氮化铝构成，且形成在所述基板上；
第2层，其由氮化镓构成，且形成在所述第1层上；以及
第3层，其由III族氮化物构成，且形成在所述第2层上，所述III族氮化物的电子亲和力小于构成所述第2层的氮化镓，
将所述第2层以均等的厚度三等分时的下层部分中的平均氧浓度低于1×1016/cm3。
7.根据权利要求1～6中任一项所述的III族氮化物层叠体，其中，所述第1层的铝浓度显示峰值的深度位置处的硅浓度为1×1021/cm3以上。
8.根据权利要求1～7中任一项所述的III族氮化物层叠体，其中，所述第1层的铝浓度显示峰值的深度位置处的碳浓度为1×1021/cm3以上。
CN202010575266.4A 2019-06-24 2020-06-22 Iii族氮化物层叠体 Withdrawn CN112133746A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019116392A JP7393138B2 (ja) 2019-06-24 2019-06-24 Ｉｉｉ族窒化物積層体
JP2019-116392 2019-06-24

Publications (1)

Publication Number Publication Date
CN112133746A true CN112133746A (zh) 2020-12-25

Family

ID=73850595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010575266.4A Withdrawn CN112133746A (zh) 2019-06-24 2020-06-22 Iii族氮化物层叠体

Country Status (3)

Country Link
US (1) US20210005717A1 (zh)
JP (2) JP7393138B2 (zh)
CN (1) CN112133746A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101585A (zh) * 2022-08-22 2022-09-23 江西兆驰半导体有限公司 氮化镓基高电子迁移率晶体管及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
US7226850B2 (en) * 2005-05-19 2007-06-05 Raytheon Company Gallium nitride high electron mobility transistor structure
TWI467759B (zh) * 2007-03-29 2015-01-01 Univ California 具有低緩衝漏電及低寄生阻抗之氮面高電子遷移電晶體
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP5262206B2 (ja) * 2008-03-12 2013-08-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5696392B2 (ja) * 2010-07-29 2015-04-08 住友電気工業株式会社 半導体装置
JP5649112B2 (ja) 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP5883331B2 (ja) 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
JP6152700B2 (ja) 2013-05-23 2017-06-28 住友電気工業株式会社 半導体装置の製造方法
JP6249868B2 (ja) * 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
US9614124B2 (en) * 2015-02-27 2017-04-04 Tohoku University Substrate having annealed aluminum nitride layer formed thereon and method for manufacturing the same
JP2016167499A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置
JP6539128B2 (ja) * 2015-06-29 2019-07-03 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP6737800B2 (ja) * 2015-11-02 2020-08-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
TWI793076B (zh) * 2017-06-30 2023-02-21 晶元光電股份有限公司 半導體元件
WO2019069364A1 (ja) * 2017-10-03 2019-04-11 三菱電機株式会社 窒化物系電界効果トランジスタ
CN113424326B (zh) * 2019-02-01 2024-06-14 苏州晶湛半导体有限公司 一种半导体结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101585A (zh) * 2022-08-22 2022-09-23 江西兆驰半导体有限公司 氮化镓基高电子迁移率晶体管及其制备方法

Also Published As

Publication number Publication date
JP2024019212A (ja) 2024-02-08
JP7503193B2 (ja) 2024-06-19
JP2021002617A (ja) 2021-01-07
US20210005717A1 (en) 2021-01-07
JP7393138B2 (ja) 2023-12-06

Similar Documents

Publication Publication Date Title
JP5543076B2 (ja) 電界効果トランジスタ用エピタキシャル基板
CN116207136A (zh) Iii族氮化物层叠体
CN108352306B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US20060197109A1 (en) High electron mobility transistor
US9806183B2 (en) Stress control on thin silicon substrates
JP2010232297A (ja) 半導体装置
CN111406306B (zh) 半导体装置的制造方法、半导体装置
US7981744B2 (en) Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
JP7503193B2 (ja) Ｉｉｉ族窒化物積層体
US7947578B2 (en) Method for fabricating semiconductor device
JP7506207B2 (ja) 半導体装置及びその製造方法
CN108352327B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
JP2018514946A (ja) ヘテロ構造体およびその生成方法
US11538909B2 (en) Semiconductor device
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP7384580B2 (ja) Ｉｉｉ族窒化物積層体
CN113921608A (zh) Iii族氮化物层叠物、半导体元件和iii族氮化物层叠物的制造方法
KR102583794B1 (ko) 핵형성 층 증착 방법
JP5778318B2 (ja) 半導体装置
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221125

Address after: Tokyo, Japan

Applicant after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Applicant before: RICOH Co.,Ltd.

Applicant before: SUMITOMO CHEMICAL Co.,Ltd.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201225