CN112130610A - 一种高电源抑制比带隙基准电路 - Google Patents

一种高电源抑制比带隙基准电路 Download PDF

Info

Publication number
CN112130610A
CN112130610A CN202011076204.5A CN202011076204A CN112130610A CN 112130610 A CN112130610 A CN 112130610A CN 202011076204 A CN202011076204 A CN 202011076204A CN 112130610 A CN112130610 A CN 112130610A
Authority
CN
China
Prior art keywords
source
drain
parallel
power supply
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011076204.5A
Other languages
English (en)
Other versions
CN112130610B (zh
Inventor
李得全
夏群兵
胡海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Aixiesheng Technology Co Ltd
Original Assignee
Shenzhen Aixiesheng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Aixiesheng Technology Co Ltd filed Critical Shenzhen Aixiesheng Technology Co Ltd
Priority to CN202011076204.5A priority Critical patent/CN112130610B/zh
Publication of CN112130610A publication Critical patent/CN112130610A/zh
Application granted granted Critical
Publication of CN112130610B publication Critical patent/CN112130610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/463—Sources providing an output which depends on temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种高电源抑制比带隙基准电路，包括参考电压产生电路、偏置电压产生电路和粗校准电路，参考电压产生电路由4个三极管：Q0、Q1、Q2、Q3，电流镜负载：P1、P2、P3、P9、P10、P11、N1、N2、N3，电阻：R0、R1，补偿电容C0组成；偏置电压产生电路由P0、P8、N0组成；粗校准电路由4个控制管：P4、P6、P12、P13，2个电流复制管：P5、P7组成；本发明可实现在相同功耗下，电阻面积节约1/3；在相同频率下，将电源抑制比提高10dB，且采用电流校准结构和传统电阻校准结构结合进行温度系数调整，进一步减小电阻面积，具有较低工艺成本，结构简单，温度系数较低等优点。

Description

一种高电源抑制比带隙基准电路
技术领域
本发明涉及电路技术领域，具体为一种高电源抑制比带隙基准电路。
背景技术
带隙基准参考源是当今大规模模拟集成电路以及数模混合电路必不可少的部分。具有广泛的应用领域，如：在数模转换器中为其提供稳定准确的电压基准，在数字通信中，作为系统测量和校准的依据。
常见的带隙基准电路有两种，一种是以电流镜做负载的，一种是以利用单位增益缓冲器产生基准。由于单位增益缓冲器需要占据很大的芯片面积，这不利于生产成本的降低。此外，由于工艺变化和失调电压等因素的影响，实际制造出的基准电压输出的参考电压温度系数不理想。
以电流镜为负载的带隙基准电路相对来说可大大减少面积，节约生产成本。但是，此类结构相对较低的电源抑制比一直是一个待解决的问题。
如何提高以电流镜为负载的带隙基准电路的电源抑制比，成为本领域技术人员需要迫切解决的问题。
发明内容
本发明的目的在于提供一种高电源抑制比带隙基准电路，具有较低工艺成本，对工艺水平要求低，结构简单，温度系数较低等优点，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种高电源抑制比带隙基准电路，包括参考电压产生电路、偏置电压产生电路和粗校准电路，参考电压产生电路由4个三极管：Q0、Q1、Q2、Q3，电流镜负载：P1、P2、P3、P9、P10、P11、N1、N2、N3，电阻：R0、R1，补偿电容C0组成；偏置电压产生电路由P0、P8、N0组成；粗校准电路由4个控制管：P4、P6、P12、P13，2个电流复制管：P5、P7组成；
在参考电压产生电路中，P1、P2、P3的漏极并联在电压总线VDD上，P1的源极与P9的漏极相连，P9的源极与N1的漏极相连；P2的源极与P10的漏极相连，P10的源极与N2的漏极相连；P3的源极与P11的漏极相连，P11的源极与N3的漏极相连，N3的源极与N1的源极连接后并联在R0上，R0的另一端与Q2的集电极连接；Q0、Q1、Q2和Q3的发射极以及补偿电容C0并联在电源线上，C0的另一端与N1的栅极连接后并联到N2的漏极上，N2的源极连接在Q1的集电极上，N2的栅极和N3的栅极并联在N0栅极与P11源极的连接线上；Q3的集电极还与R1相连，R1的另一端连接在电压输出线VOUT上；
在偏置电压产生电路中，P0的漏极并联在电压总线VDD上，P0的源极与P8的漏极连接，P8的源极与N0的漏极连接，N0的源极与Q0的集电极串联；其中，P8和P0的栅极并联在P11的栅极上；
在粗校准电路中，P4、P5、P6、P7的漏极并联在电压总线VDD上，P4的源极与P12的漏极连接，P5的栅极并联在P4与P12的连接线上，P5的源极连接在电压输出线VOUT上；P6的源极与P13的漏极连接，P7的栅极并联在P6与P13的连接线上，P7的源极连接在电压输出线VOUT上；其中，P12和P13的源极连接后并联至P1栅极与P9漏极的连接线上，该连接线上还与P2、P3的栅极并联。
进一步的，控制管：P4、P6、P12、P13的沟道长度取最小值，W取最大值，减小其导通电阻。
进一步的，电流镜负载：P1、P2、P3、P9、P10、P11、N1、N2、N3中的所有nmos尺寸相同，pmos尺寸相同，保证电流复制准确性。
进一步的，电流镜负载：P1、P2、P3、P9、P10、P11、N1、N2、N3中的所有管子L取较大值，使其工作在饱和区，同时减小mismatch。
进一步的，4个三极管：Q0、Q1、Q2、Q3选用NPN型。
进一步的，由P1、P2、P3、P9、P10、P11、N1、N2、N3三支路电流源结构代替普通的电流源结构做负载,并使用P9、P10、P11引入共源共栅结构，提高基准电路的电源抑制比。
与现有技术相比，本发明的有益效果是：
1、本发明提供的一种高电源抑制比带隙基准电路，在相同功耗下，电阻面积可节约1/3。
2、本发明提供的一种高电源抑制比带隙基准电路，在相同频率下，可将电源抑制比至少提高10dB。
3、本发明提供的一种高电源抑制比带隙基准电路，通过将P1的栅极接到P9的漏极，构成低压共源共栅结构,可进一步提高电源抑制比。
4、本发明提供的一种高电源抑制比带隙基准电路，使用电流校准结构和传统电阻校准结构结合的方式进行温度系数调整，进一步减小电阻面积。
5、本发明提供的一种高电源抑制比带隙基准电路，具有较低的工艺成本，对工艺水平要求低，结构简单，温度系数较低等优点。
附图说明
图1为本发明的电路结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明实施例中：提供一种高电源抑制比带隙基准电路，包括参考电压产生电路、偏置电压产生电路和粗校准电路，参考电压产生电路由4个三极管：Q0、Q1、Q2、Q3，电流镜负载：P1、P2、P3、P9、P10、P11、N1、N2、N3，电阻：R0、R1，补偿电容C0组成；偏置电压产生电路由P0、P8、N0组成；粗校准电路由4个控制管：P4、P6、P12、P13，2个电流复制管：P5、P7组成。
在参考电压产生电路中，P1、P2、P3的漏极并联在电压总线VDD上，P1的源极与P9的漏极相连，P9的源极与N1的漏极相连；P2的源极与P10的漏极相连，P10的源极与N2的漏极相连；P3的源极与P11的漏极相连，P11的源极与N3的漏极相连，N3的源极与N1的源极连接后并联在R0上，R0的另一端与Q2的集电极连接；Q0、Q1、Q2和Q3的发射极以及补偿电容C0并联在电源线上，C0的另一端与N1的栅极连接后并联到N2的漏极上，N2的源极连接在Q1的集电极上，N2的栅极和N3的栅极并联在N0栅极与P11源极的连接线上；Q3的集电极还与R1相连，R1的另一端连接在电压输出线VOUT上。
在偏置电压产生电路中，P0的漏极并联在电压总线VDD上，P0的源极与P8的漏极连接，P8的源极与N0的漏极连接，N0的源极与Q0的集电极串联；其中，P8和P0的栅极并联在P11的栅极上。
在粗校准电路中，P4、P5、P6、P7的漏极并联在电压总线VDD上，P4的源极与P12的漏极连接，P5的栅极并联在P4与P12的连接线上，P5的源极连接在电压输出线VOUT上；P6的源极与P13的漏极连接，P7的栅极并联在P6与P13的连接线上，P7的源极连接在电压输出线VOUT上；其中，P12和P13的源极连接后并联至P1栅极与P9漏极的连接线上，该连接线上还与P2、P3的栅极并联。
在上述实施例中，控制管：P4、P6、P12、P13的沟道长度取最小值，W取最大值，减小其导通电阻；电流镜负载：P1、P2、P3、P9、P10、P11、N1、N2、N3中的所有nmos尺寸相同，pmos尺寸相同，保证电流复制准确性；电流镜负载：P1、P2、P3、P9、P10、P11、N1、N2、N3中的所有管子L取较大值，使其工作在饱和区，同时减小mismatch；4个三极管：Q0、Q1、Q2、Q3选用NPN型，由P1、P2、P3、P9、P10、P11、N1、N2、N3三支路电流源结构代替普通的电流源结构做负载,并使用P9、P10、P11引入共源共栅结构，提高基准电路的电源抑制比。
在上述实施例中，利用参考电压产生电路、偏置电压产生电路和粗校准电路三支路电流源结构，引入新的负反馈环路，由P1、P9、N1组成，提高整个系统的电源抑制比。
在上述实施例中，为了进一步增强其负反馈系统的增益，将N1的源端接到N3的源端，使整个系统形成更快的负反馈，从而补偿由于电流减少造成的负反馈系统的不稳定。
在上述实施例中，与传统的三支路结构相比，本发明的电路设计使得R0上的电流大大增加，从而可以使得R0阻值大大减小，节约面积。
在上述实施例中，为了进一步提高系统的电源抑制比，在原来单纯校准电阻大小的基础上，加入粗校准电路的电流校准模式，进一步降低电阻面积。
工作原理：本发明采用参考电压产生电路、偏置电压产生电路和粗校准电路三支路电流源电路，使得流过N2的电流和流过N3的电流相等，则源端电压相等，即Vbe1＝Vbe2+I*R0,则得到I＝ΔVbe/R0；通过P5、P7将这个正温度系数电流复制，加到可调电阻R1上，得到输出电压VOUT，Vout＝Vbe3+IOUT*R1＝Vbe3+ΔVbe*R1/R0，通过控制电阻R1和R0的比例关系就可以调整输出电压的温度系数。
在该工作原理中，其参考电压产生电路、偏置电压产生电路和粗校准电路三支路电流源负载原理如下：
1、反馈环路：当P1的栅极电压升高时，三支路上的电流均减小；N3的源极电压为(IP1+IP3)*R0，这点电压因为电流的降低而降低的很快，相应的，为保持电流恒定，N3的栅极电压会跟随下降，对N2、P10、P2组成的单级放大器来说，输入电压下降，对应的输出电压会上升，即N1的栅极电压上升；同样的，对P1、P9、N1构成的单级放大器来说，输入上升会导致输出下降，即最终P1的栅极电压会下降；此外为了保证整个反馈环路的稳定性，通过在N1的栅极加上一个到地的电容做补偿。
2、为了进一步提高此带隙基准电路的电源抑制比，在原有三支路电流源的基础上引进共源共栅结构，P1的栅极接到P9的漏极，构成低压共源共栅结构；通过N0管复制一路电流，将电流加载在倒比管P0、P8上产生一个偏置电压，用作共源共栅管P9、P10、P11的偏置栅压，减小了沟道调制效应的影响，从而减小输出基准电流随电源电压变化的量，进一步提高了输出基准电压的电源抑制比。
3、本发明粗校准电路的电流校准原理：由Vout＝Vbe3+IOUT*R1＝Vbe3+ΔVbe*R1/R0知，还可以通过调整加载在R1上的电流对温度系数进行调整；若P5、P7复制的电流为K倍，则Vout＝Vbe3+IOUT*R1＝Vbe3+K*ΔVbe*R1/R0，通过控制P5、P7的导通状态可以控制K的大小，从而实现输出电压温度系数的调整。
其控制过程如下：P4导通时，P12截止，P5的栅极接到电源VDD，不进行电源复制；P4截止时，P12导通，P5的栅极接到P1的栅极，进行电流复制，将电流加载到电阻R1上产生VOUT。
相对于传统模式只调整R1阻值来说，本发明调节方式能够进一步减小电阻R1的面积；此外，在制造工艺中可选取不同温度系数电阻的条件下，可以选取R0为正温度系数电阻，R1为负温度系数电阻；若输出电压为Vbe3+(2K)*ΔVbe*R1/R0，那么本电路的温度系数为2倍正温度系数电流和一个R1的负温度系数的叠加，在不改变输出电压值的情况下调整温度系数，可通过减小一倍正温度系数电流，增加一倍R1来实现，即输出电压为Vbe3+(K)*ΔVbe*(2R1)/R0.此时，它的温度系数为一倍正温度系数电流和2个R1的负温度系数的叠加，解决了传统调整温度系数方法中温度系数和输出电压值不能分开调整的缺点。
综上所述：本发明提供一种高电源抑制比带隙基准电路，具有较低工艺成本，对工艺水平要求低，结构简单，温度系数较低等优点。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种高电源抑制比带隙基准电路，包括参考电压产生电路、偏置电压产生电路和粗校准电路，其特征在于，参考电压产生电路由4个三极管：Q0、Q1、Q2、Q3，电流镜负载：P1、P2、P3、P9、P10、P11、N1、N2、N3，电阻：R0、R1，补偿电容C0组成；偏置电压产生电路由P0、P8、N0组成；粗校准电路由4个控制管：P4、P6、P12、P13，2个电流复制管：P5、P7组成；
在参考电压产生电路中，P1、P2、P3的漏极并联在电压总线VDD上，P1的源极与P9的漏极相连，P9的源极与N1的漏极相连；P2的源极与P10的漏极相连，P10的源极与N2的漏极相连；P3的源极与P11的漏极相连，P11的源极与N3的漏极相连，N3的源极与N1的源极连接后并联在R0上，R0的另一端与Q2的集电极连接；Q0、Q1、Q2和Q3的发射极以及补偿电容C0并联在电源线上，C0的另一端与N1的栅极连接后并联到N2的漏极上，N2的源极连接在Q1的集电极上，N2的栅极和N3的栅极并联在N0栅极与P11源极的连接线上；Q3的集电极还与R1相连，R1的另一端连接在电压输出线VOUT上；
在偏置电压产生电路中，P0的漏极并联在电压总线VDD上，P0的源极与P8的漏极连接，P8的源极与N0的漏极连接，N0的源极与Q0的集电极串联；其中，P8和P0的栅极并联在P11的栅极上；
在粗校准电路中，P4、P5、P6、P7的漏极并联在电压总线VDD上，P4的源极与P12的漏极连接，P5的栅极并联在P4与P12的连接线上，P5的源极连接在电压输出线VOUT上；P6的源极与P13的漏极连接，P7的栅极并联在P6与P13的连接线上，P7的源极连接在电压输出线VOUT上；其中，P12和P13的源极连接后并联至P1栅极与P9漏极的连接线上，该连接线上还与P2、P3的栅极并联。
2.如权利要求1所述的一种高电源抑制比带隙基准电路，其特征在于：控制管：P4、P6、P12、P13的沟道长度取最小值，W取最大值，减小其导通电阻。
3.如权利要求1所述的一种高电源抑制比带隙基准电路，其特征在于：电流镜负载：P1、P2、P3、P9、P10、P11、N1、N2、N3中的所有nmos尺寸相同，pmos尺寸相同，保证电流复制准确性。
4.如权利要求1所述的一种高电源抑制比带隙基准电路，其特征在于，电流镜负载：P1、P2、P3、P9、P10、P11、N1、N2、N3中的所有管子L取较大值，使其工作在饱和区，同时减小mismatch。
5.如权利要求1所述的一种高电源抑制比带隙基准电路，其特征在于，4个三极管：Q0、Q1、Q2、Q3选用NPN型。
6.如权利要求1所述的一种高电源抑制比带隙基准电路，其特征在于，由P1、P2、P3、P9、P10、P11、N1、N2、N3三支路电流源结构代替普通的电流源结构做负载,并使用P9、P10、P11引入共源共栅结构，提高基准电路的电源抑制比。
CN202011076204.5A 2020-10-10 2020-10-10 一种高电源抑制比带隙基准电路 Active CN112130610B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011076204.5A CN112130610B (zh) 2020-10-10 2020-10-10 一种高电源抑制比带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011076204.5A CN112130610B (zh) 2020-10-10 2020-10-10 一种高电源抑制比带隙基准电路

Publications (2)

Publication Number Publication Date
CN112130610A true CN112130610A (zh) 2020-12-25
CN112130610B CN112130610B (zh) 2024-08-16

Family

ID=73844049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011076204.5A Active CN112130610B (zh) 2020-10-10 2020-10-10 一种高电源抑制比带隙基准电路

Country Status (1)

Country Link
CN (1) CN112130610B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114679157A (zh) * 2022-03-30 2022-06-28 普冉半导体(上海)股份有限公司 可编程频率发生器及其校准方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114891A (ja) * 1998-10-01 2000-04-21 Sony Corp 電流源回路
US20040095186A1 (en) * 2002-11-15 2004-05-20 Bernard Frederic J. Low power bandgap voltage reference circuit
JP2015132945A (ja) * 2014-01-10 2015-07-23 セイコーＮｐｃ株式会社 発振回路
CN109976425A (zh) * 2019-04-25 2019-07-05 湖南品腾电子科技有限公司 一种低温度系数基准源电路
CN110794913A (zh) * 2019-11-22 2020-02-14 重庆邮电大学 一种采用负反馈箝位技术的带隙基准电路
US20200125126A1 (en) * 2018-10-19 2020-04-23 Stmicroelectronics International N.V. Voltage regulator circuit with high power supply rejection ratio
CN213634243U (zh) * 2020-10-10 2021-07-06 深圳市爱协生科技有限公司 一种高电源抑制比带隙基准电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114891A (ja) * 1998-10-01 2000-04-21 Sony Corp 電流源回路
US20040095186A1 (en) * 2002-11-15 2004-05-20 Bernard Frederic J. Low power bandgap voltage reference circuit
JP2015132945A (ja) * 2014-01-10 2015-07-23 セイコーＮｐｃ株式会社 発振回路
US20200125126A1 (en) * 2018-10-19 2020-04-23 Stmicroelectronics International N.V. Voltage regulator circuit with high power supply rejection ratio
CN109976425A (zh) * 2019-04-25 2019-07-05 湖南品腾电子科技有限公司 一种低温度系数基准源电路
CN110794913A (zh) * 2019-11-22 2020-02-14 重庆邮电大学 一种采用负反馈箝位技术的带隙基准电路
CN213634243U (zh) * 2020-10-10 2021-07-06 深圳市爱协生科技有限公司 一种高电源抑制比带隙基准电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114679157A (zh) * 2022-03-30 2022-06-28 普冉半导体(上海)股份有限公司 可编程频率发生器及其校准方法
CN114679157B (zh) * 2022-03-30 2024-05-28 普冉半导体(上海)股份有限公司 可编程频率发生器及其校准方法

Also Published As

Publication number Publication date
CN112130610B (zh) 2024-08-16

Similar Documents

Publication Publication Date Title
US7253686B2 (en) Differential amplifiers with enhanced gain and dynamic range
CN104007777B (zh) 一种电流源产生器
TW201413415A (zh) 參考電壓產生器
CN101561689B (zh) 一种低压cmos电流源
CN112859996B (zh) 一种低压高精度带隙基准电路
CN115756053A (zh) 带隙基准电路
CN114356014B (zh) 低压基准电压产生电路及芯片
CN213634243U (zh) 一种高电源抑制比带隙基准电路
CN112130610B (zh) 一种高电源抑制比带隙基准电路
CN111045470A (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN215376185U (zh) 一种基准电流源
CN204633751U (zh) 一种环形振荡器电路
CN115857608A (zh) 耗尽管实现宽范围内高阶温度补偿的带隙基准源
Chen et al. A high PSR and high-precision current-mode bandgap reference with gm boost self-regulated structure
CN115494907A (zh) 一种带隙基准电路的温度补偿电路
WO2021159693A1 (zh) 数模转换电路
US7576599B2 (en) Voltage generating apparatus
CN110109500B (zh) 一种可自激补偿的带隙基准电压源
CN205507607U (zh) 一种双用途电流源产生器
CN111061329A (zh) 一种高环路增益双环负反馈的带隙基准电路
CN115373459B (zh) 一种低温漂带隙基准电路
CN110032234A (zh) 一种低噪声可调整偏压产生电路
CN115016583B (zh) 一种低压带隙基准电路
CN220473900U (zh) 一种双电流输出的线性稳压的功率驱动电路
CN212112266U (zh) 一种高稳定性的无片外电容的ldo电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Area D and E, 7th floor, building 3, Tingwei Industrial Park, No.6 Liufang Road, Xin'an street, Shenzhen City, Guangdong Province 518000

Applicant after: Shenzhen Aixiesheng Technology Co.,Ltd.

Address before: Area D and E, 7th floor, building 3, Tingwei Industrial Park, No.6 Liufang Road, Xin'an street, Shenzhen City, Guangdong Province 518000

Applicant before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant