CN112130061A - 芯片同步测试装置及芯片同步测试方法 - Google Patents

Abstract

本发明提供一种芯片同步测试装置及芯片同步测试方法，属于芯片测试领域。所述芯片同步测试装置包括：通讯测试电路，包括多个通讯线路端口，用于多个芯片的同步测试；高密连接器电路，用于所述通讯测试电路与待测芯片设备的连接；USB选择电路，用于根据待测芯片的通讯接口类型接通对应的芯片测试接口；所述USB选择电路包括一个用于区分不同通讯接口类型芯片测试通路的1:3协议芯片。本发明通过设置多种接口类型芯片测试电路，实现芯片测试类型多样性，每种类型的通讯测试线路均包括多个端口扩展芯片，将测试通路扩展为多个，实现多个芯片的同步测试。解决了现有技术无法同步测试多个芯片的问题。

Description

芯片同步测试装置及芯片同步测试方法

技术领域

本发明涉及芯片测试领域，具体地涉及一种芯片同步测试装置以及一种芯片同步测试方法。

背景技术

目前芯片行业发展迅猛，芯片产量也日益增多，在芯片生产过程中，芯片的测试是非常重要的步骤，现有技术大多根据自身生产的芯片类型进行对应测试设备设计，一方面使得各厂家的芯片测试结果参差不齐，另一方面也使得测试设备无法推广使用。现有测试设备主要通过夹具实现，需要根据测试芯片进行夹具定制，且芯片测试设备往往只能进行芯片的逐一测试，无法实现多颗芯片同步测试，造成现有芯片测试效率无法满足芯片产量需求，造成芯片产量下降。针对现有技术无法同步测试多个芯片的问题，需要一种可实现多芯片同步测试的装置。

发明内容

本发明实施方式的目的是提供一种芯片同步测试装置，以至少解决上述无法同步测试多个芯片的问题。

为了实现上述目的，本发明第一方面提供一种芯片同步测试装置，所述芯片同步测试装置包括：通讯测试电路，包括多个通讯线路端口，用于多个芯片的同步测试；高密连接器电路，用于所述通讯测试电路与待测芯片设备的连接；以及USB选择电路，用于根据待测芯片的通讯接口类型接通对应的芯片测试接口；所述USB选择电路包括一个用于区分不同通讯接口类型芯片测试通路的1:3协议芯片。

优选的，所述通讯测试电路包括：USB通讯测试电路，用于通讯接口类型为USB的芯片测试；SPI通讯测试电路，用于通讯接口类型为SPI的芯片测试；UART通讯测试电路，用于通讯接口类型为UART的芯片测试。

优选的，所述USB通讯测试电路包括：N个1:7端口的二级HUB芯片和一个1:4端口的一级HUB芯片，N≥1，N为正整数；所述N个1:7端口的二级HUB芯片提供N*7个待测芯片测试端口，用于将待测芯片对应数量的USB差分对汇聚为N路USB；所述一个1:4端口的HUB芯片设置在所述N个1:7端口的HUB芯片前端，用于将所述N路USB汇聚到一个USB外部接口，以供与PC端连接进行芯片的同步测试。

优选的，所述SPI通讯测试电路包括：N个1:7端口的二级HUB芯片、一个1:4端口的一级HUB芯片以及协议芯片；其中N≥1，N为正整数；所述N个1:7端口的二级HUB芯片提供N*7个待测芯片测试端口，用于将待测芯片对应数量的USB差分对汇聚为N路USB；所述一个1:4端口的HUB芯片设置在所述N个1:7端口的HUB芯片前端，用于将所述N路USB汇聚到一个USB外部接口，以供与PC端连接进行芯片的同步测试；所述协议芯片用于将所述多个通讯线路端口的SPI信号转换为对应的USB差分信号。

优选的，所述UART通讯测试电路包括用于将每四组UART信号转换为一对USB差分信号的协议芯片。

优选的，所述UART通讯测试电路还包括1个1:7端口的HUB芯片，用于将多对USB差分信号汇聚到一个USB外部接口，以供与PC端连接，进行多个芯片的同步测试。

优选的，所述芯片同步测试装置还包括电源电路，所述电源电路采用12V直流电源。

优选的，所述电源电路包括三个不同的DC/DC，分别为：DC/DC1：用于实现 12V降压5V的电源调节，提供测试装置上的5V供电需求;DC/DC2：用于实现12V降压3.3V的电源调节，提供测试装置上的主工作电压3.3V需求；DC/DC3：用于0.69V~5.5V范围的任意电压线性调节输出，提供各待测芯片所需要的工作电压，还用于在待测芯片进行电压拉偏实验测试时调整待测芯片的供电电压。

优选的，所述高密连接器电路用于将多个待测芯片的多路USB信号、多路UART信号和多路SPI信号分别定义到一个高密连接器上。

本发明第二方面提供一种采用上述的芯片同步测试装置进行的多芯片同步测试方法，包括以下步骤：S1）获取待测芯片的通讯接口类型，通过通讯测试接口电路选择对应的测试通路；S2）通过所述高密连接器电路将待测芯片设备连接到所述芯片同步测试装置；S3）通过电源电路为所述芯片同步测试装置供电，同时根据各芯片的工作用电需求线性调节输出电压；S4）根据接通的测试通路，将各芯片的信号汇聚到一个USB外部接口；S5）将所述USB外部接口与测试PC端的USB接口连接，进行各芯片的同步测试。

通过上述技术方案，通过设置多种接口类型芯片测试电路，实现芯片测试类型多样性，每种类型的通讯测试线路均包括多个端口扩展芯片，将测试通路扩展为多个，实现多个芯片的同步测试。通过设置高密连接器电路实现待测芯片的快速接入，通过同步进行多个芯片测试和提高待测芯片接入效率，进行芯片测试效率的双向提高，有效解决了现有技术无法同步测试多个芯片的问题。

本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：

图1是本发明一种实施方式提供的芯片同步测试装置的结构图；

图2是本发明一种实施方式提供的USB通讯测试电路的结构图；

图3是本发明一种实施方式提供的SPI通讯测试电路的结构图；

图4是本发明一种实施方式提供的UART通讯测试电路的结构图；

图5是本发明一种实施方式提供的USB选择电路的结构图；

图6是本发明一种实施方式提供的电源电路的结构图。

附图标记说明

10-USB通讯测试电路； 20-UART通讯测试电路； 30-SPI通讯测试电路； 40-高密连接器电路； 50-电源电路； 60-USB选择电路。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

图1是本发明一种实施方式提供的芯片同步测试装置的结构图。如图1所示，本发明实施方式提供一种可实现多芯片同步测试的装置，所述装置包括：通讯测试电路，包括多个通讯线路端口，用于多个芯片的同步测试；高密连接器电路40，用于所述通讯测试电路与待测芯片设备的连接。其中，所述通讯测试电路包括：USB通讯测试电路10，用于通讯接口类型为USB的芯片测试；SPI通讯测试电路20，用于通讯接口类型为SPI的芯片测试；UART通讯测试电路30，用于通讯接口类型为UART的芯片测试。

根据一种实施方式，如图2和图3所示，所述USB通讯测试电路10包括：3个1：7端口的二级HUB芯片和1个1:4端口的一级HUB芯片；所述3个1：7端口的二级HUB芯片共提供20个待测芯片测试端口，用于将多个待测芯片对应数量的USB差分对汇聚为三路USB；所述1个1:4端口的HUB芯片设置在所述3个1：7端口的HUB芯片前端，用于将所述三路USB汇聚到一个USB外部接口，以供与PC端连接，进行多个芯片的同步测试。

在本发明实施例中，目前芯片行业发展迅猛，芯片产量也日益增多，在芯片生产过程中，芯片的测试是非常重要的步骤，现有技术大多根据自身生产的芯片类型进行对应测试设备设计，一方面使得各厂家的芯片测试结果参差不齐，另一方面也使得测试设备无法推广使用。现有测试设备主要通过夹具实现，需要根据测试芯片进行夹具定制，且芯片测试设备往往只能进行芯片的逐一测试，无法实现多颗芯片同步测试，造成现有芯片测试效率无法满足芯片产量需求，造成芯片产量下降。本发明提出的芯片同步测试装置包括多个芯片测试通路，可以实现多个芯片的同步测试。受测试设备算力影响和为了保证测试结果准确可靠，同步测试芯片的最大数量优选设定为20颗，即同时进行20颗芯片测试时在保证测试结果准确可靠的前提下保留测试效率。为了实现20颗芯片同步测试，优选的，在通讯测试电路中设置多级HUB芯片。因为HUB芯片可以将一个端口扩展为多个端口，每个端口独立存在，当某一端口所在线路发生故障时，不会干扰到其他端口通路继续工作。针对此特性，在一种可能的实施方式中，需要进行多个通讯接口为USB的芯片同步测试，则在通讯测试电路中首先选用一个1:4端口的HUB芯片（优选为TI芯片TUSB2046A），作为一级HUB芯片，将一个端口扩展为4个端口。在一级HUB芯片的其中3个端口上，分别接一个1:7端口的HUB芯片（优选为TI芯片TUSB2077A），作为二级HUB芯片，将每一个端口扩展为7个端口，从而得到21个端口，选取其中20个端口作为20颗芯片的测试端口。20颗芯片的测试通路互不干扰，从而实现20颗芯片同步测试。

优选的，如图3，所述SPI通讯测试电路包括：N个1:7端口的二级HUB芯片、一个1:4端口的一级HUB芯片以及协议芯片；其中N≥1，N为正整数；所述N个1:7端口的二级HUB芯片提供N*7个待测芯片测试端口，用于将待测芯片对应数量的USB差分对汇聚为N路USB；所述一个1:4端口的HUB芯片设置在所述N个1:7端口的HUB芯片前端，用于将所述N路USB汇聚到一个USB外部接口，以供与PC端连接进行芯片的同步测试；所述协议芯片用于将所述多个通讯线路端口的SPI信号转换为对应的USB差分信号。

在本发明实施例中，PC是用来进行芯片性能测试的主要计算单元，本发明提出的可实现多芯片同步测试的装置最终需要与PC端连接，利用PC进行芯片的性能测试。为了避免PC端进行改造，提高装置实用性，优选地利用USB接口建立多芯片同步测试装置与PC之间的连接。这就使得多芯片同步测试装置与PC端之间的信息为USB差分信息，而SPI通讯接口信息无法直接用USB接口进行传输。所以需要将SPI通讯电路中的SPI信号转换为USB差分信号，为了实现信号转换，优选的，在SPI通讯测试电路30中设置将SPI通讯接口芯片信号转换为对应的USB差分信号的协议芯片（优选为FTDI的FT4222H协议芯片），将SPI信号转换为USB差分信号，从而利用上述USB通讯测试线路相同的两级HUB芯片将测试通路扩展为20个，实现20个SPI通讯接口芯片的同步测试。

优选的，如图4，所述UART通讯测试电路20包括用于将每4组UART信号转换为一对USB差分信号的协议芯片。

在本发明实施例中，与同步测试SPI通讯接口芯片类似，UART通讯接口芯片的UART信号无法直接用于PC端测试，需要将UART信号转换为USB差分信号。优选的，在UART通讯测试电路20增加用于将每4组UART信号转换为一对USB差分信号的协议芯片（优选为CP2108协议芯片）。将待测的20个UART通讯接口模块类型的芯片的UART信号分为5个组合，每个组合包括四个待测芯片的UART信号，然后通过CP2108协议芯片将每一组UART信号转为为一对USB差分信号。然后在UART通讯测试电路20设置一个1:7一级HUB芯片（优选为TI芯片TUSB2077A），将5组USB差分信号汇聚为到一个USB外部接口，便于与PC端进行连接，实现20个UART通讯接口模块类型的芯片的同步测试。

优选的，如图5，所述通讯测试接口电路包括USB选择电路60，用于根据待测芯片的通讯接口类型接通对应的芯片测试接口；其中，所述USB选择电路60包括1个用于区分不同通讯接口类型芯片测试通路的1:3协议芯片。

在本发明实施例中，根据上述三种通讯接口类型芯片的测试电路可以得知，本发明提出的芯片同步测试装置可以实现多种接口类型的芯片同步测试。USB通讯接口类型芯片、SPI通讯接口类型芯片和UART通讯接口类型芯片在芯片市场中占有极大比例，所以设置这三种接口类型的芯片测试便可以基本胜任市面上所有芯片的测试工作，有利于提高装置的普及率。三种接口类型芯片的测试电路是存在差别的，为了进行不同接口类型芯片测试的电路切换，优选的，在各个测试电路的最终USB汇聚接口端，设置有USB选择电路60，包括一个用于区分不同通讯接口类型芯片测试通路的1:3协议芯片（优选为USB switch芯片），三个端头各连接一个不同通讯接口类型芯片测试电路的USB汇聚接口。在进行芯片测试时，首先根据待测芯片的通讯接口类型，通过USB选择电路60选择对应芯片接口类型的测试电路，使得该通讯接口类型芯片测试电路接通，另外两种通讯接口类型芯片测试电路停止工作。例如，有一批USB接口类型的芯片需要测试，在进行测试前，首先通过USB选择电路60选择到USB通讯测试模式，使得USB通讯测试电路10接通，UART通讯测试电路20和SPI通讯测试电路30闲置。通过一个1:4端口的一级HUB芯片和三个1:7端口的二级HUB芯片将20个待测芯片的20对USB差分对汇集到USB外部接口，最后PC端实现对20个待测芯片的USB通讯接口的同步测试。

优选的，如图6，所述芯片同步测试装置还包括电源电路50，所述电源电路50采用12V直流电源，包括三个不同的DC/DC，分别为：DC/DC1：用于实现 12V降压5V的电源调节，提供测试设备上的5V供电需求;DC/DC2：用于实现12V降压3.3V的电源调节，提供测试设备上的主工作电压3.3V需求；DC/DC3：用于0.69V~5.5V范围的任意电压线性调节输出，提供各待测芯片所需要的工作电压，还用于在待测芯片进行电压拉偏实验测试时调整待测芯片的供电电压。

在本发明实施例中，为了提高芯片同步测试装置的使用便捷性，避免进行过多模块设计升级，优选的，电源电路50直接采用直流电源中使用最广的12V直流电源。因为测试设备和待测的各种芯片的工作电压是存在区别的，且均为达到12V的电压要求，所以需要将12V直流电压转换为各个设备单元和待测芯片的工作电压范围，从而实现对各个部件的供电要求。首先设置一个DC/DC1，包括用于将12V降压5V的电源调节芯片（优选为TI的TPS54327电源芯片），实现将12V直流电压电源转换为5v直流电压电源，从而实现对测试装置汇总5v电压要求的设备供电。芯片同步测试装置中还设置有DC/DC2，用于将12V降压3.3V的电源调节，通过特定的电源芯片实现（优选为TI的 PTH08T240W电源module），提供测试装置上的主要工作电压3.3v。最后，芯片同步测试装置还设置有DC/DC3，用于将12V电压调节到0.69V~5.5V范围的任意电压，作为各种待测芯片的工作电源，根据待测芯片的工作电压需求，进行输出电压线性调整，保证任何芯片都能通过本申请提出的芯片同步测试装置进行性能测试。

在另一种可能的实施方式中，待测芯片除了需要做可靠性的性能测试外，往往还需要做其他的功能测试，例如，芯片还需要做电压拉偏试验测试，以此来测试芯片的稳定性。本申请提出的测试装置可以进行同类芯片的电压拉偏试验测试，具体的，将同一类待测芯片连接到对应通讯接口测试电路上，通过DC/DC3将12V直流电压转换为该类芯片的工作需求电压，通过可靠性测试后，DC/DC3将输出电压在该类芯片的工作需求电压附近进行调节，使得待测芯片的实际电压在标准工作电压附近波动，进行芯片的电压拉偏试验，正负偏差值根据芯片标准进行设定，可以考量芯片在电压循环拉偏过程中的稳定性能，也可以考察芯片的电压极限拉偏，提供更多芯片测试类型，提高芯片同步测试装置的实用性能。

优选的，所述高密连接器电路40用于将多个待测芯片的多路USB信号、多路UART信号和多路SPI信号分别定义到一个高密连接器上。

在本发明实施例中，现有芯片测试设备是根据芯片类型进行针对性设计的测试设备，通过夹具连接芯片进行测试。这种测试方法造成芯片测试的差异化很大，无法形成统一的规则，造成测试效率很低。本申请提出的芯片同步测试装置可以实现多个芯片的同步测试，在进行测试通路扩充的同时，若不改进传统的芯片连接方案，则每次进行前都需要进行各个芯片的逐一连接，使得测试效率提升不明显。需要创造一种快捷的连接方式，进行芯片批量化连接，提高测试通路的同时提高芯片接入效率，才能显著提升芯片的测试效率。优选的，创造一种高密连接器，在USB通讯测试电路10、UART通讯测试电路20和SPI通讯测试电路30分解出来的多个端口后，将多路USB信号、多路UART信号和多路SPI信号分别定义到一个高密连接器上，然后通过高密连接器对应设计的高密连接线缆将待测芯片设备与芯片同步测试装置连接起来。其中，高密连接线缆可以互不干扰的传输多个芯片的测试信号，通过插接的方式进行连接，实现多个芯片的一步连接，避免单个芯片的逐一连接。提高芯片接入效率的同时，避免同时引出多个测试端口，造成引出线路过多，降低芯片同步测试装置的间接性，容易造成多线头打结的情况。

本发明实施方式还提供采用上述的芯片同步测试装置进行的多芯片同步测试方法，包括以下步骤：

步骤S10：获取待测芯片的通讯接口类型，通过所述通讯测试接口电路选择对应的测试通路。

具体的，获取当前批次待测芯片的通讯接口类型，确定需要接通的通讯测试线路。然后通过USB选择电路60将测试模式调整到对应的接口类型芯片测试模式上，使得当前测试电路接通。

步骤S20：通过所述高密连接器电路40将待测芯片设备连接到所述芯片同步测试装置。

具体的，将多个待测芯片放在待测芯片设备中，通过高密连接线缆插接到芯片同步测试装置的高密连接器中，高密连接线缆互不干扰的将多个芯片的信号传输到高密连接器中。高密连接器将各个信号进行区分，分别传输到对应通讯测试电路的多个引出端口中。

步骤S30：通过所述电源电路50为所述芯片同步测试装置供电，同时根据各芯片的工作用电需求线性调节输出电压。

具体的，电源电路50接通，引入12V直流电源，DC/DC1和DC/DC2正常工作，分别将12V降压5V和12V降压3.3V，从而分别实现测试设备上的5V供电需求和测试设备上的主工作电压3.3V需求。根据步骤S10中获取的芯片类型，确定当前芯片的标准工作电压，然后通过DC/DC3将12V直流电压转换到该芯片的标准工作电压，并向该芯片进行供电。

步骤S40：根据接通的测试通路，将各芯片的信号汇聚到一个USB外部接口。

具体的，待测芯片接收到电源电压后，开始工作，生成工作信号，工作信号被高密连接线缆传输到高密连接器，高密连机器将信号分解到各个端口中，各个端口通过逐级的HUB芯片逐渐汇聚，直到汇集到一个USB外部接口中，然后接入PC端的USB接口，使得PC端接收到各个芯片的工作信号。

步骤S50：将所述USB外部接口与测试PC端的USB接口连接，进行各芯片的同步测试。

具体的，PC端通过USB接收到各个待测芯片的工作信号后，同时对各个信号进行针对分析，判断各个芯片的工作信号是否正常，若发现异常信号芯片，进行对应芯片的报警提醒。每个芯片都有单独的测试信息，互不干扰，便于选择性提取其中芯片的测试信息，避免报警提醒时无法定位故障芯片，提高芯片同步测试装置的智能性。

本领域技术人员可以理解实现上述实施方式的方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器（processor）执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。

此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。

Claims (9)

1.一种芯片同步测试装置，其特征在于，所述芯片同步测试装置包括：

通讯测试电路，包括多个通讯线路端口，用于多个芯片的同步测试；

高密连接器电路，用于所述通讯测试电路与待测芯片设备的连接；

USB选择电路，用于根据待测芯片的通讯接口类型接通对应的芯片测试接口；所述USB选择电路包括一个用于区分不同通讯接口类型芯片测试通路的1:3协议芯片。

2.根据权利要求1所述的芯片同步测试装置，其特征在于，所述通讯测试电路包括：

USB通讯测试电路，用于通讯接口类型为USB的芯片测试；

SPI通讯测试电路，用于通讯接口类型为SPI的芯片测试；

UART通讯测试电路，用于通讯接口类型为UART的芯片测试。

3.根据权利要求2所述的芯片同步测试装置，其特征在于，所述USB通讯测试电路包括：

N个1:7端口的二级HUB芯片和一个1:4端口的一级HUB芯片，N≥1，N为正整数；

所述N个1:7端口的二级HUB芯片提供N*7个待测芯片测试端口，用于将待测芯片对应数量的USB差分对汇聚为N路USB；

所述一个1:4端口的HUB芯片设置在所述N个1:7端口的HUB芯片前端，用于将所述N路USB汇聚到一个USB外部接口，以供与PC端连接进行芯片的同步测试。

4.根据权利要求2所述的芯片同步测试装置，其特征在于，所述SPI通讯测试电路包括：

N个1:7端口的二级HUB芯片、一个1:4端口的一级HUB芯片以及协议芯片；其中N≥1，N为正整数；

所述N个1:7端口的二级HUB芯片提供N*7个待测芯片测试端口，用于将待测芯片对应数量的USB差分对汇聚为N路USB；

所述一个1:4端口的HUB芯片设置在所述N个1:7端口的HUB芯片前端，用于将所述N路USB汇聚到一个USB外部接口，以供与PC端连接进行芯片的同步测试；

所述协议芯片用于将所述多个通讯线路端口的SPI信号转换为对应的USB差分信号。

5.根据权利要求2所述的芯片同步测试装置，其特征在于，所述UART通讯测试电路包括用于将每四组UART信号转换为一对USB差分信号的协议芯片；

所述UART通讯测试电路还包括一个1:7端口的HUB芯片，用于将多对USB差分信号汇聚到一个USB外部接口，以供与PC端连接进行芯片的同步测试。

6.根据权利要求1所述的芯片同步测试装置，其特征在于，所述芯片同步测试装置还包括电源电路，所述电源电路采用12V直流电源。

7.根据权利要求6所述的芯片同步测试装置，其特征在于，所述电源电路包括三个不同的DC/DC，分别为：

DC/DC1：用于实现 12V降压5V的电源调节，提供测试装置上的5V供电需求;

DC/DC2：用于实现12V降压3.3V的电源调节，提供测试装置上的主工作电压3.3V需求；

DC/DC3：用于0.69V~5.5V范围的任意电压线性调节输出，提供各待测芯片所需要的工作电压，还用于在待测芯片进行电压拉偏实验测试时调整待测芯片的供电电压。

8.根据权利要求1所述的芯片同步测试装置，其特征在于，所述高密连接器电路用于将多个待测芯片的多路USB信号、多路UART信号和多路SPI信号分别定义到一个高密连接器上。

9.一种采用权利要求1-8中任一项所述的芯片同步测试装置进行的芯片同步测试方法，其特征在于，包括以下步骤：

S1）获取待测芯片的通讯接口类型，通过通讯测试接口电路选择对应的测试通路；

S2）通过所述高密连接器电路将待测芯片设备连接到所述芯片同步测试装置；

S3）通过电源电路为所述芯片同步测试装置供电，同时根据各芯片的工作用电需求线性调节输出电压；

S4）根据接通的测试通路，将各芯片的信号汇聚到一个USB外部接口；

S5）将所述USB外部接口与测试PC端的USB接口连接，进行芯片的同步测试。

Images