CN112118001A - 用于配置输出包括低噪声的电压的放大电路的电子电路 - Google Patents

用于配置输出包括低噪声的电压的放大电路的电子电路 Download PDF

Info

Publication number
CN112118001A
CN112118001A CN202010564775.7A CN202010564775A CN112118001A CN 112118001 A CN112118001 A CN 112118001A CN 202010564775 A CN202010564775 A CN 202010564775A CN 112118001 A CN112118001 A CN 112118001A
Authority
CN
China
Prior art keywords
current
voltage
circuit
electronic circuit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010564775.7A
Other languages
English (en)
Inventor
姜旋律
郑演焕
蔡熙成
尹锡琦
赵庸俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112118001A publication Critical patent/CN112118001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45322—One or more current sources are added to the AAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Amplifiers (AREA)

Abstract

提供了一种电子电路。电子电路包括：第一电流生成电路，被配置为基于第一操作电压来输出第一操作电流；以及输入电路，被配置为：接收对应于第一输入电压的第一电流和对应于第二输入电压的第二电流，其中，第一电流和第二电流基于第一操作电流；接收基于第一操作电压所生成的第三电流和第四电流；以及基于第二操作电流来生成对应于第二输入电压的第五电流。电子电路被配置为基于第二电流、第四电流和第五电流来生成与第一输入电压和第二输入电压之间的差相关联的输出电压，并且第四电流对应于第三电流。

Description

用于配置输出包括低噪声的电压的放大电路的电子电路
对相关申请的交叉引用
本申请要求于2019年6月21日向韩国知识产权局提交的第10-2019-0074300号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体合并于此。
背景技术
本文中描述的实施例涉及电子电路，并且更具体地，涉及用于实施放大电路的电子电路。
随着移动设备、数字相机等变得普遍，相机设备中所包括的图像传感器的重要性增加。图像传感器通过使用光电二极管等来感测光并且通过使用模数转换器(ADC)来输出数字图像信号。图像传感器包括多个像素来感测光。
图像传感器中所包括的ADC包括用于处理从像素接收到的信号的电子电路。电子电路中的每个包括多个晶体管。晶体管基于各种操作电压来操作，并且晶体管的操作引起噪声。由晶体管生成的噪声来自各种原因。
需要低噪声图像传感器来获得高质量的图像数据。
发明内容
示例实施例提供了一种用于实施输出包括低噪声的电压的放大电路的电子电路。
根据示例实施例，一种电子电路包括：第一电流生成电路，被配置为基于第一操作电压来输出第一操作电流；以及输入电路，被配置为：接收对应于第一输入电压的第一电流和对应于第二输入电压的第二电流，其中，第一电流和第二电流基于第一操作电流；接收基于第一操作电压所生成的第三电流和第四电流；以及基于第二操作电流来生成对应于第二输入电压的第五电流。电子电路被配置为基于第二电流、第四电流和第五电流来生成与第一输入电压和第二输入电压之间的差相关联的输出电压，并且第四电流对应于第三电流。
根据示例实施例，一种电子电路包括：第一电流生成电路，被配置为基于操作电压来输出第一操作电流，该第一操作电流包括第一电流和第二电流；负载电路，被配置为基于操作电压来输出第三电流和对应于第三电流的第四电流；以及输入电路，被配置为：基于第一输入电压，引导第一电流以及包括第一电流和第三电流的第五电流；以及基于第二输入电压，引导第二电流并且输出第六电流。电子电路被配置为基于第二电流、第四电流和第六电流来生成与第一输入电压和第二输入电压之间的差相关联的输出电压。
根据示例实施例，一种电子电路包括：第一晶体管，被配置为引导基于操作电压和第一输入电压所生成的第一电流；第二晶体管，被配置为引导基于操作电压和第二输入电压所生成的第二电流；第三晶体管，被配置为引导基于操作电压和第一输入电压所生成的第一电流和第三电流；以及第四晶体管，被配置为引导基于第二输入电压的第四电流。电子电路被配置为生成对应于第三电流的第五电流，以及基于第五电流、第二电流和第四电流来生成与第一输入电压和第二输入电压之间的差相关联的输出电压。
根据示例实施例，一种放大电路被配为基于第一输入电压和第二输入电压来输出输出电压。放大电路包括：第一电流源电路，连接在第一操作电压节点和第一节点之间；第一晶体管，连接在第一节点和第二节点之间并且响应于第一输入电压而操作；第二晶体管，连接在第二节点和第三节点之间并且响应于第一输入电压而操作；第三晶体管，连接在第一操作电压节点和第二节点之间并且响应于第二节点而操作；第四晶体管，连接在第一节点和第四节点之间并且响应于第二输入电压而操作；第五晶体管，连接在第四节点和第三节点之间并且响应于第二输入电压而操作；第六晶体管，连接在第一操作电压节点和第四节点之间并且响应于第二节点而操作；以及第二电流源电路，连接在第三节点和第二操作电压节点之间。输出电压从第四节点输出。
附图说明
通过参考附图详细地描述其示例实施例，以上及其他目的和特征将变得明显。
图1是图示出根据示例实施例的、用于实施放大电路的电子电路的框图。
图2是图示出根据示例实施例的电子电路的配置的电路图。
图3是图示出根据示例实施例的图2的电子电路的操作的电路图。
图4是图示出根据示例实施例的电子电路的配置的电路图。
图5是图示出根据示例实施例的图4的电子电路的操作的电路图。
图6是图示出根据示例实施例的、用于实施放大电路的示例电子电路的框图。
图7是图示出根据示例实施例的电子电路的配置的电路图。
图8是图示出根据示例实施例的电子电路的操作的电路图。
图9是图示出根据示例实施例的电子电路的配置的电路图。
图10是图示出根据示例实施例的图9的电子电路的操作的电路图。
图11是图示出根据示例实施例的、从电子电路输出的电压的电平的图。
图12是图示出根据示例实施例的电子电路的电路图。
图13是图示出根据示例实施例的图像传感器的框图。
图14是图示出根据示例实施例的电子设备的框图。
具体实施方式
以下，可以详细地并且清楚地描述本发明构思的示例实施例至本领域普通技术人员容易地实施本发明构思的程度。
图1是图示出根据示例实施例的、用于实施放大电路的电子电路的框图。参考图1，电子电路100可以包括负载电路110、输入电路120以及电流生成电路130。
负载电路110可以接收操作电压VDD1。例如，可以通过诸如放置在电子电路100内部/外部的电压生成器的电子电路来生成操作电压VDD1。负载电路110可以基于操作电压VDD1来向输入电路120输出电流。
输入电路120可以接收从负载电路110输出的电流。输入电路120可以从不同于电子电路100的外部电子电路接收电压VR和VX。输入电路120可以基于电压VR和VX来输出电流。从输入电路120输出的电流的水平可以与电压VR和VX的电平相关联。
电流生成电路130可以接收操作电压VDD2。例如，可以通过诸如放置在电子电路100内部/外部的电压生成器的电子电路来生成操作电压VDD2。电流生成电路130可以基于操作电压VDD2来生成操作电流。
电子电路100可以基于电压VR和VX、通过负载电路110和输入电路120之间的节点来向输出级输出电压VOUT。例如，电子电路100可以基于从负载电路110输出的电流和从输入电路120输出的电流来输出电压VOUT。
电压VOUT的电平可以与电压VR和VX的电平之间的差相关联。例如，电压VOUT的电平可以具有通过放大电压VR和VX的电平之间的差所获得的值。
可以采用电子电路100以用于电子设备的操作。例如，电子电路100可以被包括在被采用以用于图像传感器的操作的放大电路中。图像传感器可以检测从外部对象接收到的、入射在图像传感器上的光的强度。图像传感器可以包括诸如运算跨导放大器(OTA)电路的放大电路以将所感测的光的强度转换为数字信号。
例如，放大电路可以从用于感测光的像素阵列接收与光的强度相对应的像素电压并且还可以从电压生成器接收斜坡电压。放大电路中所包括的电子电路100可以用于检测斜坡电压的电平与像素电压的电平之间的差。例如，电压VR可以是被用作用于比较的基准的斜坡电压，并且电压VX可以是像素电压。因此，电压VOUT可以具有对应于斜坡电压的电平与像素电压的电平之间的差的电平。
操作电压VDD1和VDD2可以具有用于电子电路100的操作的适当电平。例如，操作电压VDD1和VDD2可以与作为电子电路100的输出的电压VOUT相关联。例如，操作电压VDD1的电平可以对应于电压VOUT能够具有的电平的最大值，并且操作电压VDD2的电平可以对应于电压VOUT能够具有的电平的最小值。
例如，电子电路100的设计者可以将操作电压VDD1和VDD2的电平适当地设置为满足各种需求(例如，用于包括电子电路100的电子设备的操作的电压VOUT的电平的范围)。以下，参考图2和图3对电子电路100的示例配置进行描述。
图2是图示出根据示例实施例的电子电路的配置的电路图。
图1的电子电路100可以包括图2的电子电路100_1。图1的负载电路110可以包括图2的负载电路110_1、图1的输入电路120可以包括图2的输入电路120_1以及图1的电流生成电路130可以包括图2的电流生成电路130_1。
参考图2，负载电路110_1可以包括晶体管ML1和ML2，输入电路120_1可以包括晶体管MI1和MI2，以及电流生成电路130_1可以包括电流源电路IB1。在图2的示例中，可以采用PMOS晶体管来实施晶体管ML1和ML2中的每个，并且可以采用NMOS晶体管来实施晶体管MI1和MI2中的每个。例如，电流源电路IB1可以包括至少一个晶体管。
例如，晶体管ML1、ML2、MI1和MI2中的每个可以包括诸如结型晶体管和场效应晶体管(FET)的各种类型的晶体管中的至少一个。在图2中图示出采用一个晶体管来实施晶体管ML1、ML2、MI1和MI2中的每个的示例，但是可以理解的是，晶体管ML1、ML2、MI1和MI2中的每个可以包括串联连接的晶体管、并联连接的晶体管或串联和/或并联连接的晶体管的各种组合中的至少一个。
晶体管ML1的栅极端子可以与节点N1连接。可以通过晶体管ML1的第一端接收操作电压VDD1。晶体管ML1的第二端可以与节点N1连接。晶体管ML2的栅极端子可以与节点N1连接。可以通过晶体管ML2的第一端接收操作电压VDD1。晶体管ML2的第二端可以与节点N2连接。
可以通过晶体管MI1的栅极端子接收电压VR。晶体管MI1可以连接在节点N1和节点N3之间。可以通过晶体管MI2的栅极端子接收电压VX。晶体管MI2可以连接在节点N2和节点N3之间。电流源电路IB1可以连接在节点N3和接地端子之间。
晶体管ML2和MI2之间的节点N2可以与输出端子连接。电子电路100_1可以通过与节点N2连接的输出端子来输出电压VOUT。
参考图2和图3来描述其中采用接地电压作为操作电压VDD2的示例实施例。然而，如参考图1所描述地，可以理解的是，可以对于电子电路100_1的操作变化地改变操作电压VDD2的电平。将参考图3更加全面地描述电子电路100_1的示例操作。
图3是图示出根据示例实施例的图2的电子电路的操作的电路图。
晶体管MI1可以通过其栅极端子接收电压VR。基于所接收的电压VR，晶体管MI1可以允许电流IDI1从节点N1流动到节点N3。电流IDI1的水平可以对应于电压VR的电平。随着电流IDI1流动通过晶体管MI1，基于操作电压VDD1，对应于电流IDI1的电流IDL1可以流动通过晶体管ML1。
晶体管ML1和ML2可以构成对称电路。因此，基于操作电压VDD1，晶体管ML2可以允许对应于电流IDL1的电流IDL2流动到节点N2。流动通过其栅极端子被连接的晶体管ML1和ML2的电流IDL1和IDL2的水平可以对应于彼此。
因为基于电压VR的电平来确定电流IDL1的水平并且电流IDL2对应于电流IDL1，所以可以基于电压VR的电平(或电流IDL1和IDI1的水平)来确定电流IDL2的水平。
晶体管MI2可以通过其栅极端子接收电压VX。基于电压VX，晶体管MI2可以允许电流IDI2从节点N2流动到节点N3。电流IDI2的水平可以对应于电压VX的电平。例如，电流IDI1的水平和电流IDI2的水平的总和可以对应于由电流源电路IB1生成的电流“IB1”的水平。
电流IOUT的水平可以具有通过从电流IDL2的水平中减去电流IDI2的水平所获得的值。因为电流IDL2的水平与电压VR的电平相关联并且电流IDI2的水平与电压VX的电平相关联，所以电流IOUT的水平可以与电压VR的电平和电压VX的电平之间的差相关联。因此，基于电流IOUT所生成的电压VOUT的电平可以对应于电压VR的电平与电压VX的电平之间的差。
可以对称地设计电子电路100_1。例如，电子电路100_1可以被设计为使得晶体管ML1和ML2具有基本上相同的跨导“gml1”并且晶体管MI1和MI2具有基本上相同的跨导“gmi1”。然而，可以理解的是，为了执行与电子电路100_1的操作类似的操作的目的，可以变化地改变/修改电子电路100_1的配置，使得晶体管ML1和ML2的跨导对应于彼此并且晶体管MI1和MI2的跨导对应于彼此。
晶体管ML1和ML2的跨导“gml1”可以与流动通过晶体管ML1和ML2的电流IDL1和IDL2相关联。晶体管MI1和MI2的跨导“gmi1”可以与流动通过晶体管MI1和MI2的电流IDI1和IDI2相关联。例如，晶体管ML1、ML2、MI1和MI2中的每个的跨导可以具有通过以下等式1确定的值。
[等式1]
Figure BDA0002547271180000061
在等式1中，“gm”指示晶体管ML1、ML2、MI1或MI2的跨导(即，“gml1”或“gmi1”)，“μ”指示电子迁移率，“Cox”指示晶体管ML1、ML2、MI1或MI2中所包括的栅极氧化层的电容，“W/L”指示晶体管ML1、ML2、MI1或MI2的长宽比(aspect ratio)，以及“ID”指示流动通过晶体管ML1、ML2、MI1或MI2的电流(即，电流IDI1、IDI2、IDL1或IDL2)。
图4是图示出根据示例实施例的电子电路的配置的电路图。
图1的电子电路100可以包括图4的电子电路100_2。图1的负载电路110可以包括图4的负载电路110_2、图2的输入电路120可以包括图4的输入电路120_2以及图1的电流生成电路130可以包括图4的电流生成电路130_2。
参考图4，负载电路110_2可以包括晶体管ML3和ML4，输入电路120_2可以包括晶体管MI3和MI4以及电流生成电路130_2可以包括电流源电路IB1。在图4的示例中，可以采用PMOS晶体管来实施晶体管MI3和MI4中的每个，并且可以采用NMOS晶体管来实施晶体管ML3和MI4中的每个。例如，电流源电路IB1可以包括至少一个晶体管。
例如，晶体管ML3、ML4、MI3和MI4中的每个可以包括诸如结型晶体管和场效应晶体管的各种类型的晶体管中的至少一个。在图4中图示出采用一个晶体管来实施晶体管ML3、ML4、MI3和MI4中的每个的示例，但是可以理解的是，晶体管ML3、ML4、MI3和MI4中的每个可以包括串联连接的晶体管、并联连接的晶体管或者串联和/或并联连接的晶体管的各种组合中的至少一个。
晶体管ML3的栅极端子可以与节点N1连接。可以通过晶体管ML3的第一端接收操作电压VDD1(例如，接地电压)。晶体管ML3的第二端可以与节点N1连接。晶体管ML4的栅极端子可以与节点N1连接。可以通过晶体管ML4的第一端接收操作电压VDD1。晶体管ML4的第二端可以与节点N2连接。
可以通过晶体管MI3的栅极端子接收电压VR。晶体管MI3可以连接在节点N1和节点N3之间。可以通过晶体管MI4的栅极端子接收电压VX。晶体管MI4可以连接在节点N2和节点N3之间。电流源电路IB1可以连接在节点N3和操作电压VDD2的供给端子(supply terminal)之间。
晶体管ML4和MI4之间的节点N2可以与输出端子连接。电子电路100_2可以通过与节点N2连接的输出端子来输出电压VOUT。参考图4和图5来描述其中采用接地电压作为操作电压VDD1的示例实施例。然而，如参考图1所描述地，可以理解的是，可以针对电子电路100_2的操作变化地改变操作电压VDD1的电平。将参考图5更加全面地描述电子电路100_2的示例操作。
图5是图示出根据示例实施例的图4的电子电路的操作的电路图。
晶体管MI3可以通过其栅极端子接收电压VR。基于所接收的电压VR，晶体管MI3可以允许电流IDI3从节点N3流动到节点N1。电流IDI3的水平可以对应于电压VR的电平。随着电流IDI3流动通过晶体管MI3，基于操作电压VDD2，对应于电流IDI3的电流IDL3可以流动通过晶体管ML3。
晶体管ML3和ML4可以构成对称电路。因此，基于接地电压，晶体管ML4可以允许对应于电流IDL3的电流IDL4流动。流动通过其栅极端子被连接的晶体管ML3和ML4的电流IDL3和IDL4的水平可以对应于彼此。
因为基于电压VR的电平来确定电流IDL3的水平并且电流IDL4对应于电流IDL3，所以可以基于电压VR的电平(或电流IDL3和IDI3的水平)来确定电流IDL4的水平。
晶体管MI4可以通过其栅极端子接收电压VX。基于电压VX，晶体管MI4可以允许电流IDI4从节点N3流动到节点N2。电流IDI4的水平可以对应于电压VX的电平。例如，电流IDI3的水平和电流IDI4的水平的总和可以对应于由电流源电路IB1生成的电流“IB1”的水平。
电流IOUT的水平可以具有通过从电流IDI4的水平中减去电流IDL4的水平所获得的值。因为电流IDL4的水平与电压VR的电平相关联并且电流IDI4的水平与电压VX的电平相关联，所以电流IOUT的水平可以与电压VR的电平和电压VX的电平之间的差相关联。因此，基于电流IOUT所生成的电压VOUT的电平可以对应于电压VR的电平与电压VX的电平之间的差。
可以对称地设计电子电路100_2。例如，电子电路100_2可以被设计为使得晶体管ML3和ML4具有基本上相同的跨导“gml1”并且晶体管MI3和MI4具有基本上相同的跨导“gmi1”。然而，可以理解的是，为了执行与电子电路100_2的操作类似的操作的目的，可以变化地改变/修改电子电路100_2的配置，使得晶体管ML3和ML4的跨导对应于彼此并且晶体管MI3和MI4的跨导对应于彼此。跨导“gml1”和“gmi1”的示例值类似于参考等式1所描述的那些，并且因此，将省略额外的描述以避免冗余。
图6是图示出根据示例实施例的、用于实施放大电路的示例电子电路的框图。参考图6，电子电路200可以包括负载电路210、输入电路220和电流生成电路230和240。
负载电路210可以接收操作电压VDD1。例如，可以通过诸如放置在电子电路200内部/外部的电压生成器的电子电路来生成操作电压VDD1。负载电路210可以基于操作电压VDD1来向输入电路220输出电流。
输入电路220可以接收从负载电路210输出的电流。输入电路220可以从不同于电子电路200的外部电子电路接收电压VR和VX。输入电路220可以基于电压VR和VX来输出电流。从输入电路220输出的电流的水平可以分别地与电压VR和VX的电平相关联。
电流生成电路230可以接收操作电压VDD2。例如，可以通过诸如放置在电子电路200内部/外部的电压生成器的电子电路来生成操作电压VDD2。电流生成电路230可以基于操作电压VDD2来生成操作电流。
电子电路200可以基于电压VR和VX、通过负载电路210和输入电路220之间的节点来输出电压VOUT。例如，电子电路200可以基于由负载电路210生成的电流和由输入电路220生成的电流来输出电压VOUT。例如，电压VOUT的电平可以与电压VR和VX的电平之间的差相关联。例如，电压VOUT的电平可以具有通过放大电压VR和VX的电平之间的差所获得的值。
如以下参考图13和图14所描述地，可以采用电子电路200以用于电子设备的操作。例如，电子设备可以是个人计算机(PC)、工作站、笔记本式计算机和移动设备之一。例如，为了获得对象的图像，电子设备可以包括被配置为检测光的强度的图像传感器。
例如，电子电路200可以被包括在放大电路中，该放大电路被采用以用于图像传感器的操作。图像传感器可以检测从外部对象接收到的光的强度。图像传感器可以包括诸如OTA电路的放大电路以将所感测的光的强度转换为数字信号。
例如，放大电路可以从用于感测光的像素阵列接收与光的强度相对应的像素电压并且可以从电压生成器接收斜坡电压。放大电路中所包括的电子电路200可以用于检测斜坡电压的电平与像素电压的电平之间的差。在图6的示例中，电压VR可以是被用作用于比较的基准的斜坡电压，并且电压VX可以是像素电压。因此，电压VOUT可以具有对应于斜坡电压的电平与像素电压的电平之间的差的电平。
电流生成电路240可以接收操作电压VDD1。电流生成电路240可以基于操作电压VDD1来生成操作电流。电流生成电路240可以向输入电路220输出操作电流。
操作电压VDD1和VDD2可以具有用于电子电路200的操作的适当电平。例如，操作电压VDD1和VDD2可以与作为电子电路200的输出的电压VOUT相关联。例如，操作电压VDD1的电平可以对应于电压VOUT的电平能够具有的最大值，并且操作电压VDD2的电平可以对应于电压VOUT的电平能够具有的最小值。
例如，电子电路200的设计者可以将操作电压VDD1和VDD2的电平适当地设置为满足各种需求(例如，用于包括电子电路200的电子设备的操作的电压VOUT的电平的范围)。以下，参考图7和图9对电子电路200的示例配置进行描述。
图7是图示出根据示例实施例的电子电路的配置的电路图。
图6的电子电路200可以包括图7的电子电路200_1。图6的负载电路210可以包括图7的负载电路210_1、图6的输入电路220可以包括图7的输入电路220_1、图6的电流生成电路230可以包括图7的电流生成电路230_1以及图6的电流生成电路240可以包括图7的电流生成电路240_1。
参考图7，负载电路210_1可以包括晶体管ML5和ML6，输入电路220_1可以包括晶体管MI5、MI6、MI7和MI8，电流生成电路230_1可以包括电流源电路IB1以及电流生成电路240_1可以包括电流源电路IB2。
在图7的示例中，可以采用NMOS晶体管来实施晶体管MI5和MI6中的每个，可以采用PMOS晶体管来实施晶体管MI7和MI8中的每个，以及可以采用PMOS晶体管来实施晶体管ML5和ML6中的每个。例如，电流源电路IB1和IB2中的每个可以包括至少一个晶体管。
例如，晶体管ML5、ML6以及MI5、MI6、MI7和MI8中的每个可以包括诸如结型晶体管和场效应晶体管的各种类型的晶体管中的至少一个。在图7中图示出采用一个晶体管来实施晶体管ML5、ML6、MI5、MI6、MI7和MI8中的每个的示例，但是可以理解的是，晶体管ML5、ML6、MI5、MI6、MI7和MI8中的每个可以包括串联连接的晶体管、并联连接的晶体管或者串联和/或并联连接的晶体管的各种组合中的至少一个。
晶体管ML5的栅极端子可以与节点N4连接。可以通过晶体管ML5的第一端接收操作电压VDD1。晶体管ML5的第二端可以与节点N4连接。晶体管ML6的栅极端子可以与节点N4连接。可以通过晶体管ML6的第一端接收操作电压VDD1。晶体管ML6的第二端可以与节点N5连接。
电子电路200_1可以通过节点N8来接收电压VR。可以通过晶体管MI5的栅极端子接收电压VR。晶体管MI5可以连接在节点N4和节点N6之间。可以通过晶体管MI7的栅极端子接收电压VR。晶体管MI7可以连接在节点N7和节点N4之间。
电子电路200_1可以通过节点N9来接收电压VX。可以通过晶体管MI6的栅极端子接收电压VX。晶体管MI6可以连接在节点N5和节点N6之间。可以通过晶体管MI8的栅极端子接收电压VX。晶体管MI8可以连接在节点N5和节点N7之间。
电流源电路IB1可以连接在节点N6和接地端子之间。电流源电路IB2可以连接在电压VDD1的供给端子和节点N7之间。晶体管ML6和MI6之间的节点N5可以与输出端子连接。电子电路200_1可以通过与节点N5连接的输出端子来输出电压VOUT。
参考图7和图8来描述其中采用接地电压作为操作电压VDD2的示例实施例。然而，如参考图6所描述地,可以理解的是，可以针对电子电路200_1的操作变化地改变操作电压VDD2的电平。以下参考图8更加全面地描述电子电路200_1的示例操作。
图8是图示出根据示例实施例的图7的电子电路的操作的电路图。
晶体管MI5和MI7可以分别地通过其栅极端子来接收电压VR。基于电压VR，晶体管MI5可以允许电流IDI5从节点N4流动到节点N6，并且晶体管MI7可以允许电流IDI7从节点N7流动到节点N4。
例如，电流IDI5和IDI7的水平可以对应于电压VR的电平。随着电流IDI5和IDI7分别地流动通过晶体管MI5和MI7，基于操作电压VDD1，晶体管ML5可以允许电流IDL5流动到节点N4。电流IDL5的水平可以与电流IDI5和IDI7的水平相关联。
晶体管ML5和ML6可以构成对称电路。基于操作电压VDD1，晶体管ML6可以允许对应于电流IDL5的电流IDL6流动到节点N5。例如，流动通过其栅极端子连接的晶体管ML5和ML6的电流IDL5和IDL6的水平可以对应于彼此。
因为基于电压VR的电平来确定电流IDL5的水平并且电流IDL6对应于电流IDL5，所以可以基于电压VR的电平(或电流IDL5和IDI5的水平)来确定电流IDL6的水平。
晶体管MI6和MI8可以分别地通过其栅极端子来接收电压VX。基于电压VX，晶体管MI6可以将电流IDI6引导到节点N6，并且晶体管MI8可以将电流IDI8从节点N7引导到节点N5。例如，电流IDI6和IDI8中的每个的水平可以对应于电压VX的电平。
电流IOUT的水平可以具有基于电流IDL6、IDI6和IDI8的水平所确定的值。例如，可以通过从电流IDL6和IDI8的水平的总和中减去电流IDI6的水平来获得电流IOUT的水平。因为电流IDL6的水平与电压VR的电平相关联并且电流IDI6和IDI8的水平与电压VX的电平相关联，所以电流IOUT的水平可以与电压VR的电平和电压VX的电平的相关联。例如，电流IOUT的水平可以与电压VR的电平和电压VX的电平之间的差相关联。因此，基于电流IOUT所生成的电压VOUT的电平可以对应于电压VR的电平与电压VX的电平之间的差。
为了电子电路200_1的操作，可以对称地设计电子电路200_1。例如，电子电路200_1可以被设计为使得晶体管ML5和ML6具有基本上相同的跨导“gml2”，晶体管MI5和MI6具有基本上相同的跨导“gmi2”，以及晶体管MI7和MI8具有基本上相同的跨导“gmi3”。
然而，可以理解的是，为了执行与电子电路200_1的操作类似的操作的目的，可以变化地改变/修改电子电路200_1的配置，使得晶体管ML5和ML6的跨导对应于彼此并且晶体管MI5、MI6、MI7和MI8的跨导对应于彼此。
晶体管ML5和ML6的跨导“gml2”可以与流动通过晶体管ML5和ML6的电流IDL5和IDL6相关联。晶体管MI5和MI6的跨导“gmi2”可以与流动通过晶体管MI5和MI6的电流IDI5和IDI6相关联。晶体管MI7和MI8的跨导“gmi3”可以与流动通过晶体管MI7和MI8的电流IDI7和IDI8相关联。例如，晶体管ML5、ML6、MI5、MI6、MI7和MI8中的每个的跨导可以具有通过以上等式1所确定的值。
然而，在等式1中，“gm”指示晶体管ML5、ML6、MI5、MI6、MI7和MI8中的一个的跨导(即，“gml2”、“gmi2”或“gmi3”)，“μ”指示电子迁移率，“Cox”指示晶体管ML5、ML6、MI5、MI6、MI7和MI8中的一个中所包括的栅极氧化层层的电容，“W/L”指示晶体管ML5、ML6、MI5、MI6、MI7和MI8中的一个的长宽比，以及“ID”指示流动通过晶体管ML5、ML6、MI5、MI6、MI7和MI8中的一个的电流IDI5、IDI6、IDL5、IDL6、IDL7和IDL8中的一个。
电流IDI5的水平和电流IDI6的水平的总和可以对应于由电流源电路IB1生成的电流“IB1”的水平。流动通过输入电路220_1的晶体管MI7和MI8的电流IDI7和IDI8以及流动通过负载电路210_1的晶体管ML5和ML6的电流IDL5和IDL6的总和可以对应于电流源电路IB1的电流。电流IDI7的水平和电流IDI8的水平的总和可以对应于由电流源电路IB2生成的电流的水平“IB2”。
可以通过由电流源电路IB1生成的电流“IB1”来维持电流IDI5和IDI6的水平的总和。可以通过由电流源电路IB2生成的电流“IB2”来维持电流IDI7和IDI8的水平的总和。
因为电流IDI7和电流IDL5的总和对应于电流IDI5并且电流IDL6和电流IDI8的总和对应于电流IDI6，所以(对应于电流IDI7和电流IDI8的总和的)电流源电路IB2的电流“IB2”的最大值可以是(对应于电流IDI5和电流IDI6的总和的)电流源电路IB1的电流“IB1”。
因此，可以以“K*IB1”的形式表达电流源电路IB2的电流“IB2”的值(这里，0≤K≤1，K是实数)。例如，设计者可以考虑电子电路200_1的自动调零操作来适当地确定“K”。例如，“K”可以被设置为实数0.7至0.9。
图9是图示出根据示例实施例的电子电路的配置的电路图。
图6的电子电路200可以包括图9的电子电路200_2。图6的负载电路210可以包括图9的负载电路210_2，图6的输入电路220可以包括图9的输入电路220_2，图6的电流生成电路230可以包括图9的电流生成电路230_2以及图6的电流生成电路240可以包括图9的电流生成电路240_2。
参考图9，负载电路210_2可以包括晶体管ML7和ML8，输入电路220_2可以包括晶体管MI9、MI10、MI11和MI12，电流生成电路230_2可以包括电流源电路IB1，以及电流生成电路240_2可以包括电流源电路IB2。
在图9的示例中，可以采用NMOS晶体管来实施晶体管ML7、ML8、MI11和MI12中的每个，并且可以采用PMOS晶体管来实施晶体管MI9和MI10中的每个。例如，电流源电路IB1和IB2中的每个可以包括至少一个晶体管。
例如，晶体管ML7、ML8、MI9、MI10、MI11和MI12中的每个可以包括诸如结型晶体管和场效应晶体管的各种类型的晶体管中的至少一个。在图9中图示出采用一个晶体管来实施晶体管ML7、ML8、MI9、MI10、MI11和MI12中的每个的示例，但是可以理解的是，晶体管ML7、ML8、MI9、MI10、MI11和MI12中的每个可以包括串联连接的晶体管、并联连接的晶体管或者串联和/或并联连接的晶体管的各种组合中的至少一个。
晶体管ML7的栅极端子可以与节点N4连接。可以通过晶体管ML7的第一端接收接地电压。晶体管ML7的第二端可以与节点N4连接。晶体管ML8的栅极端子可以与节点N4连接。可以通过晶体管ML8的第一端接收接地电压。晶体管ML8的第二端可以与节点N5连接。
电子电路200_2可以通过节点N8来接收电压VR。可以通过晶体管MI9的栅极端子接收电压VR。晶体管MI9可以连接在节点N4和节点N6之间。可以通过晶体管MI11的栅极端子接收电压VR。晶体管MI11可以连接在节点N4和节点N7之间。
电子电路200_2可以通过节点N9来接收电压VX。可以通过晶体管MI10的栅极端子接收电压VX。晶体管MI10可以连接在节点N5和节点N6之间。可以通过晶体管MI12的栅极端子接收电压VX。晶体管MI12可以连接在节点N5和节点N7之间。
电流源电路IB1可以连接在操作电压VDD2和节点N6之间。电流源电路IB2可以连接在节点N7和接地端子之间。晶体管ML8和MI10之间的节点N5可以与输出端子连接。电子电路200_2可以通过与节点N5连接的输出端子来输出电压VOUT。
参考图9和图10来描述其中采用接地电压作为操作电压VDD1的示例实施例。然而，如以上参考图6所描述地，可以理解的是，可以对于电子电路200_2的操作变化地改变操作电压VDD1的电平。将参考图10更加全面地描述电子电路200_2的示例操作。
图10是图示出根据示例实施例的图9的电子电路的操作的电路图。
晶体管MI9和MI11可以分别通过其栅极端子来接收电压VR。基于电压VR，晶体管MI9可以允许电流IDI9节点从N6流动到节点N4，并且晶体管MI11可以允许电流IDI11从节点N4流动到节点N7。
例如，电流IDI9和IDI11的水平可以对应于电压VR的电平。随着电流IDI9和IDI11分别地流动通过晶体管MI9和MI11，基于操作电压VDD2，晶体管ML7可以允许电流IDL7从节点N4流动到接地端子。电流IDL7的水平可以与电流IDI9和IDI11的水平相关联。
晶体管ML7和ML8可以构成对称电路。基于接地电压，晶体管ML8可以允许对应于电流IDL7的电流IDL8从节点N5流动到接地端子。例如，流动通过其栅极端子连接的晶体管ML7和ML8的电流IDL7和IDL8的水平可以对应于彼此。
因为基于电压VR的电平来确定电流IDL7的水平并且电流IDL8对应于电流IDL7，所以可以基于电压VR的电平(或电流IDL7和IDI9的水平)来确定电流IDL8的水平。
晶体管MI10和MI12可以分别地通过其栅极端子来接收电压VX。基于电压VX，晶体管MI10可以允许电流IDI10节点N6流动到节点N5，并且晶体管MI12可以允许电流IDI12从节点N5流动到节点N7。例如，电流IDI10和IDI12中的每个的水平可以对应于电压VX的电平。
电流IOUT的水平可以具有基于电流IDI10、IDL8和IDI12的水平所确定的值。例如，可以通过从电流IDI10的水平中减去电流IDL8和IDI12的水平的总和来获取电流IOUT的水平。因为电流IDL8的水平与电压VR的电平相关联并且电流IDI10和IDI12的水平与电压VX的电平相关联，所以电流IOUT的水平可以与电压VR的电平和电压VX的电平的相关联。例如，电流IOUT的水平可以与电压VR的电平和电压VX的电平之间的差相关联。因此，基于电流IOUT所生成的电压VOUT的电平可以对应于电压VR的电平与电压VX的电平之间的差。
为了电子电路200_2的操作，可以对称地设计电子电路200_2。例如，电子电路200_2可以被设计为使得晶体管ML7和ML8具有基本上相同的跨导“gml2”，晶体管MI9和MI10具有基本上相同的跨导“gmi2”以及晶体管MI11和MI12具有基本上相同的跨导“gmi3”。
然而，可以理解的是，为了执行与电子电路200_2的操作类似的操作的目的，可以变化地改变/修改电子电路200_2的配置，使得晶体管ML7和ML8的跨导对应于彼此并且晶体管MI9、MI10、MI11和MI12的跨导对应于彼此。
晶体管ML7和ML8的跨导“gml2”可以与流动通过晶体管ML7和ML8的电流IDL7和IDL8相关联。晶体管MI9和MI10的跨导“gmi2”可以与流动通过晶体管MI9和MI10的电流IDI9和IDI10相关联。晶体管MI11和MI12的跨导“gmi3”可以与流动通过晶体管MI11和MI12的电流IDI11和IDI12相关联。例如，晶体管ML7、ML8、MI9、MI10、MI11和MI12中的每个的跨导可以具有通过以上等式1所确定的值。
然而，在等式1中，“gm”指示晶体管ML7、ML8、MI9、MI10、MI11和MI12中的一个的跨导(即，“gml2”、“gmi2”或“gmi3”)，“μ”指示电子迁移率，“Cox”指示晶体管ML7、ML8、MI9、MI10、MI11和MI12中的一个中所包括的栅极氧化层的电容，“W/L”指示晶体管ML7、ML8、MI9、MI10、MI11和MI12中的一个的长宽比，以及“ID”指示流动通过晶体管ML7、ML8、MI9、MI10、MI11和MI12中的一个的电流IDI7、IDI8、IDL9、IDL10、IDL11和IDL12中的一个。
电流IDI9的水平和电流IDI10的水平的总和可以对应于由电流源电路IB1生成的电流“IB1”的水平。流动通过输入电路220_1的晶体管MI11和MI12的电流IDI11和IDI12以及流动通过负载电路210_1的晶体管ML7和ML8的电流IDL7和IDL8的总和可以对应于电流源电路IB1的电流。电流IDI11的水平和电流IDI12的水平的总和可以对应于由电流源电路IB2生成的电流“IB2”的水平。
可以通过由电流源电路IB1生成的电流“IB1”来维持电流IDI9和IDI10的水平的总和。可以通过由电流源电路IB2生成的电流“IB2”来维持电流IDI11和IDI12的水平的总和。
因为电流IDI11和电流IDL7的总和对应于电流IDI9并且电流IDI12和电流IDL8的总和对应于电流IDI10，所以(对应于电流IDI11和电流IDI2的总和的)电流源电路IB2的电流“IB2”的最大值可以是(对应于电流IDI9和电流IDI10的总和的)电流源电路IB1的电流“IB1”的值。
因此，可以以“K*IB1”的形式表达电流源电路IB2的电流“IB2”的值(这里，0≤K≤1，K是实数)。例如，设计者可以考虑电子电路200_2的自动调零操作来适当地确定“K”。例如，“K”可以被设置为实数0.7至0.9。
图11是图示出根据示例实施例的、从电子电路输出的电压的电平的图。在图11的示例中，x轴表示通过从电压VR的电平中减去电压VX的电平所获得的值(在下文，为了更好的理解，其被称为“电压VCOMP的电平”)，并且y轴表示电压VOUT的电平。
当电压VCOMP的电平小于“V1”时，电压VOUT的电平可以是“VN”。当电压VCOMP的电平大于“V3”时，电压VOUT的电平可以是“VP”。当电压VCOMP的电平从“V1”增加到“V3”时，电压VOUT的电平可以急剧地增加。当电压VCOMP的电平是“V2”时，电压VOUT的电平可以是“VC”。例如，当“V2”是“0”时(即，当电压VR和VX的电平基本上相同时)，“VC”可以是“0”。
如以下参考图13所描述地，在要与电子电路200连接的另一电子电路(例如，计数器电路)中，电压VOUT的电平“VP”和“VN”中的每个可以用于指示某逻辑值。例如，为“VP”的电压VOUT可以对应于逻辑高，并且为“VN”的电压VOUT可以对应于逻辑低。
当电压VCOMP的电平是“V1”或更小时(即，当电压VX的电平大于电压VR的电平时)，电子电路200可以输出对应于逻辑低的为“VN”的电压VOUT；当电压VCOMP的电平是“V3”或更大时(即，当电压VX的电平小于电压VR的电平时)，电子电路200可以输出对应于逻辑高的为“VP”的电压VOUT。
为了更好的理解，在图11中将示例图示为当电压VCOMP的电平小于“V1”或大于“V3”时无论电压VCOMP如何，电压VOUT的电平都是均一的；但是可以理解的是，电压VOUT的电平随着电压VCOMP的电平改变而基本上精细地改变。
图12是图示出根据示例实施例的电子电路的电路图。
参考图12，电子电路300可以包括电容元件C1_1、C1_2、C2_1、C2_2、C3_1和C3_2，以及OTA电路310。图12的OTA电路310可以包括图1的电子电路100或图6的电子电路200。
电子电路300可以被配置为具有对称结构。例如，电容元件C1_1和C1_2的电容可以是“C1”，电容元件C2_1和C2_2的电容可以是“C2”，以及电容元件C3_1和C3_2的电容可以是“C3”。
电子电路300可以是电子设备的组件。例如，电子电路300可以是图像传感器的组件(参考图13)。电子电路300可以接收目标用于比较的电压VPIX和VRMP。尽管在图12中未图示，但是可以为了电子电路300的操作以适当的频率对电压VPIX和VRMP进行采样。例如，当电子电路300是图像传感器的组件时，电压VPIX可以指示像素值，并且电压VRMP可以是斜坡电压。
可以通过电容元件C1_1接收电压VPIX。电容元件C1_1可以与节点N10连接。电容元件C3_1可以连接在节点N10和接地端子之间。电容元件C2_1可以连接在节点N10和节点N12之间。可以通过电容元件C1_2接收电压VRMP。电容元件C1_2可以与节点N11连接。电容元件C3_2可以连接在节点N11和接地端子之间。电容元件C2_2可以连接在节点N11和节点N13之间。
可以基于电压VPIX在节点N10生成电压VX。可以基于电压VRMP在节点N11生成电压VR。OTA电路310可以通过反相端子来接收节点N10的电压VX并且可以通过非反相端子来接收节点N11的电压VR。
OTA电路310可以基于电压VX和VR来输出电压VOUTP和VOUTN。例如，当OTA电路310包括图1的电子电路100或图6的电子电路200时，图1或图6的电压VOUT可以对应于图12的电压VOUTP和VOUTN中的一个。
如参考图11所描述地，电压VOUTP和VOUTN中的每个可以指示逻辑值。电压VOUTP和VOUTN的逻辑值可以是互补的。例如，当电压VOUTP指示逻辑高时，电压VOUTN可以指示逻辑低。例如，当电压VOUTP指示逻辑低时，电压VOUTN可以指示逻辑高。
例如，当电压VPIX的电平大于电压VRMP的电平时，基于电压VPIX所生成的电压VX的电平可以大于基于电压VRMP所生成的电压VR的电平。在该情况下，OTA电路310可以输出对应于逻辑低的为“VN”的电压VOUTP和对应于逻辑高的为“VP”的电压VOUTN。
例如，当电压VPIX的电平小于电压VRMP的电平时，基于电压VPIX所生成的电压VX的电平可以小于基于电压VRMP所生成的电压VR的电平。在该情况下，OTA电路310可以输出对应于逻辑高的为“VP”的电压VOUTP和对应于逻辑低的为“VN”的电压VOUTN。
如参考图1至图11所描述地，OTA电路310可以包括晶体管。可能由OTA电路310中所包括的晶体管来生成噪声。例如，可能由OTA电路310的晶体管生成热噪声。由OTA电路310生成的噪声“VNS”的幅度可以遵守以下等式2的关系。
[等式2]
Figure BDA0002547271180000181
例如，OTA电路310可以包括电子电路100_1(为电子电路100的示例)。在该示例中，“gmi”表示输入电路120的跨导，并且“gml”表示负载电路110的跨导。因为分别地通过晶体管MI1和MI2来接收电压VR和VX，所以等式2的“gmi”可以是晶体管MI1和MI2的跨导“gmi1”，以及等式2的“gml”可以是分别地与晶体管MI1和MI2连接的晶体管ML1和ML2的跨导“gmi1”。
例如，OTA电路310可以包括电子电路200_1(为电子电路200的示例)。在该示例中，“gmi”表示输入电路220的跨导，并且“gml”表示负载电路210的跨导。可以通过并联连接的晶体管MI5和MI7以及并联连接的晶体管MI6和MI8来分别地接收电压VR和VX。
因此，等式2的“gmi”可以是晶体管MI5和MI6的跨导“gmi2”和晶体管MI7和MI8的跨导“gmi3”的总和“gmi2+gmi3”。另外，等式2的“gml”可以是分别地与晶体管MI5和MI7和与晶体管MI6和MI8连接的晶体管ML5和ML6的跨导“gml2”。
当OTA电路310包括图2的电子电路100_1时，噪声“VNS”可以对应于以下等式3。
[等式3]
Figure BDA0002547271180000191
当OTA电路310包括图6的电子电路200时，噪声“VNS”可以对应于以下等式4。
[等式4]
Figure BDA0002547271180000192
因为电子电路200_1通过并联连接的两个晶体管MI5和MI7或MI6和MI8接收电压VR或VX，所以电子电路200_1可以具有相对地大的“gmi”值。例如，电子电路200的“gmi2+gmi3”可以大于电子电路100的“gmi1”。
可以通过电流源电路IB1将电流IDL5和IDL6的水平以及电流IDI7和IDI8的水平的总和维持在对应于“IB1”的值。因此，通过增加流动通过两个晶体管MI7和MI8的电流IDI7和IDI8，流动通过负载电路210_1的晶体管ML5和ML6的电流IDL5和IDL6的水平可以减小。
当电流IDL5和IDL6的水平小时，因为晶体管ML5和ML6的跨导减小，所以电子电路200_1可以具有相对地小的“gml”值。例如，图7的晶体管ML5和ML6的跨导“gml2”可以小于图2的晶体管ML1和ML2的跨导“gml1”。
在等式2中，随着“gmi”变得更大并且“gml”变得更小，等式3的值可以变得更小。因为电子电路200_1的“gmi＝gmi2+gmi3”大于电子电路100_1的“gmi＝gmi1”并且电子电路200_1的“gml＝gml2”小于电子电路100_1的“gml＝gml1”，所以电子电路200_1的等式4的值可以小于电子电路100的等式3的值。
因此，由包括电子电路200的OTA电路310生成的噪声可以低于由包括电子电路100的OTA电路310生成的噪声。通过使用电子电路200所设计的电子电路300可以输出包括低噪声的电压VOUTP和VOUTN。
图13是图示出根据示例实施例的图像传感器的框图。图像传感器可以包括图6的电子电路。
参考图13，图像传感器1000可以包括定时控制器1100、像素阵列1200、斜坡电压生成器1300、计数器1400以及相关双采样(CDS)电路1500。CDS电路1500可以包括OTA电路1510。
定时控制器1100可以从另一电子设备(例如，处理器)接收用于控制图像传感器1000的控制信号，并且可以响应于控制信号来生成用于控制像素阵列1200、斜坡电压生成器1300和计数器1400的信号CON1至CON3。
像素阵列1200可以包括多个像素用于感测入射在像素上的并且从图像传感器1000的外部接收到的光。例如，像素阵列1200的像素中的每个可以包括光敏元件以用于感测入射在其上的光。像素阵列1200可以生成指示所感测的光的强度的电压VPIX。像素阵列1200可以响应于信号CON1来向CDS电路1500输出电压VPIX。例如，像素阵列1200可以在响应于信号CON1进行操作的行驱动器的控制下输出电压VPIX。
斜坡电压生成器1300可以响应于信号CON2来生成电压VRMP。电压VRMP的电平可以随着时间而增大或减小。例如，斜坡电压生成器1300可以被配置为生成具有随着时间而增加或减小的电平的电压VRMP。例如，电压VRMP的电平可以随着时间、基于参考比而增加/减小。
CDS电路1500可以从斜坡电压生成器1300接收电压VRMP并且可以从像素阵列1200接收电压VPIX。CDS电路1500可以包括OTA电路1510以用于将电压VRMP的电平与电压VPIX的电平比较。例如，OTA电路1510可以包括图12的电子电路300(包括图6的电子电路200)。
如参考图11和图12所描述地，OTA电路1510可以输出指示将电压VRMP的电平与电压VPIX的电平比较的结果的电压VOUTP和VOUTN。CDS电路1500可以输出信号COMP用于传递通过电压VOUTP和VOUTN所指示的比较结果。例如，信号VOUTP和VOUTN可以分别地指示互补的逻辑值。因此，信号COMP可以基于电压VOUTP和VOUTN中的至少一个来指示某逻辑值。
计数器1400可以响应于信号CON3来开始计数操作。例如，响应于信号CON3，计数器1400可以获得电压VRMP的电平开始从基准电平减小的第一时间。计数器1400可以在通过信号COMP所指示的从第一时间到第二时间的时间段期间执行计数操作。例如，计数器1400可以对由时钟发生器生成的时钟中所包括的计数脉冲进行计数。例如，计数器1400可以响应于信号COMP的某逻辑值(例如，逻辑高或逻辑低)来执行计数操作。
因此计数的脉冲的数量可以对应于指示电压VPIX的电平的数字数据。计数器1400可以输出指示对应于因此计数的脉冲的数量的值的数据PDATA。例如，计数器1400可以向包括图像传感器1000的电子设备的任何其他组件(参考图14)输出信号PDATA。
图14是图示出根据示例性实施例的电子设备的框图。
可以采用能够使用或支持MIPI联盟所提出的接口协议的数据处理设备来实施电子设备2000。例如，电子设备2000可以是诸如便携式通信终端、个人数字助理(PDA)、便携式媒体播放机(PMP)、智能电话、平板式计算机和可穿戴设备的电子设备中的一个。
电子设备2000可以包括应用处理器2100、显示器2220和图像传感器2230。应用处理器2100可以包括DigRF主设备2110、显示串行接口(DSI)主机2120、相机串行接口(CSI)主机2130和/或物理层2140。
例如，应用处理器2100可以生成用于控制包括图6的电子电路200的图13的图像传感器1000的控制信号。应用处理器2100可以基于控制信号来控制图像传感器1000的定时控制器1100。
DSI主机2120可以通过DSI与显示器2220的DSI设备2225进行通信。例如，可以在DSI主机2120中实施串行器SER。例如，可以在DSI设备2225中实施解串器DES。
CSI主机2130可以通过CSI与图像传感器2230的CSI设备2235进行通信。例如，可以在CSI主机2130中实施解串器DES，并且可以在CSI设备2235中实施串行器SER。
图像传感器2230可以包括图13的图像传感器1000。图像传感器2230可以针对获得与电子设备2000外部的图像相关联的图像数据的目的来生成斜坡电压。图像传感器2230可以基于从电子设备2000的外部接收到的光来生成像素电压。图像传感器2230可以包括OTA电路以用于将斜坡电压的电平与像素电压的电平比较。例如，OTA电路可以包括包含图6的电子电路200的图12的OTA电路310。因此，OTA电路可以输出包括低噪声的电压。
图像传感器2230可以基于将斜坡电压的电平与像素电压的电平比较的结果来获得图像数据。图像传感器2230可以通过CSI向应用处理器2100输出图像数据。
显示器2220可以包括DSI设备2225。例如，显示器2220可以基于从图像传感器2230输出的图像数据来提供图像的信息。
电子设备2000可以进一步包括与应用处理器2100进行通信的射频(RF)芯片2240。RF芯片2240可以包括物理层2242、DigRF从设备2244和天线2246。例如，RF芯片2240的物理层2242和应用处理器2100的物理层2140可以通过由MIPI联盟所提出的DigRF接口来与彼此交换数据。
电子设备2000可以进一步包括动态随机存取存储器(DRAM)2250和存储装置2255。DRAM 2250和存储装置2255可以存储从应用处理器2100接收到的数据。另外，DRAM 2250和存储装置2255可以向应用处理器2100提供所存储的数据。DRAM 2250和存储装置2255可以存储关于从图13的图像传感器1000接收的信号的信息。
电子设备2000可以通过诸如全球微波接入互操作性(WiMAX)2260、无线局域网网络(WLAN)2262和超宽频带(UWB)2264的通信模块与外部设备/系统进行通信。电子设备2000可以进一步包括用于处理语音信息的扬声器2270和麦克风2275。电子设备2000可以进一步包括全球定位系统(GPS)设备2280以用于处理位置信息。
根据本发明构思的示例实施例，从放大电路输出的电压中所包括的噪声可以减小，并且图像传感器可以基于包括低噪声的电压来操作。
尽管已经描述了示例实施例，但对于那些本领域普通技术人员将明显的是，在不背离如在所附权利要求中所阐述的本发明构思的精神和范围的情况下，可以对其作出各种改变和修改。

Claims (21)

1.一种电子电路，包括：
第一电流生成电路，被配置为基于第一操作电压来输出第一操作电流；以及
输入电路，被配置为：
接收对应于第一输入电压的第一电流和对应于第二输入电压的第二电流，其中，所述第一电流和所述第二电流基于所述第一操作电流；
接收基于所述第一操作电压生成的第三电流和第四电流；以及
基于所述第二操作电流来生成对应于所述第二输入电压的第五电流，
其中，所述电子电路被配置为基于所述第二电流、所述第四电流和所述第五电流来生成与所述第一输入电压和所述第二输入电压之间的差相关联的输出电压，并且
其中，所述第四电流对应于所述第三电流。
2.根据权利要求1所述的电子电路，其中，所述第一电流生成电路被配置为维持所述第一操作电流，并且
其中，所述第一操作电流对应于所述第一电流和所述第二电流的总和。
3.根据权利要求1所述的电子电路，其中，所述输入电路进一步被配置为基于所述第二操作电流来生成对应于所述第一输入电压的第六电流。
4.根据权利要求3所述的电子电路，进一步包括第二电流生成电路，所述第二电流生成电路被配置为基于第二操作电压来输出所述第二操作电流，
其中，所述第二电流对应于所述第五电流和所述第六电流的总和。
5.根据权利要求1所述的电子电路，其中，所述第一操作电流是所述第二操作电流的0.7倍至0.9倍。
6.根据权利要求5所述的电子电路，其中，所述第二操作电压是接地电压。
7.根据权利要求1所述的电子电路，其中，所述输出电压进一步与所述第二电流和所述第四电流的总和与所述第五电流之间的差相关联。
8.根据权利要求1所述的电子电路，进一步包括负载电路，所述负载电路被配置为基于所述第一操作电压来输出所述第三电流和所述第四电流。
9.根据权利要求1所述的电子电路，其中，所述第一输入电压是斜坡电压，并且所述第二输入电压是像素电压。
10.一种电子电路，包括：
第一电流生成电路，被配置为基于操作电压来输出第一操作电流，所述第一操作电流包括第一电流和第二电流；
负载电路，被配置为基于所述操作电压输出第三电流和对应于所述第三电流的第四电流；以及
输入电路，被配置为：
基于所述第一输入电压，引导所述第一电流以及包括所述第一电流和所述第三电流的第五电流；以及
基于所述第二输入电压，引导所述第二电流并且输出第六电流，以及
其中，所述电子电路被配置为基于所述第二电流、所述第四电流和所述第六电流来生成与所述第一输入电压和所述第二输入电压之间的差相关联的输出电压。
11.根据权利要求10所述的电子电路，进一步包括第二电流生成电路，所述第二电流生成电路被配置为输出包括所述第五电流和所述第六电流的第二操作电流。
12.根据权利要求11所述的电子电路，其中，所述第二操作电流对应于所述第五电流和所述第六电流的总和。
13.根据权利要求11所述的电子电路，其中，所述第一操作电流是所述第二操作电流的0.7倍至0.9倍。
14.根据权利要求10所述的电子电路，其中，所述输出电压对应于所述第二电流和所述第四电流的总和与所述第六电流之间的差。
15.一种电子电路，包括：
第一晶体管，被配置为引导基于操作电压和第一输入电压所生成的第一电流；
第二晶体管，被配置为引导基于所述操作电压和第二输入电压所生成的第二电流；
第三晶体管，被配置为引导所述第一电流和基于操作电压和所述第一输入电压所生成的第三电流；以及
第四晶体管，被配置为基于所述第二输入电压来引导第四电流，
其中，所述电子电路被配置为生成对应于所述第三电流的第五电流，以及基于所述第五电流、所述第二电流和所述第四电流来生成与所述第一输入电压和所述第二输入电压之间的差相关联的输出电压。
16.根据权利要求15所述的电子电路，进一步包括第五晶体管，所述第五晶体管被配置为输出包括所述第一电流和所述第二电流的第一操作电流。
17.根据权利要求15所述的电子电路，进一步包括第六晶体管，所述第六晶体管被配置为输出包括所述第一电流、所述第三电流和所述第四电流的第二操作电流。
18.根据权利要求15所述的电子电路，其中，所述第一电流和所述第三电流与所述第一输入电压相关联，以及
其中，所述第二电流和所述第四电流与所述第二输入电压相关联。
19.根据权利要求15所述的电子电路，其中，所述输出电压中所包括的噪声与所述第一晶体管的第一跨导和所述第三晶体管的第三跨导的总和相关联或者与所述第二晶体管的第二跨导和所述第四晶体管的第四跨导的总和相关联。
20.根据权利要求15所述的电子电路，其中，随着所述第一晶体管的第一跨导、所述第二晶体管的第二跨导、所述第三晶体管的第三跨导和所述第四晶体管的第四跨导增加，所述输出电压中所包括的噪声减小。
21.一种放大电路，被配为基于第一输入电压和第二输入电压来输出输出电压，所述放大电路包括：
第一电流源电路，连接在第一操作电压节点和第一节点之间；
第一晶体管，连接在所述第一节点和第二节点之间并且响应于所述第一输入电压而操作；
第二晶体管，连接在所述第二节点和第三节点之间并且响应于所述第一输入电压而操作；
第三晶体管，连接在所述第一操作电压节点和所述第二节点之间并且响应于所述第二节点而操作；
第四晶体管，连接在所述第一节点和第四节点之间并且响应于所述第二输入电压而操作；
第五晶体管，连接在所述第四节点和所述第三节点之间并且响应于所述第二输入电压而操作；
第六晶体管，连接在所述第一操作电压节点和所述第四节点之间并且响应于所述第二节点而操作；以及
第二电流源电路，连接在所述第三节点和所述第二操作电压节点之间，
其中，所述输出电压从所述第四节点输出。
CN202010564775.7A 2019-06-21 2020-06-19 用于配置输出包括低噪声的电压的放大电路的电子电路 Pending CN112118001A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0074300 2019-06-21
KR1020190074300A KR20200145968A (ko) 2019-06-21 2019-06-21 적은 노이즈를 포함하는 전압을 출력하도록 구성되는 증폭 회로를 구성하기 위한 전자 회로

Publications (1)

Publication Number Publication Date
CN112118001A true CN112118001A (zh) 2020-12-22

Family

ID=71119967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010564775.7A Pending CN112118001A (zh) 2019-06-21 2020-06-19 用于配置输出包括低噪声的电压的放大电路的电子电路

Country Status (4)

Country Link
US (1) US11503239B2 (zh)
EP (1) EP3754844A1 (zh)
KR (1) KR20200145968A (zh)
CN (1) CN112118001A (zh)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847600A (en) * 1996-04-26 1998-12-08 Analog Devices, Inc. Multi-stage high-gain high-speed amplifier
US6118318A (en) * 1997-05-09 2000-09-12 International Business Machines Corporation Self biased differential amplifier with hysteresis
US5936466A (en) * 1997-08-04 1999-08-10 International Business Machines Corporation Differential operational transconductance amplifier
US6323486B1 (en) 1998-07-31 2001-11-27 The United States Of America As Represented By The Secretary Of Commerce Method and apparatus for bias and readout of bolometers operated on a hysteretic metal-insulator transition
US6169424B1 (en) * 1998-11-03 2001-01-02 Intel Corporation Self-biasing sense amplifier
KR100366616B1 (ko) * 1999-05-19 2003-01-09 삼성전자 주식회사 저전압 인터페이스용 고속 입력버퍼 회로
US6605993B2 (en) * 2000-05-16 2003-08-12 Fujitsu Limited Operational amplifier circuit
US6549049B1 (en) * 2002-04-11 2003-04-15 Texas Instruments Incorporated Dynamic voltage reference circuit
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US8745115B2 (en) * 2009-08-07 2014-06-03 The Governors Of The University Of Alberta Pixel sensor converters and associated apparatus and methods
JP2011061289A (ja) * 2009-09-07 2011-03-24 Elpida Memory Inc 入力バッファ回路
US8405747B2 (en) * 2011-02-17 2013-03-26 Omnivision Technologies, Inc. Analog row black level calibration for CMOS image sensor
EP2825928B1 (en) 2012-03-16 2019-11-13 Intel Corporation A low-impedance reference voltage generator
KR101948057B1 (ko) 2012-04-13 2019-02-14 삼성전자주식회사 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
KR20140005399A (ko) * 2012-06-27 2014-01-15 삼성전자주식회사 소신호 수신기 및 이를 포함한 집적회로
US8922261B2 (en) * 2012-07-24 2014-12-30 Forza Silicon Corporation Low noise, glitch free accelerated continuous-time ramp generator
US8928406B2 (en) * 2013-03-13 2015-01-06 Texas Instruments Incorporated Low-power inverter-based differential amplifier
US8760203B1 (en) 2013-05-01 2014-06-24 Cypress Semiconductor Corporation OTA based fast lock PLL
US9083296B2 (en) 2013-07-17 2015-07-14 Qualcomm Incorporated Folded cascode amplifier
US11095216B2 (en) 2014-05-30 2021-08-17 Qualcomm Incorporated On-chip dual-supply multi-mode CMOS regulators
US10044362B2 (en) * 2014-06-19 2018-08-07 Texas Instruments Incorporated Complementary current reusing preamp for operational amplifier
JP2016039393A (ja) * 2014-08-05 2016-03-22 ソニー株式会社 撮像装置及び画素信号読み出し方法
US9473122B1 (en) 2015-08-27 2016-10-18 Qualcomm Incorporated Rail-to-rail input stage circuit with constant transconductance
KR20170141852A (ko) 2016-06-15 2017-12-27 삼성전자주식회사 전류 안정화 회로를 포함하는 비교 회로 및 이미지 센서
KR102523641B1 (ko) 2016-07-28 2023-04-21 삼성전자주식회사 입력 샘플링 커패시터를 포함하는 비교 회로 및 그것을 포함하는 이미지 센서
US10658992B1 (en) * 2018-12-28 2020-05-19 Rafael Microelectronics, Inc. Operational transconductance amplifier

Also Published As

Publication number Publication date
KR20200145968A (ko) 2020-12-31
US20200404208A1 (en) 2020-12-24
US11503239B2 (en) 2022-11-15
EP3754844A1 (en) 2020-12-23

Similar Documents

Publication Publication Date Title
US9282264B2 (en) Analog-to-digital conversion circuit, and image sensor including the same
US10616518B2 (en) Amplifier, and analog-to-digital conversion circuit and image sensor including the same
US10334193B2 (en) Read-out circuits of image sensors and image sensors including the same
KR101798992B1 (ko) 네거티브 커패시턴스 회로를 포함하는 감지 증폭기와, 이를 포함하는 장치들
US11418736B2 (en) Image sensor and electronic circuit included therein
US20140167821A1 (en) Linear resistor with high resolution and bandwidth
US9148600B2 (en) Programmable gain amplifier and devices including the same
US11082653B2 (en) Image sensor and pixel array which generate a pixel signal based on a plurality of pixels, and operation method of the image sensor
US20140266309A1 (en) Cds circuit and analog-digital converter using dithering, and image sensor having same
EP3799422A1 (en) Image sensor and operation method thereof
US11528439B2 (en) Image sensor, image processing system including the same, and operating method of the same
KR20150129424A (ko) 입력 버퍼 및 이를 포함하는 메모리 장치
US8330543B2 (en) Differential amplifier
CN112243099B (zh) 具有比较器的列放大器复位电路
US7184284B2 (en) Closed-loop high voltage booster
US11233962B2 (en) Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
US9712773B2 (en) Image sensor and stacked structure thereof
CN112118001A (zh) 用于配置输出包括低噪声的电压的放大电路的电子电路
CN111757027B (zh) 图像传感器
US11647313B2 (en) Image sensor amplifiers with reduced inter-circulation currents
CN114979525A (zh) 具有有源电容消除电路以减少像素输出稳定时间的图像传感器
CN115002362A (zh) 具有减少的列固定模式噪声的图像传感器
KR20150028046A (ko) 이미지 센서와, 이를 포함하는 이미지 처리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination