CN112115753B - 指纹识别模组及其制造方法、电子设备 - Google Patents

指纹识别模组及其制造方法、电子设备 Download PDF

Info

Publication number
CN112115753B
CN112115753B CN201910663428.7A CN201910663428A CN112115753B CN 112115753 B CN112115753 B CN 112115753B CN 201910663428 A CN201910663428 A CN 201910663428A CN 112115753 B CN112115753 B CN 112115753B
Authority
CN
China
Prior art keywords
layer
conductive
substrate
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910663428.7A
Other languages
English (en)
Other versions
CN112115753A (zh
Inventor
石虎
刘孟彬
向阳辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201910663428.7A priority Critical patent/CN112115753B/zh
Priority to JP2021504519A priority patent/JP7186278B2/ja
Priority to PCT/CN2020/098838 priority patent/WO2021012893A1/zh
Priority to KR1020217002391A priority patent/KR20210024600A/ko
Publication of CN112115753A publication Critical patent/CN112115753A/zh
Priority to US17/196,153 priority patent/US11917918B2/en
Application granted granted Critical
Publication of CN112115753B publication Critical patent/CN112115753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0644—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a single piezoelectric element
    • B06B1/0662—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a single piezoelectric element with an electrode on the sensitive surface
    • B06B1/0674—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a single piezoelectric element with an electrode on the sensitive surface and a low impedance backing, e.g. air
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • B06B1/0629—Square array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

一种指纹识别模组及其制造方法、电子设备，方法包括：提供衬底，衬底中形成有信号处理电路；提供承载基底；在承载基底上形成压电换能器，包括第一电极、位于第一电极上的压电层、以及位于压电层上的第二电极；在承载基底或衬底上形成具有空腔的永久键合层；利用永久键合层键合承载基底和衬底，永久键合层位于压电换能器与衬底之间且压电换能器遮盖空腔；去除承载基底。所述方法无需形成填充满空腔的牺牲层，相应无需进行牺牲层释放的操作，以免出现在空腔中形成牺牲层残留物的问题，且压电换能器遮盖空腔，提高了压电换能器的声学性能；综上，提高了指纹识别的精准度。

Description

指纹识别模组及其制造方法、电子设备
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种指纹识别模组及其制造方法、电子设备。
背景技术
指纹识别技术通过指纹成像模组采集到人体的指纹图像，然后与指纹识别系统里已有指纹成像信息进行比对，以实现身份识别。由于使用的方便性，以及人体指纹的唯一性，指纹识别技术已经大量应用于各个领域，比如：公安局、海关等安检领域，楼宇的门禁系统，以及个人电脑和手机等消费品领域等等。
目前，超声波指纹识别技术由于备防油防水、穿透性强等优点，具有更强的环境适应能力，可以用于更加复杂的环境，已成为主要的指纹识别技术之一。超声指纹识别技术使用的识别单元为压电换能器。压电换能器主要由底电极、顶电极、以及位于所述底电极和顶电极之间的压电层构成，利用压电层的逆压电效应，只要在压电层上下两面的底电极和顶电极施加固定频率的电压，压电层就会振动，从而产生超声波。由于超声波到达不同材质表面时被吸收、穿透和反射的程度不同，因而可以利用皮肤和空气或不同皮肤层对于声波阻抗的差异，对指纹的脊与谷所在的位置进行识别。
发明内容
本发明实施例解决的问题是提供一种指纹识别模组及其制造方法、电子设备，提高指纹识别的精准度。
为解决上述问题，本发明实施例提供一种指纹识别模组，包括：衬底，所述衬底中形成有信号处理电路；具有空腔的永久键合层，键合于所述衬底上；压电换能器，位于所述永久键合层上，所述压电换能器包括第一电极、位于所述第一电极上的压电层、以及位于所述压电层上的第二电极，且所述压电换能器遮盖所述空腔。
相应的，本发明实施例还提供一种指纹识别模组的制造方法，包括：提供衬底，所述衬底中形成有信号处理电路；提供承载基底；在所述承载基底上形成压电换能器，所述压电换能器包括第一电极、位于所述第一电极上的压电层、以及位于所述压电层上的第二电极；在所述承载基底或所述衬底上形成具有空腔的永久键合层；利用所述永久键合层键合所述承载基底和所述衬底，所述永久键合层位于所述压电换能器与所述衬底之间，且所述压电换能器遮盖所述空腔；去除所述承载基底。
相应的，本发明实施例还提供一种电子设备，包括前述的指纹识别模组。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在承载基底上形成压电换能器后，利用具有空腔的永久键合层以键合所述承载基底和衬底，且所述永久键合层位于压电换能器与衬底之间，所述压电换能器遮盖所述空腔；与采用沉积和图形化的方式在衬底上形成具有空腔的绝缘层、以及在所述绝缘层上形成压电换能器的方案相比，本发明实施例采用永久键合层代替绝缘层，且在承载基底上形成压电换能器，因此，在指纹识别模组的制造过程中，无需形成填充满所述空腔的牺牲层，相应的，后续无需进行牺牲层释放的操作，以免出现因牺牲层去除不干净而在空腔中形成牺牲层残留物的问题，而且，所述压电换能器遮盖所述空腔，使空腔呈封闭状，有利于提高所述空腔对声学性能的改善效果；综上，提高了指纹识别的精准度。
附图说明
图1至图5是一种指纹识别模组制造方法中各步骤对应的结构示意图；
图6至图19是本发明指纹识别模组的制造方法第一实施例中各步骤对应的结构示意图；
图20至图23是本发明指纹识别模组的制造方法第二实施例中各步骤对应的结构示意图；
图24至图35是本发明指纹识别模组的制造方法第三实施例中各步骤对应的结构示意图；
图36至图38是本发明指纹识别模组的制造方法第四实施例中各步骤对应的结构示意图；
图39是本发明指纹识别模组一实施例的结构示意图。
具体实施方式
目前，指纹识别模组的性能有待提高。现结合一种指纹识别模组的制造方法分析其性能有待提高的原因。
图1至图5是一种指纹识别模组制造方法中各步骤对应的结构示意图。
参考图1，提供衬底10，在所述衬底10上形成绝缘层20，且在所述绝缘层20内形成空腔25。
参考图2，填充所述空腔25(如图1所示)，形成牺牲层21。
参考图3，依次采用沉积工艺和图形化工艺，在所述牺牲层21上形成底电极层30，所述底电极层30露出部分所述牺牲层21。
继续参考图3，形成覆盖所述绝缘层20、牺牲层21和底电极层30的压电层40；依次采用沉积工艺和图形化工艺，在所述压电层40上形成顶电极层50，所述顶电极层50、压电层40和底电极层30用于构成压电换能器。
参考图4，在所述压电层40中开设释放孔45，所述释放孔45位于所述底电极层30的外周，且所述释放孔45露出所述牺牲层21。
参考图5，通过所述释放孔45去除所述空腔25中的牺牲层21(如图4所示)。
所述绝缘层20和底电极层30均通过沉积的方式形成于衬底10上，所述牺牲层21用于填充所述空腔25，从而为底电极层30的形成提供工艺平台，以便于半导体工艺的正常进行。
但是，通过所述释放孔45去除所述空腔25中的牺牲层21时，难以保证所述牺牲层21可以完全去除，尤其是，随着指纹识别模组小型化的发展，所述释放孔45的直径也越来越小，这相应增大了去除所述牺牲层21的难度，从而容易在空腔25中形成牺牲层残留物。
一方面，由于需要进行形成牺牲层21的步骤以及去除牺牲层21的步骤，工艺步骤复杂。
另一方面，在指纹识别模组的使用过程中，只要在压电层40上下两面的底电极层30和顶电极层50施加固定频率的电压，压电换能器就会振动，产生超声波，超声波向上传输到达手指的谷或者脊，声波遇到脊的表面后部分反射、部分透射，而因为谷中空气的声阻抗远高于脊，所以声波遇到谷时几乎为全反射。从谷和脊反射回来的超声波传到压电换能器时，压电换能器产生形变，压电层40两端就会产生不同幅值、相位或频率的电压，从而实现指纹信息的采集。因此，如果空腔25中形成有牺牲层残留物时，容易导致空腔25的声学性能偏离设计值和出现波动，从而降低指纹识别的精准度。
为了解决所述技术问题，本发明实施例提供一种指纹识别模组的制造方法，包括：提供衬底，所述衬底中形成有信号处理电路；提供承载基底；在所述承载基底上形成压电换能器，所述压电换能器包括第一电极、位于所述第一电极上的压电层、以及位于所述压电层上的第二电极；在所述承载基底或所述衬底上形成具有空腔的永久键合层；利用所述永久键合层键合所述承载基底和所述衬底，所述永久键合层位于所述压电换能器与所述衬底之间，且所述压电换能器遮盖所述空腔；去除所述承载基底。
本发明实施例在承载基底上形成压电换能器后，利用具有空腔的永久键合层以键合所述承载基底和衬底，且所述永久键合层位于压电换能器与衬底之间，所述压电换能器遮盖所述空腔；与采用沉积和图形化的方式在衬底上形成具有空腔的绝缘层、以及在所述绝缘层上形成压电换能器的方案相比，本发明实施例采用永久键合层代替绝缘层，且在承载基底上形成压电换能器，因此，在指纹识别模组的制造过程中，无需形成填充满所述空腔的牺牲层，相应的，后续无需进行牺牲层释放的操作，以免出现因牺牲层去除不干净而在空腔中形成牺牲层残留物的问题，而且，所述压电换能器遮盖所述空腔，使空腔呈封闭状，有利于提高所述空腔对声学性能的改善效果；综上，提高了指纹识别的精准度。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图19是本发明指纹识别模组的制造方法第一实施例中各步骤对应的结构示意图。
参考图6，提供衬底160，所述衬底160中形成有信号处理电路。
所述衬底160用于与压电换能器相键合，从而形成指纹识别模组。
其中，所述衬底160中形成有信号处理电路，所述衬底160用于在指纹识别模组的使用过程中，驱动压电换能器、以及处理压电换能器产生的检测信号。
本实施例中，所述衬底160基于CMOS工艺形成。
具体地，所述衬底560为晶圆级衬底，以便于使所述衬底160与压电换能器实现晶圆级方式的集成，以提高制造效率。
在其他实施例中，所述衬底也可以为芯片级衬底。
本实施例中，所述衬底160中的信号处理电路具有连接端165，所述连接端165用于实现所述衬底160与其他器件或压电换能器的电连接。
本实施例中，所述衬底160露出连接端165，所述连接端165为焊垫(pad)。
结合参考图7至图10，提供承载基底100，在所述承载基底100上形成压电换能器200(如图10所示)，所述压电换能器200包括第一电极120、位于所述第一电极120上的压电层130、以及位于所述压电层130上的第二电极140。
所述承载基底100用于为压电换能器200的形成提供工艺平台。
本实施例中，所述承载基底100为半导体晶圆。
通过选用半导体晶圆，从而能够通过半导体工艺(例如：沉积工艺和图形化工艺)形成所述压电换能器200，使得所述压电换能器200中各膜层之间的粘附性较高，有利于提高所述压电换能器200的可靠性。而且，所述压电换能器200通过成熟的半导体工艺所形成，形成所述压电换能器200的工艺简单，具有较高的工艺兼容性。
具体地，所述承载基底100为硅基底。硅基底是半导体领域常用的基底类型，工艺兼容性高，且后续易于去除。
所述压电换能器200作为指纹识别模组中的识别单元。
本实施例中，在所述承载基底100上形成所述压电换能器200，以独立完成所述压电换能器200的制备，有利于提高形成所述压电换能器200的工艺灵活性，而且，这有利于避免形成所述压电换能器200的工艺对衬底160造成影响，使得衬底160的质量得到保障，此外，还有利于减小衬底160的报废率。
本实施例中，所述衬底160为晶圆级衬底，所述压电换能器200的数量相应为多个。因此，所述第一电极120的数量为多个，所述第二电极140的数量为多个，且所述第二电极140与所述第一电极120相对设置。
具体地，形成所述压电换能器200的步骤包括：在所述承载基底100上形成多个第一电极120；形成覆盖所述承载基底100和第一电极120的压电层130；在所述压电层130上形成多个第二电极140。
通过使所述第一电极120和第二电极140的数量均为多个，后续使压电换能器200和衬底160相键合后，无需再对所述第一电极120或第二电极140进行图形化处理，有利于简化后续工艺的复杂度。
本实施例中，在所述承载基底100上形成所述压电换能器200后，所述第一电极120和第二电极140交错设置，也就是说，所述第二电极140的任意一个端部位于所述第一电极120的一侧，以便于后续能够在所述第一电极120一侧的压电层130中形成电连接所述第二电极140的第二导电插塞，且形成第二导电插塞时，无需对第一电极120进行刻蚀，从而降低了形成第二导电插塞的工艺难度。
在其他实施例中，当所述衬底为芯片级衬底时，所述压电换能器的数量相应为一个。
以下结合附图，对形成所述压电换能器200的步骤做详细说明。
结合参考图7和图8，在所述承载基底100上形成多个第一电极120(如图8所示)。
所述第一电极120的材料可以为金属、金属硅化物、金属氮化物、金属氧化物或导电碳等导电材料，例如，所述第一电极120的材料可以为Mo、Al、Cu、Ag、Au、Ni、Co、TiAl、TiN或TaN等。本实施例中，所述第一电极120的材料为Mo。
具体地，形成所述第一电极120的步骤包括：
如图7所示，形成覆盖所述承载基底100的第一导电层125。
所述第一导电层125用于为后续形成第一电极做准备。
本实施例中，通过沉积工艺形成所述第一导电层125。其中，所述沉积工艺可以为离子溅射工艺。
如图8所示，对所述第一导电层125(如图7所示)进行图形化处理，形成所述第一电极120。
所述第一电极120用于作为压电换能器中的顶电极(top electrode)，即指纹识别模组中更远离所述衬底160(如图6所示)的电极。
本实施例中，采用包括涂布光刻胶、曝光和显影的光刻工艺，形成光刻胶掩膜(图未示)，经由所述光刻胶掩膜对所述第一导电层125进行刻蚀，从而将所述第一导电层125图形化。
本实施例中，采用干法刻蚀工艺刻蚀所述第一导电层125。干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高第一电极120的侧壁形貌质量和尺寸精度。其中，所述干法刻蚀工艺可以为等离子干法刻蚀工艺。
在刻蚀所述第一导电层125后，通过湿法去胶或者灰化工艺，去除光刻胶掩膜。
参考图9，形成覆盖所述第一电极120和承载基底100的压电层130。
在指纹识别模组的使用过程中，利用压电层130的逆压电效应，产生超声波，从而实现超声波指纹识别。
所述压电层130的材料可以为压电晶体、压电陶瓷或压电聚合物等。其中，所述压电晶体可以为氮化铝、锆钛酸铅、石英晶体、镓酸锂、锗酸锂、锗酸钛、铁晶体管铌酸锂或钽酸锂等，所述压电聚合物可以为聚偏氟乙烯、偏氟乙烯-三氟乙烯共聚物、尼龙-11或亚乙烯基二氰-醋酸乙烯交替共聚物等。
本实施例中，所述压电层130的材料为氮化铝。氮化铝是一种稳定性非常高的压电材料，具有较好的逆压电效应和压电效应。其中，逆压电效应是指当在压电材料两端施加电压时，压电材料内部会产生形变，形变量与电压成正比，这是将电能转换成机械能的过程；压电效应是指压电材料在力的作用下产生形变时，压电材料内部正负电荷中心发生相对位移，使压电材料两端产生符号相反的束缚电荷，电荷量与压力成正比，这是将机械能转换成电能的过程。
本实施例中，通过沉积工艺形成所述压电层130。其中，所述沉积工艺可以为反应溅射沉积工艺。
结合参考图9和图10，在所述压电层130上形成多个第二电极140(如图10所示)，所述第二电极140与所述第一电极120相对设置。
所述第二电极140用于作为压电换能器中的底电极(bottom electrode)，即指纹识别模组中更靠近所述衬底160(如图6所示)的电极。
对所述第二电极140的具体描述，可参考第一电极120的相关描述，在此不再赘述。
具体地，形成所述第二电极140的步骤包括：如图9所示，形成覆盖所述压电层130的第二导电层145；如图10所示，对所述第二导电层145进行图形化处理，形成第二电极140。
所述第二导电层145用于为后续形成第二电极做准备。对所述第二导电层145及其形成工艺的具体描述，可参考前述对第一导电层125的相应描述，在此不再赘述。
对所述图形化处理的具体描述，可参考前述形成第一电极120时的相应描述，在此不再赘述。
形成所述第二电极140后，所述第一电极120、压电层130和第二电极140用于构成压电换能器200。
继续参考图7，需要说明的是，在所述承载基底100上形成压电换能器200(如图10所示)之前，还包括：在所述承载基底100上形成隔离层110。
后续实现压电换能器200和衬底160(如图6所示)的键合后，还包括去除承载基底100的步骤，在去除所述承载基底100时，所述隔离层110朝向所述承载基底100的面用于定义所述去除工艺的停止位置，从而保证所述压电换能器200的完整性、减小对压电换能器200和衬底160的键合强度的影响。
具体地，所述承载基底100为半导体晶圆，因此，后续通过对所述承载基底100进行减薄处理的方式，对所述承载基底100进行减薄处理的步骤中，以所述隔离层100作为停止层。
此外，当后续形成电连接所述第一电极120的第一导电插塞时，所述隔离层110还用于为所述第一导电插塞的形成提供工艺平台。
为此，本实施例中，所述隔离层110的材料为氧化硅。氧化硅是半导体领域中常用的介质材料，易于形成和实现图形化，且工艺成本低；此外，在对承载基底进行减薄的过程中，能够较好地起到停止作用。
本实施例中，采用沉积工艺形成所述隔离层110。具体地，所述沉积工艺为化学气相沉积工艺。
结合参考图11至图13，在所述承载基底100上形成具有空腔151(如图13所示)的永久键合层150，所述压电换能器200遮盖所述空腔151。
所述压电换能器200(如图10所示)形成于所述承载基底100上，所述永久键合层150相应形成于所述压电换能器200上，所述永久键合层150用于使所述压电换能器200和衬底160(如图6所示)实现晶圆级方式的集成。
而且，在所述承载基底100上形成具有空腔151的永久键合层150后，所述压电换能器200起到了遮盖所述空腔151的作用。因此，后续实现所述压电换能器200和衬底160的键合后，所述压电换能器200和衬底160能够密封所述空腔151。
所述永久键合层150的粘结强度较高，所述永久键合层150用于实现永久性键合，从而使得压电换能器200和衬底160的结合强度得到保障，进而提高指纹识别模组的可靠性，例如：提高指纹识别模组的指纹识别精准度。
而且，形成所述永久键合层150的制程在所述承载基底100上完成，从而避免形成所述永久键合层150的制程对衬底160产生影响，有利于提高指纹识别模组的可靠性、降低衬底160的报废率。
本实施例中，所述永久键合层150为膜状干膜(dry film)，使得形成所述永久键合层150的工艺简单。膜状干膜是一种用于半导体芯片封装或印刷电路板制造时所采用的具有粘性的光致抗蚀膜，膜状干膜的制造是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于基版上，经曝光显影处理，即可在所述干膜光刻胶内形成图形。
具体地，形成所述永久键合层150的步骤包括：如图12所示，形成所述压电换能器200后，在所述承载基底100上形成永久键合膜155；如图13所示，图形化所述永久键合膜155(如图12所示)，在所述永久键合膜155中形成露出所述第二电极140的空腔151，且剩余所述永久键合膜155作为所述永久键合层150。
具体地，所述永久键合膜155覆盖所述压电层130和第二电极140。
本实施例中，采用贴膜(lamination)工艺形成所述永久键合膜155。lamination工艺是在真空环境下进行的，通过选用lamination工艺，显著提高了永久键合膜155与压电层130以及第二电极140的贴合度和粘结强度。
在其他实施例中，所述永久键合膜所选用的材料还可以是液态干膜，其中，液态干膜指的是膜状干膜中的成分以液态的形式存在，相应的，可以通过旋涂工艺形成所述永久键合膜；形成所述永久键合膜后，还包括进行烘干的步骤，使其固化。其中，固化后的液态干膜也是光敏性材料，可以通过光刻工艺实现图形化。
本实施例中，采用曝光和显影的光刻工艺，图形化所述永久键合膜155，形成所述空腔151。通过光刻工艺，有利于提高所述空腔151的开口尺寸精度。
通过提高所述空腔151的开口尺寸精度，有利于保证压电换能器200的声学性能。而且，通过采用光刻工艺实现图形化，降低了对所述永久键合层150的粘结强度的影响。此外，与采用刻蚀工艺刻蚀永久键合膜以形成空腔的方案相比，能够避免对所述第二电极140造成损伤。
根据压电换能器200的设计参数确定所述空腔151的形状和尺寸。
本实施例中，所述空腔151底部露出所述第二电极140的部分表面。在另一些实施例中，所述空腔侧壁和第二电极侧壁相齐平。在其他实施例中，沿平行于所述承载基底表面的方向，所述空腔的开口尺寸还可以大于所述第二电极的尺寸，相应的，所述空腔不仅露出所述第二电极，还露出部分压电层。
本实施例中，所述衬底160为晶圆级衬底，所述空腔151的数量相应为多个，且与所述压电换能器200一一对应。在其他实施例中，当所述衬底为芯片级衬底时，所述空腔的数量相应为一个。
结合参考图11，形成所述压电换能器200(如图10所示)后，形成所述永久键合层150之前，还包括：在所述压电层130中形成第二子导电孔131。
所述衬底160(如图6所示)中的信号处理电路具有连接端165(如图6所示)，后续将压电换能器200键合至衬底160上后，所述第二子导电孔131适于和所述连接端165相对应，从而为形成电连接所述连接端165的第三导电插塞提供工艺基础。
本实施例中，刻蚀所述第一电极120和第二电极140一侧的压电层130，形成所述第二子导电孔131，以免对所述第一电极120或第二电极140进行刻蚀，从而降低对所述压电层130的刻蚀难度。
此时，所述第二电极140露出的压电层130上未覆盖其他膜层，即刻蚀所述压电层130的工艺不会受到其他膜层的影响，因此，通过先形成所述第二子导电孔131，有利于降低形成所述压电层130的刻蚀难度。
本实施例中，采用干法刻蚀工艺，刻蚀所述压电层130。
在另一些实施例中，形成所述压电换能器后，也可以不对所述压电层进行刻蚀，在后续工艺中形成所述第二子导电孔。
如图12所示，由于所述压电层130中形成第二子导电孔131(如图11所示)，因此，形成所述永久键合膜155后，所述永久键合膜155还填充于所述第二子导电孔131。其中，lamination工艺是在真空环境下进行的，在真空条件下，所述永久键合膜155也能够填充至所述第二子导电孔131中。
如图13所示，本实施例中，形成所述空腔151的步骤中，还在所述永久键合膜155中形成与所述第二子导电孔131(如图11所示)相贯通的第一子导电孔152，所述第一子导电孔152与所述第二子导电孔131构成第三导电孔(未标示)。
在同一步骤中形成所述空腔151和第一子导电孔152，有利于简化工艺步骤。而且，永久键合膜155(如图12所示)上未覆盖其他膜层，图形化永久键合膜155以形成第一子导电孔152的工艺简单。
在另一些实施例中，在形成所述永久键合层的过程中，也可以仅形成所述空腔，在后续工艺中形成所述第一子导电孔。
需要说明的是，在其他实施例中，也可以形成所述第一子导电孔之后，刻蚀所述第一子导电孔底部的压电层，在所述压电层中形成第二子导电孔，从而形成贯穿所述压电层和永久键合层的第三导电孔。
参考图14，利用所述永久键合层150键合所述承载基底100和所述衬底160，所述永久键合层150位于所述压电换能器200(如图10所示)与所述衬底160之间。
具体地，在进行键合的步骤中，使所述承载基底100形成有所述永久键合层150的面与所述衬底160相对设置。
所述压电换能器200形成于承载基底100上，所述永久键合层150形成于所述压电换能器200上，因此，利用所述永久键合层150键合所述承载基底100和衬底160后，相应实现了所述压电换能器200与衬底160的键合。
所述永久键合层150为粘性材料，将所述永久键合层150置于衬底160上后，即可实现所述压电换能器200与衬底160的键合，键合工艺简单且键合可靠性高。
本实施例中，所述压电换能器200遮盖所述空腔151，因此，将所述永久键合层150置于所述衬底160上后，所述压电换能器200和衬底160密封所述空腔151，从而使空腔151呈封闭状。
所述空腔151用于改善声学性能。由于所述压电换能器200和衬底160密封所述空腔151，使得所述空腔151与外界环境隔绝以维持所述空腔151的声学性能的稳定性，相应有利于提高指纹识别的精准度。
而且，与采用沉积和图形化的方式依次在衬底上形成具有空腔的绝缘层、以及在所述绝缘层上形成压电换能器的方案相比，本实施例采用永久键合层150代替绝缘层，且在承载基底100上形成压电换能器200，因此，所述制造方法无需形成填充满所述空腔的牺牲层，相应的，后续无需进行牺牲层释放的操作，这有利于简化工艺步骤，而且，还能避免出现因牺牲层去除不干净而在空腔151中形成牺牲层残留物的问题，从而有利于提高所述空腔151对声学性能的改善效果，进而有利于提高指纹识别的精准度。
此外，由于本实施例无需进行牺牲层的形成步骤以及牺牲层释放的步骤，从而避免因牺牲层工艺而造成衬底160报废的问题，有利于降低衬底160的报废率。
再次，压电换能器200的设计参数确定所述空腔151的形成和尺寸，通过控制所述永久键合层150的厚度，可以精确控制空腔151的纵向尺寸。所述空腔151露出所述压电换能器200和衬底160，充分利用了所述空腔151的空间，在保证空腔151的纵向尺寸能够满足压电换能器200性能需求的同时，有利于满足指纹识别模组的薄型化需求。
本实施例中，在进行键合的步骤中，使所述第三导电孔(未标示)和信号处理电路的相应连接端165相对应，以露出所述连接端165。具体地，所述永久键合层150中形成有第一子导电孔152(如图13所示)，因此，将所述永久键合层150置于所述衬底160上后，所述第一子导电孔152与所述连接端165相对应。
本实施例中，所述衬底160为晶圆级衬底，所述压电换能器200和空腔151的数量均为多个，因此，所述压电换能器200和空腔151一一对应，也就是说，所述第二电极140和空腔151一一对应。
本实施例中，在实现键合后，还包括：去除所述承载基底100。
去除所述承载基底100，从而为后续电连接工艺提供工艺基础。
本实施例中，所述承载基底100为半导体晶圆，因此，利用减薄工艺去除所述承载基底100。其中，所述减薄工艺可以包括但不限于CMP(Chemical Mechanical Polishing，化学机械研磨)工艺。
具体地，所述隔离层110作为所述减薄工艺的停止层。因此，在去除所述承载基底100后，所述第一电极120和压电层130表面形成有所述隔离层110。
参考图15，去除所述承载基底100(如图14所示)后，还包括：在所述隔离层110中形成多个露出所述第一电极120的第一导电孔111。
所述第一导电孔111用于为后续形成电连接所述第一电极120的第一导电插塞提供空间位置。
本实施例中，采用包括涂布光刻胶、曝光和显影的光刻工艺，形成光刻胶掩膜，经由所述光刻胶掩膜对所述隔离层110进行刻蚀，从而形成所述第一导电孔111。
本实施例中，所述刻蚀工艺为干法刻蚀工艺。
需要说明的是，为了简化工艺步骤，在刻蚀所述隔离层110的过程中，还在所述隔离层110中形成与所述第二子导电孔131(如图11所示)相贯通的第四导电孔112。
所述第四导电孔112与第二子导电孔131相贯通，所述第二子导电孔131与所述永久键合层150中的第一子导电孔152(如图13所示)相贯通，所述第二子导电孔131、第一子导电孔152和第四导电孔112用于为后续形成电连接所述连接端165的第三导电插塞提供空间位置。
在刻蚀所述隔离层110后，通过湿法去胶或者灰化工艺，去除光刻胶掩膜。
需要说明的是，在前述工艺过程中，在形成压电层130后，随即在压电层130中形成所需的第二子导电孔131；在形成永久键合层150的过程中，在同一步骤中形成所需的空腔151和第一子导电孔152；在去除所述承载基底100后，在同一步骤中形成所需的第一导电孔111和第四导电孔112。也就是说，每形成一层膜层，随即在所述膜层中形成相应的图形，这显著降低了图形化工艺的工艺难度。
参考图16，所述形成方法还包括：在所述第一电极120一侧的隔离层110和所述压电层130中形成露出所述第二电极140的第二导电孔132。
所述第二导电孔132用于为后续形成电连接所述第二电极140的第二导电插塞提供空间位置。
本实施例中，采用包括涂布光刻胶、曝光和显影的光刻工艺，形成光刻胶掩膜，经由所述光刻胶掩膜依次对所述隔离层110和压电层130进行刻蚀，从而形成所述第二导电孔132。
其中，形成所述光刻胶掩膜的步骤中，所述光刻胶掩膜还填充至所述第一导电孔111和第四导电孔112(如图15所示)中，从而避免所述刻蚀工艺对所述第一电极120和连接端165造成损伤。
本实施例中，采用干法刻蚀工艺，依次刻蚀所述隔离层110和压电层130，形成所述第二导电孔132。
在形成所述第二导电孔132后，通过湿法去胶或者灰化工艺，去除光刻胶掩膜。
本实施例中，以先形成所述第一导电孔111和第四导电孔112、再形成所述第二导电孔132为例。在其他实施例中，也可以在形成所述第二导电孔之后，形成所述第一导电孔和第四导电孔。
结合参考图17和图18，去除所述承载基底100(如图14所示)后，所述形成方法还包括：形成互连结构(未标示)，用于电连接所述第一电极120、第二电极140或信号处理电路的相应连接端165。
通过使互连结构电连接所述连接端165与所述第一电极120、第二电极140，从而使衬底160和压电换能器200(如图10所示)实现电连接，进而实现指纹识别模组的指纹识别功能，且便于进行后续的封装制程。
而且，本实施例将压电换能器200和衬底160的集成工艺、以及两者的电连接工艺集成到同一工艺流程中，有利于提高指纹识别模组的制造工艺的稳定性，从而提高指纹识别模组的性能以及性能均一性，且有利于降低制造成本。
具体地，形成所述互连结构的方法包括：形成第一导电插塞172，所述第一导电插塞172底部露出所述第一电极120边缘；形成第二导电插塞171，所述第二导电插塞171底部露出所述第二电极140边缘；形成第三导电插塞173，所述第三导电插塞173底部露出所述连接端165。
所述第一电极120和第二电极140交错设置，以便于在所述第一电极120一侧的压电层130中形成第二导电插塞171，且形成第二导电插塞171时，无需对第一电极120进行刻蚀，从而降低了形成第二导电插塞171的工艺难度，因此，所述第一导电插塞172底部露出所述第一电极120边缘，所述第二导电插塞171底部露出所述第二电极140边缘。
本实施例中，在所述第一导电孔111(如图16所示)中形成电连接所述第一电极120的第一导电插塞172，在所述第二导电孔132(如图16所示)中形成电连接所述第二电极140的第二导电插塞171，在所述第四导电孔112(如图15所示)和第三导电孔(未标示)中形成电连接所述连接端165的第三导电插塞173。
其中，所述第三导电孔包括相贯通的第二子导电孔131(如图11所示)和第一子导电孔152(如图13所示)。
所述第一导电插塞172用于实现所述第一电极120与外部电路的电连接，所述第二导电插塞171用于实现所述第二电极140与外部电路的电连接，所述第三导电插塞173用于实现衬底160与外部电路的电连接。
其中，通过所述第一导电插塞172、第二导电插塞171和第三导电插塞173，便于实现所述衬底160与第一电极120以及第二电极140的电连接。
具体地，通过沉积工艺，在所述第一导电孔111、第二导电孔132、第四导电孔112(如图15所示)和第三导电孔中填充导电材料175(如图17所示)，所述导电材料175还覆盖隔离层110；对位于所述隔离层110上的导电材料175进行图形化处理。
相应的，所述第一导电插塞172、第二导电插塞171和第三导电插塞173均凸出于所述隔离层110。
本实施例中，所述导电材料175包括Cu、Au、Ag和Al中的一种或多种，所述沉积工艺可以为电镀工艺。
本实施例中，采用包括涂布光刻胶、曝光和显影的光刻工艺，形成光刻胶掩膜，经由所述光刻胶掩膜对所述导电材料175进行刻蚀，将所述导电材料175图形化为所述第一导电插塞172、第二导电插塞171和第三导电插塞173。
在刻蚀所述导电材料175后，通过湿法去胶或者灰化工艺，去除光刻胶掩膜。
本实施例中，利用导电插塞(contact，CT)的工艺形成所述互连结构，降低了电连接工艺的工艺复杂度，且便于进行后续的封装制程。
参考图19，在所述第一导电插塞172、第二导电插塞171和第三导电插塞173露出的隔离层110上形成钝化层180，所述钝化层180露出所述第一导电插塞172、第二导电插塞171和第三导电插塞173。
所述钝化层180用于对所述压电换能器200(如图10所示)起到保护作用，能够防止外界杂质(如钠离子)、离子电荷和水汽等对压电换能器200产生影响，从而提高指纹识别模组的性能和稳定性，进而提高指纹识别模组的指纹识别精准度。
此外，所述钝化层180露出所述第一导电插塞172、第二导电插塞171和第三导电插塞173，从而便于进行后续的封装制程。
具体地，形成所述钝化层180的步骤包括：在所述隔离层110上形成钝化材料层(图未示)，所述钝化材料层还覆盖所述第一导电插塞172、第二导电插塞171和第三导电插塞173；刻蚀所述钝化材料层，露出所述第一导电插塞172、第二导电插塞171和第三导电插塞173，且剩余钝化材料层作为所述钝化层180。
所述钝化层180的材料可以为氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼、碳氮化硼、低k介质材料或聚酰亚胺。其中，低k介质材料指的是相对介电常数大于或等于2.6且小于或等于3.9的介质材料。
图20至图23是本发明指纹识别模组的制造方法第二实施例中各步骤对应的结构示意图。
本实施例与第一实施例的相同之处，在此不再赘述。本实施例与第一实施例的不同之处在于：参考图20，在衬底560上形成具有空腔551的永久键合层550。
本实施例中，所述衬底560中形成有信号处理电路，所述信号处理电路具有连接端565，所述衬底560露出连接端565，所述连接端565用于实现所述衬底560与外部电路(例如：压电换能器)的电连接。
对所述衬底560的具体描述，可参考第一实施例中的相应描述，在此不再赘述。
本实施例中，所述永久键合层550为干膜。
具体地，形成所述永久键合层550的步骤包括：在所述衬底560上形成永久键合膜(图未示)；图形化所述永久键合膜，在所述永久键合膜中形成空腔551，且剩余的所述永久键合膜作为所述永久键合层550。
本实施例中，采用贴膜工艺形成所述永久键合膜，采用曝光显影工艺图形化所述永久键合膜。
本实施例中，图形化所述永久键合膜的步骤中，还在所述永久键合膜中形成第一子导电孔552，所述第一子导电孔552露出所述信号处理电路的相应连接端565。也就是说，所述永久键合层550具有空腔551以及露出所述连接端565的第一子导电孔552。
对所述永久键合层550、空腔551、第一子导电孔552及其形成方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述。
参考图21，提供承载基底500，在所述承载基底500上形成压电换能器600，所述压电换能器600包括第一电极520、位于所述第一电极520上的压电层530、以及位于所述压电层530上的第二电极540。
本实施例中，所述承载基底500为半导体晶圆。具体地，所述承载基底100为硅基底。
本实施例中，通过半导体工艺(例如：沉积工艺和图形化工艺)形成所述压电换能器600。
对所述压电换能器600及其形成方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述
需要说明的是，在所述承载基底500上形成压电换能器600之前，还包括：在所述承载基底500上形成隔离层510。后续对所述承载基底500进行减薄处理的步骤中，以所述隔离层510作为停止层。本实施例中，所述隔离层510的材料为氧化硅。
需要说明的是，形成所述压电换能器600后，还包括：在所述压电层530中形成第二子导电孔531。
对所述第二子导电孔531及其形成方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述。
参考图22，利用所述永久键合层550键合所述承载基底500和所述衬底560，所述永久键合层550位于所述压电换能器600(如图21所示)与所述衬底560之间，且所述压电换能器600遮盖所述空腔551。
具体地，在进行键合的步骤中，使所述空腔551与所述承载基底500上的所述第二电极540一一相对设置。
所述永久键合层550为粘性材料，将所述压电换能器600置于所述永久键合层150上后，即可实现所述压电换能器600与衬底560的键合，键合工艺简单且键合可靠性高。
本实施例中，在进行键合的步骤中，使所述第二子导电孔531(如图21所示)和第一子导电孔552(如图20所示)一一相对设置，构成相连通的第三导电孔(未标示)。
作为一种示例，沿平行于所述衬底560表面的方向，所述第二电极540的横向尺寸大于所述空腔551的开口尺寸，由于所述永久键合层550具有一定柔软度，在压力的作用下，易于使第二电极540嵌于所述永久键合层550中，使所述永久键合层550和压电层530相接触，从而使所述压电换能器600起到遮盖所述空腔551的作用。
在其他实施例中，当所述第二电极的横向尺寸小于或等于所述空腔的开口尺寸时，将所述压电换能器置于所述永久键合层上后，即可使所述永久键合层与压电层相接触，相应也能使所述压电换能器对空腔起到遮盖作用。
本实施例中，在完成键合后，还包括：去除所述承载基底500。
具体地，通过对所述承载基底500进行减薄处理，去除所述承载基底500。露出所述隔离层510。
参考图23，去除所述承载基底500(如图22所示)后，还包括：刻蚀所述隔离层510，在所述隔离层510中形成多个露出所述第一电极520的第二导电孔511。
所述第一导电孔511用于为后续形成电连接所述第一电极520的第一导电插塞提供空间位置。
本实施例中，在刻蚀所述隔离层510的过程中，还在所述隔离层510中形成与所述第二子导电孔531(如图21所示)相贯通的第四导电孔512。
所述第四导电孔512与第二子导电孔531相贯通，所述第二子导电孔531与所述永久键合层550中的第一子导电孔552(如图20所示)相贯通，所述第四导电孔512、第二子导电孔531和第一子导电孔552用于为后续形成电连接所述连接端565的第三导电插塞提供空间位置。
后续工艺与第一实施例相同，对后续工艺的具体描述，可参考第一实施例中的相应描述，在此不再赘述。
需要说明的是，对本实施例所述制造方法的具体描述，可结合参考第一实施例中的相应描述。
还需要说明的是，本实施例中，以在衬底560上形成永久键合层550为例。在其他实施例中，也可以在表面形成有临时键合膜的承载晶圆(carrier wafer)上形成所述永久键合层；相应的，在利用所述永久键合层键合所述承载基底和所述承载晶圆后，所述永久键合层位于所述压电换能器与所述承载晶圆之间；随后，通过解键合的方式分离所述临时键合层和临时键合膜，从而利用所述永久键合层键合所述承载基底和所述衬底。
图24至图35是本发明指纹识别模组的制造方法第三实施例中各步骤对应的结构示意图。
本实施例与第一实施例的相同之处，在此不再赘述。本实施例与第一实施例的不同之处在于：如图26所示，在承载基底300上形成压电换能器400的步骤包括：形成覆盖所述承载基底300的整层导电层325，部分区域的所述导电层325用于作为第一电极320；相应的，如图31所示，去除承载基底300(如图28所示)后，还包括：图形化所述导电层325，形成多个第一电极320。
参考图24，提供衬底365。
本实施例中，所述衬底365中形成有信号处理电路，所述信号处理电路具有连接端365，且所述衬底360露出连接端365，所述连接端365用于实现所述衬底360与外部电路(例如：压电换能器)的电连接。
对所述衬底360的具体描述，可参考第一实施例中的相应描述，在此不再赘述。
参考图25，提供承载基底300，形成覆盖所述承载基底300的整层导电层325，部分区域的所述导电层325用于作为第一电极320。
所述承载基底300用于为后续形成压电换能器提供工艺平台，还用于为后续实现压电换能器和衬底360(如图24所示)的键合提供工艺平台。
本实施例中，所述承载基底300为半导体晶圆。具体地，所述承载基底300为硅基底。
结合参考图25和图26，形成覆盖所述第一电极320的压电层330，在所述压电层330上形成多个第二电极340(如图26所示)。
具体地，形成所述第二电极340的步骤包括：形成覆盖所述压电层330的电极材料层345(如图25所示)；对所述电极材料层345进行图形化处理，形成所述第二电极340。
形成所述第二电极340后，所述第一电极320、压电层330和第二电极340用于构成压电换能器400。
形成所述压电换能器400后，所述承载基底300上覆盖有整层的导电层325，仅所述第二电极340的数量为多个，这易于在后续键合工艺和光刻工艺中实现对准、提高对准精度，从而有利于提高指纹识别模组的性能。
对所述压电换能器400及其形成步骤的具体描述，可结合参考第一实施例中的相应描述，在此不再赘述。
继续参考图25，需要说明的是，在所述承载基底300上形成压电换能器400(如图26所示)之前，还包括：在所述承载基底300上形成隔离层310。
后续对所述承载基底300进行减薄处理的步骤中，以所述隔离层310作为停止层。此外，当后续形成电连接所述第一电极的第一导电插塞时，所述隔离层310还用于为所述第一导电插塞的形成提供工艺平台。
本实施例中，所述隔离层310的材料为氧化硅。
参考图27，在所述承载基底300上形成具有空腔351的永久键合层350，所述压电换能器400(如图26所示)遮盖所述空腔351。
本实施例中，形成所述永久键合层350的步骤中，所述永久键合层350中还形成有多个第一子导电孔352。
对所述永久键合层350、空腔351、第一子导电孔352及其形成方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述。
参考图28，利用所述永久键合层350键合所述承载基底300和所述衬底360，所述永久键合层350位于所述压电换能器400(如图26所示)与所述衬底360之间。
具体地，在进行键合的步骤中，使所述承载基底300形成有所述永久键合层350的面与所述衬底360相对设置，且使所述第一子导电孔352(如图27所示)和所述连接端365相对应。
实现了所述压电换能器400与衬底360的键合后，所述衬底360用于为后续对所述导电层325进行图形化的工艺提供工艺平台。
对所述键合步骤的具体描述，可参考第一实施例中的相应描述，在此不再赘述。
参考图29，完成键合后，还包括：去除所述承载基底300。
去除所述承载基底300，从而为后续电连接工艺提供工艺基础。
本实施例中，以所述隔离层310作为停止层，对所述承载基底300进行减薄处理。
参考图30，去除所述承载基底300(如图28所示)后，还包括：在所述隔离层310中形成多个露出所述第一电极320(如图26所示)的第一导电孔311。
部分区域的所述导电层325作为所述第一电极320，后续步骤还包括图形化所述导电层325，保留所述第一电极320，所述第一导电孔311露出所述第一电极320，所述第一导电孔311用于为后续形成电连接所述第一电极320的第一导电插塞提供空间位置。
本实施例中，采用包括涂布光刻胶、曝光和显影的光刻工艺，形成光刻胶掩膜，经由所述光刻胶掩膜对所述隔离层310进行刻蚀，从而形成所述第一导电孔311。具体地，所述刻蚀工艺为干法刻蚀工艺。
在刻蚀所述隔离层310后，通过湿法去胶或者灰化工艺，去除光刻胶掩膜。
参考图31，去除所述承载基底300(如图28所示)后，还包括：图形化所述导电层325(如图30所示)，形成多个第一电极320，且使所述多个第一导电孔311与所述第一电极320相对应。
具体地，所述第一电极320数量为多个，且分别与所述第二电极340相对设置。
图形化所述导电层325后，所述第一电极320露出部分压电层330，从而为后续刻蚀所述压电层330做准备。
本实施例中，采用干法刻蚀工艺，对所述导电层325进行图形化处理。
需要说明的是，所述导电层325表面形成有隔离层310，因此，图形化所述导电层325的步骤还包括图形化所述隔离层310，使所述第一导电孔311与所述第一电极320一一对应。相应的，图形化所述导电层325后，仅保留所述第一电极320表面的所述隔离层310。
本实施例中，采用包括涂布光刻胶、曝光和显影的光刻工艺，形成光刻胶掩膜，经由所述光刻胶掩膜依次对所述隔离层310和导电层325进行刻蚀，直至露出所述压电层330。
需要说明的是，在进行刻蚀之前，所述隔离层310中形成有第一导电孔311，因此，所述光刻胶掩膜填充于所述第一导电孔311中，从而避免对所述第一导电孔311露出的第一电极320进行刻蚀。
在刻蚀所述隔离层310和导电层325后，通过湿法去胶或者灰化工艺，去除光刻胶掩膜。
参考图32，图形化所述导电层325(如图30所示)后，还包括：在所述压电层330中形成露出所述第二电极340的第二导电孔331、以及与所述第一子导电孔352(如图27所示)相贯通的第二子导电孔332。
所述第二导电孔331用于为后续形成电连接所述第二电极340的第二导电插塞提供空间位置。
所述第二子导电孔332和第一子导电孔352相贯通，所述第二子导电孔332和第一子导电孔352用于为后续形成电连接所述连接端365的第三导电插塞提供空间位置。
本实施例中，采用包括涂布光刻胶、曝光和显影的光刻工艺，形成光刻胶掩膜，经由所述光刻胶掩膜对所述压电层330进行刻蚀，从而形成所述第二导电孔331和第二子导电孔332。
其中，剩余的隔离层310中形成有露出所述第一电极320的第一导电孔311，因此，形成所述光刻胶掩膜后，所述光刻胶掩膜不仅覆盖所述隔离层310，还填充于所述第一导电孔311中，以免所述第一电极320受到损伤。
本实施例中，采用干法刻蚀工艺，刻蚀所述压电层330，形成所述第二导电孔331和第二子导电孔332。
在刻蚀所述压电层330后，通过湿法去胶或者灰化工艺，去除光刻胶掩膜。
需要说明的是，对所述导电层325(如图20所示)进行图形化处理后，所述第一电极320露出所述压电层330，因此，形成所述第二导电孔331和第二子导电孔332的步骤中，仅需刻蚀所述压电层330，刻蚀工艺简单。
还需要说明的是，如图26所示，在承载基底300上形成压电换能器400的步骤中，形成覆盖所述承载基底300的整层导电层325，部分区域的所述导电层325作为第一电极320，在该步骤中，未对导电层325进行图形化；如图31所示，图形化所述隔离层310和导电层325(如图30所示)后，所述第一电极320露出所述压电层330，因此，可以在同一步骤中形成所述第二导电孔331和第二子导电孔332，这有利于减少光罩，从而节省了制造成本。
结合参考图33和图34，在所述第一导电孔311(如图32所示)中形成电连接所述第一电极320的第一导电插塞372，在所述第二导电孔331(如图32所示)中形成电连接所述第二电极340的第二导电插塞371，在所述第二子导电孔332(如图32所示)和第一子导电孔352(如图27所示)中形成电连接所述连接端365的第三导电插塞373。
具体地，如图33所示，通过沉积工艺，在所述第一导电孔311、第二导电孔331、第二子导电孔332和第一子导电孔352中填充导电材料375，所述导电材料375还覆盖隔离层310；如图34所示，对所述隔离层110上的导电材料175进行图形化处理，形成凸出于所述隔离层310且电连接所述第一电极320的第一导电插塞372、凸出于所述压电层330且电连接所述第二电极340的第二导电插塞371、以及凸出于所述压电层330且电连接所述连接端365的第二导电插塞373。
对所述第一导电插塞372、第二导电插塞371、第三导电插塞373及其形成方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述。
参考图35，在所述第一导电插塞372、第二导电插塞371、第三导电插塞373露出的压电层330和隔离层310上形成钝化层380，所述钝化层380露出所述第一导电插塞372、第二导电插塞371、第三导电插塞373。
本实施例中，通过依次进行的沉积步骤和刻蚀步骤，形成所述钝化层380。
对所述钝化层380及其形成方法的具体描述，可参考第一实施例中的相应描述，在此不再赘述。
需要说明的是，对本实施例所述制造方法的具体描述，可结合参考第一实施例中的相应描述。
图36至图38是本发明指纹识别模组的制造方法第四实施例中各步骤对应的结构示意图。
本实施例与第三实施例的相同之处，在此不再赘述。本实施例与第三实施例的不同之处在于：参考图36，在衬底960上形成具有空腔951的永久键合层950。
本实施例中，所述衬底960中形成有信号处理电路，所述信号处理电路具有连接端565，在所述衬底上形成永久键合层950的步骤中，所述永久键合层950还具有露出所述连接端565的第一子导电孔952。
参考图37，在所述承载基底900上形成压电换能器900。
具体地，形成所述压电换能器900的步骤包括：形成覆盖所述承载基底900的整层导电层925，部分区域的所述导电层925用于作为第一电极920，所述第一电极920的数量为多个；形成覆盖所述导电层925的压电层930；在所述压电层930上形成多个第二电极940，所述第二电极940与所述第一电极920相对设置。
对所述压电换能器900及其形成方法的具体描述，可参考第三实施例中的相应描述，在此不再赘述。
参考图38，利用所述永久键合层950键合所述承载基底900和所述衬底960，所述永久键合层950位于所述压电换能器990(如图37所示)与所述衬底960之间，且所述第二电极940遮盖所述空腔951(如图36所示)。
本实施例中，在进行键合的步骤中，使所述空腔951与所述承载基底900上的所述第二电极940相对设置。
后续工艺与第三实施例相同，对后续工艺的具体描述，可参考第三实施例中的相应描述，在此不再赘述。
具体地，对本实施例所述制造方法的具体描述，可结合参考第一实施例和第三实施例中的相应描述。
相应的，本发明实施例还提供一种指纹识别模组。
图39是本发明指纹识别模组一实施例的结构示意图。
所述指纹识别模组包括：衬底760，所述衬底760中形成有信号处理电路；具有空腔751的永久键合层750，键合于所述衬底760上；压电换能器800，位于所述永久键合层750上，所述压电换能器800包括第一电极720、位于所述第一电极720上的压电层730、以及位于所述压电层730上的第二电极740，且所述压电换能器800遮盖所述空腔751。
采用沉积和图形化的方式在衬底上形成具有空腔的绝缘层、以及在所述绝缘层上形成压电换能器的方案相比，本实施例采用永久键合层750代替绝缘层，且使压电换能器800和衬底760通过永久键合层750相结合，因此，在所述指纹识别模组的制造过程中，可以独立完成所述压电换能器800的制备，这省去了形成填充满所述空腔的牺牲层的步骤，相应的，无需进行牺牲层释放的操作，这有利于简化工艺步骤，而且，还能避免出现因牺牲层去除不干净而在空腔中形成牺牲层残留物的问题。
而且，由于无需进行牺牲层的形成步骤以及牺牲层释放的步骤，从而避免因牺牲层工艺而造成衬底760报废的问题，有利于降低衬底760的报废率。
此外，所述压电换能器800遮盖所述空腔751，使空腔751呈封闭状，从而有利于提高所述空腔751对声学性能的改善效果，进而有利于提高指纹识别的精准度。
再次，在所述指纹识别模组的制造过程中，可以独立完成所述压电换能器800的制备，这有利于提高形成所述压电换能器800的工艺灵活性，而且，这有利于避免形成所述压电换能器800的工艺对衬底760造成影响，使得衬底760的质量得到保障，此外，还有利于减小衬底760的报废率。
所述衬底760中形成有信号处理电路，所述衬底760用于在指纹识别模组的使用过程中，驱动压电换能器、以及处理压电换能器产生的检测信号。
本实施例中，所述衬底760基于CMOS工艺形成。
具体地，所述衬底760为晶圆级衬底，以便于使所述衬底760与压电换能器800实现晶圆级方式的集成，以提高制造效率。在其他实施例中，所述衬底也可以为芯片级衬底。
本实施例中，所述衬底760中的信号处理电路具有连接端765，所述连接端765用于实现所述衬底760与其他器件或压电换能器的电连接。
本实施例中，所述衬底760露出连接端765，所述连接端765为焊垫(pad)。
所述永久键合层750的粘结强度较高，所述永久键合层750用于实现压电换能器800和衬底760的永久性键合，且使得压电换能器800和衬底760的结合强度得到保障，从而提高指纹识别模组的可靠性，例如：提高指纹识别模组的指纹识别精准度。
所述永久键合层750中形成有空腔751，所述空腔751用于提高压电换能器800的声学性能。
本实施例中，所述衬底760为晶圆级衬底，所述空腔751相应为多个。
其中，根据压电换能器800的设计参数确定所述空腔751的形状和尺寸。
本实施例中，所述永久键合层750为干膜(dry film)。干膜是一种光敏性键合材料，因此，可以通过对永久键合膜进行光刻工艺，以形成所述空腔751。通过光刻工艺，有利于提高所述空腔151的开口尺寸精度的同时，减小对永久键合层750的粘结强度的影响。而且，通过采用光刻工艺实现图形化，使得所述永久键合层150的粘结强度得到保障。
所述压电换能器800作为指纹识别模组中的识别单元。
所述压电换能器800包括第一电极720、位于所述第一电极720上的压电层730、以及位于所述压电层730上的第二电极740。
本实施例中，所述衬底760为晶圆级衬底，所述压电换能器800的数量为多个。相应的，所述第一电极720的数量为多个，所述第二电极740的数量为多个，所述第二电极740与所述第一电极720相对设置，且所述第二电极740和空腔751一一对应。
在其他实施例中，当所述衬底为芯片级衬底时，所述压电换能器的数量相应为一个。
本实施例中，所述第一电极720和第二电极740交错设置，也就是说，所述第二电极740的任意一个端部位于所述第一电极720的一侧，以便于在所述第一电极720一侧的压电层730中形成电连接所述第二电极740的互连结构，且形成该电连接所述第二电极740的互连结构时，无需对第一电极720进行刻蚀，从而降低了电连接工艺的工艺难度。
所述第一电极720用于作为压电换能器800中的顶电极(top electrode)，即指纹识别模组中更远离所述衬底760的电极；所述第二电极740用于作为压电换能器800中的底电极(bottom electrode)，即指纹识别模组中更靠近所述衬底760的电极。
所述第一电极720和第二电极740的材料可以为金属、金属硅化物、金属氮化物、金属氧化物或导电碳等导电材料，例如，可以为Mo、Al、Cu、Ag、Au、Ni、Co、TiAl、TiN或TaN等。本实施例中，所述第一电极720和第二电极740的材料均为Mo。
在指纹识别模组的使用过程中，利用压电层730的逆压电效应，产生超声波，从而实现超声波指纹识别。
所述压电层730的材料可以为压电晶体、压电陶瓷或压电聚合物等。其中，所述压电晶体可以为氮化铝、锆钛酸铅、石英晶体、镓酸锂、锗酸锂、锗酸钛、铁晶体管铌酸锂或钽酸锂等，所述压电聚合物可以为聚偏氟乙烯、偏氟乙烯-三氟乙烯共聚物、尼龙-11或亚乙烯基二氰-醋酸乙烯交替共聚物等。
本实施例中，所述压电层730的材料为氮化铝。
本实施例中，所述指纹识别模组还包括：隔离层710，位于所述第一电极720表面。
在所述指纹识别模组的制造过程中，所述压电换能器800形成于承载基底上，且所述承载基底通过进行减薄工艺的方式去除，所述隔离层作为所述减薄工艺的停止层。
本实施例中，所述隔离层710还位于所述压电层730的表面。在其他实施例中，所述隔离层也可以仅位于所述第一电极表面。
本实施例中，所述隔离层710的材料为氧化硅。氧化硅是半导体领域中常用的介质材料，易于形成和实现图形化，且工艺成本低；此外，在对承载基底进行减薄的过程中，能够较好地起到停止作用。
本实施例中，所述指纹识别模组还包括：互连结构(未标示)，用于电连接所述第一电极720、第二电极740或信号处理电路的相应连接端765。
所述互连结构电连接所述信号处理电路的相应连接端165与所述第一电极720、第二电极740，从而使衬底760和压电换能器800实现电连接，进而实现指纹识别模组的指纹识别功能。
具体地，所述互连结构包括：与所述第一电极720电连接的第一导电插塞772、与所述第二电极740电连接的第二导电插塞771、以及与所述连接端765电连接的第三导电插塞773。
所述第一导电插塞772用于实现所述第一电极720与外部电路的电连接，所述第二导电插塞771用于实现所述第二电极740与外部电路的电连接，所述第三导电插塞773用于实现衬底760与外部电路的电连接。
其中，通过所述第一导电插塞772、第二导电插塞771和第三导电插塞773，便于实现所述衬底760与第一电极720以及第二电极740的电连接。
本实施例中，所述第一导电插塞772位于所述隔离层710中且电连接所述第一电极720；所述第二导电插塞771位于所述压电层730中且电连接所述第二电极740；所述第三导电插塞773贯穿所述压电层730和永久键合层750且电连接所述连接端765。
本实施例中，所述隔离层710还位于所述互连结构露出的压电层730表面，因此，所述第二导电插塞771贯穿所述隔离层710和压电层730，所述第三导电插塞773贯穿所述隔离层710、压电层730和永久键合层750。
相应的，所述隔离层710还用于为所述互连结构的形成提供工艺平台，且实现所述互连结构的电隔离。
本实施例中，所述第一导电插塞772、第二导电插塞771和第三导电插塞773的材料为导电材料，所述导电材料包括Cu、Au、Ag和Al中的一种或多种。
本实施例中，所述互连结构的类型为导电插塞(contact，CT)，这降低了形成所述互连结构的工艺复杂度，也便于进行后续的封装制程。
在其他实施例中，所述互连结构的类型还可以包括其他类型的结构，例如：再布线(RDL)结构。
本实施例中，所述指纹识别模组还包括：钝化层780，位于所述第一导电插塞772、第二导电插塞771和第三导电插塞773露出的隔离层710上，所述钝化层780露出所述第一导电插塞772、第二导电插塞771和第三导电插塞773。
所述钝化层780用于对所述压电换能器800起到保护作用，能够防止外界杂质(如钠离子)、离子电荷和水汽等对压电换能器800产生影响，从而提高指纹识别模组的性能和稳定性，进而提高指纹识别模组的指纹识别精准度。
此外，所述钝化层780露出所述第一导电插塞772、第二导电插塞771和第三导电插塞773，从而便于进行后续的封装制程。
所述钝化层780的材料可以为氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼、碳氮化硼、低k介质材料或聚酰亚胺。
需要说明的是，在其他实施例中，当所述隔离层仅位于所述第一电极表面时，所述钝化层相应位于第一导电插塞、第二导电插塞和第三导电插塞露出的隔离层以及压电层上。
本实施例所述指纹识别模组采用前述实施例所述的制造方法所制成，也可以采用其他制造方法所制成。对本实施例所述指纹识别模组的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明实施例还提供一种电子设备，所述电子设备包括前述指纹识别模组。
通过在电子设备中配置本实施例所述的指纹识别模组，以实现指纹识别。
其中，所述电子设备还可以为个人计算机、智能手机、个人数字助理(PDA)、媒体播放器、导航设备、游戏控制台、平板计算机、可穿戴设备、防门禁电子系统、汽车无钥进入电子系统或汽车无钥启动电子系统等。
由前述分析可知，在指纹识别模组的制造过程中，压电换能器的空腔中不会残留有牺牲层，压电换能器的声学性能得到提升，且衬底的质量也能够得到保障，因此，所述指纹识别模组的指纹识别精准度较高，从而提高了用户的使用感受度。
对本实施例所述指纹识别模组的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (30)

1.一种指纹识别模组，其特征在于，包括：
衬底，所述衬底中形成有信号处理电路；
具有空腔的永久键合层，键合于所述衬底上；
压电换能器，位于所述永久键合层上，所述压电换能器包括第一电极、位于所述第一电极上的压电层、以及位于所述压电层上的第二电极，且所述压电换能器遮盖所述空腔。
2.如权利要求1所述的指纹识别模组，其特征在于，所述指纹识别模组还包括：互连结构，电连接所述第一电极、第二电极或所述信号处理电路的相应连接端。
3.如权利要求1所述的指纹识别模组，其特征在于，所述指纹识别模组还包括：隔离层，位于所述第一电极表面。
4.如权利要求3所述的指纹识别模组，其特征在于，所述隔离层的材料为氧化硅。
5.如权利要求1所述的指纹识别模组，其特征在于，所述永久键合层的材料为干膜。
6.如权利要求1所述的指纹识别模组，其特征在于，所述衬底为晶圆级衬底，所述压电换能器和所述空腔的数量均为多个。
7.如权利要求1所述的指纹识别模组，其特征在于，所述衬底为芯片级衬底。
8.如权利要求2所述的指纹识别模组，其特征在于，所述互连结构包括：与所述第一电极电连接的第一导电插塞、与所述第二电极电连接的第二导电插塞、以及与所述连接端电连接的第三导电插塞。
9.一种指纹识别模组的制造方法，其特征在于，包括：
提供衬底，所述衬底中形成有信号处理电路；
提供承载基底；
在所述承载基底上形成压电换能器，所述压电换能器包括第一电极、位于所述第一电极上的压电层、以及位于所述压电层上的第二电极；
在所述承载基底或所述衬底上形成具有空腔的永久键合层；
利用所述永久键合层键合所述承载基底和所述衬底，所述永久键合层位于所述压电换能器与所述衬底之间，且所述压电换能器遮盖所述空腔；
去除所述承载基底。
10.如权利要求9所述的制造方法，其特征在于，在所述承载基底上形成具有空腔的永久键合层；
在所述承载基底上形成压电换能器、具有空腔的永久键合层的步骤包括：在所述承载基底上形成多个第一电极；
形成覆盖所述承载基底和第一电极的压电层；
在所述压电层上形成多个第二电极，所述第二电极与所述第一电极相对设置；
形成覆盖所述压电层和第二电极的永久键合膜；
在所述永久键合膜中形成露出所述第二电极的空腔。
11.如权利要求9所述的制造方法，其特征在于，在所述承载基底上形成具有空腔的永久键合层；
在所述承载基底上形成压电换能器、具有空腔的永久键合层的步骤包括：形成覆盖所述承载基底的整层导电层；
形成覆盖所述导电层的压电层；
在所述压电层上形成多个第二电极；
形成覆盖所述压电层和第二电极的永久键合膜；
在所述永久键合膜中形成露出所述第二电极的空腔；
在去除所述承载基底后，还包括：图形化所述导电层，形成多个所述第一电极，且分别与所述第二电极相对设置。
12.如权利要求9所述的制造方法，其特征在于，在所述衬底上形成具有空腔的永久键合层；
在所述承载基底上形成压电换能器的步骤包括：在所述承载基底上形成多个第一电极；
形成覆盖所述承载基底和第一电极的压电层；
在所述压电层上形成多个第二电极，所述第二电极与所述第一电极相对设置；
在进行键合的步骤中，使所述空腔与所述第二电极一一相对设置。
13.如权利要求9所述的制造方法，其特征在于，在所述衬底上形成具有空腔的永久键合层；
在所述承载基底上形成压电换能器的步骤包括：形成覆盖所述承载基底的整层导电层；
形成覆盖所述导电层的压电层；
在所述压电层上形成多个第二电极；
在进行键合的步骤中，使所述空腔与所述第二电极一一相对设置；
在去除所述承载基底后，还包括：图形化所述导电层，形成多个所述第一电极，且分别与所述第二电极相对设置。
14.如权利要求9所述的制造方法，其特征在于，形成所述永久键合层的步骤包括：在所述承载基底或所述衬底上形成永久键合膜；
图形化所述永久键合膜，在所述永久键合膜中形成所述空腔，剩余所述永久键合膜作为所述永久键合层。
15.如权利要求9所述的制造方法，其特征在于，在所述承载基底上形成压电换能器之前，还包括：在所述承载基底上形成隔离层；
利用减薄工艺去除所述承载基底，所述隔离层作为所述减薄工艺的停止层。
16.如权利要求9所述的制造方法，其特征在于，去除所述承载基底后，所述形成方法还包括：形成互连结构，用于电连接所述第一电极、第二电极或所述信号处理电路的相应连接端。
17.如权利要求16所述的制造方法，其特征在于，形成所述互连结构的方法包括：
形成第一导电插塞，所述第一导电插塞底部露出所述第一电极边缘；
形成第二导电插塞，所述第二导电插塞底部露出所述第二电极边缘；
形成第三导电插塞，所述第三导电插塞底部露出所述连接端。
18.如权利要求或10或12所述的制造方法，其特征在于，在所述承载基底上形成压电换能器之前，还包括：在所述承载基底上形成隔离层；
去除所述承载基底后，还包括：
在所述隔离层中形成多个露出所述第一电极的第一导电孔；
在所述隔离层和所述压电层中形成多个露出所述第二电极的第二导电孔；
在所述第一导电孔和第二导电孔中填充导电材料，形成电连接所述第一电极的第一导电插塞、以及电连接所述第二电极的第二导电插塞。
19.如权利要求11或13所述的制造方法，其特征在于，在所述承载基底上形成压电换能器之前，还包括：在所述承载基底上形成隔离层；
在去除所述承载基底后，图形化所述导电层之前，还包括：在所述隔离层中形成多个露出所述第一电极的第一导电孔；
图形化所述导电层的步骤还包括图形化所述隔离层，使所述多个第一导电孔与所述第一电极相对应；
图形化所述导电层后，还包括：在所述压电层中形成露出所述第二电极的第二导电孔；在所述第一导电孔和第二导电孔中填充导电材料，形成电连接所述第一电极的第一导电插塞、以及电连接所述第二电极的第二导电插塞。
20.如权利要求10所述的制造方法，其特征在于，在进行键合之前，还包括：形成贯穿所述压电层和永久键合层的第三导电孔；
在进行键合的步骤中，使所述第三导电孔和所述信号处理电路的相应连接端相对应；
去除所述承载基底之后，还包括：在所述第三导电孔中形成电连接所述信号处理电路的相应连接端的第三导电插塞。
21.如权利要求12所述的制造方法，其特征在于，在所述衬底上形成具有空腔的永久键合层的步骤中，所述永久键合层中还具有露出所述信号处理电路的相应连接端的第一子导电孔；
在进行键合之前，还包括：在所述压电层中形成第二子导电孔；
在进行键合的步骤中，使所述第二子导电孔和第一子导电孔一一相对设置，构成相连通的第三导电孔；
去除所述承载基底之后，还包括：在所述第三导电孔中形成电连接所述信号处理电路的相应连接端的第三导电插塞。
22.如权利要求11所述的制造方法，其特征在于，在所述承载基底上形成具有空腔的永久键合层的步骤中，所述永久键合层中还具有第一子导电孔；
在进行键合的步骤中，使所述第一子导电孔和所述信号处理电路的相应连接端相对应；
图形化所述导电层后，还包括：在所述压电层中形成与所述第一子导电孔相贯通的第二子导电孔；在所述第二子导电孔和第一子导电孔中形成电连接所述信号处理电路的相应连接端的第三导电插塞。
23.如权利要求13所述的制造方法，其特征在于，在所述衬底上形成具有空腔的永久键合层的步骤中，所述永久键合层还具有露出所述信号处理电路的相应连接端的第一子导电孔；
图形化所述导电层后，还包括：在所述压电层中形成与所述第一子导电孔相贯通的第二子导电孔；在所述第二子导电孔和第一子导电孔中形成电连接所述信号处理电路的相应连接端的第三导电插塞。
24.如权利要求14所述的制造方法，其特征在于，采用曝光显影工艺图形化所述永久键合膜。
25.如权利要求9所述的制造方法，其特征在于，所述承载基底为半导体晶圆。
26.如权利要求14所述的制造方法，其特征在于，所述永久键合膜的材料为膜状干膜或液态干膜。
27.如权利要求14所述的制造方法，其特征在于，采用贴膜工艺在所述承载基底或所述衬底上形成永久键合膜。
28.如权利要求9所述的制造方法，其特征在于，所述衬底为晶圆级衬底，所述压电换能器和所述空腔的数量均为多个。
29.如权利要求9所述的制造方法，其特征在于，所述衬底为芯片级衬底。
30.一种电子设备，其特征在于，包括如权利要求1至8任一项权利要求所述的指纹识别模组。
CN201910663428.7A 2019-07-22 2019-07-22 指纹识别模组及其制造方法、电子设备 Active CN112115753B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201910663428.7A CN112115753B (zh) 2019-07-22 2019-07-22 指纹识别模组及其制造方法、电子设备
JP2021504519A JP7186278B2 (ja) 2019-07-22 2020-06-29 指紋認識モジュール及びその製造方法、電子機器
PCT/CN2020/098838 WO2021012893A1 (zh) 2019-07-22 2020-06-29 指纹识别模组及其制造方法、电子设备
KR1020217002391A KR20210024600A (ko) 2019-07-22 2020-06-29 지문 인식 모듈 및 이의 제조 방법, 전자 기기
US17/196,153 US11917918B2 (en) 2019-07-22 2021-03-09 Fingerprint identification module, method for forming fingerprint identification module, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910663428.7A CN112115753B (zh) 2019-07-22 2019-07-22 指纹识别模组及其制造方法、电子设备

Publications (2)

Publication Number Publication Date
CN112115753A CN112115753A (zh) 2020-12-22
CN112115753B true CN112115753B (zh) 2023-12-19

Family

ID=73796319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910663428.7A Active CN112115753B (zh) 2019-07-22 2019-07-22 指纹识别模组及其制造方法、电子设备

Country Status (5)

Country Link
US (1) US11917918B2 (zh)
JP (1) JP7186278B2 (zh)
KR (1) KR20210024600A (zh)
CN (1) CN112115753B (zh)
WO (1) WO2021012893A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610427B2 (en) * 2017-09-22 2023-03-21 Fingerprint Cards Anacatum Ip Ab Ultrasonic transducer device, acoustic biometric imaging system and manufacturing method
TWI729605B (zh) * 2019-12-04 2021-06-01 茂丞科技股份有限公司 晶圓級超聲波裝置及其製造方法
CN112580534A (zh) * 2020-12-23 2021-03-30 上海思立微电子科技有限公司 超声波指纹感测芯片及电子设备、制作方法
CN114679150A (zh) * 2020-12-24 2022-06-28 联华电子股份有限公司 半导体元件结构及其制造方法
JP2023023363A (ja) * 2021-08-05 2023-02-16 セイコーエプソン株式会社 超音波デバイス、超音波診断装置
CN117750285B (zh) * 2024-02-07 2024-05-07 山东博华电子科技发展有限公司 微型压电换能器的制备方法及微型压电换能器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107092880A (zh) * 2017-04-14 2017-08-25 杭州士兰微电子股份有限公司 超声波指纹传感器及其制造方法
CN107199169A (zh) * 2017-04-14 2017-09-26 杭州士兰微电子股份有限公司 超声波换能器、超声波指纹传感器及其制造方法
CN206849039U (zh) * 2017-04-14 2018-01-05 杭州士兰微电子股份有限公司 超声波指纹传感器
CN108363950A (zh) * 2018-01-08 2018-08-03 杭州士兰微电子股份有限公司 超声波指纹传感器及其制造方法
CN207780807U (zh) * 2018-01-08 2018-08-28 杭州士兰微电子股份有限公司 超声波指纹传感器
CN108764087A (zh) * 2018-05-18 2018-11-06 上海思立微电子科技有限公司 电子设备、超声波指纹识别装置及其制造方法
CN109561876A (zh) * 2018-10-24 2019-04-02 深圳市汇顶科技股份有限公司 超声换能器及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070180916A1 (en) * 2006-02-09 2007-08-09 General Electric Company Capacitive micromachined ultrasound transducer and methods of making the same
EP1997638B1 (en) * 2007-05-30 2012-11-21 Océ-Technologies B.V. Method of forming an array of piezoelectric actuators on a membrane
JP2012058084A (ja) * 2010-09-09 2012-03-22 Seiko Npc Corp 赤外線センサ装置の製造方法及びこの方法により製造された赤外線センサ装置
US9778039B2 (en) * 2011-10-31 2017-10-03 The Regents Of The University Of Michigan Microsystem device and methods for fabricating the same
CN103296992B (zh) * 2013-06-28 2016-02-10 中国电子科技集团公司第二十六研究所 薄膜体声波谐振器结构及其制造方法
CN104944359B (zh) * 2014-03-25 2017-02-22 中芯国际集成电路制造(上海)有限公司 Mems器件及其形成方法
US10722918B2 (en) 2015-09-03 2020-07-28 Qualcomm Incorporated Release hole plus contact via for fine pitch ultrasound transducer integration
US10497748B2 (en) * 2015-10-14 2019-12-03 Qualcomm Incorporated Integrated piezoelectric micromechanical ultrasonic transducer pixel and array
TWI664755B (zh) 2016-03-23 2019-07-01 伊凡聖斯股份有限公司 使用熔合結合工序在ｃｍｏｓ基板上整合ａｉｎ超音波傳感器
JP7082464B2 (ja) * 2017-09-07 2022-06-08 ローム株式会社 超音波センサ
US11610427B2 (en) * 2017-09-22 2023-03-21 Fingerprint Cards Anacatum Ip Ab Ultrasonic transducer device, acoustic biometric imaging system and manufacturing method
CN108664913B (zh) * 2018-05-04 2020-04-07 京东方科技集团股份有限公司 一种传感器及其制备方法、面板和识别装置
CN109150135B (zh) * 2018-11-13 2024-05-31 杭州左蓝微电子技术有限公司 基于键合的薄膜体声波谐振器及其加工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107092880A (zh) * 2017-04-14 2017-08-25 杭州士兰微电子股份有限公司 超声波指纹传感器及其制造方法
CN107199169A (zh) * 2017-04-14 2017-09-26 杭州士兰微电子股份有限公司 超声波换能器、超声波指纹传感器及其制造方法
CN206849039U (zh) * 2017-04-14 2018-01-05 杭州士兰微电子股份有限公司 超声波指纹传感器
CN108363950A (zh) * 2018-01-08 2018-08-03 杭州士兰微电子股份有限公司 超声波指纹传感器及其制造方法
CN207780807U (zh) * 2018-01-08 2018-08-28 杭州士兰微电子股份有限公司 超声波指纹传感器
CN108764087A (zh) * 2018-05-18 2018-11-06 上海思立微电子科技有限公司 电子设备、超声波指纹识别装置及其制造方法
CN109561876A (zh) * 2018-10-24 2019-04-02 深圳市汇顶科技股份有限公司 超声换能器及其制造方法

Also Published As

Publication number Publication date
WO2021012893A1 (zh) 2021-01-28
US20210193903A1 (en) 2021-06-24
JP2021534614A (ja) 2021-12-09
CN112115753A (zh) 2020-12-22
US11917918B2 (en) 2024-02-27
JP7186278B2 (ja) 2022-12-08
KR20210024600A (ko) 2021-03-05

Similar Documents

Publication Publication Date Title
CN112115753B (zh) 指纹识别模组及其制造方法、电子设备
CN108666264B (zh) 晶圆级系统封装方法及封装结构
CN111523436B (zh) 超声波指纹识别像素结构、芯片及电子设备
US10157811B2 (en) Chip package and method for forming the same
US7180149B2 (en) Semiconductor package with through-hole
CN101346014B (zh) 微机电系统麦克风及其制备方法
US7129112B2 (en) Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus
TWI251314B (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
CN107145858B (zh) 电子设备、超声波指纹识别装置及其制造方法
TWI664755B (zh) 使用熔合結合工序在ｃｍｏｓ基板上整合ａｉｎ超音波傳感器
WO2014123922A1 (en) Cmos ultrasonic transducers and related apparatus and methods
WO2006041580A9 (en) 3d interconnect with protruding contacts
CN108147360A (zh) Mems结构、mems组件及其制造方法
US8273635B2 (en) Semiconductor fabrication method and system
TW200818358A (en) Manufacturing method of semiconductor device
CN112115755A (zh) 指纹识别模组及其制造方法、电子设备
US20220069008A1 (en) Integrating structure for crystal resonator and control circuit, and integrating method therefor
JP2007201772A (ja) 弾性波素子の製造方法、電子機器の製造方法、マスクおよびマスクの製造方法
CN112115759A (zh) 指纹识别模组及其形成方法
CN112115758B (zh) 指纹识别模组及其形成方法、电子设备
US11557710B2 (en) Fully-wet via patterning method in piezoelectric sensor
US20210391528A1 (en) Integrated structure of crystal resonator and control circuit and integration method therefor
CN109299635B (zh) 指纹传感器及其形成方法
US20160043108A1 (en) Semiconductor Structure with Multiple Active Layers in an SOI Wafer
CN112580534A (zh) 超声波指纹感测芯片及电子设备、制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant