CN112105154A - 一种集成电路板阻焊涂布塞孔工艺 - Google Patents

一种集成电路板阻焊涂布塞孔工艺 Download PDF

Info

Publication number
CN112105154A
CN112105154A CN202010834084.4A CN202010834084A CN112105154A CN 112105154 A CN112105154 A CN 112105154A CN 202010834084 A CN202010834084 A CN 202010834084A CN 112105154 A CN112105154 A CN 112105154A
Authority
CN
China
Prior art keywords
circuit board
hole
integrated circuit
ink
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010834084.4A
Other languages
English (en)
Inventor
肖平
梁华丰
杨军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhihe Equipment Technology Huizhou Co ltd
Original Assignee
Zhihe Equipment Technology Huizhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhihe Equipment Technology Huizhou Co ltd filed Critical Zhihe Equipment Technology Huizhou Co ltd
Priority to CN202010834084.4A priority Critical patent/CN112105154A/zh
Publication of CN112105154A publication Critical patent/CN112105154A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0346Organic insulating material consisting of one material containing N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及集成电路板生产技术领域,尤其一种集成电路板阻焊涂布塞孔工艺,包括以下步骤:步骤一,基板的选择;步骤二,内层线路板的制作;步骤三,压合;步骤四,钻孔;步骤五,镀通孔,步骤六,阻焊涂布塞孔;步骤七电测;步骤八,包装;在步骤一中,基板是由介电层和高纯度的导体二者所构成的复合材料,介电层优选采用聚亚醯胺树脂,高纯度导体采用辗轧铜箔;在步骤二中,内层线路板的制作流程由以下步骤构成:发料、铜面处理、影像转移、蚀刻、剥膜和工具孔。本发明达到了避免塞孔饱满度差以及孔口出现漏铜发红现象的目的,同时保证了塞孔处的平整以及油墨涂布状态的均匀性,生产效率相对来说较高,成本相对较低。

Description

一种集成电路板阻焊涂布塞孔工艺
技术领域
本发明涉及集成电路板生产技术领域,尤其涉及一种集成电路板阻焊涂布塞孔工艺。
背景技术
随着集成电路板装配要求的提高和进步,越来越多的集成电路板提出塞孔要求。集成电路板的油墨塞孔工艺是随着表面安装技术(SMT)发展起来的一项采用网版印刷的特殊工艺,除了提供阻焊图形和表面保护线路外,还要给表面安装工序提供便利。
常用的阻焊方式是用网点网印,塞孔油墨通过丝网漏印的方式进入孔内,该方法的好处是板面阻焊与塞孔阻悍同时网印,生产效率较高,但由于丝网在印刷过程中变形较大,对位不易控制,如丝网制作时其补偿量控制不好,或操作人员在印刷过程中控制不到位,很容易出现导通孔塞不饱满的问题,因此而导致塞孔饱满度差,孔口出现漏铜发红现象。
发明内容
(一)解决的技术问题
针对现有技术的不足,本发明提供了一种集成电路板阻焊涂布塞孔工艺,达到了避免塞孔饱满度差以及孔口出现漏铜发红现象的目的,同时保证了塞孔处的平整以及油墨涂布状态的均匀性,阻焊油墨涂布和塞孔一次完成,不需要增加工序流程,不需要另外制作塞孔模版,生产效率相对来说较高,成本相对较低。
(二)技术方案
为实现上述技术问题,本发明提供了如下技术方案:一种集成电路板阻焊涂布塞孔工艺,包括以下步骤:
步骤一,基板的选择;步骤二,内层线路板的制作;步骤三,压合;步骤四,钻孔;步骤五,镀通孔,步骤六,阻焊涂布塞孔;步骤七电测;步骤八,包装;
在步骤一中,基板是由介电层和高纯度的导体二者所构成的复合材料,介电层优选采用聚亚醯胺树脂,高纯度导体采用辗轧铜箔;
在步骤二中,内层线路板的制作流程由以下步骤构成:发料、铜面处理、影像转移、蚀刻、剥膜和工具孔;
在步骤三中,将铜箔、胶片与内层线路板采用压合机压合成多层基板;
在步骤四中,在钻孔工序中主要分为以下步骤:上PIN、钻孔和检查;
在步骤五中,双面板以上完成钻孔后即进行镀通孔步骤,其目的使孔壁上的非导体部份与树脂及玻纤束进行金属化,以进行后来的电镀铜制程,完成足够导电及焊接的金属孔壁,具体流程由以下步骤构成:去毛头、除胶渣、PTHA和一次铜;
在步骤六中,阻焊涂布塞孔包括以下步骤:铜面处理、印墨、预烤、曝光、显影和后烤;
在步骤七中,对线路板进行百分之百的电性测试,测试类型为短路、断路和漏电;
在步骤八中,采用真空密着包装以保证实现防护作用。
进一步地,在步骤二中,内层线路板的制作流程还可以为:发料、对位孔、铜面处理、影像转移、蚀刻、剥膜和发料、钻孔、通孔、电镀、影像转移、蚀刻、剥膜中的任意一种。
进一步地,在步骤六中,铜面处理是对铜箔的表面进行预先处理,保证其表面的洁净度以及粗造性,能够有利于油墨的着附。
进一步地,在步骤六中,印墨,采用涂布机对线路板的表面进行涂布印制油墨塞孔,网板上做孔及孔环的档点进行阻墨,以防止油墨流入其他孔内。
进一步地,网版采用36-77T/cm的单丝聚酯丝网,涂层采用涂布感光乳剂或粘贴直/间接的感光软片,涂层厚度控制在20~35μm。
进一步地,在步骤六中,预烤,印墨后采用烤箱进行预烤,温度为65-75℃,时长为15-20min。
进一步地,在步骤六中,曝光,预烤后采用曝光机进行曝光处理,曝光机选用IR光源,7-10KW的能量,须有冷却系统维持台面温度在25-30℃之间;
进一步地,在步骤六中,显影,则是利用树脂中含有酸根键可以在Na2CO3溶液显像,在后烘烤后由于此键已被融入树脂中,因此无法再被洗掉,从而起到固化的作用,显影药液为1-2%的Na2CO3,温度为30±2℃,喷压压力为2.5-3Kg/cm2。
进一步地,在步骤六中,后烤,后烤的目的主要让油墨之环氧树脂彻底硬化,温度范围在45-155℃之间,时长为30-40min。
进一步地,在步骤七中,电测的方式可采用专用型、泛用型和飞针型中的任意一种。
(三)有益效果
本发明提供了一种集成电路板阻焊涂布塞孔工艺,具备以下有益效果:
1、本发明通过铜面处理、印墨、预烤、曝光、显影和后烤工序实现阻焊涂布塞孔操作,能够保证其表面的洁净度以及粗造性,有利于油墨的着附,同时网板上做孔及孔环的档点进行阻墨,以防止油墨流入其他孔内,能够避免塞孔过程中阻焊油墨在其他孔内过多以及流到孔边形成堆积现象,因此达到了避免塞孔饱满度差以及孔口出现漏铜发红现象的目的,同时保证了塞孔处的平整以及油墨涂布状态的均匀性,阻焊油墨涂布和塞孔一次完成,不需要增加工序流程,不需要另外制作塞孔模版,生产效率相对来说较高,成本相对较低。
2、本发明由于采用飞针型进行电性测试,仅须两根探针做x、y、z的移动来逐一测试各线路的两端点,可矫正板弯翘的接触不良,测速约10-40点/秒不等,极高密度板如MCM的测试皆无问题,不须治具,所以最适合样品及小量产。
3、本发明由于聚亚醯胺树脂的采用,聚亚醯胺树脂在高温下所表现的良好性质,如良好的挠性、铜箔抗撕强度、抗化性、介电性以及尺寸安定性皆远优于FR4,而且钻孔时不容易产生胶渣,对内层与孔壁的接通性自然,而且由于耐热性良好,其尺寸的变化甚少,以X及Y方向的变化而言对细线路更为有利,不致因膨胀太大而降低了与铜皮之间的附着力,就Z方向而言可大大的减少孔壁铜层断裂的机会。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
本发明提供了一种技术方案:一种集成电路板阻焊涂布塞孔工艺,包括以下步骤:
步骤一,基板的选择;步骤二,内层线路板的制作;步骤三,压合;步骤四,钻孔;步骤五,镀通孔,步骤六,阻焊涂布塞孔;步骤七电测;步骤八,包装;
在步骤一中,基板是由介电层和高纯度的导体二者所构成的复合材料,介电层优选采用聚亚醯胺树脂,高纯度导体采用辗轧铜箔,聚亚醯胺树脂在高温下所表现的良好性质,如良好的挠性、铜箔抗撕强度、抗化性、介电性以及尺寸安定性皆远优于FR4,而且钻孔时不容易产生胶渣,对内层与孔壁的接通性自然,而且由于耐热性良好,其尺寸的变化甚少,以X及Y方向的变化而言对细线路更为有利,不致因膨胀太大而降低了与铜皮之间的附着力,就Z方向而言可大大的减少孔壁铜层断裂的机会;
在步骤二中,内层线路板的制作流程由以下步骤构成:发料、铜面处理、影像转移、蚀刻、剥膜和工具孔;
在步骤三中,将铜箔、胶片与内层线路板采用压合机压合成多层基板;
在步骤四中,在钻孔工序中主要分为以下步骤:上PIN、钻孔和检查;
上PIN则是在钻孔之前先以PIN将每片板子固定住,此动作由上PIN机执行,双面板很简单,大半用靠边方式,打孔上PIN连续动作一次完成,多层板比较复杂,另须多层板专用上PIN机作业;
钻孔,采用相对应的钻孔机对压合后的基板进行钻孔;
检查,设定每1000、2000、3000hit钻一孔来检查孔壁品质,同时检查各孔径是否正确,以及检查有否断针漏孔;
在步骤五中,双面板以上完成钻孔后即进行镀通孔步骤,其目的使孔壁上的非导体部份与树脂及玻纤束进行金属化,以进行后来的电镀铜制程,完成足够导电及焊接的金属孔壁,具体流程由以下步骤构成:去毛头、除胶渣、PTHA和一次铜;
去毛头,钻完孔后,若是钻孔条件不适当,孔边缘有未切断铜丝以及未切断玻纤的残留现象称为burr,因其要断不断,而且粗糙,若不将之去除可能造成通孔不良及孔小,因此钻孔后需要采用de-burr机器刷磨,同时配合超音波及高压冲洗设备进行配合使用进行清洁;
除胶渣,由于钻孔时造成的高温Resin超过Tg值而形成融熔状终致产生胶渣,胶渣生于内层铜边缘及孔壁区,除胶渣可采用四种方法进行,硫酸法、电浆法、铬酸法和高锰酸钾法;
高锰酸钾法因配合溶剂制程可以产生微孔,同时由于还原电极的推出,使槽液安定性获得较佳控制,因此本方案采用高锰酸钾法进行除胶渣;
一次铜,非导体的孔壁经PTH金属化后立即进行电镀铜制程,其目的是镀上200-500微英吋,以保护仅有20-40微英吋厚的化学铜被后制程破坏而造成孔破;
在步骤六中,阻焊涂布塞孔包括以下步骤:铜面处理、印墨、预烤、曝光、显影和后烤;
铜面处理,首先需要对铜箔的表面进行预先处理,保证其表面的洁净度以及粗造性,能够有利于油墨的着附;
印墨,采用涂布机对线路板的表面进行涂布印制油墨塞孔,网板上做孔及孔环的档点进行阻墨,以防止油墨流入其他孔内,网版采用36-77T/cm的单丝聚酯丝网,涂层采用涂布感光乳剂或粘贴直/间接的感光软片,涂层厚度控制在20~35μm;
预烤,印墨后采用烤箱进行预烤,温度为65-75℃,时长为15-20min;
曝光,预烤后采用曝光机进行曝光处理,曝光机选用IR光源,7-10KW的能量,须有冷却系统维持台面温度在25-30℃之间;
显影,则是利用树脂中含有酸根键可以在Na2CO3溶液显像,在后烘烤后由于此键已被融入树脂中,因此无法再被洗掉,从而起到固化的作用,显影药液为1-2%的Na2CO3,温度为30±2℃,喷压压力为2.5-3Kg/cm2;
后烤,后烤的目的主要让油墨之环氧树脂彻底硬化,温度范围在45-155℃之间,时长为30-40min;
在步骤七中,对线路板进行百分之百的电性测试,测试类型为短路、断路和漏电,电测的方式可采用以下中的任意一种进行,专用型、泛用型和飞针型;
专用型的测试方式之所以取为专用型,是因其所使用的治具仅适用一种料号,不同料号的板子就不能测试,而且也不能回收使用,适用于测试点数单面为10240点,双面各为8192点以内都可以测,测试密度为0.020"pitch;
泛用型是PCB线路Lay-out以Grid(格子)来设计,Grid之间距为0.100",密度为100points/in2,线路密度以Grid的距离称之,板子电测方式就是取一G10的基材做Mask,钻满on grid的孔,只有在板子须测试的点才插针,其余不插,因此其治具的制作简易快速,其针且可重复使用;
飞针型不须制作昂贵的治具,其理论很简单仅须两根探针做x、y、z的移动来逐一测试各线路的两端点,有ccd配置,可矫正板弯翘的接触不良,测速约10-40点/秒不等,极高密度板如MCM的测试皆无问题,不须治具,所以最适合样品及小量产;
在步骤八中,采用真空密着包装以保证实现防护作用;
S1、准备,将PE胶膜就定位,手动操作各机械动作是否正常,设定PE的膜加热温度以及吸真空时间等;
S2、堆栈板,当迭板片数固定后,其高度也固定,此时须考虑如何堆放可使产出最大也最省材料,以下是几个原则:
a.每迭板子间距视PE膜之规格厚度,标准为0.2m/m,利用其加温变软拉长的原理,在吸真空的同时被覆板子后和气泡布黏贴,其间距一般至少要每迭总板厚的两倍,太大则浪费材料,太小则切割较困难且极易于黏贴处脱落或者根本无法黏贴;
b.最外侧之板与边缘之距亦至少须一倍的板厚距离;
c.若是PANEL尺寸不大,按上述包装方式将浪费材料与人力若数量极大亦可类似软板的包装方式开模做容器,然后再做PE膜收缩包装;
S3、启动,加温后的PE膜由压框带领下降而罩住台面,再由底部真空pump吸气而紧贴电路板并和气泡布黏贴,待加热器移开使之冷却后升起外框,切断PE膜后拉开底盘即可使每迭切割分开;
S4、装箱,箱外必须书写的信息,如"口麦头"、料号(P/N)、版别、周期以及数量重要等信息,同时检附相关的品质证明,如切片、焊性报告、测试记录、以及各种赖测试报告。
实施例二
一种集成电路板阻焊涂布塞孔工艺,包括以下步骤:
步骤一,基板的选择;步骤二,内层线路板的制作;步骤三,压合;步骤四,钻孔;步骤五,镀通孔,步骤六,阻焊涂布塞孔;步骤七电测;步骤八,包装;
在步骤一中,基板是由介电层和高纯度的导体二者所构成的复合材料,介电层优选采用聚亚醯胺树脂,高纯度导体采用辗轧铜箔,聚亚醯胺树脂在高温下所表现的良好性质,如良好的挠性、铜箔抗撕强度、抗化性、介电性以及尺寸安定性皆远优于FR4,而且钻孔时不容易产生胶渣,对内层与孔壁的接通性自然,而且由于耐热性良好,其尺寸的变化甚少,以X及Y方向的变化而言对细线路更为有利,不致因膨胀太大而降低了与铜皮之间的附着力,就Z方向而言可大大的减少孔壁铜层断裂的机会;
在步骤二中,内层线路板的制作流程由以下步骤构成:发料、对位孔、铜面处理、影像转移、蚀刻、剥膜;
在步骤三中,将铜箔、胶片与内层线路板采用压合机压合成多层基板;
在步骤四中,在钻孔工序中主要分为以下步骤:上PIN、钻孔和检查;
上PIN则是在钻孔之前先以PIN将每片板子固定住,此动作由上PIN机执行,双面板很简单,大半用靠边方式,打孔上PIN连续动作一次完成,多层板比较复杂,另须多层板专用上PIN机作业;
钻孔,采用相对应的钻孔机对压合后的基板进行钻孔;
检查,设定每1000、2000、3000hit钻一孔来检查孔壁品质,同时检查各孔径是否正确,以及检查有否断针漏孔;
在步骤五中,双面板以上完成钻孔后即进行镀通孔步骤,其目的使孔壁上的非导体部份与树脂及玻纤束进行金属化,以进行后来的电镀铜制程,完成足够导电及焊接的金属孔壁,具体流程由以下步骤构成:去毛头、除胶渣、PTHA和一次铜;
去毛头,钻完孔后,若是钻孔条件不适当,孔边缘有未切断铜丝以及未切断玻纤的残留现象称为burr,因其要断不断,而且粗糙,若不将之去除可能造成通孔不良及孔小,因此钻孔后需要采用de-burr机器刷磨,同时配合超音波及高压冲洗设备进行配合使用进行清洁;
除胶渣,由于钻孔时造成的高温Resin超过Tg值而形成融熔状终致产生胶渣,胶渣生于内层铜边缘及孔壁区,除胶渣可采用四种方法进行,硫酸法、电浆法、铬酸法和高锰酸钾法;
高锰酸钾法因配合溶剂制程可以产生微孔,同时由于还原电极的推出,使槽液安定性获得较佳控制,因此本方案采用高锰酸钾法进行除胶渣;
一次铜,非导体的孔壁经PTH金属化后立即进行电镀铜制程,其目的是镀上200-500微英吋,以保护仅有20-40微英吋厚的化学铜被后制程破坏而造成孔破;
在步骤六中,阻焊涂布塞孔包括以下步骤:铜面处理、印墨、预烤、曝光、显影和后烤;
铜面处理,首先需要对铜箔的表面进行预先处理,保证其表面的洁净度以及粗造性,能够有利于油墨的着附;
印墨,采用涂布机对线路板的表面进行涂布印制油墨塞孔,网板上做孔及孔环的档点进行阻墨,以防止油墨流入其他孔内,网版采用45T/cm的单丝聚酯丝网,涂层采用涂布感光乳剂或粘贴直/间接的感光软片,涂层厚度控制在26μm;
预烤,印墨后采用烤箱进行预烤,温度为65℃,时长为16min;
曝光,预烤后采用曝光机进行曝光处理,曝光机选用IR光源,7-10KW的能量,须有冷却系统维持台面温度在25℃之间;
显影,则是利用树脂中含有酸根键可以在Na2CO3溶液显像,在后烘烤后由于此键已被融入树脂中,因此无法再被洗掉,从而起到固化的作用,显影药液为2%的Na2CO3,温度为30±2℃,喷压压力为2.5Kg/cm2;
后烤,后烤的目的主要让油墨之环氧树脂彻底硬化,温度范围在95℃之间,时长为30min;
在步骤七中,对线路板进行百分之百的电性测试,测试类型为短路、断路和漏电,电测的方式可采用以下中的任意一种进行,专用型、泛用型和飞针型;
专用型的测试方式之所以取为专用型,是因其所使用的治具仅适用一种料号,不同料号的板子就不能测试,而且也不能回收使用,适用于测试点数单面为10240点,双面各为8192点以内都可以测,测试密度为0.020"pitch;
泛用型是PCB线路Lay-out以Grid(格子)来设计,Grid之间距为0.100",密度为100points/in2,线路密度以Grid的距离称之,板子电测方式就是取一G10的基材做Mask,钻满on grid的孔,只有在板子须测试的点才插针,其余不插,因此其治具的制作简易快速,其针且可重复使用;
飞针型不须制作昂贵的治具,其理论很简单仅须两根探针做x、y、z的移动来逐一测试各线路的两端点,有ccd配置,可矫正板弯翘的接触不良,测速约10点/秒不等,极高密度板如MCM的测试皆无问题,不须治具,所以最适合样品及小量产;
在步骤八中,采用真空密着包装以保证实现防护作用;
S1、准备,将PE胶膜就定位,手动操作各机械动作是否正常,设定PE的膜加热温度以及吸真空时间等;
S2、堆栈板,当迭板片数固定后,其高度也固定,此时须考虑如何堆放可使产出最大也最省材料,以下是几个原则:
a.每迭板子间距视PE膜之规格厚度,标准为0.2m/m,利用其加温变软拉长的原理,在吸真空的同时被覆板子后和气泡布黏贴,其间距一般至少要每迭总板厚的两倍,太大则浪费材料,太小则切割较困难且极易于黏贴处脱落或者根本无法黏贴;
b.最外侧之板与边缘之距亦至少须一倍的板厚距离;
c.若是PANEL尺寸不大,按上述包装方式将浪费材料与人力若数量极大亦可类似软板的包装方式开模做容器,然后再做PE膜收缩包装;
S3、启动,加温后的PE膜由压框带领下降而罩住台面,再由底部真空pump吸气而紧贴电路板并和气泡布黏贴,待加热器移开使之冷却后升起外框,切断PE膜后拉开底盘即可使每迭切割分开;
S4、装箱,箱外必须书写的信息,如"口麦头"、料号(P/N)、版别、周期以及数量重要等信息,同时检附相关的品质证明,如切片、焊性报告、测试记录、以及各种赖测试报告。
实施例三
一种集成电路板阻焊涂布塞孔工艺,包括以下步骤:
步骤一,基板的选择;步骤二,内层线路板的制作;步骤三,压合;步骤四,钻孔;步骤五,镀通孔,步骤六,阻焊涂布塞孔;步骤七电测;步骤八,包装;
在步骤一中,基板是由介电层和高纯度的导体二者所构成的复合材料,介电层优选采用聚亚醯胺树脂,高纯度导体采用辗轧铜箔,聚亚醯胺树脂在高温下所表现的良好性质,如良好的挠性、铜箔抗撕强度、抗化性、介电性以及尺寸安定性皆远优于FR4,而且钻孔时不容易产生胶渣,对内层与孔壁的接通性自然,而且由于耐热性良好,其尺寸的变化甚少,以X及Y方向的变化而言对细线路更为有利,不致因膨胀太大而降低了与铜皮之间的附着力,就Z方向而言可大大的减少孔壁铜层断裂的机会;
在步骤二中,内层线路板的制作流程由以下步骤构成:发料、钻孔、通孔、电镀、影像转移、蚀刻、剥膜;
在步骤三中,将铜箔、胶片与内层线路板采用压合机压合成多层基板;
在步骤四中,在钻孔工序中主要分为以下步骤:上PIN、钻孔和检查;
上PIN则是在钻孔之前先以PIN将每片板子固定住,此动作由上PIN机执行,双面板很简单,大半用靠边方式,打孔上PIN连续动作一次完成,多层板比较复杂,另须多层板专用上PIN机作业;
钻孔,采用相对应的钻孔机对压合后的基板进行钻孔;
检查,设定每1000、2000、3000hit钻一孔来检查孔壁品质,同时检查各孔径是否正确,以及检查有否断针漏孔;
在步骤五中,双面板以上完成钻孔后即进行镀通孔步骤,其目的使孔壁上的非导体部份与树脂及玻纤束进行金属化,以进行后来的电镀铜制程,完成足够导电及焊接的金属孔壁,具体流程由以下步骤构成:去毛头、除胶渣、PTHA和一次铜;
去毛头,钻完孔后,若是钻孔条件不适当,孔边缘有未切断铜丝以及未切断玻纤的残留现象称为burr,因其要断不断,而且粗糙,若不将之去除可能造成通孔不良及孔小,因此钻孔后需要采用de-burr机器刷磨,同时配合超音波及高压冲洗设备进行配合使用进行清洁;
除胶渣,由于钻孔时造成的高温Resin超过Tg值而形成融熔状终致产生胶渣,胶渣生于内层铜边缘及孔壁区,除胶渣可采用四种方法进行,硫酸法、电浆法、铬酸法和高锰酸钾法;
高锰酸钾法因配合溶剂制程可以产生微孔,同时由于还原电极的推出,使槽液安定性获得较佳控制,因此本方案采用高锰酸钾法进行除胶渣;
一次铜,非导体的孔壁经PTH金属化后立即进行电镀铜制程,其目的是镀上200-500微英吋,以保护仅有20-40微英吋厚的化学铜被后制程破坏而造成孔破;
在步骤六中,阻焊涂布塞孔包括以下步骤:铜面处理、印墨、预烤、曝光、显影和后烤;
铜面处理,首先需要对铜箔的表面进行预先处理,保证其表面的洁净度以及粗造性,能够有利于油墨的着附;
印墨,采用涂布机对线路板的表面进行涂布印制油墨塞孔,网板上做孔及孔环的档点进行阻墨,以防止油墨流入其他孔内,网版采用65T/cm的单丝聚酯丝网,涂层采用涂布感光乳剂或粘贴直/间接的感光软片,涂层厚度控制在32μm;
预烤,印墨后采用烤箱进行预烤,温度为75℃,时长为18min;
曝光,预烤后采用曝光机进行曝光处理,曝光机选用IR光源,7-10KW的能量,须有冷却系统维持台面温度在30℃之间;
显影,则是利用树脂中含有酸根键可以在Na2CO3溶液显像,在后烘烤后由于此键已被融入树脂中,因此无法再被洗掉,从而起到固化的作用,显影药液为2%的Na2CO3,温度为30±2℃,喷压压力为3Kg/cm2;
后烤,后烤的目的主要让油墨之环氧树脂彻底硬化,温度范围在125℃之间,时长为40min;
在步骤七中,对线路板进行百分之百的电性测试,测试类型为短路、断路和漏电,电测的方式可采用以下中的任意一种进行,专用型、泛用型和飞针型;
专用型的测试方式之所以取为专用型,是因其所使用的治具仅适用一种料号,不同料号的板子就不能测试,而且也不能回收使用,适用于测试点数单面为10240点,双面各为8192点以内都可以测,测试密度为0.020"pitch;
泛用型是PCB线路Lay-out以Grid(格子)来设计,Grid之间距为0.100",密度为100points/in2,线路密度以Grid的距离称之,板子电测方式就是取一G10的基材做Mask,钻满on grid的孔,只有在板子须测试的点才插针,其余不插,因此其治具的制作简易快速,其针且可重复使用;
飞针型不须制作昂贵的治具,其理论很简单仅须两根探针做x、y、z的移动来逐一测试各线路的两端点,有ccd配置,可矫正板弯翘的接触不良,测速约40点/秒不等,极高密度板如MCM的测试皆无问题,不须治具,所以最适合样品及小量产;
在步骤八中,采用真空密着包装以保证实现防护作用;
S1、准备,将PE胶膜就定位,手动操作各机械动作是否正常,设定PE的膜加热温度以及吸真空时间等;
S2、堆栈板,当迭板片数固定后,其高度也固定,此时须考虑如何堆放可使产出最大也最省材料,以下是几个原则:
a.每迭板子间距视PE膜之规格厚度,标准为0.2m/m,利用其加温变软拉长的原理,在吸真空的同时被覆板子后和气泡布黏贴,其间距一般至少要每迭总板厚的两倍,太大则浪费材料,太小则切割较困难且极易于黏贴处脱落或者根本无法黏贴;
b.最外侧之板与边缘之距亦至少须一倍的板厚距离;
c.若是PANEL尺寸不大,按上述包装方式将浪费材料与人力若数量极大亦可类似软板的包装方式开模做容器,然后再做PE膜收缩包装;
S3、启动,加温后的PE膜由压框带领下降而罩住台面,再由底部真空pump吸气而紧贴电路板并和气泡布黏贴,待加热器移开使之冷却后升起外框,切断PE膜后拉开底盘即可使每迭切割分开;
S4、装箱,箱外必须书写的信息,如"口麦头"、料号(P/N)、版别、周期以及数量重要等信息,同时检附相关的品质证明,如切片、焊性报告、测试记录、以及各种赖测试报告。
本发明的有益效果为:本发明通过铜面处理、印墨、预烤、曝光、显影和后烤工序实现阻焊涂布塞孔操作,能够保证其表面的洁净度以及粗造性,有利于油墨的着附,同时网板上做孔及孔环的档点进行阻墨,以防止油墨流入其他孔内,能够避免塞孔过程中阻焊油墨在其他孔内过多以及流到孔边形成堆积现象,因此达到了避免塞孔饱满度差以及孔口出现漏铜发红现象的目的,同时保证了塞孔处的平整以及油墨涂布状态的均匀性,阻焊油墨涂布和塞孔一次完成,不需要增加工序流程,不需要另外制作塞孔模版,生产效率相对来说较高,成本相对较低。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种集成电路板阻焊涂布塞孔工艺,其特征在于,包括以下步骤:
步骤一,基板的选择;步骤二,内层线路板的制作;步骤三,压合;步骤四,钻孔;步骤五,镀通孔,步骤六,阻焊涂布塞孔;步骤七电测;步骤八,包装;
在步骤一中,基板是由介电层和高纯度的导体二者所构成的复合材料,介电层优选采用聚亚醯胺树脂,高纯度导体采用辗轧铜箔;
在步骤二中,内层线路板的制作流程由以下步骤构成:发料、铜面处理、影像转移、蚀刻、剥膜和工具孔;
在步骤三中,将铜箔、胶片与内层线路板采用压合机压合成多层基板;
在步骤四中,在钻孔工序中主要分为以下步骤:上PIN、钻孔和检查;
在步骤五中,双面板以上完成钻孔后即进行镀通孔步骤,其目的使孔壁上的非导体部份与树脂及玻纤束进行金属化,以进行后来的电镀铜制程,完成足够导电及焊接的金属孔壁,具体流程由以下步骤构成:去毛头、除胶渣、PTHA和一次铜;
在步骤六中,阻焊涂布塞孔包括以下步骤:铜面处理、印墨、预烤、曝光、显影和后烤;
在步骤七中,对线路板进行百分之百的电性测试,测试类型为短路、断路和漏电;
在步骤八中,采用真空密着包装以保证实现防护作用。
2.根据权利要求1所述的一种集成电路板阻焊涂布塞孔工艺,其特征在于:在步骤二中,内层线路板的制作流程还可以为:发料、对位孔、铜面处理、影像转移、蚀刻、剥膜和发料、钻孔、通孔、电镀、影像转移、蚀刻、剥膜中的任意一种。
3.根据权利要求1所述的一种集成电路板阻焊涂布塞孔工艺,其特征在于:在步骤六中,铜面处理是对铜箔的表面进行预先处理,保证其表面的洁净度以及粗造性,能够有利于油墨的着附。
4.根据权利要求1所述的一种集成电路板阻焊涂布塞孔工艺,其特征在于:在步骤六中,印墨,采用涂布机对线路板的表面进行涂布印制油墨塞孔,网板上做孔及孔环的档点进行阻墨,以防止油墨流入其他孔内。
5.根据权利要求4所述的一种集成电路板阻焊涂布塞孔工艺,其特征在于:网版采用36-77T/cm的单丝聚酯丝网,涂层采用涂布感光乳剂或粘贴直/间接的感光软片,涂层厚度控制在20~35μm。
6.根据权利要求1所述的一种集成电路板阻焊涂布塞孔工艺,其特征在于:在步骤六中,预烤,印墨后采用烤箱进行预烤,温度为65-75℃,时长为15-20min。
7.根据权利要求1所述的一种集成电路板阻焊涂布塞孔工艺,其特征在于:在步骤六中,曝光,预烤后采用曝光机进行曝光处理,曝光机选用IR光源,7-10KW的能量,须有冷却系统维持台面温度在25-30℃之间。
8.根据权利要求1所述的一种集成电路板阻焊涂布塞孔工艺,其特征在于:在步骤六中,显影,则是利用树脂中含有酸根键可以在Na2CO3溶液显像,在后烘烤后由于此键已被融入树脂中,因此无法再被洗掉,从而起到固化的作用,显影药液为1-2%的Na2CO3,温度为30±2℃,喷压压力为2.5-3Kg/cm2。
9.根据权利要求1所述的一种集成电路板阻焊涂布塞孔工艺,其特征在于:在步骤六中,后烤,后烤的目的主要让油墨之环氧树脂彻底硬化,温度范围在45-155℃之间,时长为30-40min。
10.根据权利要求1所述的一种集成电路板阻焊涂布塞孔工艺,其特征在于:在步骤七中,电测的方式可采用专用型、泛用型和飞针型中的任意一种。
CN202010834084.4A 2020-08-18 2020-08-18 一种集成电路板阻焊涂布塞孔工艺 Pending CN112105154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010834084.4A CN112105154A (zh) 2020-08-18 2020-08-18 一种集成电路板阻焊涂布塞孔工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010834084.4A CN112105154A (zh) 2020-08-18 2020-08-18 一种集成电路板阻焊涂布塞孔工艺

Publications (1)

Publication Number Publication Date
CN112105154A true CN112105154A (zh) 2020-12-18

Family

ID=73753961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010834084.4A Pending CN112105154A (zh) 2020-08-18 2020-08-18 一种集成电路板阻焊涂布塞孔工艺

Country Status (1)

Country Link
CN (1) CN112105154A (zh)

Similar Documents

Publication Publication Date Title
CN108718480B (zh) 一种内外层6oz超厚铜pcb板及其制作方法
US8926785B2 (en) Multi-piece board and method for manufacturing the same
US7736457B2 (en) Printed wiring board manufacturing method
US8547702B2 (en) Multi-piece board and method for manufacturing the same
CN109587975B (zh) 一种改善压合熔合位流胶的方法
US8227173B2 (en) Method of manufacturing multi-layer circuit board
US20090065242A1 (en) Manufacturing method of printed wiring board and printed wiring board including potting dam obtained by using manufacturing method
WO2013140449A1 (ja) 電子部品用蓋体集合体、およびそれを用いた電子部品、ならびに電子部品の製造方法
CN101543144A (zh) 识别标志以及电路基板的制造方法
CN111107717A (zh) 一种防手指擦花的pcb板加工方法
TW201340806A (zh) 電路板的製作方法
KR20100052835A (ko) 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법
CN112105154A (zh) 一种集成电路板阻焊涂布塞孔工艺
KR100791353B1 (ko) 영구보호피막의 형성방법 및 영구보호피막이 형성된인쇄회로기판
JP2007062014A (ja) 離型フィルム及び電子材料基板の製造方法
CN113141710A (zh) 一种高频hdi线路板盲孔、埋孔制造方法
KR100797675B1 (ko) 박형 기판용 이송 지그 부착 테이프
KR20090130442A (ko) 칩 온 보드 피씨비에서 반 홀 가공 방법
CN219145726U (zh) 一种芯板组件及电路板结构
CN219145729U (zh) 一种芯板及电路板结构
KR101739999B1 (ko) 열경화성 소재를 이용한 연성회로기판 및 그 제조방법
KR102497868B1 (ko) Uv 캐리어 필름 및 롤투롤 방법을 이용한 연성회로기판의 제조방법
CN110958778B (zh) 一种设有bga凸台的线路板制作方法
WO2024055259A1 (zh) 电路板连接结构及其制备方法
CN110769611B (zh) 一种具有结合机构的cof产品的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201218

WD01 Invention patent application deemed withdrawn after publication