CN112088095B - 喷墨头、以及图像形成装置 - Google Patents

Abstract

一种喷墨头(100)，具有用构成压电元件的壁部分别划分出的多个墨通道(Tc)，通过向多个墨通道(Tc)各自的压电元件的电压供给，分别驱动该多个墨通道(Tc)，所述喷墨头(100)具有固定值数据去除电路(111)，该固定值数据去除电路(111)以仅将从图像形成装置(1)的主体(2)数据传送的按每1比特交替排列像素数据和固定值数据而得的图像数据中的间隔剔除固定值数据后的像素数据依次存储到移位寄存器(112)的方式，在主体(2)与移位寄存器(112)之间进行中继。

Description

喷墨头、以及图像形成装置

技术领域

本公开涉及喷墨头、以及图像形成装置。

背景技术

以往，已知具有用构成压电元件的壁部分别划分的多个墨通道，通过向该多个墨通道各自的压电元件进行电压供给，分别驱动该多个墨通道的喷墨头(参照例如专利文献1)。

作为这种喷墨头，例如已知使用剪力模式(shear mode)型压电元件的喷墨头(还称为剪力模式型喷墨头)。剪力模式型喷墨头具有夹着作为压电部件的壁部(以下称为“驱动壁”)而交替配置设计进行墨喷出的压力室(以下称为“墨通道”)和不进行墨喷出的空气室(以下称为“空气通道”)的构造。在该喷墨头中，在驱动壁的两侧面，在墨通道内配置设计对该驱动壁施加电压的一个电极，在空气通道内配置设计对该驱动壁施加电压的另一个电极，由此构成压电元件。而且，该喷墨头通过对配置设计于该驱动壁的两侧面的该一对电极施加电压，使该驱动壁剪切变形，从喷嘴喷出墨通道内的墨(参照图3A、图3B、图3C后述)。

以往，这种喷墨头通过驱动器IC，针对多个墨通道各自的压电元件单独地进行电压供给的控制，由此，分别独立地驱动多个墨通道。

该驱动器IC通常为如下结构：在对一个墨通道进行驱动控制时，在使墨通道膨胀的定时针对压电元件的一个电极(例如配置设计于墨通道内的电极)单独地供给与图像数据对应的驱动电压、或者在使墨通道收缩的定时针对压电元件的另一个电极(例如配置设计于空气通道内的电极)供给基准电压。因此，成为从图像形成装置的主体针对驱动器IC内的移位寄存器，串行地数据传送按照像素区域的地址顺序按每1比特交替排列与一个电极对应的像素数据和与另一个电极对应的零填充数据(即虚设数据)而成的图像数据的结构(参照图5后述)。

现有技术文献

专利文献

专利文献1：日本特开2014-226788号公报

发明内容

但是，在这种图像形成装置中，根据印刷图像的高画质化以及印刷的高速化等要求而要求针对压电元件进行电压供给的驱动器IC的高速动作。

在这点上，在专利文献1等以往技术中，在想要执行驱动器IC的高速动作的情况下，有可能产生驱动器IC内的针对移位寄存器的数据传送失败、从驱动器IC针对压电元件供给电压时的输出波形钝化等。而且，存在起因于上述数据传送的失败、输出波形的钝化而例如在墨的喷出位置、喷出量中产生偏移、印刷图像的画质劣化的可能性。

本公开是鉴于上述问题而完成的，其目的在于提供一种更适合于实现印刷图像的高画质化以及印刷的高速化等的喷墨头、以及图像形成装置。

解决上述课题的主要的本公开是一种喷墨头，

具有用构成压电元件的壁部分别划分出的多个墨通道，通过向所述多个墨通道各自的所述压电元件的电压供给，分别驱动该多个墨通道，所述喷墨头具备：

第1驱动电路，将从图像形成装置的主体数据传送的图像数据存储到移位寄存器，根据该图像数据针对所述多个墨通道各自的所述压电元件的一个电极单独地供给驱动电压；以及

第2驱动电路，针对所述多个墨通道各自的所述压电元件的另一个电极，供给所述多个墨通道共同的共模电压，

所述第1驱动电路具有固定值数据去除电路，该固定值数据去除电路以仅将从所述主体数据传送的按每1比特交替排列像素数据和固定值数据而成的所述图像数据中的间隔剔除所述固定值数据后的所述像素数据依次存储到所述移位寄存器的方式，在所述主体和所述移位寄存器之间进行中继，

所述第1驱动电路和所述第2驱动电路依照预定的定时指令信号同步地动作。

另外，另一个方面是具备上述喷墨头的图像形成装置。

本公开所涉及的喷墨头适合于实现印刷图像的高画质化以及印刷的高速化等。

附图说明

图1是示出第1实施方式所涉及的图像形成装置的结构的一个例子的框图。

图2是示出第1实施方式所涉及的头主体的结构的一个例子的分解立体图。

图3A是示出第1实施方式所涉及的头主体的结构的一个例子的侧面剖面图。

图3B是示出第1实施方式所涉及的头主体的结构的一个例子的侧面剖面图。

图3C是示出第1实施方式所涉及的头主体的结构的一个例子的侧面剖面图。

图4是示出第1实施方式所涉及的驱动部的结构的一个例子的图。

图5A是说明第1实施方式所涉及的固定值数据去除电路的功能的图。

图5B是说明第1实施方式所涉及的固定值数据去除电路的功能的图。

图6A是说明第1实施方式所涉及的固定值数据去除电路的功能的图。

图6B是说明第1实施方式所涉及的固定值数据去除电路的功能的图。

图7A是示出第1实施方式所涉及的固定值数据去除电路的结构的一个例子的图。

图7B是示出第1实施方式所涉及的固定值数据去除电路中的写入动作以及读出动作的序列的一个例子的时序图。

图8是示出第1实施方式所涉及的灰阶控制器参照的像素数据和驱动波形图案数据的变换表格的一个例子的图。

图9是示出图8的驱动波形图案数据内的3种驱动波形的图。

图10是示出缓冲放大器根据第1实施方式所涉及的灰阶控制器的驱动信号向单独电极输出的输出波形的一个例子的图。

图11是示出缓冲放大器根据第1实施方式所涉及的灰阶控制器的驱动信号向单独电极输出的输出波形的一个例子的图。

图12是示出第1实施方式所涉及的缓冲放大器以及COM驱动器的结构的一个例子的图。

图13A是示出在以往技术所涉及的喷墨头中，仅驱动1个压电元件的情况(左图)和同时驱动相邻的2个压电元件的情况(右图)下的动作的不同点的图。

图13B是示出在本实施方式所涉及的喷墨头中，仅驱动1个压电元件的情况(左图)和同时驱动相邻的2个压电元件的情况(右图)下的动作的不同点的图。

图14是示出在以往技术所涉及的喷墨头中，发生邻接通道串扰的状态的一个例子的图。

图15是示出在以往技术所涉及的喷墨头中，发生负载通道串扰的状态的一个例子的图。

图16是示出第2实施方式所涉及的喷墨头的驱动部的结构的一个例子的图。

图17A是示出第2实施方式所涉及的固定值数据去除电路的结构的一个例子的图。

图17B是第2实施方式所涉及的固定值数据去除电路的动作时的时序图。

(符号说明)

1：图像形成装置；2：主体；4：外部装置；11：CPU；12：RAM；13：ROM；14：接口；15：页面存储器；16：行存储器；17：控制电路；18：驱动信号发生电路；19：信号线；100：喷墨头；110：驱动部；110A：驱动器IC(第1驱动电路)；111：固定值数据去除电路；112：移位寄存器；113：锁存电路；114：灰阶控制器；115：缓冲放大器；110B：COM驱动器(第2驱动电路)；120：头主体；121：基体；122：喷嘴板；123：盖板；TM：压电元件；Tc：墨通道；Td：空气通道；Te：驱动壁；Tf：喷嘴；Tg：单独电极；Th：共同电极。

具体实施方式

以下，参照附图，详细说明本公开的优选的实施方式。此外，在本说明书以及附图中，对实质上具有同一功能的构成要素，附加同一符号，从而省略重复说明。

(第1实施方式)

[图像形成装置的整体结构]

以下，参照图1，说明本实施方式所涉及的图像形成装置1的整体结构的一个例子。

图1是示出图像形成装置1的结构的一个例子的框图。

图像形成装置1具备主体2、和与黄色、品红色、青色、黑色各颜色对应的喷墨头100Y、100M、100C、100K。喷墨头100Y、100M、100C、100K分别经由信号线19被主体2控制。

喷墨头100Y、100M、100C、100K分别具备驱动部110Y、110M、110C、110K、以及头主体120Y、120M、120C、120K。此外，以下，设为喷墨头100Y、100M、100C、100K的各结构是同样的结构，简称为“喷墨头100”、“驱动部110”、以及“头主体120”而进行说明。

主体2具备CPU(Central Processing Unit，中央处理单元)11、与CPU11电连接的RAM(Random Access Memory，随机存取存储器)12、ROM(Read Only Memory，只读存储器)13、接口14、页面存储器15、行存储器16、控制电路17以及驱动信号发生电路18。

CPU11将存储于ROM13的程序读出到RAM12，依照该程序控制图像形成装置1的各部分的动作。

接口14是在与个人计算机等外部装置4之间进行数据的发送接收的单元，由各种串行接口、各种并行接口中的任意一个或者它们的组合构成。

页面存储器15存储从外部装置4发送的印刷对象的图像数据。

页面存储器15存储的“图像数据”是印刷对象的图像整体的数据，例如构成为包括表示印刷对象的图像在二维面内的位置的地址数据、和该位置处的像素数据。“像素数据”是“图像数据”中的每个像素区域的灰度数据，相当于头主体120的各喷嘴在一个像素区域中喷出的墨喷出量。换言之，根据一个“像素数据”，控制一个喷嘴在一个像素区域中的喷出动作。此外，关于本实施方式所涉及的“像素数据”，用3个比特表示1个像素区域的灰度。

行存储器16是在向记录介质印刷图像时，临时地存储页面存储器15存储的图像数据中的、作为使头主体120的各喷嘴喷出的对象的像素数据的存储器。而且，行存储器16针对驱动部110依次数据传送所存储的图像数据。此外，通过CPU11的控制，执行从页面存储器15向行存储器16的数据传送。

从行存储器16向驱动部110数据传送的“图像数据”为按照印刷对象的图像内的地址顺序按每1比特交替排列“像素数据”(即表示“0”或者“1”的1比特数据)和“零填充数据”(即表示“0”的1比特数据)而成的数据构造(详细参照图5B、图6B以后叙述)。

此外，本实施方式所涉及的“像素数据”成为用3个比特表示1个像素区域的灰度的结构，从行存储器16向驱动部110通过3根信号线19(在图1中仅示出1根)并行地数据传送3比特的像素数据。

控制电路17将控制各种动作的控制信号供给给驱动部110。

本实施方式所涉及的控制电路17针对驱动部110，供给用于控制从行存储器16向驱动部110传送图像数据时的传送定时的传送时钟信号INPUT_CLK、用于控制从移位寄存器112针对锁存电路113传送图像数据时的传送定时的锁存信号LAT、在灰阶控制器114中控制驱动电压的供给定时的驱动时钟信号GS_CLK、复位信号RS等(参照图4以后叙述)。

驱动信号发生电路18将表示驱动电压的波形的驱动信号(与本发明的“定时指令信号”相当)供给给驱动部110。此外，喷墨头100以该驱动信号为契机，向各墨通道的压电元件执行电压供给。

本实施方式所涉及的驱动信号发生电路18将包含非喷出波形的驱动信号pulse_timing0、包含非动作波形的驱动信号pulse_timing1、以及包含喷出波形的驱动信号pulse_timing2这3种驱动信号，供给给驱动部110(参照图4、图9后述)。

[头主体的结构]

接下来，参照图2、图3A、图3B、图3C，说明头主体120的结构。在本实施方式中，作为典型的一个例子，说明用剪力模式型压电元件驱动的头主体120的结构。

图2是示出头主体120的结构的一个例子的分解立体图。

本实施方式所涉及的头主体120具备基体121、喷嘴板122、以及盖板123。

基体121例如具有粘结2张板状的压电部件121a、121b的构造。压电部件121a、121b例如由钛酸锆酸铅等压电材料构成。压电部件121a和压电部件121b在厚度方向上向相互相逆的方向极化。

在基体121的表面，交替形成有在该基体121的宽度方向上延伸的第1槽Tc和第2槽Td。而且，第1槽Tc构成进行墨喷出的墨通道(以下称为“墨通道Tc”)，第2槽Td构成不进行墨喷出的空气通道(以下称为“空气通道Td”)。另外，由介于墨通道Tc与空气通道Td之间的压电部件121a、121b形成的壁部Te构成驱动壁(以下称为“驱动壁Te”)。

此外，从墨罐(未图示)对头主体120的各墨通道Tc供给墨，各墨通道Tc平时以填充有墨的状态被保持。

本实施方式所涉及的头主体120具有128个墨通道Tc和127个空气通道Td_ch1～Td_ch127。此外，在图2中，为便于说明，仅示出4个墨通道Tc和3个空气通道Td。以下，将128个墨通道Tc分别称为墨通道Tc_ch1～Tc_ch128，将127个空气通道Td分别称为墨通道Td_ch1～Td_ch127而进行说明。

喷嘴板122被粘接到基体121的墨通道Tc以及空气通道Td延伸的方向的端面，构成作为各墨通道Tc的喷出口的喷嘴Tf的列。各喷嘴Tf以与基体121的各墨通道Tc连通的方式，形成于与各墨通道Tc对应的位置。而且，存积于墨通道Tc的墨经由该喷嘴Tf被喷出。另一方面，从空气通道Td不进行墨的喷出，所以在喷嘴板122的与空气通道Td对应的位置未形成喷嘴Tf。

盖板123以覆盖墨通道Tc以及空气通道Td的方式，安装于基体121的上部。

图3A～图3C是示出头主体120的结构的一个例子的侧面剖面图。此外，图3A～图3C与在F-F的位置切断图2的头主体120的剖面图相当。

在头主体120中，为了单独地驱动各墨通道Tc_ch1～Tc_ch128，配置设计有第1电极Tg_ch1～Tg_ch128以及第2电极Th_ch0～Th_ch128(在图2中未图示)。

第1电极Tg_ch1～Tg_ch128以及第2电极Th_ch0～Th_ch128是以夹着驱动壁Te而相互相向的方式形成于墨通道Tc_ch1～Tc_ch128以及空气通道Td_ch1～Td_ch127各自的侧面的电极对。即，由驱动壁Te、第1电极Tg以及第2电极Th，构成用于驱动一个墨通道Tc的压电元件。

第1电极Tg_ch1～Tg_ch128以跨越压电部件Ta和压电部件Tb这两方的方式，形成于各墨通道Tc_ch1～Tc_ch128的侧面。第1电极Tg_ch1～Tg_ch128分别以成为相互电气地分离的状态的方式形成，单独地与驱动部110的驱动器IC110A(参照图4后述)布线连接(以下还称为“单独电极Tg”)。换言之，通过驱动器IC110A，对各单独电极Tg_ch1～Tg_ch128单独地进行电压供给。

另外，第2电极Th_ch0～Th_ch128以跨越压电部件Ta和压电部件Tb这两方的方式，形成于各空气通道Td_ch1～Td_ch127的侧面。第2电极Th_ch0～Th_ch128分别相互电连接，通过共用布线而与驱动部110的COM驱动器110B(参照图4以后叙述)布线连接(以下还称为“共同电极Th”)。换言之，通过COM驱动器110B，对各共同电极Th_ch0～Th_ch128共同地进行电压供给。

图3A～图3C分别示出剪力模式型喷墨头100的基本动作，图3A示出驱动壁Te未剪切变形的状态，图3B以及图3C示出驱动壁Te弯曲(剪切变形)的状态。

在驱动时，驱动部110以在单独电极Tg与共同电极Th之间产生电位差的方式，针对单独电极Tg以及共同电极Th分别供给电压。由此，压电部件的驱动壁Te根据施加的电压，以压电部件Ta与压电部件Tb之间的粘接部为中心而弯曲。而且，由于压电部件的驱动壁Te的弯曲，墨通道Tc的容积发生变化，墨从喷嘴Tf喷出。

驱动部110在从墨通道Tc_ch2喷出墨时，例如，首先如图3B所示，对单独电极Tg_ch2供给+VH2电压，对共同电极Th_ch1、Th_ch2供给基准电压(GND)，从而使驱动壁Te剪切变形而使墨通道Tc_ch2的容积膨胀。

驱动部110之后如图3C所示，对单独电极Tg_ch2供给基准电压(GND)，对共同电极Th_ch1、Th_ch2供给+Vcom电压(<+VH2)，从而使驱动壁Te剪切变形而使墨通道Tc_ch2的容积收缩。由此，对墨通道Tc_ch2内的墨施加高的压力，从喷嘴Tf喷出墨。

这样，本实施方式所涉及的喷墨头100通过利用单独电极Tg_ch1～Tg_ch128和共同电极Th_ch0～Th_ch128，在各墨通道Tc_ch1～Tc_ch128的壁部Te构成分别独立的压电元件，单独地驱动各墨通道Tc_ch1～Tc_ch128。

[驱动部的结构]

接下来，参照图4～图12，说明本实施方式所涉及的驱动部110的结构的一个例子。

图4是示出驱动部110的结构的一个例子的图。

本实施方式所涉及的驱动部110构成为包括驱动器IC110A(与本发明的“第1驱动电路”相当)、和COM驱动器110B(与本发明的“第2驱动电路”相当)。

驱动器IC110A生成针对各墨通道Tc_ch1～Tc_ch128的单独电极Tg_ch1～Tg_ch128分别供给的驱动电压，将该驱动电压分别供给给单独电极Tg_ch1～Tg_ch128。

另一方面，COM驱动器110B生成向各墨通道Tc_ch1～Tc_ch128的共同电极Th_ch0～Th_ch128供给的共模电压，将该共模电压共同地供给给共同电极Th_ch0～Th_ch128。

此外，驱动器IC110A和COM驱动器110B依照从驱动信号发生电路18输出的驱动信号(即指示墨通道Tc的膨胀以及收缩的定时的信号)同步地动作(参照图12以后叙述)。

驱动器IC110A具备固定值数据去除电路111、移位寄存器112、锁存电路113、灰阶控制器114以及缓冲放大器115。

<固定值数据去除电路111的结构>

固定值数据去除电路111针对移位寄存器112，仅取得从行存储器16数据传送的图像数据INPUT_DATA中的零填充数据被间隔剔除后的图像数据INPUT_DATA2。

图5A、图5B、图6A、图6B是说明固定值数据去除电路111的功能的图。

图5A、图5B示出以往技术所涉及的喷墨头P100中的从主体2向驱动器ICP110的数据传送的方案。

图6A、图6B示出本实施方式所涉及的喷墨头100中的从主体2向驱动器IC110的数据传送的方案。

如图5B、图6B所示，从主体2的行存储器16向驱动器IC(P110或者110)数据传送的图像数据INPUT_DATA通常为按照像素区域的地址顺序按每1比特交替排列“像素数据”(即表示“0”或者“1”的1比特数据)和“零填充数据”(表示即“0”的1比特数据)而成的数据构造。关于该图像数据INPUT_DATA，例如按每1比特，按照255编号的地址的像素数据D255、零填充数据、254编号的地址的像素数据D254、零填充数据、253编号的地址的像素数据D253···的顺序，与传送时钟信号INPUT_CLK同步地被数据传送。

另外，从主体2向驱动器IC(P110或者110)，与该图像数据INPUT_DATA一起，输入该图像数据INPUT_DATA的传送时钟信号(以下称为“第1传送时钟信号”)INPUT_CLK。

此外，“像素数据”如上所述是“图像数据”中的每个像素区域的灰度数据，与头主体120的各墨通道Tc_ch1～Tc_ch128在一个像素区域中喷出的墨喷出量相当。换言之，驱动器IC(P110或者110)根据“像素数据”，决定供给给设置于各墨通道Tc_ch1～Tc_ch128的单独电极Tg_ch1～Tg_ch128的驱动电压。

另外，“零填充数据”(以下还称为“固定值数据”)是为了使向共同电极Th_ch0～Th_ch128的电压供给定时与向单独电极Tg_ch1～Tg_ch128的电压供给定时同步而输入的数据，通常设定“0”等固定值。

在以往技术所涉及的喷墨头P100中，如图5B所示，驱动器ICP110内的移位寄存器与第1传送时钟信号INPUT_CLK同步地，取得包括“像素数据”和“零填充数据”这两方的图像数据INPUT_DATA。因此，在针对移位寄存器的数据传送速度(即第1传送时钟信号INPUT_CLK的时钟频率)高速化的情况下，存在发生传送失败等的可能性。

在本实施方式所涉及的喷墨头100中，根据上述观点，使用固定值数据去除电路111，仅使从行存储器16数据传送的按每1比特交替排列像素数据和零填充数据而成的图像数据INPUT_DATA中的像素数据INPUT_DATA2存储到移位寄存器112。

固定值数据去除电路111例如介于行存储器16与移位寄存器112之间，与第1传送时钟信号INPUT_CLK同步地取得从行存储器16数据传送的图像数据INPUT_DATA。然后，固定值数据去除电路111仅将取得的图像数据INPUT_DATA中的偶数编号或者奇数编号中的某一方的图像数据INPUT_DATA2，与对第1传送时钟信号INPUT_CLK进行1/2分频而得到的传送时钟信号(以下称为“第2传送时钟信号”)INPUT_CLK2同步地数据传送给移位寄存器112。

由此，固定值数据去除电路111仅使移位寄存器112取得从行存储器16数据传送的图像数据INPUT_DATA中的零填充数据被间隔剔除后的像素数据INPUT_DATA2。换言之，由此，将向移位寄存器112数据传送的数据量减半，并且使移位寄存器112的动作速度降低。

作为固定值数据去除电路111的电路结构，可以应用被构成为可同时执行图像数据的写入动作和图像数据的读出动作的SRAM(以下还被称为双端口SRAM)、或者、分频电路(在第2实施方式中以后叙述)等。

图7A是示出本实施方式所涉及的固定值数据去除电路111的结构的一个例子的图。另外，图7B是示出固定值数据去除电路111中的写入动作以及读出动作的序列的一个例子的时序图。

本实施方式所涉及的固定值数据去除电路111例如构成为包括双端口SRAM111A以及存储器控制器111B。此外，在此存储器控制器111B为了控制双端口SRAM111A的动作而设置。

此外，图7B的时序图分别示出以下的信号波形。

INPUT_DATA：从行存储器16输入的图像数据(D255，D254，D253，D252…D1，D0表示对应的地址的像素数据)

W_ADRESS：向双端口SRAM111A内的写入地址指令

INPUT_CLK：从行存储器16输入的第1传送时钟信号

R_ADRESS：来自双端口SRAM111A内的读出地址指令

DATA_OUT(INPUT_DATA2)：从双端口SRAM111A输出到移位寄存器112的图像数据(D255，D254，D253，D252…D1，D0表示对应的地址的像素数据)

CLK_OUT(INPUT_CLK2)：从双端口SRAM111A输出到移位寄存器112的第2传送时钟信号

在本实施方式所涉及的固定值数据去除电路111中，首先，存储器控制器111B与第1传送时钟信号INPUT_CLK同步地取得从行存储器16数据传送的图像数据INPUT_DATA。然后，存储器控制器111B针对双端口SRAM111A的数据写入用的输入端子WDATA，依次数据传送该图像数据INPUT_DATA。另外，存储器控制器111B针对双端口SRAM111A的写入时钟信号用的输入端子WCLK，依次数据传送第1传送时钟信号INPUT_CLK。另外，存储器控制器111B将被写入图像数据INPUT_DATA的双端口SRAM111A内的地址的增加指令，与该第1传送时钟信号INPUT_CLK同步地依次输出给双端口SRAM111A的写入地址用的输入端子W_ADDRESS。

另外，存储器控制器111B生成对第1传送时钟信号INPUT_CLK进行1/2分频而得到的第2传送时钟信号INPUT_CLK2，将该第2传送时钟信号INPUT_CLK2依次输出给双端口SRAM111A的读出时钟信号用的输入端子RCLK。另外，存储器控制器111B将读出图像数据INPUT_DATA2的双端口SRAM111A内的地址的增加指令，以将奇数编号间隔剔除的状态，与第2传送时钟信号INPUT_CLK同步地依次输出给双端口SRAM111A的读出地址用的输入端子R_ADDRESS。

即，存储器控制器111B控制成从双端口SRAM111A仅读出被写入到双端口SRAM111A的图像数据INPUT_DATA中的偶数编号(或者奇数编号)的地址的数据。

双端口SRAM111A与第1传送时钟信号INPUT_CLK同步地依次取得从存储器控制器111B传送的图像数据INPUT_DATA，依次储存到“0”、“1”、“2”、“3”的地址编号中的任意编号。然后，双端口SRAM111A仅读出自身存储的图像数据中的偶数编号的图像数据，与第2传送时钟信号INPUT_CLK2同步地仅将零填充数据间隔剔除后的“像素数据”INPUT_DATA2输出给移位寄存器112。

这样，双端口SRAM111A同时执行上述写入动作和读出动作。

<移位寄存器112的结构>

移位寄存器112与多个墨通道Tc_ch1～Tc_ch128分别关联起来，存储从主体2数据传送的图像数据INPUT_DATA中的像素数据INPUT_DATA2。

移位寄存器112例如由存储与128个墨通道Tc_ch1～Tc_ch128相应的量的像素数据(例如3比特×128个墨通道的数据)的FIFO型的存储器构成。

更详细而言，从固定值数据去除电路111向本实施方式所涉及的移位寄存器112输入图像数据INPUT_DATA2以及第2传送时钟信号INPUT_CLK2。然后，移位寄存器112经由3根信号线，与第2传送时钟信号INPUT_CLK2同步地依次取得从固定值数据去除电路111依次传送的3比特的像素数据。换言之，将从主体2数据传送的图像数据INPUT_DATA所包含的各像素数据INPUT_DATA2按照输入到移位寄存器112的顺序按照每次存储128个来逐次存储。

将存储于移位寄存器112的3×128比特的图像数据以锁存信号LAT为契机，作为并行数据一并地输出给锁存电路113。

<锁存电路113的结构>

锁存电路113保持从移位寄存器112输出的图像数据(在此与128个墨通道相应的量的3比特的像素数据)，输出到灰阶控制器114。然后，锁存电路113以锁存信号LAT为契机对保持的图像数据进行复位，从移位寄存器112取得新的图像数据。

<灰阶控制器114的结构>

灰阶控制器114根据从锁存电路113输出的图像数据，决定供给给各单独电极Tg_ch1～Tg_ch128的驱动电压的图案，并且将与该驱动电压的图案对应的驱动信号输出给缓冲放大器115。

图8是示出灰阶控制器114参照的像素数据和驱动波形图案数据的变换表格的一个例子的图。图9是示出图8的驱动波形图案数据内的3种驱动波形的图。

图10、图11是示出缓冲放大器115根据灰阶控制器114的驱动信号向单独电极Tg输出的输出波形的一个例子的图。

首先，从锁存电路113向灰阶控制器114，并行地输入与128个墨通道Tc_ch1～Tc_ch128相应的量的像素数据(3×128比特的数据)。另外，从驱动信号发生电路18向灰阶控制器114输入3种驱动信号(包含非喷出波形的驱动信号pulse_timing0、包含非动作波形的驱动信号pulse_timing1、包含喷出波形的驱动信号pulse_timing2这3种驱动信号)。

灰阶控制器114将从锁存电路113并行地输出的128个墨通道Tc_ch1～Tc_ch128相应的量的像素数据(3×128比特的数据)的各个像素数据分别变换为驱动波形图案数据。然后，灰阶控制器114将从驱动信号发生电路18输入的3种驱动信号中的被驱动波形图案数据规定出的驱动信号，选择性地输出给与128个墨通道Tc_ch1～Tc_ch128分别连接的缓冲放大器115。

此外，灰阶控制器114从控制电路17取得同步时钟信号GSCLK以及复位信号RST，与该同步时钟信号GSCLK以及复位信号RST的定时匹配地切换输出给缓冲放大器115的驱动信号。

图8所示的变换表格是将3比特(0，0，0)～(1，1，1)的像素数据变换为表示灰阶计数GSC(0～7)共8个计数内的8个驱动波形的排列的数据的表格数据。驱动波形图案各自的计数内的驱动波形可以取“0”、“1”、“2”这3个值。例如，对于像素数据(1，0，1)，表示选择了(1，1，2，2，2，2，2，0)驱动波形图案数据。

此外，图8的变换表格例如被储存到内置于灰阶控制器114的寄存器(未图示)。另外，灰阶计数GSC(0～7)根据从控制电路17输入的同步时钟信号GSCLK通过内置于灰阶控制器114的计数器(未图示)进行计数。

在此，作为图8的变换表格内的驱动波形图案数据的值的“0”、“1”、“2”分别表示在灰阶计数GSC的1个计数的期间中，从自驱动信号发生电路18输入的驱动信号pulse_timing0、驱动信号pulse_timing1、驱动信号pulse_timing2中选择哪个驱动信号。

3种驱动信号是表示在高电平以及低电平的二值之间的时间变化的数字数据(参照图9)。驱动信号pulse_timing0是在灰阶计数GSC的1个计数的期间中被维持为低电平的信号，与非喷出波形相当。驱动信号pulse_timing2是在灰阶计数GSC的1个计数的期间中的预定期间为高电平的信号，与喷出波形相当。驱动信号pulse_timing1是在灰阶计数GSC的1个计数的期间中的驱动信号pulse_timing2返回到低电平之后的预定期间为高电平的信号，与非动作波形相当。此外，以能够在灰阶计数GSC的1个计数的期间输出1个脉冲的方式，与同步时钟信号GSCLK同步地生成驱动信号pulse_timing1、pulse_timing2。

即，在图8所示的变换表格中，例如，针对像素数据(1，0，1)，灰阶控制器114在从灰阶计数GSC＝0至灰阶计数GSC＝7的期间，驱动信号按照pulse_timing0，pulse_timing2，pulse_timing2，pulse_timing2，pulse_timing2，pulse_timing2，pulse_timing1，pulse_timing1的顺序进行选择，生成将对应的驱动信号接在一起的驱动波形的图案(参照图11)。

此外，在所有驱动波形图案数据中，在灰阶计数GSC＝0中，作为驱动波形图案数据的值，设定了“0”(非喷出波形)。

灰阶控制器114根据驱动波形图案数据，从这些3种驱动信号中选择某一个驱动信号，输出给缓冲放大器115。

<缓冲放大器115的结构>

缓冲放大器115根据从灰阶控制器114输入的驱动信号，针对各单独电极Tg_ch1～Tg_ch128供给驱动电压。

为了能够针对128个墨通道Tc_ch1～Tc_ch128的单独电极Tg_ch1～Tg_ch128分别单独地供给驱动电压，以与128个墨通道Tc_ch1～Tc_ch128分别对应的方式单独地设置缓冲放大器115。

缓冲放大器115如图10、图11所示，在包含喷出波形的驱动信号pulse_timing2是高电平的期间，将电压+VH2供给给单独电极Tg。另外，缓冲放大器115在包含非动作波形的驱动信号pulse_timing1是高电平的期间，将比电压+VH2小的电压+VH1供给给单独电极Tg。另外，缓冲放大器115在驱动信号pulse_timing1，pulse_timing2都是低电平的期间、以及选择驱动信号pulse_timing0的期间，将GND电压供给给单独电极Tg。

图12是示出缓冲放大器115以及COM驱动器110B的结构的一个例子的图。此外，图12的TM是形成于一个墨通道Tc的两侧面的压电元件。

缓冲放大器115例如构成为包括第1晶体管115a、第2晶体管115b、以及第3晶体管115c。

从第1电源向缓冲放大器115输入电压+VH2，从第2电源向缓冲放大器115输入比电压+VH2低的电压+VH1。

缓冲放大器115根据从灰阶控制器114输入的驱动信号(驱动信号pulse_timing0、驱动信号pulse_timing1或者驱动信号pulse_timing2)，使第1晶体管115a、第2晶体管115b、或者第3晶体管115c中的任意晶体管动作，将电压+VH1、电压+VH2、GND电压的某个输出电压供给给压电元件TM的单独电极Tg。

第1晶体管115a例如是对漏极端子连接电压+VH2的电源并对源极端子连接单独电极Tg的N型MOSFET。从灰阶控制器114向第1晶体管115a的栅极端子输入与驱动信号pulse_timing2对应的驱动信号。

另外，第2晶体管115b例如是对漏极端子连接电压+VH1的电源并对源极端子连接单独电极Tg的N型MOSFET。从灰阶控制器114向第2晶体管115b的栅极端子输入与驱动信号pulse_timing1对应的驱动信号。

另外，第3晶体管115c例如是源极端子被接地并对漏极端子连接单独电极Tg的N型MOSFET。从灰阶控制器114向第3晶体管115c的栅极端子输入与驱动信号pulse_timing0对应的驱动信号。

缓冲放大器115通过上述结构，在驱动信号pulse_timing0是高电平的期间，将GND电压供给给压电元件TM的单独电极Tg，在驱动信号pulse_timing1是高电平的期间，将电压+VH1供给给压电元件TM的单独电极Tg，在驱动信号pulse_timing2是高电平的期间，将电压+VH2供给给压电元件TM的单独电极Tg。

<COM驱动器110B的结构>

COM驱动器110B在使墨通道Tc收缩的定时，针对共同电极Th_ch0～Th_ch128供给共模电压。即，驱动器IC110A针对单独电极Tg供给驱动电压(在此为电压+VH2)，在使墨通道Tc膨胀之后(参照图3B)，为了使该墨通道Tc收缩，COM驱动器110B针对共同电极Th供给共模电压。由此，向驱动壁Te供给与驱动电压相逆的电压，执行从墨通道Tc的喷出(参照图3C)。

从驱动信号发生电路18向本实施方式所涉及的COM驱动器110B输入驱动信号pulse_timing1，并且，从电源向本实施方式所涉及的COM驱动器110B输入电压+Vcom。

然后，COM驱动器110B以驱动信号pulse_timing1为契机，将共模电压+Vcom供给给共同电极Th_ch0～Th_ch128。即，COM驱动器110B在灰阶计数GSC的1个计数的期间内，在接着驱动信号pulse_timing2的驱动信号pulse_timing1的定时，将共模电压+Vcom供给给共同电极Th_ch0～Th_ch128。由此，墨通道Tc在喷出动作时，以在灰阶计数GSC的1个计数的期间内在刚刚膨胀之后收缩而执行墨的喷出的方式进行动作。

作为“共模电压”，在本发明中没有特别限定，例如设定为与在驱动器IC110A非动作时(驱动信号pulse_timing1是高电平的期间)供给给单独电极Tg的驱动电压+VH1相同的电压。

此外，墨通道Tc内的墨喷出压力在墨通道Tc临时收缩之后，直至该墨通道Tc再次膨胀之前不变高而为稳定状态。即，本实施方式所涉及的墨通道Tc在驱动信号pulse_timing2为高电平的期间从单独电极Tg被供给驱动电压之后，仅在驱动信号pulse_timing1成为高电平并刚刚针对共同电极Th供给共模电压之后的定时，喷出墨。

COM驱动器110B如图12所示，例如构成为包括第4晶体管110Ba和第5晶体管110Bb。

COM驱动器110B例如根据从驱动信号发生电路18输入的驱动信号(在此为驱动信号pulse_timing1)，使第4晶体管110Ba或者第5晶体管110Bb中的任意晶体管动作，将共模电压+Vcom、或者GND电压的某个输出电压供给给压电元件TM的共同电极Th。

第4晶体管110Ba例如是对漏极端子连接电压+Vcom的电源并对源极端子连接共同电极Th的N型MOSFET。另外，第5晶体管110Bb例如是源极端子被接地并对漏极端子连接共同电极Th的P型MOSFET。向第4晶体管110Ba和第5晶体管110Bb的栅极端子都输入驱动信号pulse_timing1。

COM驱动器110B通过上述结构，在驱动信号pulse_timing1为高电平的期间，将共模电压+Vcom供给给压电元件TM的共同电极Th，在其以外的期间，将GND电压供给给共同电极Th。

[喷墨头的动作]

本实施方式所涉及的喷墨头100如上所述，与以往技术所涉及的喷墨头不同，通过驱动器IC110A和COM驱动器110B，控制供给给各墨通道Tc_ch1～Tc_ch128的压电元件的电压。COM驱动器110B典型地在与驱动器IC110A独立的电路基板上构成，所以能够实现低的输出阻抗。

以下，参照图13A、图13B、图14、图15，说明基于上述结构的本实施方式所涉及的喷墨头100的动作特征。

图13A是示出在以往技术所涉及的喷墨头P100中，仅驱动1个压电元件TM1的情况(左图)和同时驱动相邻的2个压电元件TM1、TM2的情况(右图)下的动作的不同点的图。

图13B是示出在本实施方式所涉及的喷墨头100中，仅驱动1个压电元件TM1的情况(左图)和同时驱动相邻的2个压电元件TM1、TM2的情况(右图)下的动作的不同点的图。

在以往技术所涉及的喷墨头P100中，如图13A所示，被构成为仅使用驱动器ICP110执行针对单独电极Tg的驱动电压供给，并且执行针对共同电极Th的共模电压供给。

因此，在以往技术所涉及的驱动器ICP110中，缓冲放大器P115的输出阻抗一般起因于芯片尺寸的制约等而变大。上述缓冲放大器P115的输出阻抗的大小在对共同电极Th供给共模电压的缓冲放大器P115中特别成为问题。

更详细而言，在喷墨头中，在以往结构以及本申请结构的任意一个中，驱动的压电元件的个数都在时间上发生变化。换言之，在以往结构所涉及的缓冲放大器P115以及本实施方式所涉及的COM驱动器110B中的任意一个中，成为针对共同电极Th供给共模电压的对象的压电元件的个数都在时间上发生变化。

在这点上，在以往结构所涉及的驱动器ICP110中，缓冲放大器P115的输出阻抗大，所以易于受到供给共模电压的对象的压电元件的个数的影响。即，在以往结构所涉及的驱动器ICP110中，在驱动的压电元件的个数增加的情况下，如图13A的右图所示，在针对共同电极Th供给共模电压时，产生该缓冲放大器P115的动作延迟(RC延迟)，存在从缓冲放大器P115针对共同电极Th供给的输出波形钝化的可能性(还被称为邻接通道串扰)。在发生上述邻接通道串扰的情况下，从墨通道Tc喷出墨的定时产生延迟。

另外，在以往技术所涉及的驱动器ICP110中，在使驱动的压电元件的个数增加时，即使在驱动的压电元件彼此未邻接的情况下，也与邻接通道串扰同样地，输出波形产生钝化，喷出墨的定时产生延迟。其结果，如果在使驱动的压电元件的个数增加之后使驱动的压电元件的个数减少，则在这之中的区域中墨的喷出间隔变大，产生无法喷出墨的区域(还被称为负载串扰)。

图14是示出在以往技术所涉及的喷墨头P100中发生邻接通道串扰的状态的一个例子的图。另外，图15是示出在以往技术所涉及的喷墨头P100中发生负载通道串扰的状态的一个例子的图。

图14、图15都示出在喷墨头P100一边沿着头扫描方向移动一边从5个喷嘴同时执行墨喷出的状态。在图14、图15中，箭头方向表示喷墨头的头扫描方向，虚线区域表示各喷嘴的目标喷出位置，点区域表示各喷嘴的实际的喷出位置。

在图14中，成为如下状态：起因于邻接通道串扰，从最左侧的喷嘴喷出的墨的喷出位置(由单点划线包围的区域F1)比从其它喷嘴喷出的墨的喷出位置向与头扫描方向相逆的一侧偏移。

另一方面，在图15中，起因于负载串扰，在从各喷嘴喷出的墨的喷出位置(由单点划线包围的区域F2)中产生延迟，在仅接着其之后使驱动的压电元件的个数减少时，在这之中的区域中墨的喷出间隔变大，产生无法喷出墨的区域。此外，例如无法喷出墨的区域在印刷介质上沿着与头扫描方向正交的方向，被表现为未喷出墨的白线状态的区域。

这样，在以往技术所涉及的喷墨头P100中，起因于邻接通道串扰、负载串扰而发生墨的喷出位置的位置偏移，成为画质劣化的主要原因。

在这点上，在本实施方式所涉及的喷墨头100中，成为使用与驱动器IC110A独立的COM驱动器110B针对共同电极Th供给共模电压的结构。

上述COM驱动器110B能够使用大尺寸的晶体管(例如第4晶体管110Ba、第5晶体管110Bb)，所以相比于驱动器IC110A的晶体管，能够降低导通电阻。上述COM驱动器110B的针对压电元件的输出阻抗典型地能够降低至驱动器IC110A的针对压电元件的输出阻抗的1/1000以下。

因此，在本实施方式所涉及的喷墨头100中，如图13B的右侧所示，即使在同时驱动多个压电元件TM1、TM2时，也不会产生波形钝化，而能够针对共同电极Th供给共模电压。

[效果]

如以上所述，本实施方式所涉及的喷墨头100具备：驱动器IC(第1驱动电路)110A，将从图像形成装置1的主体2数据传送的图像数据存储到移位寄存器112，根据该图像数据，针对多个墨通道Tc_ch1～Tc_ch128各自的压电元件TM的一个电极(单独电极)Tg，单独地供给驱动电压；以及COM驱动器(第2驱动电路)110B，针对多个墨通道Tc_ch1～Tc_ch128各自的压电元件TM的另一个电极(共同电极)Th供给对多个墨通道Tc_ch1～Tc_ch128共同的共模电压。

而且，在本实施方式所涉及的喷墨头100中，驱动器IC110A具有固定值数据去除电路111，该固定值数据去除电路111以仅将从主体2数据传送的按每1比特交替排列像素数据和固定值数据而成的图像数据INPUT_DATA中的间隔剔除固定值数据后的像素数据INPUT_DATA2依次存储到移位寄存器112的方式，进行主体2与移位寄存器112之间的中继，驱动器IC110A和COM驱动器110B构成为依照预定的定时指令信号(例如驱动信号pulse_timing0、pulse_timing1、pulse_timing2)同步地动作。

因此，根据本实施方式所涉及的喷墨头100，能够一边确保与既存的图像数据的传送方式(即以按每1比特交替排列像素数据和固定值数据的形式进行图像数据的数据传送的方式)的互换性，一边使驱动器IC110A的移位寄存器112的动作速度降低。由此，能够抑制驱动器IC110A的移位寄存器112中的数据传送失败。另外，由此还能够使驱动器IC110A的针对移位寄存器112的像素数据的数据传送速度自身高速化。

另外，特别地本实施方式所涉及的喷墨头100能够成为通过与驱动器IC110A独立的COM驱动器110B，针对压电元件TM的共同电极Th供给共模电压的结构，所以能够使COM驱动器110B的针对压电元件TM的输出阻抗(例如导通电阻)降低。典型地，通过该结构，能够使COM驱动器110B的针对压电元件TM的输出阻抗降低至驱动器IC110A的针对压电元件TM的输出阻抗的1/1000以下。由此，能够抑制发生邻接通道串扰以及负载串扰。

另外，特别地本实施方式所涉及的固定值数据去除电路111构成为通过双端口SRAM110B等，取得从主体2与第1传送时钟信号INPUT_CLK同步地数据传送的图像数据，并且针对移位寄存器112，与对第1传送时钟信号INPUT_CLK进行1/2分频而得到的第2传送时钟信号INPUT_CLK2同步地，仅数据传送像素数据INPUT_DATA2。由此，成为将第2传送时钟信号INPUT_CLK2和图像数据INPUT_DATA2同步地数据传送给后级的移位寄存器112等的结构，所以能够实现高的抗噪声性。

(第2实施方式)

接下来，参照图16、图17A、图17B，说明第2实施方式所涉及的喷墨头100的结构的一个例子。

在第1实施方式中，示出固定值数据去除电路111中继从主体2针对移位寄存器112数据传送的图像数据INPUT_DATA以及第1传送时钟信号INPUT_CLK这两方的方案。本实施方式所涉及的喷墨头100在仅中继从主体2输入的第1传送时钟信号INPUT_CLK这点上与第1实施方式不同。此外，省略关于与第1实施方式共同的结构的说明。

图16是示出本实施方式所涉及的喷墨头100的驱动部110的结构的一个例子的图。图17A是示出本实施方式所涉及的固定值数据去除电路111的结构的一个例子的图。图17B是本实施方式所涉及的固定值数据去除电路111的动作时的时序图。

固定值数据去除电路111包括取得从主体2输入的图像数据INPUT_DATA的第1传送时钟信号INPUT_CLK2，并且生成对该第1传送时钟信号INPUT_CLK进行1/2分频而得到的第2传送时钟信INPUT_CLK2号的分频电路。而且，固定值数据去除电路111通过使用该第2传送时钟信号INPUT_CLK2掩蔽图像数据INPUT_DATA中的零填充数据，仅将从主体2数据传送的图像数据INPUT_DATA中的像素数据INPUT_DATA2存储到移位寄存器112。

此外，如图16所示，使用第2传送时钟信号INPUT_CLK2的掩蔽处理既可以是将移位寄存器112的边缘触发信号的输入作为第2传送时钟信号INPUT_CLK2的方案，此外也可以是使用AND电路等的方案。

本实施方式所涉及的固定值数据去除电路111由D触发器111C以及逆变器电路111D构成分频电路。

此外，图17B的时序图分别示出以下的信号波形。

INPUT_DATA：从行存储器16输入到移位寄存器112的图像数据(D255，D254，D253，D252…D1，D0表示对应的地址的像素数据)

INPUT_CLK：从行存储器16输入到D触发器111C的第1传送时钟信号

CLK_OUT(INPUT_CLK2)：从D触发器111C输出到移位寄存器112的第2传送时钟信号

在图17A的固定值数据去除电路111中，向D触发器111C的时钟输入端子CK输入来自主体2的第1传送时钟信号INPUT_CLK。而且，成为如下结构：在该D触发器111C的数据输入端子D与数据输出端子Q之间配置设计逆变器电路111D，将数据输出端子Q的输出反转并回送给数据输入端子D。

通过上述结构，D触发器111C成为在第1传送时钟信号INPUT_CLK的上升沿的定时保持数据输出端子Q的反转信号的结构。由此，从D触发器111C的数据输出端子Q输出对第1传送时钟信号INPUT_CLK进行1/2分频而得到的第2传送时钟信号INPUT_CLK2。

在本实施方式所涉及的喷墨头100中，将该第2传送时钟信号INPUT_CLK2作为移位寄存器112的边缘触发信号来输入。由此，移位寄存器112与该第2传送时钟信号INPUT_CLK2同步地取得从主体2与第1传送时钟信号INPUT_CLK同步地数据传送的图像数据INPUT_DATA。即，移位寄存器112仅存储从主体2数据传送的图像数据INPUT_DATA中的偶数编号或者奇数编号中的某一方的数据、即像素数据。

如以上所述，本实施方式所涉及的喷墨头100在能够用简易的结构实现固定值数据去除电路111这点是有用的。

但是，本实施方式所涉及的固定值数据去除电路111与第1实施方式所涉及的固定值数据去除电路111不同，成为将非同步状态的图像数据INPUT_DATA和第2传送时钟信号INPUT_CLK2输出给移位寄存器112的结构，所以在抗噪声性这点上，比第1实施方式所涉及的固定值数据去除电路111脆弱。因此，最好从电路结构的简化和抗噪声性这两个观点，研究固定值数据去除电路111的电路结构。

(其它实施方式)

本发明不限于上述实施方式，考虑各种变形方案。

在上述实施方式中，作为固定值数据去除电路111的一个例子，示出平时将固定值数据间隔剔除的方案。然而，作为固定值数据去除电路111的结构，更优选可选择性地执行针对移位寄存器112仅数据传送所取得的图像数据INPUT_DATA中的偶数编号或者奇数编号中的某一方的数据的第1模式、和针对移位寄存器112数据传送所取得的图像数据INPUT_DATA中的偶数编号以及奇数编号这两方的数据的第2模式。由此，即使在主体2是对不包含固定值数据的图像数据进行数据传送的装置结构的情况下，也能够应用本发明。

另外，在上述实施方式中，成为将固定值数据去除电路111内置于驱动器IC110A的结构，但固定值数据去除电路111也可以在与驱动器IC110A独立的基板上构成。

另外，在上述实施方式中，示出了驱动器IC110A以及COM驱动器110B的结构的典型的一个例子。然而，只要本发明的驱动器IC110A是将从图像形成装置的主体2数据传送的图像数据存储到移位寄存器112并根据该图像数据针对多个墨通道Tc各自的压电元件的单独电极单独地供给驱动电压的电路结构、并且COM驱动器110B是针对多个墨通道Tc各自的压电元件的共同电极供给共模电压的电路结构，则能够进行各种变更。典型地，驱动器IC110A和COM驱动器110B根据指示墨通道Tc的膨胀以及收缩的定时的信号同步地动作即可。

另外，在上述实施方式中，作为成为从COM驱动器110B供给电压的对象的压电元件的个数的一个例子，示出设为被构成在头主体120的墨通道Tc_ch1～Tc_ch128各个中的全部128个压电元件的方案。然而，也可以代替该方案，成为通过多个COM驱动器110B针对128个压电元件供给电压的结构。

另外，在上述实施方式中，作为喷墨头100的一个例子，示出剪力模式型喷墨头。然而，本发明还能够应用于剪力模式型喷墨头以外的种类的喷墨头、例如径向(radial)模式型喷墨头等。

以上，详细说明了本发明的具体例子，但这些仅为例示，权利要求不限于此。在权利要求记载的技术中，包括使以上例示的具体例子进行各种各样地变形、变更的例子。

产业上的可利用性

本公开所涉及的喷墨头适合于实现印刷图像的高画质化以及印刷的高速化等。

Claims (10)

1.一种喷墨头，具有用构成压电元件的壁部分别划分出的多个墨通道，通过向所述多个墨通道各自的所述压电元件的电压供给，分别驱动该多个墨通道，所述喷墨头具备：

第1驱动电路，将从图像形成装置的主体数据传送的图像数据存储到移位寄存器，根据该图像数据针对所述多个墨通道各自的所述压电元件的一个电极单独地供给驱动电压；以及

第2驱动电路，针对所述多个墨通道各自的所述压电元件的另一个电极，供给所述多个墨通道共同的共模电压，

所述第1驱动电路具有固定值数据去除电路，该固定值数据去除电路以仅将从所述主体数据传送的按每1比特交替排列像素数据和固定值数据而成的所述图像数据中的间隔剔除所述固定值数据后的所述像素数据依次存储到所述移位寄存器的方式，在所述主体和所述移位寄存器之间进行中继，

所述第1驱动电路和所述第2驱动电路依照预定的定时指令信号同步地动作。

2.根据权利要求1所述的喷墨头，其中，

所述固定值数据去除电路与第1传送时钟信号同步地取得从所述主体数据传送的所述图像数据，并且仅将取得的所述图像数据中的偶数编号和奇数编号中的某一方的数据，依照对所述第1传送时钟信号进行1/2分频而得到的第2传送时钟信号，数据传送给所述移位寄存器。

3.根据权利要求2所述的喷墨头，其中，

所述固定值数据去除电路包括SRAM，该SRAM被构成为能够同时执行所述图像数据的写入动作和所述图像数据的读出动作。

4.根据权利要求2所述的喷墨头，其中，

所述固定值数据去除电路构成为能够选择性地执行第1数据传送模式和第2数据传送模式，在所述第1数据传送模式中，针对所述移位寄存器，仅数据传送所取得的所述图像数据中的偶数编号和奇数编号中的某一方的数据，在所述第2数据传送模式中，针对所述移位寄存器，数据传送所取得的所述图像数据中的偶数编号及奇数编号这两方的数据。

5.根据权利要求1所述的喷墨头，其中，

所述固定值数据去除电路构成为包括分频电路，该分频电路取得从所述主体输入的所述图像数据所同步的第1传送时钟信号，并且生成对该第1传送时钟信号进行1/2分频而得到的第2传送时钟信号，

所述固定值数据去除电路使从所述主体输入的所述图像数据与所述第2传送时钟信号同步地存储到所述移位寄存器。

6.根据权利要求1至5中的任意一项所述的喷墨头，其中，

所述第1驱动电路和所述第2驱动电路被安装到独立的电路基板上。

7.根据权利要求6所述的喷墨头，其中，

所述第2驱动电路的针对所述压电元件的输出阻抗是所述第1驱动电路的针对所述压电元件的输出阻抗的1/1000以下。

8.根据权利要求1至5中的任意一项所述的喷墨头，其中，

所述喷墨头被应用于剪力模式型喷墨头。

9.根据权利要求1至5中的任意一项所述的喷墨头，其中，

所述预定的定时指令信号是指示所述墨通道的膨胀以及收缩的定时的信号。

10.一种图像形成装置，具备权利要求1至9中的任意一项所述的喷墨头。

Images