CN112086466A - 薄膜器件 - Google Patents

薄膜器件 Download PDF

Info

Publication number
CN112086466A
CN112086466A CN202010534466.5A CN202010534466A CN112086466A CN 112086466 A CN112086466 A CN 112086466A CN 202010534466 A CN202010534466 A CN 202010534466A CN 112086466 A CN112086466 A CN 112086466A
Authority
CN
China
Prior art keywords
oxide semiconductor
film
source
drain
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010534466.5A
Other languages
English (en)
Inventor
竹知和重
田中淳
世良贤二
袁永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Tianma Japan Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Tianma Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020024601A external-priority patent/JP7464400B2/ja
Application filed by Wuhan Tianma Microelectronics Co Ltd, Tianma Japan Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Publication of CN112086466A publication Critical patent/CN112086466A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜器件包括多晶硅元件和氧化物半导体元件。所述多晶硅元件包括由低电阻多晶硅制成的第一部分。所述氧化物半导体元件包括由低电阻氧化物半导体制成的第二部分。所述第一部分和所述第二部分被设置为彼此重叠并且连接。

Description

薄膜器件
技术领域
本公开涉及一种薄膜器件。
背景技术
实际上使用了将低温多晶硅薄膜晶体管(LTPS TFT)与氧化物半导体TFT合并到一个像素电路中的技术。该技术在本文中被称为混合TFT显示(HTD)技术。HTD技术将具有高移动性的低温多晶硅TFT和生成小泄漏电流的氧化物半导体TFT二者合并到像素电路中，以实现更高的显示质量和更低的功率消耗。
例如，US 2015/0055051A和US 2018/0240855A公开了HTD技术中的技术。根据这些专利文献，该技术通过一个或多个过孔(一个或多个接触孔)以及金属线，连接低温多晶硅TFT的源极/漏极与氧化物半导体TFT的源极/漏极。
发明内容
如上所述，为了通过过孔和金属线取得低温多晶硅TFT的源极/漏极和氧化物半导体TFT的源极/漏极的接触，在像素电路中需要多个过孔。过孔在每一过孔和其他元件之间需要较大的面积和设计余裕。为此原因，增加过孔的数量将妨碍更高分辨率的实现。这同样适用于薄膜器件，包括不同于显示器件的多晶硅元件和氧化物半导体元件。增加过孔的数量将妨碍减小电路尺寸。
本公开的一个方面为一种薄膜器件，包括多晶硅元件和氧化物半导体元件。所述多晶硅元件包括由低电阻多晶硅制成的第一部分。所述氧化物半导体元件包括由低电阻氧化物半导体制成的第二部分。所述第一部分和第二部分被设置为彼此重叠并且连接。
本公开的另一方面为一种制造薄膜器件的方法，包括：形成多晶硅膜，其包括由高电阻多晶硅制成的第三部分和由低电阻多晶硅制成的第四部分；并且形成氧化物半导体膜，其包括由高电阻氧化物半导体制成的第五部分和由低电阻氧化物半导体制成的第六部分，所述低电阻氧化物半导体被设置为与所述第四部分重叠和连接。
本公开的一个方面能够减小包括多晶硅元件和氧化物半导体元件的电路的尺寸。
应该理解的是，前面的一般性描述和以下的详细描述均为示例性及说明性的并且均非对本公开的限制。
附图说明
图1示意性地示出了OLED显示装置的构造示例；
图2A示出了像素电路的构造示例；
图2B示出了像素电路的另一构造示例；
图2C示出了像素电路的又一构造示例；
图3示出了彼此的源极/漏极直接接触的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图4是制造图3中示出的构造示例的方法的示例的流程图；
图5是示出了为了取得更低的接触电阻的处理的示例的示意图；
图6A是示出了为了降低接触电阻的处理的另一示例的示意图；
图6B是示出了为了取得更低的接触电阻的处理的又一示例的示意图；
图7示出了彼此的源极/漏极直接接触的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图8是制造图7中示出的构造示例的方法的示例的流程图；
图9示出了彼此的源极/漏极通过金属膜连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图10是制造图9中示出的构造示例的方法的示例的流程图；
图11A示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图11B示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的其他剖面结构；
图12A是制造图11A中示出的构造示例的方法的示例的流程图；
图12B是制造图11B中示出的构造示例的方法的示例的流程图；
图13示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图14是制造图13中示出的构造示例的方法的示例的流程图；
图15示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图16是制造图15中示出的构造示例的方法的示例的流程图；
图17示出了彼此的源极/漏极通过通孔和金属膜的层压件连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图18是制造图17中示出的构造示例的方法的示例的流程图；
图19示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图20是制造图19中示出的构造示例的方法的示例的流程图；
图21示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图22是制造图21中示出的构造示例的方法的示例的流程图；
图23示出了彼此的源极/漏极直接接触的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图24示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图25示出了彼此的源极/漏极直接接触的低温多晶硅TFT和氧化物半导体TFT的剖面结构；
图26是制造图25中示出的构造示例的方法的示例的流程图；
图27示出了彼此的源极/漏极直接接触的低温多晶硅TFT和氧化物半导体TFT的剖面结构；并且
图28是制造图27中示出的构造示例的方法的示例的流程图。
具体实施方式
在下文中，将参照附图描述本公开的实施例。应当指出的是，这些实施例仅仅是实现本公开的示例，并不限制本公开的技术范围。图中常用的元件用相同的附图标记表示，并且附图中的一些元件在尺寸或形状上被放大，以便清楚地理解描述。
概述
以下描述采用有机发光二极管(OLED)显示装置作为薄膜器件的示例。本公开中的OLED显示装置包括像素电路和/或外围电路中的低温多晶硅薄膜晶体管(LTPS TFT)和氧化物半导体TFT，其中低温多晶硅TFT的源极/漏极与氧化物半导体TFT的源极/漏极物理连接。
特别地，低温多晶硅TFT具有由电阻减小的多晶硅(低电阻多晶硅)制成的源/漏，并且氧化物半导体TFT具有由电阻减小的氧化物半导体(低电阻氧化物半导体)制成的源/漏。普通低电阻源/漏的薄层电阻在10Ω到100kΩ的范围内，例如，从几十欧姆到几万欧姆。电阻未减小的普通沟道(即高电阻沟道)的薄层电阻，通常在1MΩ到10GΩ的范围内，例如，从几兆欧姆到几千兆欧姆。
当从层结构方向看时，低温多晶硅TFT的源/漏和氧化物半导体TFT的源/漏彼此至少部分地重叠，并且其彼此直接或通过导体连接。连接两个TFT的源/漏的导体可以是金属或低电阻半导体。
使得低温多晶硅TFT的源/漏与氧化物半导体TFT的源/漏通过两个过孔(接触孔)及金属膜连接的构造，导致电路因为这两个过孔而具有较大的面积。特别地，在过孔和其他元件之间，过孔占据较大的面积并且需要设计余裕。因此，增加过孔的数量将妨碍更高分辨率的实现。本公开的构造具有较少数量的用于连接低温多晶硅TFT和氧化物半导体TFT的源/漏的过孔，以实现较小的电路面积。
前述的适用于薄膜器件，包括不同于显示器件的多晶硅元件和氧化物半导体元件。增加过孔的数量将妨碍减小电路尺寸。因此，上述低温多晶硅TFT和氧化物半导体TFT的连接可以用于其他半导体元件的连接。半导体元件中的一种是多晶硅元件，其包括由低电阻多晶硅制成的导电部件(第一部分)，以及另一种是氧化物半导体元件，其包括由低电阻氧化物半导体制成的导电部分(第二部分)。这两个导电部件被设置为彼此重叠并且连接。多晶硅元件不必由低温多晶硅制成。
氧化物半导体对氟化氢(HF)的耐受性较低。如果HF处理被应用于刻蚀低温多晶硅TFT的源/漏(接触区域)表面上的氧化硅，暴露的氧化物半导体将被一起刻蚀。这种HF处理可以通过在低温多晶硅TFT的源/漏的接触区域上设置氧化物半导体膜来消除。
实施例1
显示装置的构造
图1示意性地示出了OLED显示装置1的构造示例。OLED显示装置1包括OLED元件形成于其上的薄膜晶体管(TFT)衬底10，用于封装OLED元件的封装衬底20，以及用于将TFT衬底10与封装衬底20接合的接合件(玻璃浆料密封层)30。TFT衬底10与封装衬底20之间的空间充满干燥氮气并且利用接合件30密封。封装衬底20和接合件30构成结构封装单元。结构封装单元可以具有薄膜封装(TFE)结构。
在比TFT衬底10的显示区域25的更外面的阴极电极区域14的外围设置有扫描驱动器31、发射驱动器32、保护电路33、驱动器IC 34和多路解调器36。驱动器IC 34经由柔性印刷电路(FPC)35被连接至外部设备。扫描驱动器31、发射驱动器32和保护电路33是构建在TFT衬底10上的外围电路。
扫描驱动器31驱动TFT衬底10上的扫描线。发射驱动器32驱动发射控制线以控制像素的光发射周期。保护电路33保护元件免受静电放电。驱动器IC 34可以安装有例如各向异性导电膜(ACF)。
驱动器IC 34向扫描驱动器31和发射驱动器32提供电力和定时信号(控制信号)，并且进一步向多路解调器36提供电力和数据信号。
多路解调器36将驱动器IC 34的一个引脚的输出串联输出到d个数据线(d是大于1的整数)。多路解调器36将来自驱动IC 34的每扫描周期d次的数据信号的输出数据线改变为驱动d倍于驱动器IC 34的输出引脚的数据线。
像素电路的构造
多个像素电路形成于TFT衬底10上，以控制向子像素(也简称为像素)的阳极供应的电流。图2A示出了像素电路的构造示例。每个像素电路包括驱动晶体管T1、选择晶体管T2、发射晶体管T3和存储电容C1。像素电路控制OLED元件E1的光发射。晶体管是TFT。
选择晶体管T2是用于选择子像素的开关。选择晶体管T2是n沟道型氧化物半导体TFT，并且其栅极端子与扫描线16连接。源极端子与数据线15连接。漏极端子与驱动晶体管T1的栅极端子连接。
驱动晶体管T1是用于驱动OLED元件E1的晶体管(驱动TFT)。驱动晶体管T1是p沟道型低温多晶硅TFT，并且其栅极端子与选择晶体管T2的漏极端子连接。驱动晶体管T1的源极端子与电力线(Vdd)18连接。漏极端子与发射晶体管T3的源极端子连接。存储电容C1设置于驱动晶体管T1的栅极端子和源极端子之间。
发射晶体管T3是用于控制供应/停止至OLED元件E1的驱动电流的开关。发射晶体管T3是n沟道型氧化物半导体TFT，并且其栅极端子与发射控制线17连接。发射晶体管T3的源极端子与驱动晶体管T1的漏极端子连接。发射晶体管T3的漏极端子与OLED元件E1连接。
接下来，描述像素电路的工作。扫描驱动器31向扫描线16输出选择脉冲以导通选择晶体管T2。从驱动器IC 34供应的数据电压经过数据线15被存储到存储电容C1。在一帧的周期期间，存储电容C1保存所存储的电压。驱动晶体管T1的电导率根据所存储的电压以模拟方式改变，使得驱动晶体管T1向OLED元件E1供应对应于光发射电平的正向偏置电流。
发射晶体管T3位于驱动电流的供应路径上。发射驱动器32向发射控制线17输出控制信号以控制发射晶体管T3的导通/截止。当发射晶体管T3为导通时，向OLED元件E1供应驱动电流。当发射晶体管T3为截止时，停止该供应。在一帧的周期内的发光周期(占空比)可以通过控制晶体管T3的导通/截止来控制。
图2B示出了像素电路的另一构造示例。代替图2A中的发射晶体管T3，该像素电路包括复位晶体管T4。复位晶体管T4是n沟道型氧化物半导体TFT。复位晶体管T4控制在基准电压供应线11和OLED元件E1的阳极之间的电连接。该控制根据由复位控制线19向复位晶体管T4的栅极供应的复位控制信号来执行。复位晶体管T4可以被用于各种目的。
图2C示出了像素电路的又一构造示例。像素电路包括晶体管T1到T7的n沟道型。选择晶体管T2的栅极端子被供应Vscan2信号。存储电容C1通过选择晶体管T2被供应数据电压。晶体管T4和T6的栅极被供应Vscan1信号。晶体管T4和T6向OLED元件E1的阳极供应Vref以为存储电容C1设置阈值电压。晶体管T3和T5的栅极分别被供应Vem1和Vem2信号，以控制OLED元件E1的光发射。
驱动晶体管T1可以是低温多晶硅TFT并且晶体管T6可以是氧化物半导体TFT。其它晶体管可以是低温多晶硅TFT或氧化物半导体TFT。驱动晶体管T1的源极/漏极与晶体管T6的源极/漏极连接。图2A、2B和2C中的电路构造为示例；像素电路可以具有不同的电路构造。
上述的像素电路包括彼此的源极/漏极连接的低温多晶硅TFT和氧化物半导体TFT。在本说明书中描述的该连接实现了在像素电路中更少数量的过孔并且有助于更高的分辨率。
低温多晶硅TFT与氧化物半导体TFT之间的连接
在下文中，描述了低温多晶硅TFT和氧化物半导体TFT互连的构造示例。在下面描述的示例中的氧化物半导体假定为氧化铟镓锌(IGZO)。本说明书中描述的构造适可用于由其他氧化物半导体制成的元件。
图3示出了彼此的源极/漏极直接接触的低温多晶硅TFT 510和氧化物半导体TFT560的剖面结构。低温多晶硅TFT 510和氧化物半导体TFT 560构建在由树脂或玻璃制成的柔性或非柔性的绝缘衬底101上。
低温多晶硅TFT 510包括源极和漏极105和107，以及在面内方向夹在源极/漏极105和107中间的沟道103。源极/漏极105和107由通过掺杂高浓度杂质来减小电阻的低温多晶硅制成。沟道103由并不减小电阻的低温多晶硅(高电阻低温多晶硅)制成。
源极/漏极105和107以及沟道103(半导体膜)被包括在低温多晶硅层中。低温多晶硅层在绝缘衬底101上直接形成。尽管在图3的示例中的源极/漏极105和107以及沟道103与绝缘衬底101接触，但是可以在其间设置另一绝缘层，诸如氮化硅层。
低温多晶硅TFT 510还包括栅极123和栅极绝缘膜115，其在层叠结构方向中插入栅极123和沟道103之间。沟道103、栅极绝缘膜115和栅极123从底部(从衬底侧)以此顺序层叠，并且栅极绝缘膜115与沟道103和栅极123接触。栅极123由金属制成并且被包括在金属层M1中。在该示例中的栅极绝缘膜115由氧化硅制成并且被包括在氧化硅层SiO_1中。尽管在图3的示例中的低温多晶硅TFT 510具有顶栅结构，但是低温多晶硅TFT 510可以具有底栅结构。
氧化物半导体TFT 560包括源极和漏极111和113，以及在面内方向夹在源极/漏极111和113中间的沟道109。源极/漏极111和113由减小电阻的IGZO制成。沟道109由并不减小电阻的IGZO(高电阻IGZO)制成。
源极/漏极111和113以及沟道109(半导体膜)被包括在氧化物半导体层中。氧化物半导体层在绝缘衬底101上直接形成。尽管在图3的示例中的源极/漏极111和113以及沟道109与绝缘衬底101接触，但是可以在其间设置另一绝缘层，诸如氮化硅层。
氧化物半导体TFT 560还包括栅极125和栅极绝缘膜117，其在层叠结构方向中插入栅极125和沟道109之间。沟道109、栅极绝缘膜117和栅极125从底部(从衬底侧)以此顺序层叠，并且栅极绝缘膜117与沟道109和栅极125接触。栅极125由金属制成并且被包括在金属层M2中。在该示例中的栅极绝缘膜117由氧化硅制成并且被包括在氧化硅层SiO_2中。尽管在图3的示例中的氧化物半导体TFT 560具有顶栅结构，但是氧化物半导体TFT 560可以具有底栅结构。
低温多晶硅TFT 510的源极/漏极105和氧化物半导体TFT 560的源极/漏极113在接合处150处连接。在接合处150处，低温多晶硅TFT 510的源极/漏极105的部分(第一部分)和氧化物半导体TFT 560的源极/漏极113的部分(第二部分)彼此重叠。当从层叠结构方向看时，这些部分是层叠的，而且它们彼此直接接触。在图3的示例中，氧化物半导体TFT 560的源极/漏极113的一端位于比低温多晶硅TFT 510的源极/漏极105的一端的更靠上。
层间绝缘膜119覆盖并且接触源极/漏极107、栅极123、和低温多晶硅TFT510的源极/漏极105的部分以及氧化物半导体TFT 560的源极/漏极113的部分。在该示例中的层间绝缘膜119由氧化硅制成并且被包括在氧化硅层SiO_2中。
层间绝缘膜121覆盖并且接触源极/漏极113的部分、栅极125以及氧化物半导体TFT 560的源极/漏极111。在该示例中的层间绝缘膜121由氧化硅制成并且被包括在氧化硅层SiO_3中。尽管在图3的构造示例中的层间绝缘膜119具有包括氧化硅层SiO_2的单层结构，但是层间绝缘膜119可以具有包括以此顺序堆叠的氧化硅层和氮化硅层的多层结构。
电极129被设置于层间绝缘膜121上方，并且通过在层间绝缘膜119和121中打开的过孔与低温多晶硅TFT 510的源极/漏极107连接。过孔内部的通孔将电极129和源极/漏极107互连。电极129和通孔由相同金属制成。电极129由金属制成并且被包括在金属层M3中。
电极127被设置于层间绝缘膜121上方，并且通过在层间绝缘膜121中打开的过孔与氧化物半导体TFT 560的源极/漏极111连接。过孔内部的通孔将电极127和源极/漏极111互连。电极127和通孔由相同金属制成。电极127由金属制成并且被包括在金属层M3中。绝缘层可以由不同于氧化硅的材料(诸如氮化硅)制成。
制造方法
描述了一种制造图3中示出的TFT 510和560的方法。图4是制造这些TFT的方法的示例的流程图。该方法在绝缘衬底101上形成低温多晶硅层(S101)。特别地，(低温)多晶硅膜可以由通过CVD沉积非晶硅以及通过准分子激光退火使非晶硅结晶来形成。多晶硅膜通过光刻被图案化成岛状。
接下来，该方法通过CVD形成氧化硅层SiO_1(S102)，通过溅射进一步形成金属层M1，并且通过光刻将金属层M1和氧化硅层SiO_1一起图案化(S103)。接下来，该方法使用栅极123(金属层M1)作为掩模，用杂质对多晶硅膜的源极/漏极区进行掺杂，并且激活杂质。此外，该方法通过加氢处理来终止悬空键(S104)。
接下来，该方法通过溅射形成IGZO层并且通过光刻图案化IGZO层(S105)。接下来，该方法形成氧化硅层SiO_2(S106)。接下来，该方法通过溅射形成金属层M2并且通过光刻图案化金属层M2(S107)。用于栅极123和125的材料可以期望地从例如Mo、W、Nb和Al选择。栅极123和125可以具有单层结构或多层结构。
接下来，该方法通过光刻图案化氧化硅层SiO_2(S108)。接下来，该方法使用金属层M2(栅极125)作为掩模，减小IGZO层的源极/漏极区的电阻(S109)。可以通过将IGZO层的源极/漏极区暴露在He等离子体中或注入B、Ar或H离子来减小电阻。接下来，该方法形成氧化硅膜SiO_3(S110)。接下来，该方法通过各向异性刻蚀在氧化硅层SiO_2和SiO_3中打开过孔(S111)。
接下来，该方法通过溅射形成金属层M3并且通过光刻图案化金属层M3(S112)。金属层M3包括电极127和129，以及还包括用于将电极127和129分别连接到氧化物半导体TFT的源极/漏极111和低温多晶硅TFT的源极/漏极107的通孔(涂覆或填充过孔的内侧部分)。
电极127和129可以通过沉积和图案化导电的(例如Ti、Al、Ti)膜来形成。电极127和129可以具有单层结构或由与这些金属不同的金属制成。
在图3中的构造示例中，低温多晶硅TFT 510的低电阻LTPS部分和氧化物半导体TFT 560的低电阻IGZO部分在接合处150处彼此直接接触。描述了在他们的接触面处获得更低的接触电阻的处理(制造方法)的示例。图5是示出了为了取得更低的接触电阻的处理的示例的示意图。
在通过用杂质对低温多晶硅层进行掺杂来制备源极/漏极105之后，该方法通过仅溅射氩(Ar)气(S301)来形成氧化物半导体层IGZO_1(第一氧化物半导体膜)。氧化物半导体层IGZO_1覆盖在源极/漏极105的表面上。
接下来，该方法通过溅射氩(Ar)气和氧(O2)气来形成另一个氧化物半导体层IGZO_2(第二氧化物半导体膜)，并且通过光刻图案化氧化物半导体层IGZO_1和IGZO_2(S302)。接下来，该方法用He等离子体减小氧化物半导体层IGZO_1和IGZO_2的部分的电阻，以制备源极/漏极113(S303)。源极/漏极113的部分覆盖并且与包括其一端的源极/漏极105的部分接触。
如上所述，氧化物半导体层IGZO_1不使用氧气形成，并且因此低电阻LTPS部分与低电阻IGZO部分的接触面在形成氧化物半导体层时未被氧化。作为结果，在低电阻LTPS部分与低电阻IGZO部分的接触面处获得了更低的接触电阻。
FIG.6A是示出了为了取得更低的接触电阻的处理的另一示例的示意图。在通过用杂质对低温多晶硅层进行掺杂来制备源极/漏极105之后，该方法通过溅射氩和氧气的气体形成IGZO层，并且通过光刻图案化IGZO层，以制备IGZO膜303(S311)。IGZO膜303的部分覆盖并且接触包括其一端的源极/漏极105的部分。
接下来，该方法向IGZO膜303注入离子(诸如B、Ar或H离子)，以减小IGZO膜303的电阻(S312)。离子注入减小了在低电阻LTPS部分与低电阻IGZO部分之间的接触面处的接触电阻。由于离子被注入到低温多晶硅层除接触区域以外的区域，因此选择对其他区域的特性影响较小的元素。
图6B是示出了为了取得更低的接触电阻的处理的又一示例的示意图。在通过用杂质对低温多晶硅层进行掺杂来制备源极/漏极105之后，该方法通过溅射形成金属膜311(S321)。该金属膜311可以是钼或钛膜。在形成该金属膜311时，界面反应在低电阻LTPS和金属膜311之间的接触面处产生金属硅化物膜313。
接下来，该方法通过湿法刻蚀去除金属膜311(S322)。在刻蚀之后，金属硅化物膜313保留在低电阻LTPS的表面上。接下来，该方法通过溅射氩和氧气的气体形成IGZO层，并且通过光刻图案化IGZO层，以制备IGZO膜303(S323)。IGZO膜303的部分覆盖并且接触包括其一端的源极/漏极105的部分。接下来，该方法用He等离子体减小IGZO膜303的电阻(S324)。
如上所述，在低电阻LTPS部分与低电阻IGZO部分的接触面处形成金属硅化物膜。该金属硅化物膜减小了在低电阻LTPS部分与低电阻IGZO部分的接触面处的接触电阻。金属硅化物膜可以是低电阻IGZO的组分元素铟、镓和锌元素中的至少一者、硅元素和金属元素的混合物的层。金属元素可以是钼或钛。
实施例2
描述了低温多晶硅TFT和氧化物半导体TFT的另一构造示例，其源极/漏极彼此直接接触。图7示出了彼此的源极/漏极直接接触的低温多晶硅TFT 512和氧化物半导体TFT562的剖面结构。下面，主要描述了与图3中示出的构造示例的区别。
氧化物半导体TFT 562的源极/漏极113在比层间绝缘膜119更靠上的一层中。在图7的示例中，在接合处150处，源极/漏极113的部分覆盖并且接触源极/漏极105的部分，并且源极/漏极113的另一部分覆盖并且接触层间绝缘膜119的部分。氧化物半导体TFT 562的栅极绝缘膜117被包括在氧化硅层SiO_3中。层间绝缘膜133覆盖低温多晶硅TFT 512并且氧化物半导体TFT 562被包括在氧化硅层SiO_4中。
如上所述，图7中的构造示例中的低温多晶硅TFT 512包括栅极123，其被设置在沟道103上方，两者间夹着栅极绝缘膜115，并且栅极123覆盖有层间绝缘膜119。氧化物半导体TFT 562的源极/漏极113的部分位于比层间绝缘膜119的更靠上。
图8是制造图7中示出的构造示例的方法的示例的流程图。步骤S121到S124与图4的流程图中的S101到S104相同。在用杂质掺杂低温多晶硅层之后，激活杂质，并且加氢处理低温多晶硅层(S124)，该方法通过CVD形成氧化硅层SiO_2并且通过光刻图案化氧化硅层SiO_2(S125)。接下来，该方法通过溅射形成IGZO层并且通过光刻图案化IGZO层(S126)。
接下来，该方法通过CVD形成氧化硅层SiO_3(S127)，通过溅射进一步形成金属层M2，并且通过光刻将金属层M2和氧化硅层SiO_3一起图案化(S128)。
接下来，该方法使用金属层M2(栅极125)作为掩模，减小IGZO层的源极/漏极区的电阻(S129)。可以通过将IGZO层的源极/漏极区暴露到He等离子体来减小电阻。电阻也可以通过注入B、Ar或H离子减小。
接下来，该方法形成氧化硅层SiO_4(S130)。接下来，该方法通过各向异性刻蚀氧化硅层SiO_2和SiO_4来打开过孔(S131)。步骤S132与图4的流程图中的步骤S112相同。
如上所述，该方法在形成覆盖低温多晶硅层的部分和整个金属层M1的层间绝缘膜119之后，图案化IGZO层。在图案化IGZO层时，低温多晶硅层覆盖有层间绝缘膜119或IGZO层。低温多晶硅层和金属层M1未暴露于刻蚀剂，使得低温多晶硅层和金属层免于受刻蚀剂影响。
实施例3
描述了低温多晶硅TFT和氧化物半导体TFT的构造示例，其源极/漏极彼此通过金属膜连接。图9示出了彼此的源极/漏极通过金属膜连接的低温多晶硅TFT514和氧化物半导体TFT 564的剖面结构。下面，主要描述了与图7中示出的构造示例的区别。
低温多晶硅TFT 514和氧化物半导体TFT 564之间的接合处151包括金属膜141。金属膜141被包括在金属层M2中。金属膜141可以由与栅极123、125以及电极127、129相同的材料制成或者具有与其相同的结构。金属膜141可以由与栅极123、125以及电极127、129中的任一者不同的材料制成或者具有与其不同的结构。氧化物半导体TFT 564的栅极125被包括在金属层M3中。电极127和129被包括在金属层M4中。
当从层叠结构方向看时，金属膜141被设置于低温多晶硅TFT 514的源极/漏极105(其部分)和氧化物半导体TFT 564的源极/漏极113(其部分)之间，并且与他们接触和互连。接合处151具有包括低电阻LTPS的膜的、金属以及低电阻IGZO的层压结构。金属膜141确保源极/漏极105和113之间的稳定接触。
图10是制造图9中示出的构造示例的方法的示例的流程图。步骤S141到S144与图8的流程图中的步骤S121到S124相同。在步骤S145处，该方法通过溅射形成金属层M2并且通过光刻图案化金属层M2。通过这些处理，制备了金属膜141。
接下来，该方法通过CVD形成氧化硅层SiO_2并且通过光刻图案化氧化硅层SiO_2(S146)。接下来，该方法通过溅射形成IGZO层并且通过光刻图案化IGZO层(S147)。
接下来，该方法通过CVD形成氧化硅层SiO_3(S148)，通过溅射进一步形成金属层M3，并且通过光刻将金属层M3和氧化硅层SiO_3一起图案化(S149)。
接下来，该方法使用金属层M3(栅极125)作为掩模，减小IGZO层的源极/漏极区的电阻(S150)。可以通过将IGZO层的源极/漏极区暴露到He等离子体来减小电阻。电阻也可以通过注入B、Ar或H离子减小。接下来，该方法形成氧化硅层SiO_4(S151)。接下来，该方法通过各向异性刻蚀氧化硅层SiO_2和SiO_4来打开过孔(S152)。
接下来，该方法通过溅射形成金属层M4并且通过光刻图案化金属层M4(S153)。例如，金属层M4可以通过沉积和图案化导电的(例如Ti、Al、Ti)膜来形成。金属层M4可以具有单层结构或由与这些金属不同的金属制成。金属层M4包括电极127和129，以及用于将电极127和129连接到氧化物半导体TFT的源极/漏极111和低温多晶硅TFT的源极/漏极107的通孔(涂覆或填充过孔的内侧部分)。
实施例4
描述了低温多晶硅TFT和氧化物半导体TFT的构造示例，其源极/漏极彼此通过通孔连接。低温多晶硅TFT和氧化物半导体TFT之一的半导体膜被设置在比其他TFT的半导体膜的更靠上，并且当从层叠结构方向看时彼此重叠的部分由穿过在其间的绝缘膜的通孔连接。通孔由上部的半导体膜的半导体制成。下面，描述了使得氧化物半导体膜被设置在上部层中的示例。
图11A示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT 516和氧化物半导体TFT 566的剖面结构。下面，主要描述了与图3中示出的构造示例的区别。在图3中的构造示例中，低温多晶硅层和IGZO层(氧化物半导体层)形成于相同绝缘层(绝缘衬底101)上。在图11A中示出的示例中，这些层形成于不同绝缘层上。
低温多晶硅TFT 516和氧化物半导体TFT 566之间的接合处153包括穿过层间绝缘膜119的通孔142。通孔142由低电阻IGZO制成。氧化物半导体TFT566的源极/漏极111和113和沟道109形成于层间绝缘膜119上。氧化物半导体TFT 566的源极/漏极113和低温多晶硅TFT 516的源极/漏极105通过通孔142连接。
当从层叠结构方向看时，通孔142与低温多晶硅TFT 516的源极/漏极105(其部分)和氧化物半导体TFT 566的源极/漏极113(其部分)接触和互连。当从层叠结构方向看时，低温多晶硅TFT 516的源极/漏极105的部分(第一部分)、氧化物半导体TFT 566的源极/漏极113的部分(第二部分)以及通孔142彼此重叠。
氧化物半导体TFT 566的栅极绝缘膜117被包括在氧化硅层SiO_3中。覆盖氧化物半导体TFT 566的层间绝缘膜121和覆盖低温多晶硅TFT 516的氧化硅层SiO_2被包括在氧化硅层SiO_4中。
图12A是制造图11A中示出的构造示例的方法的示例的流程图。步骤S161到S164与图4的流程图中的步骤S101到S104相同。在步骤S164之后，该方法通过CVD形成氧化硅层SiO_2(S165)。接下来，该方法通过各向异性刻蚀在氧化硅层SiO_2中为接合处153打开过孔(S166)。
接下来，该方法通过溅射形成IGZO层并且通过光刻图案化IGZO层(S167)。IGZO层包括氧化物半导体TFT 566的IGZO膜并且涂覆或填充接合处153的过孔的内侧部分。接下来，该方法通过CVD形成氧化硅层SiO_3(S168)，通过溅射进一步形成金属层M2，并且通过光刻将金属层M2和氧化硅层SiO_3一起图案化(S169)。
接下来，该方法使用金属层M2(栅极125)作为掩模，减小IGZO层的源极/极漏区的电阻(S170)。可以通过将IGZO层的源极/漏极区暴露到He等离子体来减小电阻。电阻也可以通过注入B、Ar或H离子减小。除源极/漏极111和113的电阻以外，该处理还减小了通孔142的电阻。
接下来，该方法通过CVD形成氧化硅层SiO_4(S171)。接下来，该方法通过各向异性刻蚀氧化硅层SiO_2和SiO_4来打开过孔(S172)。
接下来，该方法通过溅射形成金属层M3并且通过光刻图案化金属层M3(S173)。例如，金属层M3可以通过沉积和图案化导电的(例如Ti、Al、Ti)膜来形成。金属层M3可以具有单层结构或由与这些金属不同的金属制成。金属层M3包括电极127和129，以及用于将电极127和129连接到氧化物半导体TFT的源极/漏极111和低温多晶硅TFT的源极/漏极107的通孔(涂覆或填充过孔的内侧部分)。
图11B示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的其他剖面结构。下面，主要描述了与图11A中示出的构造示例的区别。在图11B中的构造示例中，金属硅化物膜341和342被设置于在低电阻LTPS部分和金属部分之间以及在低电阻LTPS部分和低电阻IGZO部分之间的过孔的接触面处。
金属硅化物膜减小了在低电阻LTPS部分与低电阻IGZO部分的接触面处的接触电阻。金属硅化物膜可以是低电阻IGZO的组分元素铟、镓和锌元素以及硅元素和金属元素中的至少一者的混合物的层。金属元素可以是钼或钛。
图12B是制造图11B中示出的构造示例的方法的示例的流程图。在与图12A中的那些大致相同的步骤S161到S166之后，该方法通过溅射形成金属层(S261)。金属膜可以是钼或钛膜。在形成该金属膜时，界面反应在低电阻LTPS和过孔中的金属膜之间的接触面处产生金属硅化物膜。可以通过在大约200℃到300℃退火金属膜来加速界面反应，以增强金属硅化物膜的形成。
接下来，该方法通过湿法刻蚀去除金属膜(S262)。在刻蚀之后，金属硅化物膜保留在过孔中的低电阻LTPS的表面上。接下来，该方法执行与图12A中步骤S167之后的步骤大致相同的步骤。除在大约200℃到300℃退火以外，TFT衬底也可以经历大约200℃到300℃的温度历史，例如当在其上形成SiO膜时。金属硅化物的形成在高温下被增强。
通过上述制造方法，在低电阻LTPS部分与过孔中的低电阻IGZO部分的接触面处产生金属硅化物膜。该金属硅化物进一步减小了在低电阻LTPS部分与低电阻IGZO部分的接触面处的接触电阻。金属硅化物膜可以是低电阻IGZO的组分元素铟、镓和锌元素中的至少一者以及硅元素和金属元素的混合物的层。金属元素可以是钼或钛。使得金属硅化物膜被设置于低电阻LTPS部分和低电阻IGZO部分之间的接触面处的该构造不仅适用于图11B中示出的构造，而且适用于本说明书中描述的所有构造。
描述了低温多晶硅TFT和氧化物半导体TFT又一的构造示例，其源极/漏极彼此通过通孔连接。图13示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT 516和氧化物半导体TFT 566的剖面结构。
在该构造示例中，层间绝缘膜具有多层结构。与图11A中示出的构造示例的区别是层间绝缘膜由从底部(从更靠近绝缘衬底101侧)起下部膜120和上部膜119组成。下部膜120被包括在氮化硅层SiN_1中并且上部膜119被包括在氧化硅层SiO_2中。
图14是制造图13中示出的构造示例的方法的示例的流程图。与图12A的流程图的区别是形成氮化硅层SiN_1的步骤S175被添加到形成氧化硅层SiO_2的步骤S165之前。通过该处理，层间绝缘膜可以具有使得氮化硅层SiN_1和氧化硅层SiO_2两层以此顺序层压的层压结构。
描述了低温多晶硅TFT和氧化物半导体TFT又一的构造示例，其源极/漏极彼此通过通孔连接。图15示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT 516和氧化物半导体TFT 566的剖面结构。
在该构造示例中，层间绝缘膜具有多层结构。与图13中示出的构造示例的区别是氮化硅层SiN_1的下部膜120被图案化成覆盖低温多晶硅TFT 516的栅极123的形状。
图16是制造图15中示出的构造示例的方法的示例的流程图。与图12A的流程图的区别是形成和图案化氮化硅层SiN_1的步骤S177被添加到形成氧化硅层SiO_2的步骤S165之前。通过该处理，层间绝缘膜可以具有使得层间绝缘膜下部膜被图案化成覆盖低温多晶硅TFT 516的栅极123的形状的结构。
虽然在附图中未示出，但是层间绝缘膜可以具有使得氧化硅层、氮化硅层和氧化硅层的三层从底部(从更靠近绝缘衬底101侧)起以此顺序层压或氧化硅膜和氮化硅膜的两层以此顺序层压的结构。
在前述的构造示例中，低温多晶硅层和氧化物半导体层被形成于不同绝缘层上。低温多晶硅TFT和氧化物半导体TFT的特性可以通过控制这些层的厚度分别地控制。此外，存储电容可以配置有低电阻多晶硅膜、低电阻氧化物半导体膜和在其间的绝缘膜。
实施例5
描述了低温多晶硅TFT和氧化物半导体TFT的构造示例，其源极/漏极彼此通过层压的通孔和金属膜连接。图17示出了彼此的源极/漏极通过通孔和金属膜的层压连接的低温多晶硅TFT 518和氧化物半导体TFT 568的剖面结构。下面，主要描述了与图11A中示出的构造示例的区别。
低温多晶硅TFT 518和氧化物半导体TFT 568之间的接合处155包括金属膜144。金属膜144被包括在金属层M2中。金属膜144可以由与栅极123、125以及电极127、129相同的材料制成或者具有相同的结构。金属膜144可以由与栅极123、125以及电极127、129中的任一者不同的材料制成或者具有不同的结构。氧化物半导体TFT 568的栅极125被包括在金属层M3中。电极127和129被包括在金属层M4中。
当从层叠结构方向看时，金属层144被设置于低温多晶硅TFT 518的源极/漏极105(其部分)和通孔142之间，并且与他们接触和互连。接合处155具有包括低电阻LTPS的膜、金属以及低电阻IGZO的层压结构。金属膜144确保源极/漏极105和通孔142之间的稳定接触。
图18是制造图17中示出的构造示例的方法的示例的流程图。步骤S181到S186与图12A的流程图中的步骤S161到S166相同。在步骤S186之后，该方法通过溅射形成金属层M2并且通过光刻图案化金属层M2(S187)。通过这些处理，在过孔中制备了金属膜144。
接下来，该方法通过溅射形成IGZO层并且通过光刻图案化IGZO层(S188)。IGZO层包括氧化物半导体TFT 568的IGZO膜并且涂覆或填充接合处155的过孔的内侧部分。接下来，该方法通过CVD形成氧化硅层SiO_3(S189)，通过溅射进一步形成金属层M3，并且通过光刻将金属层M3和氧化硅层SiO_3一起图案化(S190)。
接下来，该方法使用金属层M3(栅极125)作为掩模，减小IGZO层的源极/漏极区的电阻(S191)。可以通过将IGZO层的源极/漏极区暴露道He等离子体来减小电阻。电阻也可以通过注入B、Ar或H离子减小。除源极/漏极111和113的电阻以外，该处理还减小了通孔142的电阻。
接下来，该方法通过CVD形成氧化硅层SiO_4(S192)。接下来，该方法通过各向异性刻蚀氧化硅层SiO_2和SiO_4来打开过孔(S193)。
接下来，该方法通过溅射形成金属层M4并且通过光刻图案化金属层M4(S194)。例如，金属层M4可以通过沉积和图案化导电的(例如Ti、Al、Ti)膜来形成。金属层M4可以具有单层结构或由与这些金属不同的金属制成。金属层M4包括电极127和129，以及用于将电极127和129连接到氧化物半导体TFT的源极/漏极111和低温多晶硅TFT的源极/漏极107的通孔(涂覆或填充过孔的内侧部分)。
实施例6
前述的实施例描述了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的构造。与那些构造相比，在过孔中的低电阻IGZO的部分352与低电阻LTPS连接，并且对应于氧化物半导体TFT的源极/漏极的低电阻IGZO的部分351可以在彼此不再连续时分别形成为单独的图案。低电阻IGZO的部分351和352通过金属层M3的电极353互连。
因为氮化硅膜包括足够的用于中和多晶硅中的悬空键缺陷的氢，因此普通的低温多晶硅TFT采用氮化硅膜(通过等离子体CVD形成)作为层间绝缘膜。氮化硅膜包括20到30％原子浓度的氢；该氢向下扩散进入多晶硅并接合到悬空键以中和缺陷。
同时，该氢扩散进入与过孔中的低温多晶硅接触的低电阻IGZO。如果如图13中示出的，与过孔中的低电阻LTPS接触的低电阻IGZO与氧化物半导体TFT的源极/漏极的低电阻IGZO连续，扩散到过孔中的低电阻IGZO中的氢可以扩散进入源极/漏极的低电阻IGZO中，并且进一步进入沟道的IGZO。
在这种情况下，沟道的IGZO的电阻可能会被减小以削弱TFT的功能(TFT可能截止)。然而，在图19的构造中，与过孔中的低电阻LTPS连接的低电阻IGZO的部分352与对应于氧化物半导体TFT的源极/漏极的低电阻IGZO的部分351分隔；相应地，氢不会扩散进入沟道的IGZO来实现可靠的TFT操作。
图20是制造图19中示出的构造示例的方法的示例的流程图。参考图14的流程图描述了步骤S161到S166。在步骤S166之后，该方法通过光刻形成IGZO膜并且图案化IGZO膜(S265)。在该处理中，与过孔中的LTPS连接的IGZO膜和作为氧化物半导体TFT的源极/漏极的IGZO膜形成分离的图案。然后，该方法执行与图14的流程图中的步骤S168到S172相同的处理。
接下来，该方法通过溅射形成金属层M3并且通过光刻图案化金属层M3(S266)。例如，金属层M3可以通过沉积和图案化导电的(例如Ti、Al、Ti)膜来形成。金属层M3可以具有单层结构或由与这些金属不同的金属制成。金属层M3的电极353连接对应于氧化物半导体TFT的源极/漏极的低电阻IGZO的部分351和低电阻IGZO的部分352，其与过孔中的低温多晶硅TFT的源极/漏极的低电阻LTPS连接。
实施例7
描述了低温多晶硅TFT和氧化物半导体TFT又一的构造示例，其源极/漏极彼此通过通孔连接。图21示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT 520和氧化物半导体TFT 570的剖面结构。下面，主要描述了与图11A中示出的构造示例的区别。
氧化物半导体TFT 570具有底栅结构。栅极126被设置于绝缘膜118上方并且与其接触。绝缘膜118被包括在氧化硅层SiO_1中。栅极126以当从层叠方向看时栅极126和沟道109重叠的方式被设置于比沟道109更靠下的层上。栅极126和沟道109之间的栅极绝缘膜122被包括在与层间绝缘膜119一起的氧化硅层SiO_2中。
绝缘膜134以当从层叠方向看时绝缘膜134和沟道109重叠的方式被设置于比沟道109更靠上的层上。在图21的示例中，绝缘膜134覆盖并且接触沟道109。在减小电阻以准备源极/漏极111和113的过程中，绝缘膜134起掩模的作用。
低温多晶硅TFT 520的栅极123和氧化物半导体TFT 570的栅极126均被包括在金属层M1中。电极127和129被包括在金属层M2中。
图22是制造图21中示出的构造示例的方法的示例的流程图。步骤S201和S202与图18的流程图中的步骤S181和S182相同。在步骤S202之后，该方法通过溅射形成金属层M1，并且通过光刻将金属层M1与氧化硅层SiO_1一起图案化(S203)。通过这些处理，制备了低温多晶硅TFT 520的栅极123和栅极绝缘膜115以及氧化物半导体TFT 570的栅极126和绝缘膜118。
接下来，该方法使用栅极123(金属层M1)作为掩模，用杂质对多晶硅膜的源极/漏极区进行掺杂，并且激活杂质。此外，该方法通过加氢处理终止悬空键(S204)。接下来，该方法形成氧化硅层SiO_2(S205)。
接下来，该方法通过各向异性刻蚀在氧化硅层SiO_2中为接合处153打开过孔(S206)。接下来，该方法通过溅射形成IGZO层并且通过光刻图案化IGZO层(S207)。IGZO层包括氧化物半导体TFT 570的IGZO膜并且涂覆或填充接合处153的过孔的内侧部分。
接下来，该方法形成氧化硅层SiO_3并且通过光刻图案化氧化硅层SiO_3(S208)。通过这些处理，在氧化物半导体膜上制备了绝缘膜134。接下来，该方法使用绝缘膜134(氧化硅层SiO_3)作为掩模，减小IGZO层的源极/漏极区的电阻(S209)。可以通过将IGZO层的源极/漏极区暴露到He等离子体或注入B、Ar或H离子来减小电阻。除源极/漏极111和113的电阻以外，该处理还减小了通孔142的电阻。
接下来，该方法通过CVD形成氧化硅层SiO_4(S210)。接下来，该方法通过各向异性刻蚀在氧化硅层SiO_2和SiO_4中打开过孔(S211)。
接下来，该方法通过溅射形成金属层M2并且通过光刻图案化金属层M2(S212)。例如，金属层M2可以通过沉积和图案化导电的(例如Ti、Al、Ti)膜来形成。金属层M2可以具有单层结构或由与这些金属不同的金属制成。金属层M2包括电极127和129，并且还包括用于将电极127和129连接到氧化物半导体TFT的源极/漏极111和低温多晶硅TFT的源极/漏极107的通孔(涂覆或填充过孔的内侧部分)。
实施例8
描述了低温多晶硅TFT和氧化物半导体TFT的又一构造示例，其源极/漏极彼此直接接触。图23示出了彼此的源极/漏极直接接触的低温多晶硅TFT 522和氧化物半导体TFT572的剖面结构。下面，主要描述了与图3中示出的构造示例的区别。
图23中的构造示例包括低温多晶硅TFT 522的源极/漏极107和通孔130之间的低电阻IGZO膜114。低电阻IGZO膜114与氧化物半导体TFT572的源极/漏极111和113在相同层上，并且与他们在相同处理中一起形成。当从层叠结构方向看时，低电阻IGZO膜114位于低温多晶硅TFT 522的源极/漏极107(其部分)和通孔130之间，并且与他们接触和互连。通孔130被设置于连接电极129和源极/漏极107，并且从电极129连续。
在未设置低电阻IGZO膜114的情况下，制造方法可以包括在氧化硅层SiO_2和SiO_3中打开过孔之后用氢氟酸(HF处理)移除在低温多晶硅TFT 522的源极/漏极107的表面上产生的氧化硅的过程。在HF处理中，氧化物半导体TFT 572的源极/漏极111也暴露于氢氟酸。由于氧化物半导体对氢氟酸的耐受性不高，源极/漏极111会被刻蚀。
在图23中的构造示例中的低电阻IGZO膜114消除了对HF处理的必要性。在图23中的构造示例中的低温多晶硅TFT 522的源极/漏极107未暴露于通孔并且覆盖有用低电阻IGZO膜114。在氧化硅层SiO_2和SiO_3中形成过孔时，低电阻IGZO膜114被刻蚀剂接触而源极/漏极107未被接触。因此，能够消除为了移除在源极/漏极107表面上的氧化硅的HF处理。
描述了低温多晶硅TFT和氧化物半导体TFT又一的构造示例，其源极/漏极彼此通过通孔连接。图24示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT 524和氧化物半导体TFT 574的剖面结构。下面，主要描述了与图21中示出的构造示例的区别。
图24中的构造示例包括低温多晶硅TFT 524的源极/漏极107和通孔130之间的低电阻IGZO膜116。低电阻IGZO膜116与氧化物半导体TFT 574的源极/漏极111和113在相同层上，并且与他们在相同处理中一起形成。当从层叠方向看时，低电阻IGZO膜116位于低温多晶硅TFT 524的源极/漏极107(其部分)和通孔130之间，并且与他们接触和互连。通孔130被设置于连接电极129和源极/漏极107，并且从电极129连续。
在图24中的构造示例中的低电阻IGZO膜116，如同图23中示出的低电阻IGZO膜114，消除了用于移除在源极/漏极107表面上的氧化硅的HF处理的必要性。
实施例9
描述了低温多晶硅TFT和氧化物半导体TFT的又一构造示例，其源极/漏极彼此直接接触。下面，主要描述了与图7中示出的构造示例的区别。以下描述的构造示例包括覆盖多晶硅TFT的至少一部分的氮化硅膜以及被设置于氮化硅膜和氧化物半导体TFT之间的氧化硅膜。氮化硅膜消除了在多晶硅上加氢处理的必要性并且氧化硅膜阻止氮化硅膜中的氢扩散进入氧化物半导体膜。
图25示出了彼此的源极/漏极直接接触的低温多晶硅TFT 526和氧化物半导体TFT576的剖面结构。图25中的构造示例包括被设置于源极/漏极107和源极/漏极105的部分上方并且与其接触的氮化硅膜120。氮化硅膜120是层间绝缘膜。
图25中的构造示例包括另一层间绝缘膜119，其由氧化物半导体TFT 576的源极/漏极113(氧化物半导体膜)与氮化硅膜120之间的氧化硅制成。氮化硅膜120覆盖有层间绝缘膜119并且氧化物半导体膜远离氮化硅膜120。接合处150位于层间绝缘膜119和层间绝缘膜121(比层间绝缘膜119更外部)之间。
氮化硅膜120允许消除在低温多晶硅膜上的加氢处理。层间绝缘膜119起屏障膜的作用以阻止氮化硅膜120中的氢扩散进入氧化物半导体膜。
图26是制造图25中示出的构造示例的方法的示例的流程图。步骤S221到S223与图8的流程图中的步骤S121到S123相同。步骤S224不包括步骤S124中的加氢处理。在步骤S224之后，该方法通过CVD形成氮化硅膜并且通过光刻图案化氮化硅膜(S225)。因为氮化硅膜的形成，氢被供应到低温多晶硅膜。步骤S226到S233与图8的流程图中的步骤S125到S132相同。
实施例10
描述了低温多晶硅TFT和氧化物半导体TFT的又一构造示例，其源极/漏极彼此直接接触。图27示出了彼此的源极/漏极直接接触的低温多晶硅TFT 528和氧化物半导体TFT578的剖面结构。相比于图3中示出的实施例1中的构造示例，低温多晶硅膜和氧化物半导体膜的形成顺序相反。低温多晶硅膜和氧化物半导体膜的形成顺序可以与其他实施例的相反。
氧化物半导体TFT 578包括源极和漏极411和413，以及在面内方向夹在源极/漏极411和413中间的沟道409。源极/漏极411和413由减小电阻的IGZO制成。沟道409由并不减小电阻的IGZO制成。源极/漏极411和413和沟道409(半导体膜)被包括在氧化物半导体层中。氧化物半导体层在绝缘衬底101上直接形成。尽管在图27的示例中的源极/漏极411和413和沟道409与绝缘衬底101接触，可以在其间设置另一绝缘层(诸如氮化硅层)。
氧化物半导体TFT 578还包括栅极425和栅极绝缘膜417，其在层叠方向中插入栅极125和沟道409之间。沟道409、栅极绝缘膜417和栅极425从底部(从衬底侧)以此顺序层叠，并且栅极绝缘膜417与沟道409和栅极425接触。栅极425由金属制成并且被包括在金属层M1中。在该示例中的栅极绝缘膜417由氧化硅制成并且被包括在氧化硅层SiO_1中。尽管在图27的示例中的氧化物半导体TFT 578具有顶栅结构，但是氧化物半导体TFT 578可以具有底栅结构。
低温多晶硅TFT 528包括源极和漏极405和407，以及在面内方向夹在源极/漏极405和407中间的沟道403。源极/漏极405和407由通过掺杂高浓度杂质来减小电阻的低温多晶硅制成。沟道403由并不减小电阻的低温多晶硅制成。源极/漏极405和407以及沟道403(半导体膜)被包括在低温多晶硅层中。低温多晶硅层在绝缘衬底101上直接形成。尽管在图27的示例中的源极/漏极405和407以及沟道403与绝缘衬底101接触，可以在其间设置另一绝缘层(诸如氮化硅层)。
低温多晶硅TFT 528还包括栅极423和栅极绝缘膜415，其在层叠方向中插入栅极423和沟道403之间。沟道403、栅极绝缘膜415和栅极423从底部(从衬底侧)以此顺序层叠，并且栅极绝缘膜415与沟道403和栅极423接触。栅极423由金属制成并且被包括在金属层M2中。在该示例中的栅极绝缘膜415由氧化硅制成并且被包括在氧化硅层SiO_2中。尽管在图27的示例中的低温多晶硅TFT 528具有顶栅结构，低温多晶硅TFT 528可以具有底栅结构。
氧化物半导体TFT 578的源极/漏极413和低温多晶硅TFT 528的源极/漏极405在接合处450处连接。在接合处450处，氧化物半导体TFT 578的源极/漏极413的部分和低温多晶硅TFT 528的源极/漏极405的部分彼此重叠和层叠。当从层叠方向看时，这些部分是层叠的，而且它们彼此直接接触。在图27的示例中，低温多晶硅TFT 528的源极/漏极405的一端位于比氧化物半导体TFT 578的源极/漏极413的一端的更靠上。
层间绝缘膜419覆盖并且接触低温多晶硅TFT 428的沟道403和源极/漏极405和407，以及进一步地覆盖并且接触氧化物半导体TFT 578。在该示例中的层间绝缘膜419由氧化硅制成并且被包括在氧化硅层SiO_2中。
层间绝缘膜421被设置于层间绝缘膜419上方并且覆盖低温多晶硅TFT 528和氧化物半导体TFT 578(其覆盖有两者间插入的层间绝缘膜419)。在该示例中的层间绝缘膜421由氧化硅制成并且被包括在氧化硅层SiO_3中。
电极429被设置于层间绝缘膜421上方，并且通过在层间绝缘膜419和421中形成的过孔与低温多晶硅TFT 528的源极/漏极407连接。过孔内部的通孔将电极429和源极/漏极407互连。电极429和通孔由相同金属制成。电极429由金属制成并且被包括在金属层M3中。
电极427被设置于层间绝缘膜421上方，并且通过在层间绝缘膜419和421中形成的过孔与氧化物半导体TFT 578的源极/漏极411连接。过孔内部的通孔将电极427和源极/漏极411上的低电阻LTPS膜414互连。电极427和通孔由相同金属制成。电极427由金属制成并且被包括在金属层M3中。绝缘层可以由不同于氧化硅的材料(诸如氮化硅)制成。
图28是制造图27中示出的构造示例的方法的示例的流程图。该方法通过溅射形成IGZO层并且通过光刻图案化IGZO层(S241)。接下来，该方法通过CVD形成氧化硅层SiO_1(S242)，通过溅射进一步形成金属层M1，并且通过光刻将金属层M1和氧化硅层SiO_1一起图案化(S243)。
接下来，该方法通过CVD沉积非晶硅膜并且通过光刻图案化非晶硅膜(S244)。该方法通过准分子激光退火(ELA)使非晶硅膜结晶以制备(低温)多晶硅膜，并且进一步使用金属层M1(栅极425)作为掩模减小IGZO层的源极/漏极区(S245)。
接下来，该方法用杂质对多晶硅膜的源极/漏极区进行掺杂，并且激活杂质。此外，该方法通过加氢处理终止悬空键(S246)。接下来，该方法形成氧化硅层SiO_2(S247)。接下来，该方法通过溅射形成金属层M2并且通过光刻图案化金属层M2(S248)。栅极423和425的材料和结构可以与实施例1中的那些相同。
接下来，该方法形成氧化硅层SiO_3(S249)。接下来，该方法通过各向异性刻蚀在氧化硅层SiO_2和SiO_3中打开过孔(S250)。接下来，该方法通过溅射形成金属层M3并且通过光刻图案化金属层M3(S251)。金属层M3包括电极427和429，以及用于将电极427和429连接到氧化物半导体TFT的源极/漏极411和低温多晶硅TFT的源极/漏极407的通孔(涂覆或填充过孔的内侧部分)。电极427和429以及通孔的材料和结构可以与实施例1中的那些相同。
如以上阐述的，描述了本公开的实施例；然而，本公开并不限于前述实施例。本领域技术人员可以在本公开的范围内容易地修改、增加或改变用于前述实施例中的每个元件。一个实施例的构造的一部分可以用另一个实施例的构造替换，或者可以将一个实施例的构造合并到另一个实施例的构造中。

Claims (19)

1.一种薄膜器件包括：
多晶硅元件；以及
氧化物半导体元件，
其中所述多晶硅元件包括由低电阻多晶硅制成的第一部分，
其中所述氧化物半导体元件包括由低电阻氧化物半导体制成的第二部分，并且
其中所述第一部分和所述第二部分被设置为彼此重叠并且连接。
2.根据权利要求1所述的薄膜器件，其中所述第一部分与所述第二部分接触。
3.根据权利要求1所述的薄膜器件，其中所述第一部分与所述第二部分通过两者间插入的金属膜连接。
4.根据权利要求1所述的薄膜器件，其中所述第一部分与所述第二部分通过两者间插入的金属硅化物膜连接。
5.根据权利要求4所述的薄膜器件，其中所述金属硅化物膜是氧化物半导体的组分元素中的至少一者、硅元素和金属元素的混合物的层。
6.根据权利要求1所述的薄膜器件，其中所述第一部分和所述第二部分中的一者被设置在比另一者更靠上的层上，并且
其中所述第一部分与所述第二部分通过由与所述第一部分和所述第二部分中的一者相同的材料制成的通孔连接。
7.根据权利要求1所述的薄膜器件，其中离子被注入所述第一部分和所述第二部分中以减小接触电阻。
8.根据权利要求1至7中任一项所述的薄膜器件，
其中所述多晶硅元件是多晶硅薄膜晶体管，
其中所述氧化物半导体元件是氧化物半导体薄膜晶体管，
其中所述第一部分被包括在所述多晶硅薄膜晶体管的源极/漏极中，并且
其中所述第二部分被包括在所述氧化物半导体薄膜晶体管的源极/漏极中。
9.根据权利要求8所述的薄膜器件，
其中所述多晶硅薄膜晶体管包括被设置在沟道的上方的栅极，两者间插入有栅极绝缘膜，
其中所述栅极覆盖有层间绝缘膜，并且
其中所述层间绝缘膜的部分覆盖有氧化物半导体薄膜晶体管的源极/漏极的部分。
10.根据权利要求8所述的薄膜器件，
其中所述第一部分覆盖有层间绝缘膜，
其中所述第二部分被设置在所述层间绝缘膜上方，并且
其中所述第一部分与所述第二部分通过在所述层间绝缘膜中设置的通孔连接。
11.根据权利要求10所述的薄膜器件，其中所述通孔包括金属硅化物膜。
12.根据权利要求11所述的薄膜器件，其中被包括在所述通孔中的所述金属硅化物膜是氧化物半导体的组分元素中的至少一者、硅元素和金属元素的混合物的层。
13.根据权利要求8所述的薄膜器件，
其中所述多晶硅薄膜晶体管包括第一源极/漏极和第二源极/漏极，
其中所述第一源极/漏极包括所述第一部分，并且
其中所述第二源极/漏极与金属膜通过被设置在与所述第二部分相同层上的低电阻氧化物半导体膜连接。
14.根据权利要求8所述的薄膜器件，还包括：
氮化硅膜，覆盖所述多晶硅薄膜晶体管的至少一部分；以及
氧化硅膜，被设置在所述氮化硅膜和所述氧化物半导体薄膜晶体管之间。
15.根据权利要求1所述的薄膜器件，
其中所述多晶硅元件是多晶硅薄膜晶体管，
其中所述氧化物半导体元件包括氧化物半导体薄膜晶体管，
其中所述第一部分被包括在所述多晶硅薄膜晶体管的源极/漏极中，
其中所述薄膜器件还包括覆盖所述多晶硅薄膜晶体管的至少一部分的氮化硅膜，以及被设置在所述氮化硅膜和所述氧化物半导体薄膜晶体管之间的氧化硅膜，
其中所述第一部分与所述第二部分在所述氮化硅膜中设置的通孔中连接，并且
其中所述第二部分通过金属膜与在平面上和所述第二部分间隔开的氧化物半导体薄膜晶体管的源极/漏极连接。
16.一种制造薄膜器件的方法，包括：
形成多晶硅膜，其包括由高电阻多晶硅制成的第三部分和由低电阻多晶硅制成的第四部分；以及
形成氧化物半导体膜，其包括由高电阻氧化物半导体制成的第五部分和由低电阻氧化物半导体制成的第六部分，所述第六部分被设置为与所述第四部分重叠和连接。
17.根据权利要求16所述的方法，还包括：
注入离子到包括所述第四部分和所述第六部分的层压件。
18.根据权利要求16所述的方法，其中所述形成氧化物半导体膜在所述形成多晶硅膜之后进行并且包括：
通过仅在氩气中溅射以所述第一氧化物半导体膜覆盖所述第四部分的方式形成第一氧化物半导体膜；并且
通过在氩气和氧气中溅射在所述第一氧化物半导体膜上形成第二氧化物半导体膜。
19.根据权利要求16所述的方法，还包括：
以所述绝缘膜覆盖所述多晶硅膜的所述第四部分的外部的至少一部分的方式形成绝缘膜，
其中所述形成氧化物半导体膜在所述形成绝缘膜之后进行。
CN202010534466.5A 2019-06-14 2020-06-12 薄膜器件 Pending CN112086466A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019110865 2019-06-14
JP2019-110865 2019-06-14
JP2020-024601 2020-02-17
JP2020024601A JP7464400B2 (ja) 2019-06-14 2020-02-17 薄膜デバイス

Publications (1)

Publication Number Publication Date
CN112086466A true CN112086466A (zh) 2020-12-15

Family

ID=73735898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010534466.5A Pending CN112086466A (zh) 2019-06-14 2020-06-12 薄膜器件

Country Status (2)

Country Link
US (1) US11380798B2 (zh)
CN (1) CN112086466A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220085134A1 (en) * 2020-09-11 2022-03-17 Lg Display Co., Ltd. Light emitting display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713157A (zh) * 2020-12-28 2021-04-27 合肥维信诺科技有限公司 阵列基板、显示面板以及阵列基板的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102424108B1 (ko) 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10003023B2 (en) * 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9985082B2 (en) 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
KR20180025354A (ko) * 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
JP2018074076A (ja) 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
KR102649752B1 (ko) * 2017-12-22 2024-03-19 엘지디스플레이 주식회사 표시 장치
CN110211974B (zh) * 2019-06-12 2022-05-24 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220085134A1 (en) * 2020-09-11 2022-03-17 Lg Display Co., Ltd. Light emitting display device

Also Published As

Publication number Publication date
US11380798B2 (en) 2022-07-05
US20200395488A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
JP7464400B2 (ja) 薄膜デバイス
CN111725324B (zh) 薄膜晶体管、阵列基板及其制造方法
JP5268132B2 (ja) 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
US20110104833A1 (en) Organic light emitting display and method of manufacturing the same
CN107452768B (zh) 有机发光二极管显示器及其制造方法
JP2020205402A5 (zh)
CN112086466A (zh) 薄膜器件
JP2015149467A (ja) 薄膜トランジスタ基板の製造方法
KR20150101487A (ko) 박막 트랜지스터 및 그의 제조방법
US10879401B2 (en) Transistor panel having a good insulation property and a manufacturing method thereof
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
JP2019153569A5 (zh)
CN112713157A (zh) 阵列基板、显示面板以及阵列基板的制备方法
EP3965165A2 (en) Display device and manufacturing method thereof
WO2019186798A1 (ja) 表示装置及び表示装置の製造方法
WO2022257081A1 (zh) 显示面板及其制作方法、显示装置
CN216849943U (zh) 一种含有n型和p型沟道氮化镓器件的互补型逻辑电路
CN116364727A (zh) 薄膜晶体管设备及其制造方法
JP2022146789A (ja) 薄膜トランジスタ基板
JP7492410B2 (ja) 画素回路及びその製造方法
WO2022133640A1 (zh) 显示基板及其制作方法、显示装置
US20230178655A1 (en) Oxide semiconductor thin-film transistor device and method of manufacturing the same
US20220149207A1 (en) Oxide semiconductor thin-film transistor and method of manufacturing oxide semiconductor thin-film transistor
WO2016038823A1 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20150075733A (ko) 박막 트랜지스터 및 그를 구비하는 평판표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination