CN112074953A - 集成电路装置及制造该集成电路装置的方法 - Google Patents

集成电路装置及制造该集成电路装置的方法 Download PDF

Info

Publication number
CN112074953A
CN112074953A CN201980029795.XA CN201980029795A CN112074953A CN 112074953 A CN112074953 A CN 112074953A CN 201980029795 A CN201980029795 A CN 201980029795A CN 112074953 A CN112074953 A CN 112074953A
Authority
CN
China
Prior art keywords
depletion
semiconductor substrate
insulating layer
inducing
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980029795.XA
Other languages
English (en)
Inventor
J-P·拉斯金
M·瑞克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Katholieke Universiteit Leuven
Original Assignee
Katholieke Universiteit Leuven
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Katholieke Universiteit Leuven filed Critical Katholieke Universiteit Leuven
Publication of CN112074953A publication Critical patent/CN112074953A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

集成电路装置(100)包括具有至少为100Ω.cm的电阻率的半导体衬底(101)。电绝缘层(102)与所述半导体衬底(101)接触。所述电绝缘层(102)易于在所述半导体衬底(101)中诱导与所述电绝缘层(102)相接的寄生表面传导层。电路(103)位于所述电绝缘层之上。所述电路(103)包括能够在所述半导体衬底中诱导电场的部分(105)。所述集成电路装置(100)包括耗尽诱导结(108、109)，所述耗尽诱导结(108、109)的至少一部分包含在所述半导体衬底(101)中。所述耗尽诱导结(108、109)能够在所述半导体衬底(101)中自主地诱导耗尽区，所述耗尽区与所述电绝缘层(102)的位于所述电路(103)的两个部分(104、105)之间的部分相接。

Description

集成电路装置及制造该集成电路装置的方法
技术领域
本发明的一个方面涉及一种集成电路装置，该集成电路装置包括半导体衬底和与该半导体衬底接触的电绝缘层。该集成电路装置可以包括适于以相对较高的频率(例如，高于100MHz的频率)操作的电路。本发明的另一方面涉及一种制造集成电路装置的方法。
背景技术
由Lederer等人发表在ECS Trans.2008,第16卷、第8期、第165-174页的、题目为“Fabrication and Characterization of High Resistivity SOI Wafers for RFApplications”的文章提供了与氧化的高电阻率硅晶圆(例如绝缘体上的高电阻率硅)中的寄生表面传导相关联的问题的概述。在这种晶圆中，寄生表面传导与衬底表面处存在自由载流子有关。当用诸如多晶硅的材料的陷阱富集(trap-rich)层钝化该衬底表面时，这些问题中的大多数得到了抑制。
在绝缘体晶圆上制造衬底钝化的高电阻率硅的技术包括在525℃下通过低压化学气相沉积(LPCVD)在高电阻率硅衬底上沉积300nm的硅层。在这样的低温下，硅以其非晶态形式沉积，因此在热力学上是不稳定的。然后，通过在950℃下进行15s的快速热退火，可以使顶部硅层重结晶为多晶硅。然后，通过使用常规的键合操作和所谓的智能剥离(Smart-Cut)工艺，获得在绝缘体衬底上的钝化的高电阻率硅，除了在以下这种情况下，即，在氧化的施主(donor)晶圆与钝化的高电阻率衬底之间进行键合。
专利公开US20150228714A1描述了具有绝缘体上硅衬底的射频集成电路，该绝缘体上硅衬底包括设置在硅衬底上方的隐埋氧化物层。该绝缘体上硅衬底具有设置在该隐埋氧化物层上方的硅层。该集成电路包括设置在硅层上的晶体管，以及在绝缘体上硅衬底中围绕该硅层上的该晶体管的保护环。硅衬底上与晶体管周围区域相对应的耗尽(depletion)区是通过向该保护环施加电压来定义的。利用这种配置，绝缘体上硅衬底上的射频传输线的隔离也是可能的。
发明内容
需要一种抵消(counter)寄生表面传导的解决方案，该解决方案更好地满足以下标准中的至少一者：中等成本，易于集成电路制造以及与不同集成电路制造技术的兼容性。
根据方案1所限定的本发明的一个方面，提供了一种集成电路装置，其包括：
半导体衬底，具有至少为100Ω.cm的电阻率；
电绝缘层，与该半导体衬底接触，该电绝缘层易于在该半导体衬底中诱导(induce)与该电绝缘层相接的寄生表面传导层；以及
电路，位于该电绝缘层上，
其中，该集成电路装置包括耗尽诱导结，该耗尽诱导结的至少一部分包含在该半导体衬底中，该耗尽诱导结适于在该半导体衬底中自主地诱导耗尽区，该耗尽区与该电绝缘层的位于该电路的两个部分之间的部分相接。
与前述文章中描述的、包括在绝缘体上制造衬底钝化的高电阻率硅的技术相比，可以以更低的成本实现如上文所定义的耗尽诱导结。与前述专利公开中描述的、要求保护环的特定设计和保护环的制造的技术相比，可以以更低的成本实现如上文所定义的耗尽诱导结。因此，如上文所定义的集成电路装置还允许在设计和制造方面更大的通用性。
此外，耗尽诱导结可以与利用隐埋氧化物层来定义晶体管的背栅端子以改善沟道控制和晶体管性能的技术兼容。相反，在上述文章中描述的技术中，背栅的定义可能非常困难。
另一个优点是，耗尽诱导结可以抵抗集成电路制造过程中的热变化。相反，在上述文章中描述的技术中，存在多晶硅陷阱富集层部分重结晶的风险。这会减少陷阱的数量，从而降低半导体衬底的电性能。
根据方案10所限定的本发明的另一方面，提供了一种半导体晶圆。该半导体晶圆适于制造如上文所述的集成电路装置。
根据方案11所限定的本发明的又一方面，提供了一种制造如上文所述的集成电路装置的方法。
为了说明的目的，参考附图详细描述本发明的一些实施方式。在本说明书中，将呈现附加特征，并且其优点将变得显而易见。
附图说明
图1是包括多个耗尽诱导结的集成电路装置的第一实施方式的示意性截面图。
图2是包括多个耗尽诱导结的集成电路装置的第一实施方式的示意性半透明顶视图。
图3是绘制的随集成电路装置的第一实施方式中的上衬底层中的水平位置变化的该上衬底层中的载流子浓度的曲线图。
图4是绘制的随集成电路装置的第一实施方式中的上衬底层中的水平位置变化的该上衬底层中的电阻率的曲线图。
图5是包括多个耗尽诱导结的集成电路装置的第二实施方式的示意性截面图。
图6是包括多个耗尽诱导结的集成电路装置的第三实施方式的示意性截面图。
图7是包括多个耗尽诱导结的集成电路装置的第四实施方式的示意性半透明顶视图。
图8是包括多个耗尽诱导结的集成电路装置的第四实施方式的示意性截面图。
图9是应用于集成电路装置中的电感器的阵列状多个耗尽诱导结的示意性半透明顶视图。
图10是应用于集成电路装置中的两个电路的阵列状多个耗尽诱导结的示意性半透明顶视图。
图11是应用于集成电路装置中的多种电路的棋盘状多个耗尽诱导结的示意性半透明顶视图。
图12是包括多个耗尽诱导结的集成电路装置的第五实施方式的示意性截面图。
图13是被布置为借助接收偏置电压的电导体来产生耗尽区的集成电路装置的示意性截面图。
具体实施方式
图1和图2示意性地示出了集成电路装置100。图1提供了集成电路装置100的示意性截面图。图2提供了该集成电路装置100的半透明顶视图。
该集成电路装置包括半导体衬底101、与该半导体衬底接触的电绝缘层102和位于该电绝缘层102之上的电路103。该半导体衬底101可以包含例如硅、锗、砷化镓或可以在其中形成电路的任何其他类型的材料或成分。在后文中，假设半导体衬底101基本上包含硅。电绝缘层102可以基本上包含例如氧化硅。
半导体衬底101具有相对较高的电阻率。例如，半导体衬底101可以具有至少为100Ω.cm的电阻率。如另一示例，半导体衬底101可以具有至少为1kΩ.cm的电阻率。电绝缘层102易于在半导体衬底101中诱导与该电绝缘层102相接的寄生表面传导层。这在上文提到的题目为“Fabrication and Characterization of High Resistivity SOI Wafers forRF Applications”的文章中讨论过。
在该实施方式中，电路103包括具有三个导电条104、105、106的共面波导。一个导电条105可以构成信号线；其他两个导电条104、106可以构成信号地线。构成信号线的导电条105能够在该信号线上存在信号时，在半导体沉底101中诱导电场。在半导体衬底101中存在上述寄生表面传导层的情况下，这构成寄生导电路径，通过该寄生导电路径，信号的一部分可以到达构成信号地线的两个导电条104、106。这会潜在地影响共面波导的性能。
集成电路装置100包括在半导体衬底101中靠近电绝缘层102的多对掺杂区107。在一对掺杂区108、109中，一个掺杂区与另一个掺杂区彼此相接并具有相反的极性。即，一个掺杂区108可以是P型的，而另一个掺杂区109可以是N型的。
多对掺杂区107构成了多个耗尽诱导结。更具体地，一对掺杂区108、109构成耗尽诱导结，该耗尽诱导结诱导从电绝缘层102延伸到半导体衬底101中的耗尽区。至少一个耗尽区位于构成信号线的导电条105与构成信号地线的两个导电条104、106中的每一个之间。即，耗尽诱导结在半导体衬底101中自主地诱导耗尽区，该耗尽区与电绝缘层102的位于电路103的两个部分之间的部分相接。术语“自主地”是指这样的事实，即，耗尽诱导结不需要接收偏置电压来在半导体衬底101中诱导耗尽区。
图3是示出了其中存在多对掺杂区107的半导体衬底101的上层中的载流子浓度的曲线图。该曲线图包括表示该上层中的水平位置的水平轴。该曲线图包括表示自由电荷载流子浓度的垂直轴，其表示为每立方厘米载流子数。该曲线图包括两条曲线。实线的曲线表示N型载流子，即电子，而虚线的曲线表示P型载流子，即空穴。图3的曲线图示出了在P掺杂区108与N掺杂区109之间的耗尽区301。
图4是示出了其中存在多对掺杂区107的半导体衬底101的上层中的电阻率的曲线图。该曲线图包括类似于图3的、表示该上层中的水平位置的水平轴。该曲线图包括表示电阻率的垂直轴，其表示为Ω.cm。
图4的曲线图示出了在耗尽区301中电阻率相对较高。从电绝缘层102延伸到半导体衬底101中的耗尽区301因此抵消了寄生表面传导。同样参照图1，半导体衬底101中的耗尽区301与电绝缘层102的可位于电路103的两个部分之间的部分相接。
图5示意性地示出了集成电路装置500，该集成电路装置500是图1所示的集成电路装置100的替代。图5提供了该集成电路装置500的示意性截面图。该实施方式可以基于图1和图2所示的实施方式，通过在区域对108、109中的每对中省去一个掺杂区109而获得。保留的掺杂区109的极性与相邻区域中的自由电荷载流子的极性相反，在该相邻区域处，半导体衬底101的主体部分与电绝缘层102相接。例如，假定自由电荷载流子是电子。在那种情况下，图5中所示的掺杂区可以是P型的。
图6示意性示出了集成电路装置600，该集成电路装置600是图1和图5所示的集成电路装置100、500的替代。图6提供了该集成电路装置的示意性截面图。该实施方式可以基于图1和图2所示的实施方式，通过向集成电路装置100添加相对较薄的电绝缘层601而获得。该相对较薄的电绝缘层601与半导体衬底101的主体部分相接。该相对较薄的电绝缘层601的厚度可以小于100nm。在该实施方式中，构成多个耗尽诱导结的多对掺杂区103至少部分地包含在半导体层602中，该半导体层602在与该相对较薄的电绝缘层601与半导体衬底层101接触的一侧相反的一侧上与该相对较薄的电绝缘层601接触。
图7和图8示意性地示出了集成电路装置700，该集成电路装置700是图1、图5和图6所示的集成电路装置100、500、600的替代。图7提供了该集成电路装置700的示意性半透明顶视图。图8提供了该集成电路装置700的示意性截面图。该实施方式可以基于图1和图2所示的实施方式，通过添加一组电接触701而获得，通过该电接触701，偏置电压可以被施加到多对掺杂区108、109，该多对掺杂区108、109构成多个耗尽诱导结。该多对掺杂区108、109可以根据偏置电压诱导耗尽区。这可以改善半导体衬底101的上层的电线性，并且因此可以防止电路103中的信号失真。
图9示意性地示出了应用于集成电路装置中的电感器901的阵列状多个耗尽诱导结901。图9提供了应用于电感器902的阵列状多个耗尽诱导结901的示意性半透明顶视图。该耗尽诱导结901以环状的方式布置在电感器901的能够在半导体衬底中诱导电场的部分的周围，在该半导体衬底上形成有该电感器901。
图10示意性地示出了应用于两个电路部分1002、1003的阵列状多个耗尽诱导结1001。图10提供了应用于两个电路部分1002、1003的阵列状多个耗尽诱导结1001的示意性半透明顶视图。该多个耗尽诱导结1001以环状的方式布置在该电路的能够在半导体衬底中诱导电场的部分1002、1003的周围，在该半导体衬底上形成有该电路部分1002、1003。
图11示意性地示出了应用于集成电路装置中的多种电路的棋盘状多个耗尽诱导结1101。图11提供了应用于多种电路的棋盘状多个耗尽诱导结1101的示意性半透明顶视图。
图12示意性地示出了集成电路装置1200，该集成电路装置1200是图1、图5、图6、图7和图8所示的集成电路装置100、500、600、700的替代。图12提供了该集成电路装置1200的示意性截面图。
该集成电路装置1200包括半导体衬底1201、与该半导体衬底1201接触的电绝缘层1202、以及位于该电绝缘层1202上的电路1203。电导体1204横穿该电绝缘层1202并与该半导体衬底1201相接。这形成肖特基(Schottky)接触，其可以使得耗尽区1205延伸到该接触。这抵消了电路1203的两个部分1206、1207之间的寄生表面传导。
图13示意性地示出了被布置为借助接收偏置电压的电导体来产生耗尽区、而不是借助上文所述的耗尽诱导结的集成电路装置。图13提供了集成电路装置1300的示意性截面图。该集成电路装置1300包括半导体衬底1301、与该半导体衬底1301接触的电绝缘层1302、以及位于该电绝缘层1302上的电路1303。
电导体1304位于电绝缘层1302之上或之中。电导体1304接收偏置电压，该偏置电压在从电绝缘层1302延伸到半导体衬底1301中的区域中诱导自由电荷载流子。因此，诱导的自由电荷载流子的极性与相邻区域中的自由电荷载流子的极性相反，在该相邻区域处，半导体衬底1301的主体部分与电绝缘层1302相接。这产生了耗尽区1305，该耗尽区1305抵消了电路1303的两个部分1306、1307之间的寄生表面传导。
半导体晶圆可以适于制造根据之前描述的任何实施方式的集成电路装置。该半导体晶圆可以包括半导体衬底、与该半导体衬底接触的电绝缘层、以及位于该电绝缘层上的半导体层，在该半导体层中可以形成电路。该半导体衬底包括适于在半导体衬底中自主地诱导耗尽区的耗尽诱导结，该耗尽区与电绝缘层的部分相接。
在已经描述的根据某些实施方式的制造集成电路装置的方法中，可以使用也用于形成电路的工艺步骤来形成耗尽诱导结。
在已经描述的根据某些实施方式的制造集成电路装置的另一方法中，使用以下技术中的至少一种来至少部分地形成耗尽诱导结：深注入和扩散。
注意
上面参考附图描述的实施方式通过说明的方式给出。本发明可以以多种不同方式来实现。为了说明这一点，简要说明了一些替代方案。
本发明可以应用于涉及半导体衬底上的集成电路的多种类型的产品或方法中。
术语“电路”应在广义上理解。该术语可以包括具有涉及电量的功能的任何实体，例如微机电系统(MEMS)、传输线、电连接。
通常，存在许多不同的实施本发明的方式，其中不同的实施方式可以具有不同的拓扑。在任意给定的拓扑中，单个实体可以执行几个功能，或者几个实体可以联合执行一个功能。在这方面，附图是非常概略的。
以上所作的说明表明，参考附图描述的实施方式说明了本发明，而不是限制本发明。本发明可以以所附权利要求书范围内的多种替代方式来实现。落在权利要求的等同含义和范围之内的所有改变均应包含在其范围之内。权利要求中的任何附图标记都不应被解释为对权利要求的限制。权利要求中的动词“包括”不排除存在除权利要求中列出的元件或步骤之外的其他元件或步骤。这也适用于类似的动词，例如“包含”和“具有”。在涉及产品的权利要求中以单数形式提及的元件并不排除该产品可以包括多个这样的元件。同样地，在涉及方法的权利要求中以单数形式提及的步骤并不排除该方法可以包括多个这样的步骤。各个从属权利要求定义了各个附加特征的事实并不排除除权利要求中所反映的那些以外的附加特征的组合。

Claims (13)

1.一种集成电路装置(100)，包括：
半导体衬底(101)，具有至少为100Ω.cm的电阻率；
电绝缘层(102)，与所述半导体衬底接触，所述电绝缘层易于在所述半导体衬底中诱导与所述电绝缘层相接的寄生表面传导层；以及
电路(103)，位于所述电绝缘层之上，
其中，所述集成电路装置包括耗尽诱导结(108、109)，所述耗尽诱导结(108、109)的至少一部分包含在所述半导体衬底中，所述耗尽诱导结适于在所述半导体衬底中自主地诱导耗尽区(301)，所述耗尽区(301)与所述电绝缘层的位于所述电路的两个部分(104、105)之间的部分相接。
2.根据权利要求1所述的集成电路装置，其中，所述耗尽诱导结(108、109)包括位于所述半导体衬底(101)中靠近所述电绝缘层(102)的一个掺杂区(108)，所述掺杂区的极性与相邻区域中的自由电荷载流子的极性相反，在所述相邻区域处，所述半导体衬底的主体部分与所述电绝缘层相接。
3.根据权利要求2所述的集成电路装置，其中，所述耗尽诱导结(108、109)包括位于所述半导体衬底(101)中靠近所述电绝缘层(102)的另一掺杂区(109)，所述一个掺杂区与所述另一掺杂区彼此相接，且极性相反。
4.根据权利要求1所述的集成电路装置，其中，所述耗尽诱导结包括电导体(1204)，所述电导体(1204)横穿所述电绝缘层(1202)，并与所述半导体衬底(1201)相接，从而形成肖特基接触。
5.根据权利要求1-4中任一项所述的集成电路装置，所述集成电路装置包括一组电接触(701)，通过所述电接触(701)，偏置电压能够被施加到所述耗尽诱导结(108、109)。
6.根据权利要求1-5中任一项所述的集成电路装置，其中，所述耗尽诱导结(108、109)以环路方式被设置在所述电路的所述两个部分中的至少一者周围。
7.根据权利要求1-6中任一项所述的集成电路装置，其中，所述耗尽诱导结(108、109)是多个耗尽诱导结(107)的一部分，所述多个耗尽诱导结(107)适于在所述半导体衬底(101)中自主地诱导多个耗尽区，所述耗尽区与所述电绝缘层(102)的位于所述电路的所述两个部分之间的部分相接。
8.根据权利要求7所述的集成电路装置，其中，所述耗尽诱导结以阵列状方式布置。
9.根据权利要求7所述的集成电路装置，其中，所述耗尽诱导结以棋盘状方式布置。
10.一种半导体晶圆，所述半导体晶圆适于制造根据权利要求1-9中任一项所述的集成电路装置(100)，所述半导体晶圆包括：
半导体衬底，具有至少为100Ω.cm的电阻率；
电绝缘层，与所述半导体衬底接触，所述电绝缘层易于在所述半导体衬底中诱导与所述电绝缘层相接的寄生表面传导层；以及
半导体层，位于所述电绝缘层之上，在所述半导体层中能够形成电路，
其中，所述半导体晶圆包括耗尽诱导结，所述耗尽诱导结的至少一部分包含在所述半导体衬底中，所述耗尽诱导结适于在所述半导体衬底中自主地诱导耗尽区，所述耗尽区与所述电绝缘层的部分相接。
11.一种制造根据权利要求1-9中任一项所述的集成电路装置(100)的方法，所述方法包括以下步骤：
形成耗尽诱导结(108、109)，所述耗尽诱导结(108、109)至少部分地位于半导体衬底中，所述半导体衬底具有至少为100Ω.cm的电阻率，所述耗尽诱导结适于在所述半导体衬底中自主地诱导耗尽区(301)，所述耗尽区(301)与电绝缘层的部分相接，所述电绝缘层易于在所述半导体衬底中诱导与所述电绝缘层相接的寄生表面传导层。
12.根据权利要求11所述的制造方法，其中，使用同样用于形成所述电路的工艺步骤来形成所述耗尽诱导结。
13.根据权利要求11所述的制造方法，其中，使用如下技术中的至少一种来至少部分地形成所述耗尽诱导结：注入和扩散。
CN201980029795.XA 2018-05-02 2019-05-02 集成电路装置及制造该集成电路装置的方法 Pending CN112074953A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18170439.6 2018-05-02
EP18170439.6A EP3564995A1 (en) 2018-05-02 2018-05-02 Integrated circuit device and method of manufacturing thereof
PCT/EP2019/061318 WO2019211412A1 (en) 2018-05-02 2019-05-02 Integrated circuit device and method of manufacturing thereof

Publications (1)

Publication Number Publication Date
CN112074953A true CN112074953A (zh) 2020-12-11

Family

ID=62116240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980029795.XA Pending CN112074953A (zh) 2018-05-02 2019-05-02 集成电路装置及制造该集成电路装置的方法

Country Status (8)

Country Link
US (1) US11222944B2 (zh)
EP (2) EP3564995A1 (zh)
JP (1) JP7448957B2 (zh)
KR (1) KR20210006928A (zh)
CN (1) CN112074953A (zh)
IL (1) IL278199B2 (zh)
SG (1) SG11202010394YA (zh)
WO (1) WO2019211412A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3136887A1 (fr) * 2022-06-21 2023-12-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat rf comprenant des régions de désertion induites par effet de champ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150228714A1 (en) * 2014-02-13 2015-08-13 Rfaxis, Inc. Isolation methods for leakage, loss and non-linearity mitigation in radio-frequency integrated circuits on high-resistivity silicon-on-insulator substrates
EP4287239A1 (en) * 2022-06-02 2023-12-06 Imec VZW A low loss semiconductor substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133657A (en) * 1981-02-12 1982-08-18 Mitsubishi Electric Corp Semiconductor device
KR100243658B1 (ko) * 1996-12-06 2000-02-01 정선종 기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법
US5994759A (en) * 1998-11-06 1999-11-30 National Semiconductor Corporation Semiconductor-on-insulator structure with reduced parasitic capacitance
US6310387B1 (en) * 1999-05-03 2001-10-30 Silicon Wave, Inc. Integrated circuit inductor with high self-resonance frequency
GB2440365A (en) * 2006-07-21 2008-01-30 X Fab Uk Ltd A semiconductor device
US7598575B1 (en) * 2007-09-12 2009-10-06 National Semiconductor Corporation Semiconductor die with reduced RF attenuation
TWI349362B (en) * 2007-12-07 2011-09-21 Realtek Semiconductor Corp Integrated inductor
US10269617B2 (en) * 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150228714A1 (en) * 2014-02-13 2015-08-13 Rfaxis, Inc. Isolation methods for leakage, loss and non-linearity mitigation in radio-frequency integrated circuits on high-resistivity silicon-on-insulator substrates
EP4287239A1 (en) * 2022-06-02 2023-12-06 Imec VZW A low loss semiconductor substrate

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DIMITRI LEDERER，JEAN-PIERRE RASKIN: "RF Performance of a Commercial SOI Technology Transferred Onto a Passivated HR Silicon Substrate", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 55, 31 July 2008 (2008-07-31), pages 1664 - 1671, XP011216591 *
程实，常永伟，高楠，董业民，费璐，魏星，王曦: "Radio-Frequency Characteristics of Partial Dielectric Removal HR-SOI and TR-SOI Substrate", CHIN.PHYS.LETT, vol. 34, 30 June 2017 (2017-06-30), pages 068101 - 1 *
程实，常永伟，魏星，费璐: "改性离子注入高阻 SOI 衬底的共面波导特性研究", 电子元件与材料, no. 6, 30 June 2017 (2017-06-30), pages 70 - 74 *

Also Published As

Publication number Publication date
IL278199B1 (en) 2023-09-01
EP3788652A1 (en) 2021-03-10
US20210118977A1 (en) 2021-04-22
EP3564995A1 (en) 2019-11-06
IL278199B2 (en) 2024-01-01
KR20210006928A (ko) 2021-01-19
US11222944B2 (en) 2022-01-11
JP2021522692A (ja) 2021-08-30
WO2019211412A1 (en) 2019-11-07
EP3788652B1 (en) 2022-03-23
SG11202010394YA (en) 2020-11-27
IL278199A (en) 2020-11-30
JP7448957B2 (ja) 2024-03-13

Similar Documents

Publication Publication Date Title
TWI515878B (zh) 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法
US7656003B2 (en) Electrical stress protection apparatus and method of manufacture
JP3447927B2 (ja) 半導体装置およびその製造方法
JP5057804B2 (ja) 半導体装置
US7598547B2 (en) Low noise vertical variable gate control voltage JFET device in a BiCMOS process and methods to build this device
TW201513303A (zh) 具有ｉｉｉ－ｖ族隔離區域的半導體結構
US9299601B2 (en) SOI RF device and method for forming the same
US8203197B2 (en) Thermally enhanced semiconductor devices
US10600809B2 (en) Semiconductor structure and method for manufacturing the same
JPH04279065A (ja) ショットキー接合型半導体素子
US9450074B1 (en) LDMOS with field plate connected to gate
US10103278B2 (en) Silicon IMPATT diode
US20050247955A1 (en) Implant-controlled-channel vertical JFET
CN105280718A (zh) 结型栅场效应晶体管（jfet）、半导体器件及其制造方法
KR100576009B1 (ko) 바이폴라 트랜지스터, 전자 회로 및 집적 회로
WO2017125827A1 (en) Quasi-lateral diffusion transistor with diagonal current flow direction
US11222944B2 (en) Integrated circuit device and method of manufacturing thereof
US3700976A (en) Insulated gate field effect transistor adapted for microwave applications
US4127864A (en) Semiconductor device
JP2021508180A (ja) 半導体デバイスの製造方法と集積半導体デバイス
US9825141B2 (en) Three dimensional monolithic LDMOS transistor
TW201021132A (en) Semiconductor structure and fabrication method thereof
Hilleringmann Bipolar Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination