CN112055923B

CN112055923B - 用于保护电子组件的电路布置

Info

Publication number: CN112055923B
Application number: CN201980029218.0A
Authority: CN
Inventors: S·莱曼
Original assignee: Continental Automotive Technologies GmbH
Current assignee: Continental Automotive Technologies GmbH
Priority date: 2018-05-15
Filing date: 2019-04-01
Publication date: 2023-07-04
Anticipated expiration: 2039-04-01
Also published as: KR102568704B1; DE102018207503A1; JP7368378B2; EP3794701A1; EP3794701B1; WO2019219284A1; JP2021519057A; KR20210003907A; CN112055923A

Abstract

本发明涉及用于保护电子组件(4)的电路布置，该电路布置包括电子组件(4)、电压源(1)和连接在电子组件(4)和电压源(1)之间的第一子电路，其中，第一子电路包括比较器(42)和可电子控制的开关(43)，其中，比较器(42)配置成将电压源(1)的电压与比较电压进行比较，并且据此操控开关(43)，其中，开关(43)与电子组件(4)串联。

Description

用于保护电子组件的电路布置

技术领域

本发明涉及用于保护电子组件的电路布置。

背景技术

被供给直流电流的电子组件(以下简称为EA)，尤其是在涉及汽车领域中的控制器或传感器时，通常在其工作电压路径中需要保护装置，尤其是用于防止过电压和反极性，即，超出常规供给电压范围的正电压以及负电压。这通常用于在常规运行中在出现电压峰值——其例如通过磁感应进入到工作电压线路中——时提供运行安全，然而通常还提出这样的要求，即，电子组件应在更长的时段内或持久地承受正的或负的过电压，而不会遭到破坏。在这种情况下，通常错误的启动，即，例如弄混导体芯线是引起出现的正的或负的过电压的原因，该过电压必须通过保护装置无损地与电子组件隔离。

此外，一般要求通常还包括，保护装置应自主工作，即，保护装置应可独立于其余电子组件的功能或运行状态提供其保护作用。这对于要保护的、通常冗余实施的、有最高安全要求的电子组件而言尤其重要。在这种EA中，保护装置防止出现所谓的共因故障，因为冗余的EA大多由共同的供给电压供电。如果供给电压有问题，则可破坏冗余组件，并且因此呈现不确定的特性，由此不再保证其独立性。

对于至少在汽车领域中出现的电子组件，如在图1中示出的那样，可大致分成两种类型：

根据第一类型，如在图1的上部分中示出的那样，电子组件通过相对高的通常不稳定的车载电源电压、即电压源1供电，例如电压在10VDC-48VDC的范围中。具有小的电压损失的电压调节器3在输入侧通过保护装置2进行保护。因此，电子组件4的在此通过电流阱示出的供电的其余部分也一起进行保护。具有小的电压损失的电压调节器意指，输入电压通常可以下降到比电压调节器3的电压稳定水平高出几百毫伏，而不会在电子组件4中出现功能限制。对于连接在上游的保护装置2的要求是，它不会改变或仅仅稍微改变电子组件4的最小输入电压阈限。因此，应对在正常工作电压范围之外的正的以及负的电压的保护装置即使在正常的工作电压范围内也应仅具有可忽略的电压损失。

对于第二类型，如在图1的下部部分中示出的那样，由电压源1向电子组件提供稳定的低直流电压，该直流电压通常在直至5VDC的范围中。该电压通常由中央控制器提供，其中，EA此时通常为传感器或类似的卫星部件。同样，在该情况下，保护装置2保护EA 4的实际的电子组件不受在正常工作电压范围之外的正的电压以及负的电压的影响。在该应用中，如果要供给的组件为具有模拟输出参量的传感器，该输出参量又被供电的控制器接收，则针对第一类型制定的对由于连接在上游的保护装置引起的低电压损失的要求在本应用中尤为重要。在这种应用情况下，传感器通常以比率工作模式来实施，即，模拟的传感器输出信号与输送的恒定的供给电压有关。在此，在传感器内的小的电压损失同样尤其直接导致在整个系统中的敏感的偏移误差，因为由于在保护装置处的电压损失，传感器的比率参考参量与控制器不同。因此，对在这种电子组件的供电路径中的电压损失的要求非常高。

在图2中示出了根据第一类型的用于工作电压路径的经常使用的保护装置的典型示例。尝试通过切换元件D4和D3使起因于电压源1的正的或负的过电压与实际要供电的组件4分开，组件在此又普遍表示为电流阱。在此，二极管D4用作整流器(串联阀)，其基本上抑制了负的电压分量，并且齐纳二极管D3以并联电压限制器的形式作为钳位电路确保在二极管处的电压不超过二极管特定的齐纳电压。因为电子组件在电气上与齐纳二极管D3并联布置，所以电子组件得到的电压和齐纳二极管D3的电压相同，并且因此防止正的过电压，前提是齐纳二极管D3已根据要求精心确定了大小。

然而，所说明的示例性示出的结构具有很多缺点，这些缺点表明无法满足开头制定的要求：

反极性保护二极管D4作为串联开关处在工作电压路径中，并且因此引起明显的电压降，该电压降粗略地由两个分量组成，即，在二极管D4的体电阻处的与电流成比例的电压降和二极管D4的pn结的近乎恒定的半导体特定的电压降。两个部件共同导致平均约为1V的电压降。

在正的过电压的情况下，通过齐纳二极管D3的正的电压限制引起在二极管D3处的明显的功率损耗，因为齐纳二极管D3实施为钳位电路。这将使用范围限制在能量相对较低的过电压脉冲，其要么在时间上很短要么在源阻抗方面具有高阻抗(低源电流)，因为否则将超过齐纳二极管D3的允许功率损耗。甚至连在汽车领域中定义的、由于例如在内燃机的点火运转期间的感应耦合出现的正的过电压脉冲也已经被认为是高能的，使得其仅可通过功率大的并且因此大容量的齐纳二极管进行可靠的管理。从经济的角度来看，由于特别的功率损耗要求，齐纳二极管D3为特殊的结构元件，其引起相对高的成本，因此在此还没有留下积极印象。

下文中，探讨了对保护装置的一般要求，该保护装置尤其防止在电子组件的模拟的传感器路径中的正负过电压。除了要保护的供给电压输入部之外，电子组件有时具有信号输出部，其同样要受到保护，以防止正负过电压。尤其对于例如在传感器中的模拟的信号输出部，除了上文已经阐述的要求之外，适用于考虑到改动后的接口的附加的要求是：

如果传感器信号在常规的传感器输出电压范围中，即，在传感器路径中没有出现正的或负的过电压，则保护装置不应从模拟的传感器信号中吸取任何能量。通过该要求避免，大部分高阻抗的模拟的传感器信号由于保护电路的流出电流而失真。然而，与此相对设计成，在正的或负的过电压的情况下，保护装置应从传感器路径汲取(运行)电流，因为始终存在保护装置的自主的工作方式的要求，并且在该运行状态中传感器信号总归已经严重失真。

模拟的传感器信号通常在不同于通常的电压供电路径的电压(振荡)范围内运行。该范围通常还包括到0V(地电势)的信号调制。因此，不同于在用于供给电压路径的保护装置中的情况，用于传感器路径的保护装置必须可无失真地传递在限定的常规的传感器输出电压范围(通常为0V…5V)内的传感器电压。

图3示出了在传感器路径中的大大简化的作用机制。由呈传感器源的形式的电气结构元件4和源电阻RQ提供的传感器信号由保护装置2保护，以防始于电压源1的正、负过电压，只要该正、负电压在常规的传感器输出电压范围之外。因此，保护了电子组件4的传感器输出级以及所有下游的电路组件，以防止正、负过电压通过传感器输出接口到达EA 4。同样，对于满足最高安全要求的电子组件，通过用于一个或多个其他的传感器路径的保护装置可达到最高的安全标准，因为通过保护传感器路径有效避免可能的“共因故障”，这种“共因故障”可能对常用的电路组件有干扰作用。

发明内容

因此，本发明的目的是，尽可能好地满足上文阐述的要求，并分别避免用于保护电子组件的传统电路布置的缺点，或者提供具有高的安全要求的电路布置。从属权利要求和说明书中的描述涉及本发明的优选的实施例。

根据本发明的一方面，用于保护电子组件的电路布置/电路装置包括电子组件、电压源以及连接在电子组件和电压源之间的第一子电路，其中，第一子电路包括比较器和可电子控制的开关，其中，比较器配置成比较电压源的电压与比较电压，并且据此操控开关，其中，开关与电子组件串联。关于第一子电路，还可附加地参考对图4的附图说明。优选地，比较电压借助于齐纳二极管来提供，该齐纳二极管保持现有的电压、例如由电压源提供的电压恒定且稳定。

优选地，除了第一子电路之外，电路布置具有连接在电子组件和电压源之间的第二子电路，其中，第二子电路包括比较器和可电子控制的开关，其中，比较器配置成探测在电压源和在电子组件处的电压之间的负的电压差，并且据此操控开关，其中，开关与电子组件串联。

适宜地，第一子电路和第二子电路的比较器相同。换句话说，两个子电路优选地共享比较器或例如呈晶体管的形式、提供比较器的功能的开关。然而，在此要注意的是，比较器的工作模式对于不同的子电路来说可不同，如结合图4至图19的附图说明阐述的那样。

优选的是，第一子电路的部件配置成保护电子组件不受正的过电压影响，并且第二子电路的部件配置成保护电子组件不受负的过电压影响。

优选地，第一子电路和/或第二子电路的比较器具有双极晶体管，其尤其呈pnp实施方式，其中，双极晶体管的基极在第一子电路中通过串联电阻与比较电压或其源连接并且尤其受到有效影响，并且在第二子电路中与电压源连接，或者电压源是参考参量。

根据优选的实施方式，第一子电路的开关实施为常关晶体管，尤其实施为p沟道绝缘栅场效应晶体管，其中，晶体管的源极与电压源连接，并且晶体管的漏极与电子组件连接，并且晶体管的栅极参考地电势。

优选地，第二子电路的开关实施为常关晶体管，尤其实施为p沟道绝缘栅场效应晶体管，其中，晶体管的源极与电子组件连接，并且晶体管的漏极与电压源连接，并且晶体管的栅极参考地电势。

优选地，比较器的双极晶体管以其发射极与第一子电路和第二子电路的相应的常关晶体管的源极连接，并且以其集电极与栅极连接。

优选的是，常关晶体管的源极和栅极相应彼此导电连接。

优选的是，第一子电路和第二子电路的开关作为双路开关组合在一个零件中，和/或电路布置的所有电阻具有相同大小的电阻值，以节省零件成本。

优选地，第二子电路的开关实施为常关绝缘栅场效应晶体管，其中，绝缘栅场效应晶体管的源极与第二子电路的比较器的发射极连接，并且绝缘栅场效应晶体管的栅极与集电极连接。优选地，第二子电路的开关在此以p沟道实施例来实施。这在电路布置应用于电压供电路径中时是有利的。替代地，第二子电路的开关可以n沟道实施例来实施，这在电路布置应用于传感器路径中时是有利的。

优选的是，在每种情况下第一子电路和第二子电路的开关的栅极端子具有用于引入辅助电压的连接可能。这特别有利于电路布置应用于传感器路径中。

根据优选的实施例，电压源构造为机动车电池，并且电子组件构造为控制器，或者电压源构造为控制器，并且电子组件构造为传感器。

附图说明

本发明的上述特性、特征和优点以及如何实现它们的方式结合实施例的下文的说明变得更清楚和更容易理解，实施例将结合附图进行进一步阐述。

具体实施方式

如图4中的框图所示，具有针对电压供电路径防止正过电压的子电路的电路布置主要基于可电子控制的开关43或切换元件，其与要供给的或要保护的负载或电子组件4串联。在此，切换元件可看作是常闭的，即，在未受操控的状态中，开关43闭合，即导通。通过串联连接简单地规避了在过电压情况下出现大的功率损耗的问题，根据开头说明的现有技术的与负载并联连接的限制钳位电路始终具有该问题。

子保护装置的作用机制借助两种运行情况单独考虑：

a)电子组件在常规的电压供给范围中运行：

在常规的工作电压范围中，电压源1为电子组件提供供给电压。在该运行情况下，电子开关43未受操控并且因此闭合(即，导通)，并且又由恒电流阱表示的EA 4被定期供给电压。电子开关43闭合的情况由作为电压比较器连接的比较器42以及其比较电压源UCOMP来确定。在这种情况下，UCOMP如此进行设定，即，使其大于在常规的供给电压范围内的最大允许电压。由此确保不超过比较器42的比较电平，并且电子开关43在整个允许的供给电压范围中不受操控并且因此保持导通。

b)电子组件在正过电压的情况下运行：

始于电压源1，将正的过电压馈送给EA 4，其结果是电子开关43断开。这通过比较器42发起，比较器的比较电压如此来确定大小，即，使其比较电压始终小于或更负于正过电压，由此比较器操控电子开关43并且因此将电子开关断开。借此切断或断开负载、更确切地说电子组件4并且保护其不受正过电压的影响，而无需转换大量能量。电路原理没有针对当前正的过电压的持续时间设置时间限制。

对图4中的电子串联开关43的性能提出了严格要求，因为它作为与负载串联的元件关键性地参与决定了在所有运行情况(即，过载和正常运行)下保护装置的性能，并且因此还决定了对要保护的负载的影响。这些要求基本上已经在引言中进行了表达。总结如下：

电子串联开关43应仅具有可忽略的低导通阻抗，以便尽可能避免与电流成比例的电压降。

不应出现例如由于半导体饱和效应或p-n结(二极管)的电压偏置。电子串联开关43应在没有外部能量馈送(无电流)的情况下占据导通的(on)状态，并且可至少静态地自动保持该状态。该性能有助于电子串联开关满足如下要求：即，在常规的运行中，保护装置作为整体不应占用要保护的电压路径中的任何电流。

作为以几乎理想的方式满足上述所有要求的业界提供的分立标准结构元件，所谓的绝缘栅场效应晶体管IG-FET可看作是增强型的(常关)。此外，这种晶体管类型还提供用于触发切换过程的相对简单的操控，并且因此需要少的外围结构元件来提供保护电路和其功能。因此，IG-FET(常关)应在下文逐步作为实施例具体说明的电路中以其两个实施例的方式仅用作p沟道或n沟道晶体管。然而，要注意的是，该应用仅仅是示例性的，并且还可应用具有类似性能的其他半导体开关。

基于图4中的框图，图5示出了第一子电路，通过该第一子电路，将功能“在正过电压的情况下通过断开电源来保护电子组件”转换成真实电路。在此，在图5中，呈p沟道实施方案的IG-FET T7承担电子串联开关的任务，该电子串联开关的源极由对应于电压源1的供给电压源U_IN供电。负载或要保护的电子组件4由漏极T7供电，并且又通过恒定电流阱来表示，在该恒定电流阱处施加有防止正的过电压的电压U_OUT。T7的栅极通过串联电阻R8接到地电势。

如果最初忽略外围部件，则可看出，通过选择p沟道IG-FET并且栅极参考地电势，在超过栅源阈值电压之后，自动接通T7(T7的漏源路径变为低阻抗)，因为T7的栅极足够地更负于其源极(在图5中，UG-S为负)。通过与参考电压U_IN和U_OUT相应地布置T7的源极和漏极，在T7的基底二极管的由此得到的极化的情况下，实现其针对正的电压U_IN切换成不导通，并且因此T7通过相应的操控保持可切断(在相反的情况下，T7的二极管将持久导通地极化，并且在正的过电压的情况下不可切断T7)。通过双极pnp晶体管T6连同相关的电阻R7和R9，建立非常简单、技术上足够的、然而经济上有利的电压比较器。电阻R7主要负责限制T6的基极电流。与R9一起，两个电阻确定通过齐纳二极管D6的电流，齐纳二极管在此为用于比较器T6的比较电压源。T6和因此T7的过电压切断电平AN由二极管D6的可自由选择的齐纳电压以及比较器晶体管T6的基极-发射极二极管的正向电压来确定。以下为近似值：

AN≈U_Z+U_BE。

泄放电阻R9的主要任务是，耗散晶体管T6的基极剩余电流，并且因此确保在没有正的过电压UIN的情况下T6不会被错误地激活。在此重要地要提到的是，R9原则上可可选地与在图5中的两个节点51或52中的任一者连接，以便执行其功能。然而，所选择的节点51提供的优点是：电阻值可在没有不利影响的情况下确定成与在电路中的其他电阻有相似或相同的低阻抗，而不会降低晶体管T6的有效电流增益系数。通过相同的电阻值，有利于电路的零件清单，并且可在物理上组合电阻，使得例如在电阻阵列的情况下，仅须配备一个结构元件，而不是三个结构元件(R7、R8和R9局部地组合成一个结构元件)。相比之下，如果仅微不足道地减小T6的有效电流增益，则与节点52连接的泄放电阻R9必须实施为具有明显更高的电阻。需要T6的足够大的有效电流增益，以便即使在用于D6的齐纳二极管具有平坦轮廓的特性曲线的情况下也获得急速且限定的过电压切断点。具有平坦轮廓的特性曲线可通常在更高的Z电压下出现。上述所有结构元件的相互作用以及它们如何提供保护功能可从参考图5的下文的作用链中看出：

a)电子组件在常规的电压供给范围中运行：

对于在常规的供给电压范围内的工作电压U_IN，U_IN小于通过AN≈U_Z+U_BE定义的切断电平。因此，由于截止的二极管D6(没有电流流过D6)，所以同样没有基极电流可流过T6(T6的基极通过R9接到发射极电势)，从而因此T6的集电极-发射极路径同样截止。因此，在T7处形成负的电压UG-S：T7接通，并且将工作电压UIN传递到电子组件(UOUT)，电子组件由此完全准备好投入运行。除了可忽略的半导体剩余电流之后，没有工作电流流到保护电路部分中。

b)电子组件在正的过电压下运行：

在工作电压UIN上升的情况下，首先，随着超过在D6处的齐纳电压，出现恒定的电压电平(UZ＝常数)。UIN随着进一步上升到UBE，引起现在超过T6的基极-发射极阈值电压(UZ＝常数；UIN≈U_Z+U_BE)。起初的基极电流(T6)引起相应的集电极电流，即，T6的集电极-发射极路径接通(低阻抗)。R8将产生的集电极电流限制到对晶体管安全的值上。现在，最终接通T6的结果是，将T7的控制电压UG-S降低到几乎为零伏，接着T7断开，并且切断电子组件或UOUT：因此安全地保护电子组件不受存在的正的过电压U_IN的影响。

在图5中的电路中，还示出了到目前为止未提及的其他结构元件，其确切地说对于电路的功能具有次要的重要性。它们是：

C13：EMC或ESD电容器，其在汽车产品中通常直接布置在电路的输入部中。仅处于完整性考虑而列出了该电容器。

C12：充电或滤波电容器。该电容器用作缓冲电容器，并且消除在供给电压线路上的短暂的电压骤降/干扰。然而，该电容器与示出的保护电路没有直接关系。

D7：齐纳二极管将最大的UG-S电压限制成T7允许的值。如果T7的最大的UG-S电压高于切断电平，则可省略该齐纳二极管，因为此时T6已经在更低的输入电压UG-S的情况下在过电压保护之际短路至0V。

对于保护电子组件4免受负的过电压的影响的电路布置的可行的第二子电路，可通过图6首先类似于图4示出原理电路。如在图6示出的那样，这种子保护装置可同样基于可电子控制的开关63，该开关又与要供给或要保护的负载串联。开关63可看作常闭，即，在未受操控的状态中，开关63闭合(导通)。开关所需的性能与结合图4说明的相同。同样，在该保护电路部分中，通过使用源和切换元件的串联电路简单地规避在过电压的的情况下出现大的功率损耗的问题，与负载并联连接的限幅钳位电路总是具有该问题。相比于图4或图5的第一子电路的主要不同是比较器62的互连。比较器的作用机制应再次借助两种运行情况单独来看：

a)电子组件在常规的电压供给范围内运行：

在常规的工作电压范围内，电压源1为电子组件提供供给电压。在该运行情况下，电子开关63未受操控并且因此闭合(即，导通)，并且用恒定电流阱表示的EA 4被定期地供给电压。电子开关63的闭合由作为电压比较器连接的比较器62来确定，如果在比较器62的同相输入和反相输入之间的电压差为正，则比较器此时始终不操控电子开关63。因此，在具有正的(参考地电势)的输入电压的运行状态中，电子开关63始终闭合(导通)，并且因此电子组件正常工作。

b)电子组件在负的(过)电压下运行：

始于电压源1，为EA 4馈送负的过电压，结果电子开关63断开。将参考地电势小于0V的电势看作负的过电压。开关63的断开再次由比较器62发起，比较器62的同相输入和反相输入之间的电压差现在变为负，由此比较器操控电子开关63，并且因此使电子开关断开。借此将负载或电子组件4切断或断开，并且因此对其进行保护，以免受负的过电压的影响，而无需转换大量能量。在该运行情况下，电路原理同样没有针对存在的负的过电压的持续时间设置任何时间限制。

基于图6中的框图，在此还在图7中示出了作为实施例的第二子电路，通过它将功能“在负的过电压的情况下通过断开源来保护电子组件”转换为具体的电路：

在此，在图7中，呈p沟道实施方案的IG-FET T4再次承担电子串联开关的任务，其中，现在它的漏极由供给电压源(U_IN)供电。负载或要保护的电子组件由T4的源极供电，并且又通过恒定电流阱来表示，对它施加防止负的过电压的电压U_OUT。T4的栅极通过串联电阻R6固定至地电势。如果在此同样暂时忽略外围部件，则可看出，通过选择p沟道IG-FET并且栅极参考地电势，在针对正的电压U_IN超过栅源阈值电压之后，自动接通T4(T4的漏源路径变为低阻抗)，因为T4的栅极足够地负于其源极(在图7中，UG-S为负)。这能够通过T4的基底二极管来实现，该基底二极管针对正的输入电压U_IN被相应地极化，并且随着变正的电压U_IN的上升首先作为导通的二极管以正电势偏置T4的源极，直至然后在电压U_IN的上升的进一步的过程中超过T4的UG-S阈值电压，使得T4的漏源通道——该通道现在变成低阻抗并且与基底二极管并联的——以桥接基底二极管的方式短路，并且实际上全电压U_IN表现为在电子组件处的U_OUT：因此，电子组件针对正的电压U_IN自动接通。在此情况下，T4的基底二极管的极性或者其源极和漏极相对于电压U_IN和U_OUT的布置不仅引起在正的输入电压的情况下安全地接通要保护的组件，而且尤其还能够实现针对负的输入电压U_IN通过相应的操控使晶体管T4截止。这是可行的，因为基底二极管针对负的输入电压同样截止。通过双极pnp晶体管T5和相关的限制基极电流的串联电阻R5，又构建了非常简单并且因此成本上有利的电压比较器。T5的主要任务是，检测在其连接至UIN的基极和其连接至U_OUT的发射极之间的负电势差。在U_IN和U_OUT之间的负电势差的情况下，在超过T5的基极-发射极阈值电压时，出现相应的基极电流，相应的集电极电流在输出侧跟随所述基极电流。IG-FETT4最初由于负的UG-S电势而仍然导通，随后通过现在被T5短路的栅极和源极而被阻断。因此，在UIN和UOUT之间的负的电势差的情况下，电子组件被断开或切断，并且因此防止负的过电压。原则上，最初看起来好像在图7的电路中不必要地设置了比较器晶体管T5和基极电阻R5，因为所使用的增强型p沟道IG-FET T4针对UG-S＝0V和针对UG-S的正值在没有单独的控制机构的情况下自行截止。尽管IG-FET T4的该特性在很多情况下是适当的，并且足以提供防止负的过电压的保护功能，但仍存在确定的并且并非完全脱离实际的情况，在这些情况下比较器晶体管T5对保护电路的运行安全极为重要。例如在这样的电子组件中就是这种情况：该电子组件在输入部中具有电容特别高的电容器，该电容器通常在电压干扰时用作缓冲器或桥接的能量存储器。在图7中的电路通过C10表示这种结构元件。

在下文中，借助两个示例来探讨在图7中的电路的特性，此时(高电容的)电容器C10充满电，并且在输入侧出现在引导电势的线路U_IN和接地端子之间的短路(U_IN短路)。这种情况在实践中尤其出现在线束中的各导线受损并且最终突然连接或短路时。在这种情况下，供电源(U_IN)通常保持完好，因为它通常设有过电流保险丝。关于负的过电压对保护装置的影响，必须区分电路是否已完整实施，即，如在图7中示出的那样，或者T5和R5是否已去除：

a)想象已经从图7中的电路中去除了T5和R5。在电容器C10充满电时输入电压UIN突然短路的情况下，由于在C10中的存储的能量，出现电流从C10通过T5的闭合的漏源通道流到短路的输入电压源中。电流可流过T5，因为在短路的瞬间，T5的源极通过充电的电容器C10以正的电势偏置(UG-S为负)，并且晶体管T5因此首先保持在完全导通的状态中，而电流以与正常运行相反的电流方向流经漏源通道。该状态一直保持到电容器C10放电至其残余电压下降到低于UG-S阈值电压，并且T4的漏源通道因此被截止。出现的这种情况的问题是产生的(短路)电流的大小。如果假设短路直接发生在保护装置的输入区域中，则该电流基本上仅受引导(短路)电流的导体轨迹和晶体管T5的漏源通道的导通电阻的限制。因此，短路电流非常大，结果是，短路电流超过晶体管T4的最大允许的漏极电流几个量级，因此T4进入缺陷状态中。这里特别成问题的是，在IG-FET晶体管的情况下由于过电流引起的缺陷经常表现在漏源通道的长久的短路，因此该缺陷显现为潜在错误，因为T4不会导致电子组件的功能限制，然而，电子组件在负的过电压的情况下实际上不再受到保护，因为有缺陷的晶体管T4不再可控。在用于高安全性应用的电子组件中，在出现潜在错误时，不再可避免所谓的共因故障，由此安全目标受到质疑。

b)根据图7完整实施了电路。如参考a)概述的、具有不希望的后果的作用机制可通过以下方式避免，即，在图7中使比较器晶体管T5和基极电阻R5互联。特别对于在a)中描述的情况，即，由于输入侧的短路，在T5的基极有更负的电势，同时在T5的发射极或T4的源极有更正的电势，T5可完成其任务，并且通过比较基极电势与发射极电势，在出现基极电流时，通过以下方式使IG-FET T4截止，即，使T4的栅极电势等于源极电势(UG-S＝0V)。因此可靠地避免具有相反的电流方向的过电流，并且保护了晶体管T4现在所有的运行状态中不被破坏。一旦发射极电势降低至几乎为0V(地电势)(C10完全放电)，T5便无法再执行器电势比较任务。如果在这种情况下输入电势U_IN仍然为0V或更负的电势，则晶体管T4自行阻断，并且针对任何负的过电压都可靠地截止，并且电子组件得到相应的保护。

如上文一样，在此同样还要简短地探讨包含在图7的电路中的、然而到目前为止没有提及的结构元件。它们是：

C9：EMC或ESD电容器，其在汽车产品中通常直接布置在电路的输入部中。仅处于完整性考虑而列出了该电容器。

D5：齐纳二极管将最大的正的UG-S电压限制成T4允许的值。如果用于供给电子组件的最大的输入电压U_IN小于T4的允许的UG-S电压，则可省略它。

在接合图4、图5、图6和图7给出的子电路中，它们虽然都已经完全完成了其部分保护功能，然而不可针对正负过电压这两个干扰参量进行保护，下面根据本发明的优选的实施方式的实施例示出复合电路，其可同样地并且没有限制地完成两个子任务。

因为先前的两个子电路都是基于通过电子串联开关切断或断开要保护的电子组件，所以下文的复合电路以一致的方式使两种保护功能通过以下方式彼此结合，即，将两个先前的子电路串联，即相继连接。由此完全保留了两个先前的子电路的优点。通过在图8中示出的最终的复合电路，视图将多个功能组合在一个结构元件中，以便相对于用于两个子电路的结构元件的总数减少所需结构元件的总数，并且因此获得成本上更有利的整体电路。具体地，以下结构元件可取消或组合：

晶体管T1和T3的栅极可连结在一起，从而还仅需一个栅极电阻R3(而不是两个)。因此节省一个电阻。

在正、负过电压的情况下，比较器功能可结合在晶体管结构元件T2中。同样，基极电阻R2仅需要一个。因此节省了一个双极晶体管和一个电阻。

因为除了栅极之外，T1和T3的两个源极也连结在一起，所以可省略用于限制栅源电压的齐纳二极管，因为两个IG-FET晶体管具有相同的UG-S电势。此外，如果正的切断电平(AN)小于两个IG-FET(T1和T3)的最大允许的UG-S电压，则可如之前一样省略其余的齐纳二极管D1。因此可节省一个齐纳二极管。

在图8中的最终复合电路基本上由和图5与图7的各个电路相同的元件构成，即，用于在负的过电压下切断的电子串联开关T1和用于在正的过电压下切断的电子串联开关T3为p沟道IG-FET，二者相对于彼此以及相对于各自的子电路是相同的。它们的功能已经结合图4和图5针对晶体管T3、并且结合图6和图7针对晶体管T1进行了详细描述。修改并简化成一个结构元件之后，比较器的晶体管T2在此发挥双重功能。在此必须区分电路当前处在哪种保护状态中：

a)在常规的工作电压范围U_IN内，两个IG-FET晶体管T1和T3均可独立导通，因为对于两个晶体管都有效的栅源电压UG-S足够负。两个晶体管都被提供足够的正的源极电势归因于T1中的基底二极管，该基底二极管针对正的源电压UIN是正向偏置的。在栅源阈值电压被超过时，T1中的基底二极管由现在导通的源漏通道桥接，并且T1和T3将工作电压UIN传导到电子组件(U_OUT)，电子组件因此完全准备好投入运行。泄放电阻R1不再与T2的发射极连接、而是直接与输入电压源UIN连接，该事实不会限制其在该运行状态中的任务，即，耗散晶体管T2的基极剩余电流，并且将晶体管可靠地保持在截止状态中。由于UIN的电势趋于比T2的发射极电势更正，其甚至还更有利于泄放电阻的功能。在该运行状态中，除了可忽略的半导体剩余电流之外，没有工作电流流到保护电路部分中。

b)随着正的过电压U_IN上升，首先等效于图5，其中，在超过在齐纳二极管D2处的齐纳电压时，出现恒定的电压电平(UZ＝常数)。U_IN进一步上升了UBE引起超过T2的基极-发射极阈值电压(UZ＝常数；UIN≈U_Z+U_BE)。然后起初的基极电流(T2)引起相应的集电极电流，即，T2的集电极-发射极路径接通(低阻抗)。R3将产生的集电极电流限制到对晶体管安全的值。接通T2的结果是，最终T3(和T1)的控制电压UG-S降到几乎为零伏，然后它断开并且切断电子组件或U_OUT：因此可靠地保护电子组件免受存在的正的过电压U_IN的影响。尽管在该正的过电压情况下还切断了T1，但因为两个晶体管T1和T3的栅源极并联，所以T1保持低导通，因为它的基底二极管如此定向，即，T1针对正的输入电压始终导通并且因此保持用于T2的发射极电极的比较电平。

c)在突然出现的接地短路或起初的负的过电压的情况下，在C4事先充电的情况下，出现结合图7说明的作用机制，即，T2的基极处的电势——其由于输入侧的短路而更负——被电阻R1分流，同时在T2的发射极或源极(T1；T3)处的更正的电势具有如下作用，即，其引起随着然后建立的基极电流而产生相应的集电极电流(T2导通)，然后使得T1和T3的栅极和源极电势变得电势相同(UG-S＝0V)，并且因此切断T1。因此，可靠地防止从C4到短路源的反向流动的短路电流。T3可由于其基底二极管的定向而无法被切断，该基底二极管在此情况下始终导通。由于T3的导通的基底二极管，C4的电势得以保持，以作为用于比较器晶体管T2的发射极的比较电势，直至C4通过电子组件完全放电。如果在这种情况下输入电压源U_IN的电势仍为0V或为负，则T1由于现已衰减至0V的栅源电势(UG-S＝0V)而截止，并且继续保护电子组件不受任何负的过电压影响，然而现在不受T2影响。

在下文中借助一实际示例更详细地探讨结合图8阐述的电路布置，其用于尤其防止在工作电压路径中的正负过电压。为此，在时域中探测不同的电压和电流，它们反映了在不同的运行状态下的在前面各节中说明的特性，并且还使之更易于理解。

作为基础，使用在图9中示出的、此时选好了参数的电路布置，其对应于从图8中已知的复合电路。附图标记TP1至TP5相应表示信号(电压/电流)，其还描绘在下面的在图10中示出的评估中。所绘出的电路例如基于以下特征值来选择参数：

常规的输入电压范围U_IN＝5V-32V是固定的。在此，确定IG-FET晶体管T4和T6的栅源阈值电压的下限。因此涉及到特定于晶体管的特性值，而上限受到针对正的过电压的所选择的切断电平AN的限制。

针对正的过电压的切断电平AN通过以下公式近似得出：AN≈U_Z+U_BE。在UZ＝33V(由D3确定)并且UBE＝0.7V(由比较器晶体管T5确定)的情况下，得到的切断电平约为AN≈33.7V。UG-S限制二极管D4考虑到如下情况：即，UG-S电势不可上升到UG-S＝20V以上，因为在该电势下，对于T4和T6存在负载极限(示例限定，取决于相应的晶体管)。仅需要D4，因为在该示例中适用的是：UG-S_max<AN。

电子组件的工作电流应为1A，并且应恒定。该工作电流在图9中通过恒定电流阱IL来象征性地表示。缓冲电容器C7有意地设计为具有c＝6800pF的高电容，以便在突然出现负电势U_IN的情况下可识别出可能的反向电流。出现的反向电流对于T4和T6来说构成潜在危险。

在结构元件的通常的参数选择中还已经考虑了经济部件。在结合图8将多种功能组合在一个结构元件中时，在此参数选择如此实施，使得虽然结构元件在功能上仍然存在，但是在物理上是可组合的。这是将待组装在电路板上的结构元件的数量减至最少的进一步的步骤，从而简化保护装置的制造。以下结构元件受到该措施影响：

IG-FET T4和T6的技术数据相同。它们可组合在一个双IG-FET中。因此可节省一个要组装的晶体管。

在保护电路中所需的所有电阻的标称值始终选择相同的电阻值，而不会损害保护电路的性能。这还适用于R6，如果假设其标称值由串联的两个15kQ电阻组成。相同的电阻值使得能够将所有的电阻组合在一个4倍电阻阵列中，标称值分别为15kQ。因此可节省两个要组装的电阻。

为了进一步研究在图9中的进行参数选择的复合电路，针对输入电压U_IN(即，在TP1处的信号)，已经限定了周期性的时间曲线，该时间曲线含有：斜坡状的上升，在图10中在时间区段A中伸延：在高(正的)电压电平上的恒定的走势，在图10中在时间区段B中伸延；在低的电压电平上的恒定的走势，在图10中在时间区段C中伸延；以及电压跳变。在此，对于U_IN，应区分三种运行情况或电压范围：

5V<U_IN<25V，即，U_IN仅在常规的工作电压范围内(图10)。

-20V<UIN<25V，即，U_IN包含负的过电压，然而没有正的过电压(图11)。

-20V<UIN<50V，即，U_IN经过负的过电压、常规的工作电压范围以及正的过电压(图12)。

对于在图10中示出的时间曲线，输入电压U_IN或在TP1处的信号始终处在在此限定的常规的工作电压范围内。因此，受保护的输出电压不允许被改变以使得出现电子组件的运行受损(TP2)。这在周期性重复的时间区段A至C中给出。在更仔细地研究TP2的振荡图时，在TP1处的输入信号还是存在差异：虽然在时间区段A和B中电压TP1和TP2仍然具有几乎相同的走势，但在区段B和区段C之间的过渡中由于陡峭的下降沿而在TP2处出现变化。电压沿具有明显更平坦的走势。这可归因于与在TP1处的陡然降成负的边沿的去耦(分离)，即，电容器C7没有通过经由输入电压源U_IN的反向电流放电，而是通过电子组件的明显更小的工作电流(IL＝1A)放电。因为该工作电流恒定，所以在区段B与区段C之间的过渡中在TP2处得到线性下降的电压沿。这种特性时为了防止过大的反向短路电流，并且因此防止破坏晶体管T4和T6。这种特性由比较器晶体管T5启动，其引起在区段B和C之间电压变为UG-S＝0V(TP3)，并且因此使IG-FET T4截止。流过齐纳二极管D3的电流(TP4)为(电容的)剩余电流，其既小又极短，并且因此在这种情况下可忽略不计。漏极电流(TP5)的特征在于在区段A中的升高的电流。在此，电容器C7的充电电流和电子组件的工作电流相加，在区段B中正常的工作电流IL＝1A，并且在区段B和C之间的过渡中没有电流ID＝0A，因为在该时间区段内T4是截止的。总之，针对防止正负过电压的工作电压路径的组合保护装置在工作电压范围5V<U_IN<25V内显示出了预期的、运行非常可靠的特性。

对于在图11中示出的时间曲线，输入电压U_IN或在TP1处的信号首先处在负电势(U_IN<0V)，直至到达时间区段A的大约一半，并且在该时间区段中的输出电压(TP2)相应地处在0电平，即，电子组件正如应该的那样受到保护而不受负的输入电压影响(T4已经自行截断)。

其他给出的信号表现如下：TP3同样处于0电平(UG-S＝0V，否则T4不会截止)；IZ(TP4)为负，因为二极管D3沿正向方向运行，然而该状态不可用于保护电路的其余部分，并且因此意义不大；ID＝0A(TP5)，因为T4截止。随着U_IN上升到正的电压范围内并且超过T4和T6的UG-S阈值电压(区段A的第二半部)，在TP2处大致获得如已经结合图10在该时间区段中描述的那样的特性：在TP2处的电压基本上遵循在TP1处的走势，直至到达区段B和C之间的过渡区域。由于晶体管T4(再次)截止，出现TP2的去耦，并且C7由于恒定的工作电流(IL＝1A)而再次以明显更平坦的边沿线性放电直至U_OUT＝0V。U_OUT＝0V(TP2)同样在时间区段C中得以保持，在该时间区段中，U_IN(TP1)又为负，因为直至C7几乎完全放电，比较器晶体管T5才主动地截止IG-FET T4，直至IG-FET T4此后接着自行截断并且继续保持截止。因此，同样又可靠地保护电子组件不受负的过电压影响。在其余的区段中流过齐纳二极管D3的电流(TP4)要么为(电容性)剩余电流，其可再次安全地忽略不计，要么如果在TP1处的输入电势为负则电流为负。同样这又可忽略，因为无可用效果。TP5的漏极电流的特征在于在区段A的第二部分中的过高的电流。在此，电容器C7的充电电流和电子组件的工作电流相加，在区段B中正常工作电流IL＝1A，并且在T4截止的时间区段内没有电流ID＝0V，因为UG-S＝0V(TP3)。总之，针对防止正负过电压的工作电压路径的组合保护装置在工作电压范围-20V<UIN<25V内又显示出令人信服的、运行非常可靠的特性。

对于在图12中示出的时间曲线，输入电压U_IN或TP1处的信号在时间区段A内在-20V<UIN<50V的电势的整个在此考虑的摆幅范围内上升。正如期望的那样，TP2处的输出电压U_OUT仅出现在3V<U_OUT<33.6V的范围中，符合UG-S阈值电压<U_OUT<AN。因此，电子组件没有被供给超出常规的工作电压范围的电压，并且因此在该时间区段中得到保护。其他电流和电压的情况相应是：只有在TP1处既没有正过电压也没有负过电压时，TP3处的UG-S才不等于零或为负，这是期望的情况。因为电流可在两个方向上流过齐纳二极管D3，相应地作为IZ(TP4)，针对在TP1处的负的输入电压，出现负的电流，二极管此刻切换到正向方向，并且针对正的过电压在齐纳二极管切换到截止方向时出现相应的齐纳电流。在具有常规的供给电压的其余的时间区段中(仅仅出现在时间区段A中)，二极管电流如预期的那样为0A。类似的情况适用于漏极电流(TP5)，其仅在区段A中在输入电压处在常规的工作电压范围内期间不等于零。

因为TP2处的电压即使在以TP1处的正负过电压的极值为特征的区段B和C中也保持为0V，所以这种最苛刻的运行状态再次表明，电子组件可在各个方面得到充分保护。

因为已经提供了两个IG-FET作为切换元件，通过图8概况地阐述的和通过图9用参数阐述的电路布置可在针对如下应用的切换功能方面进行扩展：在该应用中，电子组件的接通和切断例如通过上级的控制器进行。防止正负过电压的实际的保护功能通过这种补充没有以任何方式受到消极影响。图13示出了低花费的实现方案，在图13中，图9的电路已经由数字晶体管T10补充。T10能够实现将逻辑兼容的控制信号(0V/5V)施加给T10的数字基极电极，以决定是否为电子组件供给电压。在此适用于以下关系：

基极控制电压0V：电子组件可在常规的工作电压范围内运行。

基极控制电压5V：电子组件永久切断。

数字晶体管的等效电路是简单的集成电路，其包括双极型晶体管、用于限制电流的基极串联电阻和用于可靠地截止的基极泄放电阻，在图13中的用虚线框住的区域中示出。晶体管T10的基极上施加有正的逻辑信号，其反过来又允许基极电流流过T8。T8的起初的基极电流产生相应的集电极电流，即，T8的集电极-发射极路径低阻抗地接通。此时，接通T8的结果最终是，T9(和T11)的控制电压UG-S降低到几乎为零伏，接着T9(和T11)断开，并且电子组件4或U_OUT切断。所描述的作用机制仅适用于在U_IN处的正电压的情况，对于负的输入电压，上文说明的自行截断机制通过T11生效。

如在引言部分中阐述的那样，第二应用类型可具有稍许不同的边界条件，在该第二应用类型中，电子组件在稳定的低直流电压下运行，并且电路布置用于防止在模拟的传感器路径中的正负过电压。在图14中以框图示出了包括两个子电路的相应适配的复合电路。

图14中的框图原则上又基于两个已经被证实的可电子控制的开关43和63，它们与要保护的电子组件4或其传感器源串联。两个开关可看作常闭，即，在未受操控的状态中，两个开关43和63闭合(导通)。同样，在此串联电路有助于在过电压情况下甚至不会出现大的功率损耗，即，在此处选择的原理中不会出现与传感器源并联连接的限制钳位电路始终所具有的问题(参见对图2的说明)。借助以下三种运行情况单独考虑保护装置的作用机制：

a)电子组件4的传感器源正常运行或加载，即，没有反作用于传感器源电压的干扰性电压源1连接到传感器输出部。在常规的运行情况下，由电子组件4d的传感器源产生的信号通过在该运行情况下未受操控的并且因此闭合的(即，导通的)电子开关63和43传导到外部接口。电子开关43的闭合由负责正的过电压的、实施为比较器42的电压比较器和其比较电压源UCOMP确定。在这种情况下，UCOMP的大小如此来设定，即，其大于可由传感器源输出的最大(正)电压。由此确保不超过比较器42的比较电平，电子开关43也不被操控/驱动，并且因此即使在达到最大的正传感器电压时也保持导通。电子开关63的切换状态由负责负的过电压的、实施为比较器62的电压比较器确定。如果在比较器62的同相输入和反向输入之间的电压差为正，该电压比较器始终不操控电子开关63。因为同相输入以地电势为参考，这仅适用于负的、即比地电势更小的传感器电势。因为传感器源的最小的信号大小为0V，所以两个电子开关63和43在传感器源的整个电压摆幅范围内保持导通，并且传感器信号不失真地提供给外部接口。

b)通过电压源1使正的过电压进入到模拟的传感器路径中。始于电压源1，将正的过电压输送给模拟的传感器路径，结果电子开关43断开。这由比较器42启动，其比较电压的大小如此设定，即，其始终小于(负于)正的过电压，由此比较器操控电子开关43，并且因此将电子开关断开。借此使传感器源与由电压源1引起的正的过电压去耦，并且相应地得到保护，而无需转换大量能量。在这种情况下，电路原理同样没有针对正的过电压的持续时间设置任何时间限制。

c)通过电压源1使负的过电压进入到模拟的传感器路径中。始于电压源1，将负的过电压输送给模拟的传感器路径，结果电子开关63断开。这由比较器62启动，其比较电压代表地电势并且又如此配置，即，使得电子开关始终被操控，并且因此一旦电子开关的同相输入负于地电势，则电子开关截止。因为62的同相输入与传感器路径的输出接口连接，因此在这种情况下存在负电势时，电子开关63截止。结果，因此传感器源与由电压源1引起的负的过电压去耦，并且相应地得到保护，而无需转换大量能量。在这种情况下，电路原理同样没有针对负的过电压的持续时间设置任何时间限制。

通过在图15示出的详细电路示出了根据图14的框图中的复合电路的明确说明的实施例。该详细电路已经融合了防止电子组件4的传感器路径中的正负过电压的保护功能。首先在图15中注意到的是，相比于用于工作电压路径的电路(图9)，用于结构元件上的运行支出更大。这主要是由于特殊的要求，即，即使在0V路径电势的情况下，传感器路径也不能被切断，并且切换晶体管T5和T7因此必须仍然完全导通。如果要保留以前的基本方案，即，使用增强型IG-FET晶体管(自截止/常关)作为电子串联开关，则必须确保在0V路径电势下，两个晶体管T5和T7的产生的栅源电压仍不会低于其相应各自的栅源阈值电压。在图15中，这通过相应地确定参数的辅助电压实现，该辅助电压被输送给相应的栅极，使得它此后不再参考地电势。串联开关T5同样进行了改动，因为它现在实施为N-沟道IG-FET。该选择是基于T5现在需要通过专用比较器进行单独的操控，因为T5在该运行方式下不再自行截断，并且因此在该运行情况下必须被主动地关断。为了以最简单的方式操控T5，在此使用N-沟道IG-FET是有利的。

关于各个结构元件和整个电路的功能：

如果在图15中首先忽略了在T5左侧的所有结构元件，则IG-FET T7和比较器晶体管T6连同外围(R8、R10、R11和D4)一起构成了已经在针对图5的说明中介绍的防止正的过电压的电路布置，其功能已经在图5中进行了详细讨论。作为自主工作的子电路，其与上述电路的不同仅在于，在该情况下，在正常的常规的运行中，将模拟的传感器电压USEN或UOUT施加给T7的漏极，并且其在电路的正常运行中以不变的方式通过源极端子向外传递，其中，T7的漏源通道在这种情况下具有低阻抗。为了能够在不偏离力求的摆幅范围内不失真地传输模拟的传感器信号，作为进一步的变化，T7的栅极固定在负电势，在该情况下相对于地电势设置成-5V。因此，在恒定的栅极电势的情况下，模拟的传感器信号通过导通的T7的可行的可传输摆幅范围在下端(近似)由T7的栅源阈值电压限定，并且在摆幅范围的上端由晶体管T7的最大允许的栅源电压的绝对值限定。在简化的间隔表示法中，在以T7作为切换元件的情况下摆幅范围还可以如下方式来表示。对于经由T7进行的线性信号传输，适用的是：

U_G2-U_G-S2min≤U_OUT≤|U_G-S2max|。

然而，限制性地，必须指出的是，方程式中的上限水平仅在以下情况下才是正确的：|U_G-S2max|≤AN，因为否则上限由切断电平AN限定。(正的)切断电平AN相对于结合图5表述的近似值不变。内容如下：

AN≈U_Z+U_BE

超过IG-FET T7的特定于晶体管的最大栅源电压会由于在半导体中的击穿现象而导致出现栅极电流，由此除了晶体管T7的禁止的运行状态之外，还引起从传感器信号中汲取电流，这在严格遵循在引言部分表达的对保护电路的要求的情况下是不允许的。在图15中的左边的电路部分为防止在传感器路径中的负的过电压的新型的自主保护电路。在此，在N沟道IG-FET T5作为在常规的传感器运行中的电子开关的情况下，其栅极与相对于地电势明显更大的电压源(在这种情况下为+10V)连接，从而晶体管T5导通，因为其栅源电压UG-S1在常规的传感器信号摆幅下始终为正。因此，T5的漏源通道在这种情况下具有低阻抗，并且源自T7的源极的传感器信号可实际上没有改变地传递到传感器输出。栅极电阻R9在某些运行情况下承担限制电流的功能。传感器输出以包括R15||C2的等效负载结束。同样，在晶体管T5的情况下，栅极电势或栅源电势的极限确定了传感器信号的线性控制范围。因为在此涉及到N沟道IG-FET，在恒定的栅极电势的情况下，T5的栅源阈值电压确定了控制范围的上(正)端，并且至少理论上，最大允许的负栅源电压的绝对值确定了控制下限。因此，类似于之前提到的方程式可表达成，对于经由T5进行的线性信号传输，适用于的是：

-|U_G-S1max|≤U_OUT≤U_G1-U_G-S1min。

在图15中的npn比较器晶体管T8确保了传感器线路上的电势永远不会达到方程式中列出的下限电平-|UG-S1max|。T8与(肖特基)二极管D1一起形成电压比较器，如果晶体管T8的发射极变得比其基极负了其阈值电压UBE，则在负电势的情况下该电压比较器使T5截止。T8的起初的基极电流引起相应的集电极电流，即，即集电极-发射极路径导通，并且因此T5的栅极和源极电势相等-UG-S1降至0V，并且T5被切断。因此，传感器源USEN与外部存在的负电势安全隔离，并且因此得到保护而不受在传感器输出处引入的任何负的电势的影响。

在这点上同样重要的是T5的源极和漏极参考电压U_IN和U_OUT的布置，其中由此得到T5的基底二极管的极化。通过所选择的布置实现基底二极管针对负的电压UIN切换成不导通，并且因此T5保持能够通过相应的操控被切断(在相反的情况下，在负的过电压的情况下T5的二极管被永久导通地极化并且T5无法被切断)。在具有T8的电路部分，主要出于经济原因，将数字晶体管用作比较器晶体管，其已经融合了电压比较器的所有切换元件。从图15中的用虚线框住的等效电路中可看出，在T8中在基极和发射极之间含有内部的泄放电阻，以用于耗散可能的基极剩余电流。为了在传感器的正常运行中，即，在连接部UIN处既没有正的过电压也没有负的过电压时，防止经由数字晶体管T8的内部泄放电阻和基极串联电阻的连续电流流动，设置有肖特基二极管D6。它防止在传感器信号的整个正的摆幅范围内保护电路从传感器信号汲取电流，并且因此避免传感器信号的失真。然而，二极管D6同样影响防止负的过电压的保护电路部分的起始点或负切断电平-AN，该负切断电平-AN由比较器晶体管T8的UBE阈值电压和二极管D6的正向电压确定。因此，负的切断电平-AN近似为：

-AN≈U_{BE_T8}+U_{F_}

对于肖特基二极管，在UBE_T8≈0.7V并且UF_D6≈0.3V的情况下，获得的切断电平约为-AN≈1V。保护电路不会正好在0V时切断在实践中并不会构成不利条件，因为在实践中将一伏的负的电压作为故障电压施加到传感器输出中是非常少见的，并且为此对于大多数传感器输出而言尚未形成严重危险。非常常见的是，工作电压线路以相反的极性与传感器输出连接，由此出现明显更低的负的(过)电压，并且在该电压下，晶体管T8周围的电路部位如上述方案中所述直接执行传感器源的分离。在-AN≈1V的情况下，相对于最低的0V传感器电势还可获得重要的安全裕度，这在实践中确保了在整个公差内传感器信号在正常运行中都不会失真。在图15中的电路中还绘出了其他到目前为止未提及的结构元件，它们的功能在到目前为止所考虑的工作状态下起着相当次要的作用。它们是：

D5：因为晶体管T5在没有防止正的过电压的保护装置的情况下以其源极直接与传感器输出连接，所以原则上存在的风险是，超过晶体管的最大允许的栅源电压，并且T5由此被破坏。二极管D5通过以下方式避免这种情况，即，二极管D5可防止所述晶体管的源极电势明显高于其栅极电势。一旦T5的源极电势超过其栅极电势，此时导通的二极管D5将栅源电势限制到硅二极管D5的正向电压，即，栅源电势不可明显大于约UG-S1≈-0.7V，并且晶体管T5因此受到保护。

R12和R13：在电子组件的工作电压已切断并且辅助电压+10V(在T5处的UG1)和-5V(在T7处的UG2)不运行状态中，所述电阻为T5(R13)和T7(R12)的栅极提供限定的接地参考电势。

C1：EMC或ESD电容器，其在汽车产品中通常直接布置在电路的输入部中。该电容器仅出于完整性考虑列出。

在切断电子组件的工作电压时，尽管缺乏辅助电压UG1和UG2，用于模拟的传感器路径的防止正负过电压的组合保护装置在防止正负过电压的保护作用方面仍保持可完整运行，即，在传感器输出处出现正的或负的过电压时，上述机制不变地起作用。这可归因于在图2.11中的比较器晶体管T8和T6的自主的工作方式，它们还可在该情况下又完全独立于工作电压情况实施其功能，因为它们在过电压情况下从过电压源汲取对于其功能所需的能量。因此，电子组件的传感器输出级在任何运行情况下都能得到全面可靠的保护，以防止任何类型的过电压。

为了在图15中的保护电路中可线性传输具有低至至少0V的摆幅范围的传感器信号，需要晶体管T5和T7的特定的栅极电压，其最初不一定在每个电子组件中都可用。图16示例性地示出了两个所谓的电荷泵，通过它们可产生具有5V的工作电压和更高频的矩形电压的所需的正的和负的栅极电压。矩形信号必须源自低阻抗源，例如CMOS门或μC端口。这涉及到了标准电路，如果小的电路板空间和成本处于优先考虑范围，则此时可始终有利地使用该标准电路。在汲取很少电流的情况下，在上面的逆变器电荷泵中，建立了原始输入电压的负输出电压，该输出电压降低/减少了二极管Dl和D2的正向电压。在下面的倍增电荷泵中产生了加倍的输出电压，该加倍的输出电压同样减少了两个关联的二极管处的电压降。两个输出电压的确切绝对值大小无关紧要，只要模拟的传感器信号不受在上述方程式中所表示的限制条件的约束即可。

在下文中借助应用实例进一步探讨在前述部分中示出的防止在模拟的传感器路径中的正负过电压的保护装置。为此探测在时域中各种有意义的电压和电流，它们旨在反映在两种不同的运行状态下在前述部分中说明的特性。作为基础，使用在图17中示出的、现在确定了参数的电路，该电路对应于图15的已知的复合电路。用TP1至TP5来相应表示在下文的评估中进行描述的信号(电压/电流)。

在图17中的绘出的电路基于以下特征值示例性地确定参数：

常规的传感器摆幅范围为U_OUT＝0V至5V。

用于在用UIN标记的传感器路径中的正的过电压的切断电平(AN)近似以如下方式给出：AN≈UZ+UBE。在UZ＝6.2V(由D3确定)和UBE＝0.7V(由比较器晶体管T3确定)的情况下，近似获得的切断电平为AN≈6.9V。在电路的参数选择中基于的是，T4的最大允许的栅源电压大于确定的切断电平，即，在IUG-S_maxI>AN的情况下，可省去对T4的进一步的保护。

负的切断电平(-AN)为：

-AN≈UBE_T1+UF_D1，即，-AN≈0.7V+0.3V＝1V。

在结构元件的总体参数选择中，在此同样考虑了经济成分。在图17中的结构元件的参数选择尽可能如此实施，即，结构元件虽然在功能上仍然存在，但在物理上是可组合的。这是将待组装在电路板上的结构元件的数量减至最少的进一步的步骤，从而简化保护装置的制造。以下结构元件受此措施影响：

IG-FET T2和T4的基本技术数据在最大程度上相同。它们可组合在一个双pn-IG-FET中。结果节省了要组装的一个晶体管。

保护电路中所需的所有电阻在标称值方面确定成均具有相同的电阻，只要没有由此损害保护电路的性能即可。这适用于电阻R2、R3、R4和R5，其均具有R＝15kQ的标称值，并且因此可组合在一个4倍电阻阵列中，其中，标称值分别为15kQ。电阻R1和R6的电阻值更高，以便它们不会使辅助电压源过分加载。通过两倍56kQ，它们仍然可组合在一个双电阻阵列中。因此可节省四个要组装的电阻。

为了进一步探讨在图17中的分配了参数的复合电路，针对干扰性的输入电压UIN(即，在TP1处的信号)，再次定义了周期性的时间曲线，该时间曲线包含：斜坡状的上升，随后在时间区段A中伸延；高的(正的)电压电平下的恒定的走势，接着在时间区段B中伸延；在低的电压电平下的恒定的走势，接着在时间区段C中伸延；以及电压跳变。为了更简单地区分两个信号，传感器源通过U_OUT产生正弦式的传感器信号，其比TP1处的斜坡跳变干扰信号具有更短的周期持续时间。应对两种运行情况进行区分：

干扰电压源与传感器输出连接，并且具有的电压范围为-20V<U_IN<20V，即，U_IN覆盖负的过电压、常规的工作电压范围以及正的过电压的电压范围。

干扰电压源与传感器输出断开，并且传感器传输其具有标称电压摆幅的正弦式传感器信号。该运行类型旨在发现在常规运行期间由于保护电路所导致的可能的失真。

在图18中示出的时间曲线中，(干扰)输入电压U_IN或TP1处的信号在值域为-20V<U_IN<20V的情况下对连续存在的正弦式传感器信号USEN起作用。开关S1闭合。在这种运行情况下，由于相互作用的电压源，仅允许在-AN<U_OUT<AN的电压范围内从传感器汲取大量(短路)电流，该电压范围为此包含电流限制，该电流限制在此简化地通过电阻R7实现。电压UOUT(TP2)超过极限-AN<U_OUT<AN是不允许的，因为这可导致破坏传感器输出级。已经在时间区段A中显示出了满足上述要求：当TP1处的干扰电压源U_IN贯穿其整个值域时，U_OUT处的传感器信号仅在窄的时间区段内达到极限-AN或AN，在该窄的时间区段中，TP1处的信号处在区间-AN<UOUT<AN内。通过R7(TP3)的电流(等同于传感器源必须消耗的电流)同样仅在该窄的时间区段内清晰出现。因此，仅仅在TP2和TP3处的两个信号曲线已经表明，如应该的那样，仅在区间-AN<U_OUT<AN内，才将两个源U_IN(TP1)和UOUT(TP2)连接在一起(补偿电流可流过R7)，而在区段A中的其余时间、特别是在正负过电压阶段期间由于U_IN的大小而将二者断开。

在TP4处的晶体管T2的栅源电压相应地表现为：在负的过电压阶段期间，UG-S1＝0，因为它通过T1短路，在区间-AN<U_OUT<AN中，它是正的，晶体管T2导通，并且在干扰电压源U_IN(TP1)超过T2的栅极电势的情况下，电压UG-S1保持在大约-0.7V。UG-S1电压无法再变得更小，因为现在导通的二极管D2有效地防止这种情况。电压UG-S2在时间区段A内按预期方式工作：在负的输入电压U_IN(TP1)的情况下以及在区间-AN<U_OUT<AN内，晶体管T4通过足够负的UG-S2电势接通，而在超过AN的情况下该电势降至0V。在其余的时间区段B和C中，它们的特征是输入电压U_IN(TP1)的正的恒定过电压(区段B)和负的恒定过电压(区段C)的阶段，其余信号的情况完全如要求的那样。由于传感器信号输出(TP1)处始终存在正的或负的过电压，因此实际的传感器源也永久地与源U_IN(TP1)断开，这是期望的表现。因此，在这种情况下，通过电阻R7的电流同样永久为0A(TP3)。因此，尽管在TP1处出现正的或负的过电压，传感器源仍然安全地得到保护，并且与破坏性的干扰源U_IN可靠地去耦。如果保护装置实现规定的功能，则栅源电势UG-S1(TP4)和UG-S2(TP5)必须携带适当的相应电势。情况也是如此：TP4，即，在时间区段B中出现正的过电压的情况下，晶体管T2的UG-S1再次稍微偏置为负(UG-S1＝-0.7V)，其原因又是导通的保护二极管D2，并且在时间区段C中出现负的过电压的情况下，UG-S1按预期为0V，最后在该情况下T2必须占据安全的截止状态。TP5，即，晶体管T4的UG-S2根据其操控，在正的过电压的时间区段(B)中保持在零电势(T4截止)，并且在其余的时间区段C中相应导通，因为UG-S2电势足够负。

通过在图19中示出的时间曲线，最终还得到在常规的运行中、即在没有考虑任何过电压源的情况下在模拟的传感器路径中防止正负过电压的保护装置的传输行为。在这种情况下，除了其内阻R7以外，图17中的开关S1断开，并且传感器源由等效负载R15||C2(即，47kQ||100nF)终止。如果将TP2处的传感器源信号的振荡图与保护电路的输出(TP1)处的时间曲线进行比较，则可看出至少在具有线性振幅轴的时域中，在经过IG-FET晶体管T2和T4的两个源漏路径之后，传感器信号丝毫没有失真。这当然同样可归因于宽裕选择的栅极电势，如可在TP4和TP5处的振荡图中看出的那样，尽管有最大的传感器电压摆幅，该栅极电势相对于两个IG-FET晶体管的栅源阈值电压仍保持明显的安全裕度。仍存在流过电阻R7的电流。这由等效负载——即，在此主要由电阻部分，其中，R15＝47kΩ——确定。

Claims

1.一种用于保护电子组件(4)的电路布置，其包括电子组件(4)、电压源(1)和连接在所述电子组件(4)与所述电压源(1)之间的第一子电路，

其中，所述第一子电路包括比较器(42)和可电子控制的开关(43)，

其中，所述第一子电路的比较器(42)配置成将所述电压源(1)的电压与比较电压进行比较，并且据此操控所述开关(43)，

其中，所述开关(43)与所述电子组件(4)串联，并且

设有连接在所述电子组件(4)与所述电压源(1)之间的第二子电路，

其中，所述第二子电路包括比较器(62)和可电子控制的开关(63)，

其中，所述第二子电路的比较器(62)配置成探测所述电压源(1)与所述电子组件处的电压之间的负电压差，并且据此操控所述开关(63)，

其中，所述开关(63)与所述电子组件(4)串联，

其中，所述第一子电路的比较器(42)和所述第二子电路的比较器(62)相同，

其中，所述第一子电路的比较器(42)和/或所述第二子电路的比较器(62)具有双极晶体管，其中，双极晶体管的基极在所述第一子电路中通过串联电阻与比较电压连接并且受到有效影响，双极晶体管的基极在所述第二子电路中与所述电压源(1)连接。

2.根据权利要求1所述的电路布置，其特征在于，所述第一子电路的部件配置成保护所述电子组件(4)不受正的过电压的影响，并且所述第二子电路的部件配置成保护所述电子组件(4)不受负的过电压的影响。

3.根据权利要求1至2中任一项所述的电路布置，其特征在于，所述第一子电路的开关(43)实施为常关晶体管，其中，该常关晶体管的源极与所述电压源(1)连接，该晶体管的漏极与所述电子组件(4)连接，而该晶体管的栅极参考地电势。

4.根据权利要求3所述的电路布置，其特征在于，所述第二子电路的开关实施为常关晶体管，其中，该常关晶体管的源极与所述电子组件(4)连接，该晶体管的漏极与所述电压源(1)连接，而该晶体管的栅极参考地电势。

5.根据权利要求4所述的电路布置，其特征在于，所述第一子电路和第二子电路的比较器(42、62)的双极晶体管以其发射极与所述第一子电路和第二子电路的相应的常关晶体管的源极连接，并且所述第一子电路和第二子电路的比较器的双极晶体管以其集电极与所述常关晶体管的栅极连接。

6.根据权利要求4所述的电路布置，其特征在于，所述第一子电路和第二子电路的常关晶体管的源极和栅极彼此导电地连接。

7.根据权利要求1至2中任一项所述的电路布置，其特征在于，所述第一子电路的开关(43)和第二子电路的开关(63)作为双路开关组合在一个零部件中，和/或所述电路布置的所有电阻具有相同大小的电阻值。

8.根据权利要求1至2中任一项所述的电路布置，其特征在于，所述第二子电路的开关(63)实施为呈n沟道形式的常关绝缘栅场效应晶体管，其中，该常关绝缘栅场效应晶体管的源极与所述第二子电路的比较器(62)的发射极连接，并且该常关绝缘栅场效应晶体管的栅极与所述第二子电路的比较器的集电极连接。

9.根据权利要求8所述的电路布置，其特征在于，所述第一子电路和第二子电路的开关(43、63)的栅极端子分别能够用于引入辅助电压。

10.根据权利要求1至2中任一项所述的电路布置，其特征在于，所述电压源(1)构造为机动车电池，并且所述电子组件(4)构造为控制器；或者，所述电压源(1)构造为控制器，并且所述电子组件(4)构造为传感器。