CN112037707A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN112037707A
CN112037707A CN202010412439.0A CN202010412439A CN112037707A CN 112037707 A CN112037707 A CN 112037707A CN 202010412439 A CN202010412439 A CN 202010412439A CN 112037707 A CN112037707 A CN 112037707A
Authority
CN
China
Prior art keywords
transistor
pattern
active region
layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010412439.0A
Other languages
English (en)
Inventor
尹秀娟
金性勋
柳安娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112037707A publication Critical patent/CN112037707A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

一种显示设备，包括：包括像素的面板，像素包括：LED；在第一电压线和节点之间的电容器；在第一电压线和LED的第一电极之间的第一晶体管；在数据线和第一晶体管的源极之间的第二晶体管；在节点和第一晶体管的漏极之间的第三晶体管；在节点和第二电压线之间的第四晶体管；在第一电压线和第一晶体管的源极之间的第五晶体管；在LED的第一电极和第一晶体管的漏极之间的第六晶体管；以及在第二电压线和LED的第一电极之间的第七晶体管，第三晶体管和第四晶体管各自包括：包括金属氧化物的有源区域；在有源区域上方的第一栅极和第二栅极；以及在有源区域下方的图案。

Description

显示设备
技术领域
本发明构思涉及一种显示设备。更具体地，本发明构思涉及具有两种类型的晶体管的显示设备。
背景技术
显示设备是用于以视觉形式呈现信息的输出设备。显示设备包括多个像素以及用于控制像素的驱动电路。驱动电路包括例如扫描驱动电路和数据驱动电路。像素中的每一个包括显示元件和用于控制显示元件的像素驱动电路。像素驱动电路包括多个晶体管。
扫描驱动电路和/或数据驱动电路通过与像素相同的工艺来形成。因此，驱动电路也包括多个晶体管。
发明内容
本发明构思的示例性实施例提供一种显示设备，包括：包括多个像素的显示面板，像素中的第一像素包括：发光二极管；电容器，连接在第一电压线和参考节点之间；第一晶体管，连接在第一电压线和发光二极管的第一电极之间；第二晶体管，连接在数据线和第一晶体管的源极之间；第三晶体管，连接在参考节点和第一晶体管的漏极之间；第四晶体管，连接在参考节点和第二电压线之间；第五晶体管，连接在第一电压线和第一晶体管的源极之间；第六晶体管，连接在发光二极管的第一电极和第一晶体管的漏极之间；以及第七晶体管，连接在第二电压线和发光二极管的第一电极之间，第三晶体管和第四晶体管中的每一个包括：有源区域，包括金属氧化物；第一栅极和第二栅极，被设置在有源区域的第一侧并与有源区域重叠；以及图案，被设置在有源区域的第二侧并与有源区域重叠。
第一晶体管、第二晶体管、第五晶体管和第六晶体管中的每一个是P型晶体管，并且第三晶体管和第四晶体管中的每一个是N型晶体管。
第一晶体管、第二晶体管、第五晶体管和第六晶体管中的每一个的有源区域包括多晶硅。
第一晶体管的源极从第一晶体管的有源区域延伸。
第三晶体管和第四晶体管中的每一个的图案包括金属。
第三晶体管和第四晶体管中的每一个的图案包括多晶硅。
第三晶体管和第四晶体管中的每一个的图案包括导电材料，并且第三晶体管的源极电连接至第三晶体管的图案或者第四晶体管的源极电连接至第四晶体管的图案。
第三晶体管和第四晶体管中的每一个的图案包括导电材料，并且第三晶体管的第一栅极和第二栅极电连接至第三晶体管的图案或者第四晶体管的第一栅极和第二栅极电连接至第四晶体管的图案。
显示设备进一步包括：半导体图案，被设置在第三晶体管和第四晶体管中的每一个的图案的下方并且与第三晶体管的有源区域重叠。
第一晶体管的有源区域包括多晶硅，并且半导体图案从第一晶体管的有源区域延伸。
第七晶体管包括：有源区域，包括金属氧化物；栅极，被设置在第七晶体管的有源区域的第一侧并与第七晶体管的有源区域重叠；以及图案，被设置在第七晶体管的有源区域的第二侧并与第七晶体管的有源区域重叠。
第一晶体管、第二晶体管、第五晶体管和第六晶体管中的每一个是P型晶体管，并且第三晶体管、第四晶体管和第七晶体管中的每一个是N型晶体管。
第二电压线以及第三晶体管和第四晶体管中的每一个的图案被设置在同一层上并且包括相同的材料。
本发明构思的示例性实施例提供一种显示设备，包括：包括像素的显示面板，像素包括：发光二极管；电容器，连接在第一电压线和参考节点之间；第一晶体管，连接在第一电压线和发光二极管的第一电极之间；第二晶体管，连接在数据线和第一晶体管的源极之间；第三晶体管，连接在参考节点和第一晶体管的漏极之间；第四晶体管，连接在参考节点和第二电压线之间；第五晶体管，连接在第一电压线和第一晶体管的源极之间；第六晶体管，连接在发光二极管的第一电极和第一晶体管的漏极之间；以及第七晶体管，连接在第二电压线和发光二极管的第一电极之间，第三晶体管和第四晶体管中的每一个包括：有源区域，包括金属氧化物；栅极，被设置在有源区域的上方；以及第一图案，包括多晶硅，被设置在有源区域的下方并且在平面图中观察时与有源区域重叠，其中第四晶体管的第一图案从第三晶体管的第一图案延伸。
第三晶体管的第一图案从第一晶体管的有源区域延伸。
第四晶体管的有源区域从第三晶体管的有源区域延伸。
第三晶体管和第四晶体管中的每一个进一步包括设置在其有源区域和其第一图案之间的第二图案。
第二电压线和第二图案被设置在同一层上并且包括相同的金属。
当在平面图中观察时，第三晶体管的第二图案与第三晶体管的第一图案至少重叠。
第一晶体管、第二晶体管、第五晶体管和第六晶体管中的每一个是P型晶体管，并且第三晶体管和第四晶体管中的每一个是N型晶体管。
本发明构思的示例性实施例提供一种显示设备，包括：包括像素的显示面板，像素包括：发光二极管；电容器，连接在接收第一电源电压的第一电压线与参考节点之间；第一晶体管，连接在第一电压线和发光二极管的第一电极之间；第二晶体管，连接在数据线和第一晶体管的源极之间；第三晶体管，连接在参考节点和第一晶体管的漏极之间；第四晶体管，连接在参考节点和接收初始化电压的第二电压线之间；第五晶体管，连接在第一电压线和第一晶体管的源极之间；第六晶体管，连接在发光二极管的第一电极和第一晶体管的漏极之间；以及第七晶体管，连接在第二电压线和发光二极管的第一电极之间，第三晶体管和第四晶体管中的每一个包括：有源层，包括金属氧化物；栅极，被设置在有源层的上方；以及图案，被设置在有源层的下方并且在平面图中观察时与有源层重叠；第一晶体管包括：有源层，包括多晶硅；以及栅极，被设置在第一晶体管的有源层的上方，其中第一晶体管的有源层被设置为比第三晶体管和第四晶体管中的每一个的有源层低。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他特征将变得更明显，附图中：
图1是示出根据本发明构思的示例性实施例的显示设备的框图；
图2是示出根据本发明构思的示例性实施例的像素的等效电路图；
图3是示出用于驱动图2中所示的像素的驱动信号的波形图；
图4A和图4B是示出与根据本发明构思的示例性实施例的像素对应的显示面板的截面图；
图5A是示出根据本发明构思的示例性实施例的第三晶体管的平面图；
图5B、图5C和图5D是沿图5A中的线I-I’截取的示出图5A中所示的第三晶体管的截面图；
图6A是示出根据本发明构思的示例性实施例的像素的等效电路图；
图6B是示出根据本发明构思的示例性实施例的第四晶体管的截面图；
图7A是示出根据本发明构思的示例性实施例的像素的等效电路图；
图7B是示出根据本发明构思的示例性实施例的第四晶体管的截面图；
图8A是示出根据本发明构思的示例性实施例的像素的等效电路图；
图8B是示出根据本发明构思的示例性实施例的第七晶体管的截面图；
图9是示出根据本发明构思的示例性实施例的像素的平面图；
图10A、图10B、图10C、图10D、图10E、图10F、图10G、图10H、图10I、图10J和图10K是示出根据本发明构思的示例性实施例的像素的图案的堆叠顺序的平面图；以及
图11是示出与根据本发明构思的示例性实施例的第一晶体管和第三晶体管对应的显示面板的截面图。
具体实施方式
在本说明书中，可以理解，当提及元件或层位于另一元件或层“上”或者“连接至”或“耦接至”另一元件或层时，该元件或层可以直接位于另一元件或层上或者直接连接至或耦接至另一元件或层，或者可以存在中间元件或层。
贯穿附图，相同的附图标记可以指代相同的元件。在附图中，为了清楚起见，层、膜和区域的厚度可被放大。
本文所使用的单数形式“一”和“该”也意在包括复数形式，除非上下文清楚地给出其他指示。
在下文中，将参考附图描述本发明构思的示例性实施例。
图1是示出根据本发明构思的示例性实施例的显示设备DD的框图。显示设备DD包括时序控制器TC、扫描驱动电路SDC、数据驱动电路DDC和显示面板DP。在本示例性实施例中，显示面板DP将被描述为发光型显示面板。发光型显示面板可以包括有机发光显示面板或量子点发光显示面板。
时序控制器TC接收输入图像信号，将输入图像信号的数据格式转换为适合于时序控制器TC和数据驱动电路DDC之间的接口的数据格式，并产生图像数据D-RGB。时序控制器TC输出图像数据D-RGB以及各种控制信号DCS和SCS。
扫描驱动电路SDC从时序控制器TC接收扫描控制信号SCS。扫描控制信号SCS包括用于启动扫描驱动电路SDC的操作的垂直启动信号和用于确定从扫描驱动电路SDC输出的信号的输出时序的时钟信号。扫描驱动电路SDC产生多个扫描信号，并将扫描信号依次输出至对应的信号线SL1至SLn和GL1至GLn。另外，扫描驱动电路SDC响应于扫描控制信号SCS产生多个发光控制信号，并且将发光控制信号输出至对应的信号线EL1至ELn。
在图1中，扫描信号和发光控制信号从一个扫描驱动电路SDC输出，但是，本发明构思不限于此。例如，多个扫描驱动电路可以在划分扫描信号之后产生并输出扫描信号，并且可以在划分发光控制信号之后产生并输出发光控制信号。另外，在本发明构思的示例性实施例中，产生并输出扫描信号的扫描驱动电路可以与产生并输出发光控制信号的扫描驱动电路分立地提供。
数据驱动电路DDC从时序控制器TC接收数据控制信号DCS和图像数据D-RGB。数据驱动电路DDC将图像数据D-RGB转换为数据信号，并将数据信号输出至多条数据线DL1至DLm。数据信号是与图像数据D-RGB的灰度值对应的模拟电压。
发光型显示面板DP包括第一组扫描线SL1至SLn、第二组扫描线GL1至GLn、第三组扫描线HL1至HLn、发光线EL1至ELn、数据线DL1至DLm、第一电压线PL、第二电压线RL和多个像素PX。第一组扫描线SL1至SLn、第二组扫描线GL1至GLn、第三组扫描线HL1至HLn以及发光线EL1至ELn在第一方向DR1上延伸并被布置在第二方向DR2上。
数据线DL1至DLm与第一组扫描线SL1至SLn、第二组扫描线GL1至GLn、第三组扫描线HL1至HLn和发光线EL1至ELn绝缘，同时与第一组扫描线SL1至SLn、第二组扫描线GL1至GLn、第三组扫描线HL1至HLn以及发光线EL1至ELn交叉。各像素PX中的每一个连接至信号线中的对应信号线。像素PX和信号线之间的连接关系可以根据像素PX的像素驱动电路的配置而改变。
第一电压线PL接收第一电源电压ELVDD。第二电压线RL接收初始化电压Vint。初始化电压Vint具有比第一电源电压ELVDD的电平低的电平。显示面板DP接收第二电源电压ELVSS。第二电源电压ELVSS具有比第一电源电压ELVDD的电平低的电平。
在以上描述中，参考图1描述了根据本实施例的显示设备DD，但是，显示设备DD不限于此。例如，根据像素驱动电路的配置，可以添加或省略信号线。另外，一个像素PX和信号线之间的连接关系可以改变。
像素PX可以包括产生彼此不同颜色的光的多个组。例如，像素PX可以包括用于产生红色光的红色像素、用于产生绿色光的绿色像素和用于产生蓝色光的蓝色像素。红色像素的发光二极管、绿色像素的发光二极管和蓝色像素的发光二极管可以包括包含彼此不同的材料的发光层。
像素驱动电路可以包括多个晶体管以及电连接至晶体管的电容器。扫描驱动电路SDC和数据驱动电路DDC中的至少一个可以包括通过与像素驱动电路相同的工艺形成的多个晶体管。
上述信号线、像素PX、扫描驱动电路SDC和数据驱动电路DDC可以通过多次光刻工艺形成在基底基板上。多个绝缘层可以通过多次沉积工艺或涂敷工艺形成在基底基板上。绝缘层可以是与像素PX对应的薄层，并且绝缘层的一部分可以包括仅与特定导电图案重叠的绝缘图案。绝缘层可以包括有机层和/或无机层。
图2是示出根据本发明构思的示例性实施例的像素PXij的等效电路图。图3是示出用于驱动图2中所示的像素PXij的驱动信号的波形图。
作为代表示例，图2示出连接至第一组扫描线SL1至SLn中的第i扫描线SLi并连接至数据线DL1至DLm中的第j数据线DLj的像素PXij。
在本示例性实施例中，像素驱动电路可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7以及电容器Cst。在本示例性实施例中，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7是P型晶体管，并且第三晶体管T3和第四晶体管T4是N型晶体管。但是，第一至第七晶体管T1至T7不限于此，并且第一至第七晶体管T1至T7可被实现为P型晶体管和N型晶体管中的一种。另外，在本示例性实施例中，可以省略第一至第七晶体管T1至T7中的至少一个。
在本示例性实施例中，第一晶体管T1可以是驱动晶体管，并且第二晶体管T2可以是开关晶体管。电容器Cst连接在接收第一电源电压ELVDD的第一电压线PL和参考节点RD之间。电容器Cst包括连接至参考节点RD的第一电极Cst1和连接至第一电压线PL的第二电极Cst2。
第一晶体管T1连接在第一电压线PL和发光二极管OLED的第一电极(例如，阳极)之间。第一晶体管T1的源极S1电连接至第一电压线PL。在以下描述中，表述“晶体管电连接至信号线”可以意指晶体管的源极、漏极或栅极与信号线一体地提供或通过连接电极连接至信号线。另外，表述“晶体管电连接至晶体管”可以意指一个晶体管的源极、漏极或栅极与另一晶体管的源极、漏极或栅极一体地提供，或者通过连接电极连接至另一个晶体管的源极、漏极或栅极。可以在第一晶体管T1的源极S1和第一电压线PL之间设置或省略另一个晶体管。
第一晶体管T1的漏极D1电连接至发光二极管OLED的阳极。可以在第一晶体管T1的漏极D1和发光二极管OLED的阳极之间设置或省略另一个晶体管。第一晶体管T1的栅极G1电连接至参考节点RD。
第二晶体管T2连接在第j数据线DLj和第一晶体管T1的源极S1之间。第二晶体管T2的源极S2电连接至第j数据线DLj，并且第二晶体管T2的漏极D2电连接至第一晶体管T1的源极S1。在本示例性实施例中，第二晶体管T2的栅极G2可以电连接至第一组中的第i扫描线SLi。
第三晶体管T3连接在参考节点RD和第一晶体管T1的漏极D1之间。第三晶体管T3的漏极D3电连接至第一晶体管T1的漏极D1，并且第三晶体管T3的源极S3电连接至参考节点RD。第三晶体管T3可以包括多个栅极G3。在本示例性实施例中，第三晶体管T3的两个栅极G3-1和G3-2可以电连接至第二组中的第i扫描线GLi。在本发明构思的另一个示例性实施例中，第三晶体管T3可以包括单个栅极。
第四晶体管T4连接在参考节点RD和第二电压线RL之间。第四晶体管T4的漏极D4电连接至参考节点RD，并且第四晶体管T4的源极S4电连接至第二电压线RL。第四晶体管T4可以包括多个栅极G4。在本发明构思的另一个示例性实施例中，第四晶体管T4可以包括单个栅极。
在本示例性实施例中，第四晶体管T4的两个栅极G4-1和G4-2可以电连接至第三组中的第i扫描线HLi。由于第三晶体管T3和第四晶体管T4包括多个栅极，因此可以减小像素PXij的泄漏电流。
第五晶体管T5连接在第一电压线PL和第一晶体管T1的源极S1之间。第五晶体管T5的源极S5电连接至第一电压线PL，并且第五晶体管T5的漏极D5电连接至第一晶体管T1的源极S1。第五晶体管T5的栅极G5可以电连接至第i发光线ELi。
第六晶体管T6连接在第一晶体管T1的漏极D1和发光二极管OLED之间。第六晶体管T6的源极S6电连接至第一晶体管T1的漏极D1，并且第六晶体管T6的漏极D6电连接至发光二极管OLED的阳极。第六晶体管T6的栅极G6可以电连接至第i发光线ELi。在本发明构思的示例性实施例中，第六晶体管T6的栅极G6可以连接至与第五晶体管T5的栅极G5所连接的信号线不同的信号线。
第七晶体管T7连接在第六晶体管T6的漏极D6和第二电压线RL之间。第七晶体管T7的源极S7电连接至第六晶体管T6的漏极D6，并且第七晶体管T7的漏极D7电连接至第二电压线RL。第七晶体管T7的栅极G7可以电连接至第一组中的第i+1扫描线SLi+1。
将参考图2和图3更详细地描述像素PXij的操作。显示设备DD(参考图1)每一帧时段显示图像。在每一帧时段期间，依次扫描第一组扫描线SL1至SLn、第二组扫描线GL1至GLn、第三组扫描线HL1至HLn以及发光线EL1至ELn中的每一种的信号线。图3示出一个帧时段的一部分。
参考图3，信号Ei、GIi、GWPi、GWNi和GWPi+1中的每一个对于该时段的一部分可以具有高电平V-HIGH，而对于该时段的另一部分可以具有低电平V-LOW。当对应的信号具有高电平V-HIGH时，N型晶体管导通，并且当对应的信号具有低电平V-LOW时，P型晶体管导通。
当发光控制信号Ei具有高电平V-HIGH时，第五晶体管T5和第六晶体管T6截止。当第五晶体管T5和第六晶体管T6截止时，在第一电压线PL和发光二极管OLED之间不形成电流路径。因此，期间未形成电流路径的时段可以是非发光时段。
当施加至第三组中的第i扫描线HLi的第一扫描信号GIi具有高电平V-HIGH时，第四晶体管T4导通。当第四晶体管T4导通时，参考节点RD被初始化电压Vint初始化。
当施加至第一组中的第i扫描线SLi的第二扫描信号GWPi具有低电平V-LOW并且施加至第二组中的第i扫描线GLi的第三扫描信号GWNi具有高电平V-HIGH时，第二晶体管T2和第三晶体管T3导通。
由于参考节点RD被初始化为初始化电压Vint，因此第一晶体管T1处于导通状态。当第一晶体管T1导通时，与数据信号Dj(参考图2)对应的电压被施加至参考节点RD。在这种情况下，电容器Cst被充入与数据信号Dj对应的电压。
当施加至第一组中的第i+1扫描线SLi+1的第四扫描信号GWPi+1具有低电平V-LOW时，第七晶体管T7导通。当第七晶体管T7导通时，发光二极管OLED的阳极被初始化为初始化电压Vint。发光二极管OLED的寄生电容可以被放电。
当发光控制信号Ei具有低电平V-LOW时，第五晶体管T5和第六晶体管T6导通。当第五晶体管T5导通时，第一电源电压ELVDD被施加至第一晶体管T1。当第六晶体管T6导通时，第一晶体管T1和发光二极管OLED彼此电连接。发光二极管OLED产生具有与施加至其上的电流量对应的亮度的光。
图4A和图4B是示出与根据本发明构思的示例性实施例的像素对应的显示面板DP的截面图。图4A和图4B示出了与图2中所示的第一晶体管T1和第三晶体管T3对应的部分的截面。
参考图4A和图4B，显示面板DP可以包括基底层BL、以及在第三方向DR3上设置在基底层BL上的电路元件层DP-CL、显示元件层DP-OLED和薄膜封装层TFE。显示面板DP可以进一步包括功能层，诸如抗反射层和折射率控制层。电路元件层DP-CL至少包括电路元件和多个绝缘层。在下文中，绝缘层可以包括有机层和/或无机层。
绝缘层、半导体层和导电层通过涂敷和沉积工艺形成。然后，绝缘层、半导体层和导电层通过光刻工艺选择性地图案化。半导体图案、导电图案以及信号线中的至少一条通过上述方法形成。
基底层BL可以包括合成树脂膜。合成树脂膜可以包括热固性树脂。具体而言，合成树脂膜(或合成树脂层)可以是聚酰亚胺类树脂层，但不限于此。合成树脂层可以包括丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯、乙烯基类树脂、环氧类树脂、聚氨酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和二萘嵌苯类树脂中的至少一种。此外，基底层BL可以包括玻璃基板、金属基板或有机/无机复合基板。
至少一个无机层被形成在基底层BL的上表面上。无机层可以包括氧化铝、氧化钛、氧化硅、氧氮化硅、氧化锆和氧化铪中的至少一种。无机层可以被提供有多个。无机层可以形成阻挡层BRL和/或缓冲层BFL。阻挡层BRL和缓冲层BFL可以选择性设置。例如，阻挡层BRL可以被设置在缓冲层BFL和基底层BL之间。
阻挡层BRL可以防止异物从外部进入。阻挡层BRL可以包括氧化硅层和氮化硅层。氧化硅层和氮化硅层中的每一种可以被提供有多个，并且氧化硅层和氮化硅层可以彼此交替堆叠。
缓冲层BFL可以被设置在阻挡层BRL上。缓冲层BFL可以增大基底层BL与半导体图案和/或导电图案之间的耦合力。缓冲层BFL可以包括氧化硅层和氮化硅层。氧化硅层和氮化硅层可以彼此交替堆叠。
半导体图案被设置在缓冲层BFL上。直接设置在缓冲层BFL上的半导体图案可以是第一半导体图案。第一半导体图案可以包括硅半导体。第一半导体图案可以包括多晶硅，但是，不限于此。第一半导体图案可以包括非晶硅。
图4A和图4B仅示出了第一半导体图案的一部分，并且第一半导体图案可以被进一步设置在像素PXij(参考图2)的另一区域中。第一半导体图案可以根据其是否被掺杂而具有不同的电性能。第一半导体图案可以包括掺杂区域和未掺杂区域。换句话说，第一半导体图案可以包括第一区域和第二区域。掺杂区域可以被掺杂有N型掺杂剂或P型掺杂剂。P型晶体管包括掺杂有P型掺杂剂的掺杂区域。N型晶体管包括掺杂有N型掺杂剂的掺杂区域。
掺杂区域具有比未掺杂区域的电导率高的电导率，并且用作电极或信号线。未掺杂区域对应于晶体管的有源区域(或沟道)。换句话说，第一半导体图案的第一部分可以是晶体管的有源区域，第一半导体图案的第二部分可以是晶体管的源极或漏极，并且第一半导体图案的第三部分可以是连接信号线(或连接电极)。
如图4A和图4B中所示，第一晶体管T1的源极S1、有源区域A1和漏极D1由第一半导体图案形成。第一晶体管T1的源极S1和漏极D1在相对于彼此相反的方向上从有源区域A1延伸。
图4A和图4B示出由半导体图案形成的连接信号线SCL的一部分。当在平面图中观察时，连接信号线SCL可以连接至第六晶体管T6的漏极D6(参考图2)。
第一绝缘层10被设置在缓冲层BFL上。第一绝缘层10公共地与各像素PX(参考图1)重叠并覆盖第一半导体图案。第一绝缘层10可以包括无机层和/或有机层，并且可以具有单层或多层结构。第一绝缘层10可以包括氧化铝、氧化钛、氧化硅、氧氮化硅、氧化锆和氧化铪中的至少一种。在本示例性实施例中，第一绝缘层10可以是具有单层结构的氧化硅层。稍后描述的电路元件层DP-CL的绝缘层可以包括无机层和/或有机层，并且可以具有单层或多层结构以及第一绝缘层10。无机层可以包括上述材料中的至少一种。
第一晶体管Tl的栅极Gl被设置在第一绝缘层10上。栅极G1可以是金属图案的一部分。第一晶体管T1的栅极G1与第一晶体管T1的有源区域A1重叠。在第一半导体图案的掺杂工艺中，第一晶体管T1的栅极G1用作掩模。
第二绝缘层20被设置在第一绝缘层10上以覆盖栅极Gl。第二绝缘层20公共地与各像素PX(参考图1)重叠。第二绝缘层20可以包括无机层和/或有机层，并且可以具有单层或多层结构。在本示例性实施例中，第二绝缘层20可以是具有单层结构的氧化硅层。
上电极UE可以被设置在第二绝缘层20上。上电极UE可以与栅极G1重叠。上电极UE可以是金属图案的一部分或掺杂半导体图案的一部分。栅极G1的一部分以及与栅极G1的这一部分重叠的上电极UE可以是电容器Cst(参考图2)。在本发明构思的示例性实施例中，上电极UE可以被省略。
在本发明构思的示例性实施例中，第二绝缘层20可以用绝缘图案代替。上电极UE被设置在绝缘图案上。上电极UE可以用作用于从第二绝缘层20形成绝缘图案的掩模。
电容器Cst的第一电极Cst1和第二电极Cst2(参考图2)可以分别与栅极G1和上电极UE通过同一工艺形成。第一电极Cst1可以被设置在第一绝缘层10上。第一电极Cst1可以电连接至栅极G1。第一电极Cst1可以与栅极G1一体地提供。
第二电极Cst2可以被设置在第二绝缘层20上。第二电极Cst2可以电连接至上电极UE。第二电极Cst2可以与上电极UE一体地提供。
第三绝缘层30被设置在第二绝缘层20上以覆盖上电极UE。在本示例性实施例中，第三绝缘层30可以是具有单层结构的氧化硅层。第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7(参考图2)的源极S2、S5、S6和S7(参考图2)、漏极D2、D5、D6和D7(参考图2)以及栅极G2、G5、G6和G7(参考图2)可以分别与第一晶体管T1的源极S1、漏极D1和栅极G1通过同一工艺形成。
半导体图案被设置在第三绝缘层30上。在下文中，直接设置在第三绝缘层30上的半导体图案被称为“第二半导体图案”。第二半导体图案可以包括金属氧化物。氧化物半导体可以包括结晶氧化物半导体或非晶氧化物半导体。例如，氧化物半导体可以包括锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和钛(Ti)的金属氧化物，或者诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和钛(Ti)的金属及其氧化物的混合物。氧化物半导体可以包括氧化铟锡(ITO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟锌(IZO)、氧化锌铟(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟锌锡(IZTO)或氧化锌锡(ZTO)。
图4A和图4B仅示出了第二半导体图案的一部分，并且第二半导体图案可以被进一步设置在像素PXij(参考图2)的另一区域中。第二半导体图案可以包括根据金属氧化物是否被还原而彼此区分的多个区域。其中金属氧化物被还原的区域(在下文中被称为“还原区域”)具有比其中金属氧化物未被还原的区域(在下文中被称为“未还原区域”)的电导率高的电导率。还原区域用作电极或信号线。未还原区域对应于晶体管的有源区域(或沟道)。换句话说，第二半导体图案的第一部分可以是晶体管的有源区域，第二半导体图案的第二部分可以是晶体管的源极或漏极，并且第二半导体图案的第三部分可以是连接电极或连接信号线。
如图4A和图4B中所示，第三晶体管T3的源极S3、有源区域A3和漏极D3由第二半导体图案形成。第三晶体管T3的源极S3和漏极D3包括从金属氧化物半导体还原的金属。源极S3和漏极D3可以包括金属层，该金属层具有距第二半导体图案的上表面预定的厚度并且包括还原的金属。
第四绝缘层40被设置在第三绝缘层30上以覆盖第二半导体图案。在本示例性实施例中，第四绝缘层40可以是具有单层结构的氧化硅层。第三晶体管T3的栅极G3被设置在第四绝缘层40上。栅极G3可以是金属图案的一部分。第三晶体管T3的栅极G3与第三晶体管T3的有源区域A3重叠。
在本发明构思的示例性实施例中，第四绝缘层40可以用绝缘图案代替。第三晶体管T3的栅极G3被设置在绝缘图案上。在本示例性实施例中，当在平面图中观察时，栅极G3可以具有与绝缘图案基本相同的形状。在本示例性实施例中，为了方便解释，示出了一个栅极G3，但是，第三晶体管T3可以包括如图2中所示的两个栅极G3-1和G3-2。
第五绝缘层50被设置在第四绝缘层40上以覆盖栅极G3。在本示例性实施例中，第五绝缘层50可以包括氧化硅层和氮化硅层。第五绝缘层50可以包括氧化硅层以及与氧化硅层交替堆叠的氮化硅层。
第四晶体管T4(参考图2)的源极S4(参考图2)、漏极D4(参考图2)和栅极G4(参考图2)可以分别与第三晶体管T3的源极S3、漏极D3和栅极G3通过同一工艺形成。
至少一个绝缘层进一步被设置在第五绝缘层50上。在本示例性实施例中，第六绝缘层60和第七绝缘层70可以被设置在第五绝缘层50上。第六绝缘层60和第七绝缘层70可以是有机层并且可以具有单层或多层结构。第六绝缘层60和第七绝缘层70可以是具有单层结构的聚酰亚胺类树脂层，但是，它们不限于此。第六绝缘层60和第七绝缘层70可以包括丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯、乙烯基类树脂、环氧类树脂、聚氨酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和二萘嵌苯类树脂中的至少一种。
如图4A中所示，第一连接电极CNE1可以被设置在第六绝缘层60上。第一连接电极CNE1可以通过穿过第一至第六绝缘层10至60的第一接触孔CH1连接至连接信号线SCL(或连接电极)。发光二极管OLED被设置在第七绝缘层70上。发光二极管OLED的阳极AE被设置在第七绝缘层70上。像素限定层PDL被设置在第七绝缘层70上。阳极AE通过穿过第七绝缘层70的接触孔CH-70连接至第一连接电极CNE1。
在图4A中，第一连接电极CNE1直接连接至连接信号线SCL，但是，不限于此。参考图4B，第一连接电极CNE10可以被设置在第五绝缘层50上。第一连接电极CNE10可以通过穿过第一至第五绝缘层10至50的第一接触孔CH1连接至连接信号线SCL，并且第二连接电极CNE20可以通过穿过第六绝缘层60的接触孔CH-60连接至第一连接电极CNE10。在本发明构思的示例性实施例中，第五绝缘层50和第六绝缘层60中的至少一个可以被省略。
阳极AE的至少一部分通过像素限定层PDL的开口OP暴露。像素限定层PDL的开口OP可以限定发光区域PXA。例如，像素PX(参考图1)可以被规则地布置在显示面板DP(参考图1)的平面上。其中布置像素PX的区域可以被称为像素区域，并且一个像素区域可以包括发光区域PXA和与发光区域PXA邻近的非发光区域NPXA。非发光区域NPXA可以围绕发光区域PXA。
空穴控制层HCL可以被公共地设置在发光区域PXA和非发光区域NPXA中。诸如空穴控制层HCL的公共层可以被公共地形成在各像素PX中。空穴控制层HCL可以包括空穴传输层，并且可以进一步包括空穴注入层。
发光层EML可以被设置在空穴控制层HCL上。发光层EML可以被设置在对应于开口OP的区域中。发光层EML可以在被分成多个部分之后形成在各像素PX中的每一个中。
在本示例性实施例中，图案化的发光层EML作为代表示例被示出，但是，发光层EML可以被公共地设置在各像素PX中。在这种情况下，发光层EML可以产生白光或蓝光。另外，发光层EML可以具有多层结构。
电子控制层ECL可以被设置在发光层EML上。电子控制层ECL可以包括电子传输层和电子注入层。阴极CE可以被设置在电子控制层ECL上。电子控制层ECL和阴极CE可以被公共地设置在各像素PX中。
薄膜封装层TFE被设置在阴极CE上。薄膜封装层TFE被公共地设置在各像素PX中。在本示例性实施例中，薄膜封装层TFE直接覆盖阴极CE。在本发明构思的示例性实施例中，可以进一步提供直接覆盖阴极CE的盖层。在本发明构思的示例性实施例中，发光二极管OLED的堆叠结构可以具有与图4A和图4B中所示的结构相比垂直倒置(例如，上下翻转)的结构。
薄膜封装层TFE至少包括无机层或有机层。在本发明构思的示例性实施例中，薄膜封装层TFE可以包括两个无机层和设置在这两个无机层之间的有机层。在本发明构思的示例性实施例中，薄膜封装层TFE可以包括多个无机层和与无机层交替堆叠的多个有机层。
薄膜封装层TFE的无机层保护发光二极管OLED免受湿气和氧气的侵蚀，而薄膜封装层TFE的有机层保护发光二极管OLED免受诸如灰尘颗粒的异物的侵蚀。薄膜封装层TFE的无机层可以包括氮化硅层、氧氮化硅层、氧化硅层、氧化钛层或氧化铝层，但是不限于此。薄膜封装层TFE的有机层可以包括丙烯酸类有机层，但不限于此。
图5A是示出根据本发明构思的示例性实施例的第三晶体管T3的平面图。图5B至图5D是沿图5A中的线I-I’截取的示出图5A中所示的第三晶体管T3的截面图。在下文中，与参考图1至图4B描述的元件相同的元件的详细描述可以被省略。
参考图5A至图5D，第三晶体管T3可进一步包括图案LSP。图案LSP可以包括具有高吸光率的材料或具有高反光率的材料。图案LSP被设置在第二半导体图案SCP2下方，以阻挡从外部入射到第二半导体图案SCP2(特别是第三晶体管T3的有源区域A3)的光。换句话说，图案LSP可以是挡光图案。例如，图案LSP可以防止外部光改变第三晶体管T3的有源区域A3的电压-电流特性并且防止引起泄漏电流。
参考图5A，第三晶体管T3的源极S3、有源区域A3和漏极D3与第二半导体图案SCP2的彼此不同的部分对应。第三晶体管T3的栅极G3与第二组中的第i扫描线GLi的一部分对应。
如图5B中所示，图案LSP可以被设置在缓冲层BFL上。图案LSP可以包括与第一晶体管T1的源极S1和漏极D1(参考图4A)相同的材料。图案LSP包括金属。
图案LSP以及第一晶体管T1的源极S1和漏极D1(参考图4A)可以由第一半导体图案形成。例如，图案LSP可以包括掺杂的多晶硅。换句话说，图案LSP可以是与第三晶体管T3的有源区域A3不同的半导体图案。图案LSP至少包括多晶硅。
如图5A和图5B中所示，第三晶体管T3可以包括第一栅极G3-1和第二栅极G3-2以及分别与第一栅极G3-1和第二栅极G3-2对应的第一有源区域A3-1和第二有源区域A3-2。例如，第一栅极G3-1可以与第一有源区域A3-1重叠，并且第二栅极G3-2可以与第二有源区域A3-2重叠。第一有源区域A3-1和第二有源区域A3-2之间的区域与第二半导体图案SCP2的漏极/源极DS3对应。在图5A中，漏极/源极DS3被示出为具有椭圆形，但不限于此。图5A和图5B中所示的第三晶体管T3具有其中两个晶体管在等效电路中串联连接的电路配置。
如图5C中所示，图案LSP可以被设置在第一绝缘层10上。图案LSP可以包括与第一晶体管T1的栅极G1(参考图4A)相同的材料。如图5D中所示，图案LSP可以被设置在第二绝缘层20上。图案LSP可以包括与上电极UE相同的材料。诸如第二电压线RL(参考图2)的一些信号线可以与上电极UE设置在同一层上。
在图5A至图5D中，图案LSP可以对应于浮置电极。图案LSP被电隔离而不电连接至其他电极和其他信号线。但是，本发明构思不限于此。例如，图案LSP可以电连接至对应的晶体管的栅极或源极。
图6A是示出根据本发明构思的示例性实施例的像素PXij的等效电路图。图6B是示出根据本发明构思的示例性实施例的第四晶体管T4的截面图。图7A是示出根据本发明构思的示例性实施例的像素PXij的等效电路图。图7B是示出根据本发明构思的示例性实施例的第四晶体管T4的截面图。在下文中，与参考图1至图5B描述的元件相同的元件的详细描述可以被省略。
参考图6A和图6B，图案LSP可以包括导电材料，并且第四晶体管T4的源极S4可以电连接至图案LSP。在这种情况下，图案LSP可以对应于设置在第四晶体管T4下方的栅极。当初始化电压Vint被施加至下栅极(例如，图案LSP)时，第四晶体管T4具有与其中偏置电压被施加到其下栅极的双栅极晶体管相同的电压-电流特性。第四晶体管T4对应于响应于施加至上栅极的电压而导通的单沟道晶体管。第四晶体管T4的电压-电流特性可以通过调节初始化电压Vint的电平来控制。
第四晶体管T4的源极S4和图案LSP可以通过连接电极CNE彼此连接。连接电极CNE被设置在第六绝缘层60上，通过穿过第四至第六绝缘层40至60的接触孔CH100连接至第四晶体管T4的源极S4，并通过穿过第一至第六绝缘层10至60的接触孔CH200连接至图案LSP。
第三晶体管T3的截面结构可以与第四晶体管T4的截面结构对应。第三晶体管T3的栅极G3可以与第四晶体管T4的栅极G4设置在同一层上，并且第三晶体管T3的源极S3和漏极D3可以与第四晶体管T4的源极S4和漏极D4设置在同一层上。第三晶体管T3的图案LSP可以与第四晶体管T4的图案LSP设置在同一层上。
在本示例性实施例中，图案LSP被应用于第三晶体管T3和第四晶体管T4中的每一个，但是，不限于此。例如，图案LSP可以仅应用于一个晶体管。
在图6A和图6B中，DS4可以与第四晶体管T4的漏极/源极对应，G4-1和G4-2可以与第四晶体管T4的第一栅极和第二栅极对应，并且A3-1和A3-2可以与第四晶体管T4的第一有源区域和第二有源区域对应。
参考图7A和图7B，图案LSP可以包括导电材料，并且第三晶体管T3的栅极G3和第四晶体管T4的栅极G4中的至少一个可以电连接至对应的图案LSP。在这种情况下，图案LSP可以对应于设置在第三晶体管T3和第四晶体管T4下方的栅极。当第一扫描信号GIi被施加至第四晶体管T4的下栅极，并且第三扫描信号GWNi被施加至第三晶体管T3的下栅极时，在处于导通状态的第三晶体管T3和第四晶体管T4中可以分别形成双沟道。第三晶体管T3和第四晶体管T4可以各自对应于两个晶体管。
图7B示出了第四晶体管T4的截面作为代表示例。第四晶体管T4的栅极G4和图案LSP可以通过连接电极CNE彼此连接。连接电极CNE被设置在第六绝缘层60上，通过穿过第五绝缘层50和第六绝缘层60的接触孔CH101连接至第四晶体管T4的栅极G4-1、G4-2，并通过穿过第一至第六绝缘层10至60的接触孔CH200连接至图案LSP。在图7B中，接触孔CH101被提供有多个。在图7B中，接触孔CH101与第一有源区域A4-1和第二有源区域A4-2重叠，但是，这仅仅是示例性的。当在平面图中观察时，接触孔CH101可以不与第一有源区域A4-1和第二有源区域A4-2重叠。
图8A是示出根据本发明构思的示例性实施例的像素PXij的等效电路图。图8B是示出根据本发明构思的示例性实施例的第七晶体管T7的截面图。在下文中，与参考图1至图7B描述的元件相同的元件的详细描述可以被省略。
如图8A和图8B中所示，第七晶体管T7可以是N型晶体管。第七晶体管T7的有源区域A7可以包括金属氧化物半导体。第七晶体管T7可以包括两个栅极G7-1和G7-2。另外，第七晶体管T7可以包括分别与两个栅极G7-1和G7-2对应的两个有源区域A7-1和A7-2、以及漏极/源极DS7。第七晶体管T7可以包括图案LSP。
图8B示出具有与图5B中所示的第三晶体管T3的结构相同的结构的第七晶体管T7，但是，第七晶体管T7的结构不限于此。第七晶体管T7可以被修改为具有图5C和图5D中所示的第三晶体管T3的结构或图6A至图7B中所示的第四晶体管T4的结构。
在参考图5A至图8B描述的发明构思的实施例中，第三晶体管T3、第四晶体管T4和第七晶体管T7包括金属氧化物半导体的有源区域，但是它们不限于此。第一至第七晶体管T1至T7中的一些晶体管可以包括金属氧化物半导体的有源区域，而第一至第七晶体管T1至T7中的其他晶体管可以包括多晶硅的有源区域。在第一至第七晶体管T1至T7中，具有金属氧化物半导体的有源区域的晶体管可以包括参考图5A至图7B描述的图案LSP。
图9是示出根据本发明构思的示例性实施例的像素PXij的平面图。图10A至图10K是示出根据本发明构思的示例性实施例的像素PXij的图案的堆叠顺序的平面图。在下文中，与参考图1至图8B描述的元件相同的元件的详细描述可以被省略。
图9示出具有图2的等效电路的像素PXij的平面图。参考图9，像素PXij的第一至第七晶体管T1至T7被示出。另外，第一组中的第i扫描线SLi、第一组中的第i+1扫描线SLi+1、第二组中的第i扫描线GLi、第三组中的第i扫描线HLi以及第i发光线ELi被示出。与图2的等效电路不同，第三晶体管T3和第四晶体管T4中的每一个包括一个栅极，例如G3和G4。
参考图10A，第一半导体图案SCPl被设置在基底层BL(参考图4A)上。第一半导体图案SCP1可以包括具有不同掺杂浓度的多个区域。第一半导体图案SCP1可以包括第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7(参考图9)的源极S1、S2、S5、S6和S7、有源区域A1、A2、A5、A6和A7以及漏极D1、D2、D5、D6和D7。第一半导体图案SCP1可以包括连接信号线SCL。
第一半导体图案SCP1的部分可以是晶体管的图案LSP-3P和LSP-4P。第一半导体图案SCP1的第一部分可以是第三晶体管T3的图案LSP-3P，并且第一半导体图案SCP1的第二部分可以是第四晶体管T4的图案LSP-4P。与图案LSP-3P和LSP-4P对应的第一部分和第二部分可以与图10D中所示的图案LSP-3和LSP-4重叠。图10A的图案LSP-3P和LSP-4P以及图10D的图案LSP-3和LSP-4对应于双图案。
第三晶体管T3的图案LSP-3P和第四晶体管T4的图案LSP-4P具有比除了第一晶体管T1之外的晶体管T2、T5、T6和T7的有源区域A2、A5、A6和A7的面积大的面积。图10A中的图案LSP-3P和LSP-4P具有这样的面积的原因是使它们覆盖图10D中所示的图案LSP-3和LSP-4以及图10F中所示的第三晶体管T3和第四晶体管T4的有源区域A3和A4。这是因为第三晶体管T3和第四晶体管T4的有源区域A3和A4的面积比第二晶体管A2、第五晶体管A5、第六晶体管A6和第七晶体管A7的有源区域A2、A5、A6和A7的面积大。
再次参考图10A，一个图案LSP-4P或LSP-3P可以从另一图案LSP-3P或LSP-4P延伸。图案LSP-3P从第一晶体管T1的有源区域A1延伸。在本示例性实施例中，与像素PXij对应的第一半导体图案SCP1具有整体形状，但是，不限于此。图案LSP-4P和图案LSP-3P可以彼此分开，并且图案LSP-3P可以与第一晶体管T1的有源区域A1分开。
图10B示出根据本发明构思的另一示例性实施例的第一半导体图案SCPl的平面图。如图10B中所示，与图10A中的第一半导体图案SCP1的图案LSP-3P和LSP-4P对应的部分可以被省略。
图10C示出基于图10A的图案。参考图10C，第一金属图案MP1被设置在第一绝缘层10(参考图4A)上。第一金属图案MP1可以包括第一晶体管T1的栅极G1、第一组中的第i扫描线SLi、第一组中的第i+1扫描线SLi+1以及第i发光线ELi。第一组中的第i扫描线SLi的一部分可以是第二晶体管T2的栅极G2，并且第一组中的第i+1扫描线SLi+1的一部分可以是第七晶体管T7的栅极G7。第i发光线ELi的一部分可以是第五晶体管T5的栅极G5，并且第i发光线ELi的另一部分可以是第六晶体管T6的栅极G6。
参考图10D，第二金属图案MP2被设置在第二绝缘层20(参考图4A)上。第二金属图案MP2可以包括上电极UE、第二电压线RL以及虚设线DL-H和DL-G。上电极UE、第二电压线RL以及虚设线DL-H和DL-G可以包括彼此相同的金属和相同的层结构。上电极UE可以被提供有穿过其的开口UE-OP。
第一虚设线DL-H与稍后描述的第三组中的第i扫描线HLi重叠。第二虚设线DL-G与稍后描述的第二组中的第i扫描线GLi重叠。第一虚设线DL-H的部分可以是第四晶体管T4的图案LSP-4，并且第二虚设线DL-G的部分可以是第三晶体管T3的图案LSP-3。
图10D中所示的图案LSP-3和LSP-4与图案LSP-3P和LSP-4P重叠以形成参考图10A描述的双图案。在形成双图案的情况下，第二金属图案MP2的图案LSP-3和LSP-4的面积可以被调节。第二金属图案MP2的图案LSP-3和LSP-4的面积可以比第一半导体图案SCP1的图案LSP-3P和LSP-4P的面积小。第二金属图案MP2的图案LSP-3和LSP-4的区域可以与第一半导体图案SCP1的图案LSP-3P和LSP-4P至少重叠。第二金属图案MP2的图案LSP-3和LSP-4可以具有与线部分DL-HL的宽度对应的宽度，以减小第二金属图案MP2的图案LSP-3和LSP-4与第一半导体图案SCP1的图案LSP-3P和LSP-4P之间的寄生电容。在本发明构思的示例性实施例中，虚设线DL-H和DL-G可以被省略，并且可以仅提供第二金属图案MP2的图案LSP-3和LSP-4。在本发明构思的示例性实施例中，图10A中所示的图案LSP-3P和LSP-4P可以被省略，并且可以提供图10D中所示的图案LSP-3和LSP-4或图10D中所示的虚设线DL-H和DL-G。
在本发明构思的示例性实施例中，虚设线DL-H和DL-G可以被省略。该结构被示出在图10E中。在这种情况下，第一半导体图案SCP1的与图案LSP-3P和LSP-4P对应的部分可以是第三晶体管T3和第四晶体管T4的挡光图案。
参考图10F，第二半导体图案SCP2被设置在第三绝缘层30(参考图4A)上。第二半导体图案SCP2可以包括根据金属氧化物是否被还原而彼此区分的区域。第二半导体图案SCP2可以包括第三晶体管T3和第四晶体管T4(参考图9)的源极S3和S4、有源区域A3和A4以及漏极D3和D4。第四晶体管T4的有源区域A4从第三晶体管T3的有源区域A3延伸。第二半导体图案SCP2包括连接信号线SCL。
一条连接信号线SCL从第三晶体管T3的源极S3和/或第四晶体管T4的漏极D4延伸。连接信号线SCL通过接触孔CH10连接至第一晶体管T1的栅极G1。参考图4A、图4B、图5A和图5B，接触孔CH10穿过第二绝缘层20和第三绝缘层30。
参考图10A和图10F，第三晶体管T3的漏极D3通过接触孔CH20连接至第一半导体图案SCPl的连接信号线SCL。参考图10A和图10F，第三晶体管T3的漏极D3连接至第六晶体管T6的源极S6。参考图10D和图10F，第四晶体管T4的源极S4通过接触孔CH30连接至第二电压线RL。从第四晶体管T4的源极S4延伸的连接信号线SCL可以与接触孔CH30重叠。
参考图10G，第三金属图案MP3被设置在第四绝缘层40(参考图4A)上。第三金属图案MP3可以包括第二组中的第i扫描线GLi和第三组中的第i扫描线HLi。第二组中的第i扫描线GLi的一部分可以是第三晶体管T3的栅极G3，并且第三组中的第i扫描线HLi的一部分可以是第四晶体管T4的栅极G4。
参考图10H，第四金属图案MP4被设置在第六绝缘层60(参考图4A)上。第四金属图案MP4可以包括第一连接电极CNE1、第二连接电极CNE2、数据线DLj和第一电压线PL。图10H示出数据线DLj的一部分和第一电压线PL的一部分。参考图10A和图10H，第一连接电极CNE1通过接触孔CH1连接至连接信号线SCL。第一连接电极CNE1可以是图4A中所示的第一连接电极CNE1。第二连接电极CNE2通过接触孔CH2和CH3将第七晶体管T7的漏极D7连接至第二电压线RL。数据线DLj通过接触孔CH4连接至第二晶体管T2的源极S2。第一电压线PL通过接触孔CH5连接至第五晶体管T5的源极S5。
另外，图10H示出其中一个像素与一条数据线DLj重叠的结构，但是，本发明构思不限于此。例如，一个像素可以与两条数据线重叠。在两条数据线中，一条数据线可以连接至布置在一个像素行中的像素，而另一条数据线可以连接至布置在与该一个像素行邻近的像素行中的像素。该一个像素行可以是奇数像素行或偶数像素行。
图10I至图10K示出根据本发明构思的另一示例性实施例的像素PXij的平面图，该平面图与图10A至图10H中所示的像素PXij的平面图不同。图10I对应于图10F。参考图10I，与图10F不同，未形成接触孔CH10、CH20和CH30。换句话说，第二半导体图案SCP2可以不直接连接至图10A至图10E中所示的第一半导体图案SCP1、第一金属图案MP1或第二金属图案MP2。另外，参考图10I，与图10F不同，与第一晶体管T1重叠的连接信号线SCL被省略。
根据本示例性实施例，与图10A至图10H中所示的像素PXij不同，第四金属图案MP4和第五金属图案MP5被设置在第三金属图案MP3上。图10J示出第四金属图案MP4，而图10K示出第五金属图案MP5。
参考图10J，参考图10G描述的第三金属图案MP3被附加地设置。第三金属图案MP3可以包括第二组中的第i扫描线GLi、第三组中的第i扫描线HLi以及第三组中的第i+1扫描线HLi+1。
参考图10J，由第四金属图案MP4形成的第三连接电极CNE3、第四连接电极CNE4、第五连接电极CNE5、第六连接电极CNE6和第七连接电极CNE7以及连接电极CNE3至CNE7通过其连接至第一半导体图案SCP1、第一金属图案MP1或第二金属图案MP2的第二接触孔CH2、第三接触孔CH3、第四接触孔CH4、第五接触孔CH5、第六接触孔CH6、第七接触孔CH7、第八接触孔CH8和第九接触孔CH9被示出。第三连接电极CNE3通过第三接触孔CH3和第四接触孔CH4将第二电压线RL连接至第七晶体管T7。第四连接电极CNE4通过第五接触孔CH5和第六接触孔CH6将第三晶体管T3连接至第六晶体管T6。第五连接电极CNE5通过第七接触孔CH7和第八接触孔CH8将第三晶体管T3连接至第一晶体管T1并将第四晶体管T4连接至第一晶体管T1。第六连接电极CNE6通过第九接触孔CH9连接至第二晶体管T2。第七连接电极CNE7通过第二接触孔CH2连接至第五晶体管T5。第一连接电极CNE10通过第一接触孔CH1电连接至第六晶体管T6。
参考图10K，由第五金属图案MP5形成的连接电极CNE20、数据线DLj-E和DLj-O以及第一电压线PL被示出。另外，连接电极CNE20、数据线DLj-E和DLj-O以及第一电压线PL通过其连接至第四金属图案MP4的接触孔CH-60、CH40和CH50被示出。连接电极CNE20通过接触孔CH-60连接至连接电极CNE10。第一电压线PL通过接触孔CH40连接至第七连接电极CNE7，并且第一电压线PL电连接到第五晶体管T5。数据线DLj-O通过接触孔CH50连接至第六连接电极CNE6，并且数据线DLj-O电连接至第二晶体管T2。两条数据线DLj-E和DLj-O与一个像素重叠，但是，一条数据线DLj-O连接至一个像素，并且另一数据线DLj-E连接至与该一个像素邻近的像素。当一条数据线DLj-O连接至奇数像素行时，另一数据线DLj-E连接至偶数像素行。
图11是示出与根据本发明构思的示例性实施例的第一晶体管T1和第三晶体管T3对应的显示面板的截面图。在下文中，与参考图1至图10K描述的元件相同的元件的详细描述可以被省略。
图11示出具有两个栅极G3-1和G3-2的第三晶体管T3。另外，第三晶体管T3具有双图案结构。第一图案LSP-3P从第一晶体管T1的有源区域A1延伸。第二图案LSP-3与上电极UE设置在同一层上。
参考图10D，第一图案LSP-3P的平面上的面积和第二图案LSP-3的平面上的面积可以彼此比较。第二图案LSP-3具有比第一图案LSP-3P小的面积，并且被设置在第一图案LSP-3P的内侧。第二图案LSP-3与第一图案LSP-3P至少重叠。
根据以上描述的本发明构思的实施例，显示设备包括两种类型的晶体管，并且因此，像素的泄漏电流可以减小，并且可以提高发光二极管的响应速度。像素的泄漏电流可以通过包括金属氧化物半导体的晶体管来减小，并且发光二极管的响应速度可以通过包括多晶硅半导体的晶体管来提高。像素的泄漏电流可以使用包括多个栅极的晶体管来减小。
形成在金属氧化物半导体下方的图案阻挡行进到金属氧化物半导体的外部光。因此，可以防止金属氧化物半导体的电流-电压特性由于外部光而偏移。图案可以被用作另一栅极。包括金属氧化物半导体的晶体管的特性可以根据施加至图案的电压来控制。
尽管已经参考本发明构思的示例性实施例描述了本发明的构思，但是应当理解，本领域的普通技术人员可以对其进行各种改变和修改，而不偏离如在所附的权利要求书中闸述的本发明构思的精神和范围。

Claims (20)

1.一种显示设备，包括：
显示面板，包括多个像素，所述像素中的第一像素包括：
发光二极管；
电容器，连接在第一电压线和参考节点之间；
第一晶体管，连接在所述第一电压线和所述发光二极管的第一电极之间；
第二晶体管，连接在数据线和所述第一晶体管的源极之间；
第三晶体管，连接在所述参考节点和所述第一晶体管的漏极之间；
第四晶体管，连接在所述参考节点和第二电压线之间；
第五晶体管，连接在所述第一电压线和所述第一晶体管的所述源极之间；
第六晶体管，连接在所述发光二极管的所述第一电极和所述第一晶体管的所述漏极之间；以及
第七晶体管，连接在所述第二电压线和所述发光二极管的所述第一电极之间，所述第三晶体管和所述第四晶体管中的每一个包括：
有源区域，包括金属氧化物；
第一栅极和第二栅极，被设置在所述有源区域的第一侧并与所述有源区域重叠；以及
图案，被设置在所述有源区域的第二侧并与所述有源区域重叠。
2.根据权利要求1所述的显示设备，其中，所述第一晶体管、所述第二晶体管、所述第五晶体管和所述第六晶体管中的每一个是P型晶体管，并且所述第三晶体管和所述第四晶体管中的每一个是N型晶体管。
3.根据权利要求1所述的显示设备，其中，所述第一晶体管、所述第二晶体管、所述第五晶体管和所述第六晶体管中的每一个的有源区域包括多晶硅。
4.根据权利要求3所述的显示设备，其中所述第一晶体管的所述源极从所述第一晶体管的所述有源区域延伸。
5.根据权利要求1所述的显示设备，其中所述第三晶体管和所述第四晶体管中的每一个的所述图案包括金属。
6.根据权利要求1所述的显示设备，其中所述第三晶体管和所述第四晶体管中的每一个的所述图案包括多晶硅。
7.根据权利要求1所述的显示设备，其中所述第三晶体管和所述第四晶体管中的每一个的所述图案包括导电材料，并且所述第三晶体管的源极电连接至所述第三晶体管的所述图案或者所述第四晶体管的源极电连接至所述第四晶体管的所述图案。
8.根据权利要求1所述的显示设备，其中所述第三晶体管和所述第四晶体管中的每一个的所述图案包括导电材料，并且所述第三晶体管的所述第一栅极和所述第二栅极电连接至所述第三晶体管的所述图案或者所述第四晶体管的所述第一栅极和所述第二栅极电连接至所述第四晶体管的所述图案。
9.根据权利要求1所述的显示设备，进一步包括：
半导体图案，被设置在所述第三晶体管和所述第四晶体管中的每一个的所述图案的下方并且与所述第三晶体管的所述有源区域重叠。
10.根据权利要求9所述的显示设备，其中，所述第一晶体管的有源区域包括多晶硅，并且所述半导体图案从所述第一晶体管的所述有源区域延伸。
11.根据权利要求1所述的显示设备，其中所述第七晶体管包括：
有源区域，包括金属氧化物；
栅极，被设置在所述第七晶体管的所述有源区域的第一侧并与所述第七晶体管的所述有源区域重叠；以及
图案，被设置在所述第七晶体管的所述有源区域的第二侧并与所述第七晶体管的所述有源区域重叠。
12.根据权利要求11所述的显示设备，其中，所述第一晶体管、所述第二晶体管、所述第五晶体管和所述第六晶体管中的每一个是P型晶体管，并且所述第三晶体管、所述第四晶体管和所述第七晶体管中的每一个是N型晶体管。
13.根据权利要求1所述的显示设备，其中，所述第二电压线以及所述第三晶体管和所述第四晶体管中的每一个的所述图案被设置在同一层上并且包括相同的材料。
14.一种显示设备，包括：
显示面板，包括像素，所述像素包括；
发光二极管；
电容器，连接在第一电压线和参考节点之间；
第一晶体管，连接在所述第一电压线和所述发光二极管的第一电极之间；
第二晶体管，连接在数据线和所述第一晶体管的源极之间；
第三晶体管，连接在所述参考节点和所述第一晶体管的漏极之间；
第四晶体管，连接在所述参考节点和第二电压线之间；
第五晶体管，连接在所述第一电压线和所述第一晶体管的所述源极之间；
第六晶体管，连接在所述发光二极管的所述第一电极和所述第一晶体管的所述漏极之间；以及
第七晶体管，连接在所述第二电压线和所述发光二极管的所述第一电极之间，所述第三晶体管和所述第四晶体管中的每一个包括：
有源区域，包括金属氧化物；
栅极，被设置在所述有源区域的上方；以及
第一图案，包括多晶硅，被设置在所述有源区域的下方，并且在平面图中观察时与所述有源区域重叠，其中所述第四晶体管的所述第一图案从所述第三晶体管的所述第一图案延伸。
15.根据权利要求14所述的显示设备，其中所述第三晶体管的所述第一图案从所述第一晶体管的有源区域延伸。
16.根据权利要求14所述的显示设备，其中所述第四晶体管的所述有源区域从所述第三晶体管的所述有源区域延伸。
17.根据权利要求14所述的显示设备，其中，所述第三晶体管和所述第四晶体管中的每一个进一步包括设置在其有源区域和其第一图案之间的第二图案。
18.根据权利要求17所述的显示设备，其中，所述第二电压线和所述第二图案被设置在同一层上并且包括相同的金属。
19.根据权利要求17所述的显示设备，其中，当在所述平面图中观察时，所述第三晶体管的所述第二图案与所述第三晶体管的所述第一图案至少重叠。
20.根据权利要求14所述的显示设备，其中，所述第一晶体管、所述第二晶体管、所述第五晶体管和所述第六晶体管中的每一个是P型晶体管，并且所述第三晶体管和所述第四晶体管中的每一个是N型晶体管。
CN202010412439.0A 2019-05-17 2020-05-15 显示设备 Pending CN112037707A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190057994A KR20200133118A (ko) 2019-05-17 2019-05-17 표시장치
KR10-2019-0057994 2019-05-17

Publications (1)

Publication Number Publication Date
CN112037707A true CN112037707A (zh) 2020-12-04

Family

ID=70738267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010412439.0A Pending CN112037707A (zh) 2019-05-17 2020-05-15 显示设备

Country Status (4)

Country Link
US (2) US11404522B2 (zh)
EP (2) EP4202908A1 (zh)
KR (1) KR20200133118A (zh)
CN (1) CN112037707A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951154A (zh) * 2021-03-16 2021-06-11 武汉华星光电半导体显示技术有限公司 像素驱动电路、显示面板及显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
KR20200133118A (ko) 2019-05-17 2020-11-26 삼성디스플레이 주식회사 표시장치
KR20210027641A (ko) 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시패널
KR20210057448A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 발광 표시 패널
CN111179859B (zh) * 2020-03-16 2021-03-02 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
KR20230057510A (ko) * 2021-10-21 2023-05-02 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치
WO2023100014A1 (ja) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 表示装置
KR20230105775A (ko) * 2022-01-04 2023-07-12 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법
CN115311982A (zh) * 2022-08-30 2022-11-08 武汉天马微电子有限公司 显示面板及其驱动方法和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020104995A1 (en) * 2001-01-17 2002-08-08 Shunpei Yamazaki Light emitting device
US20170365214A1 (en) * 2016-06-15 2017-12-21 Apple Inc. Light-Emitting Diode Display With Reduced Leakage
CN107564468A (zh) * 2016-07-01 2018-01-09 三星显示有限公司 像素、级电路和具有该像素和级电路的有机发光显示装置
CN107706208A (zh) * 2016-08-08 2018-02-16 三星显示有限公司 有机发光二极管显示器
CN107919378A (zh) * 2016-10-11 2018-04-17 三星显示有限公司 具有发射层的显示装置
CN108154846A (zh) * 2016-12-05 2018-06-12 三星显示有限公司 显示装置及其驱动方法
US20180286307A1 (en) * 2017-03-30 2018-10-04 Samsung Display Co., Ltd. Pixel and organic light emitting display device having the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102226236B1 (ko) 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
US9685469B2 (en) * 2015-04-03 2017-06-20 Apple Inc. Display with semiconducting oxide and polysilicon transistors
KR102551789B1 (ko) * 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
KR20180026602A (ko) 2016-09-02 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180067768A (ko) 2016-12-12 2018-06-21 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
KR20180081196A (ko) * 2017-01-05 2018-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR102571610B1 (ko) * 2017-02-13 2023-08-30 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
KR20180099974A (ko) * 2017-02-27 2018-09-06 삼성디스플레이 주식회사 반도체 장치
US10424247B2 (en) 2017-04-28 2019-09-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd AMOLED driving circuit and AMOLED display device
CN107565049B (zh) * 2017-08-25 2019-11-01 京东方科技集团股份有限公司 Amoled显示面板及其制备方法
US10797123B2 (en) * 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same
KR20200133118A (ko) 2019-05-17 2020-11-26 삼성디스플레이 주식회사 표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020104995A1 (en) * 2001-01-17 2002-08-08 Shunpei Yamazaki Light emitting device
US20180254311A1 (en) * 2001-01-17 2018-09-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20170365214A1 (en) * 2016-06-15 2017-12-21 Apple Inc. Light-Emitting Diode Display With Reduced Leakage
CN107564468A (zh) * 2016-07-01 2018-01-09 三星显示有限公司 像素、级电路和具有该像素和级电路的有机发光显示装置
CN107706208A (zh) * 2016-08-08 2018-02-16 三星显示有限公司 有机发光二极管显示器
CN107919378A (zh) * 2016-10-11 2018-04-17 三星显示有限公司 具有发射层的显示装置
CN108154846A (zh) * 2016-12-05 2018-06-12 三星显示有限公司 显示装置及其驱动方法
US20180286307A1 (en) * 2017-03-30 2018-10-04 Samsung Display Co., Ltd. Pixel and organic light emitting display device having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951154A (zh) * 2021-03-16 2021-06-11 武汉华星光电半导体显示技术有限公司 像素驱动电路、显示面板及显示装置

Also Published As

Publication number Publication date
US20200365677A1 (en) 2020-11-19
EP4202908A1 (en) 2023-06-28
EP3739566A1 (en) 2020-11-18
US20220320256A1 (en) 2022-10-06
US11404522B2 (en) 2022-08-02
US11963412B2 (en) 2024-04-16
KR20200133118A (ko) 2020-11-26

Similar Documents

Publication Publication Date Title
EP3739566A1 (en) Display device
CN109671740B (zh) 显示面板
KR102389264B1 (ko) 표시장치 및 그 제조방법
US11903271B2 (en) Organic light emitting diode display
US10367012B2 (en) Transistor and display device having the same
US11776474B2 (en) Display device
US10541336B2 (en) Semiconductor device with dummy hole
US11398508B2 (en) Thin-film device
US20230200137A1 (en) Display device
EP4343844A1 (en) Display device
KR102512014B1 (ko) 표시 장치
CN218896637U (zh) 显示装置
US20240096281A1 (en) Display device
KR20240021365A (ko) 표시 장치
KR20240062179A (ko) 표시패널 및 이를 갖는 표시장치
KR20240035079A (ko) 산화물 반도체 패턴을 포함하는 표시 장치
KR20240030748A (ko) 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR20220089771A (ko) 표시장치
CN116615052A (zh) 有机发光二极管显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination