CN109671740B - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN109671740B
CN109671740B CN201811189507.0A CN201811189507A CN109671740B CN 109671740 B CN109671740 B CN 109671740B CN 201811189507 A CN201811189507 A CN 201811189507A CN 109671740 B CN109671740 B CN 109671740B
Authority
CN
China
Prior art keywords
layer
region
thin film
film transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811189507.0A
Other languages
English (en)
Other versions
CN109671740A (zh
Inventor
赵允锺
尹秀娟
成硕济
李圣俊
崔埈厚
权世明
白敬铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170133551A external-priority patent/KR102432360B1/ko
Priority claimed from KR1020180017945A external-priority patent/KR20190098311A/ko
Priority claimed from KR1020180029301A external-priority patent/KR102467064B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202311269050.5A priority Critical patent/CN117295354A/zh
Priority to CN202311272927.6A priority patent/CN117295355A/zh
Publication of CN109671740A publication Critical patent/CN109671740A/zh
Application granted granted Critical
Publication of CN109671740B publication Critical patent/CN109671740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

公开了一种显示面板，该显示面板包括具有第一区域和弯曲的第二区域的基底层。无机层设置在基底层上。下凹槽形成在无机层内并与第二区域重叠。第一薄膜晶体管设置在无机层上，并且包括与第一区域重叠的硅半导体图案。第二薄膜晶体管设置在无机层上，并且包括与第一区域重叠的氧化物半导体图案。绝缘层与第一区域和第二区域重叠。上凹槽形成在绝缘层内。信号线电连接至第二薄膜晶体管。有机层与第一区域和第二区域重叠，并且设置在下凹槽和上凹槽中。发光器件设置在有机层上并与第一区域重叠。

Description

显示面板
技术领域
本公开涉及显示面板，以及更具体地，涉及显示面板和制造该显示面板的方法。
背景技术
显示装置包括多个像素和用于控制多个像素的驱动电路(例如，扫描驱动电路和数据驱动电路)。像素中的每个包括显示元件和用于控制显示元件的像素驱动电路。像素驱动电路包括有机地彼此连接的多个薄膜晶体管。
发明内容
显示面板包括基底层，该基底层具有第一区域和相对于第一区域弯曲的第二区域。至少一个无机层与第一区域和第二区域两者重叠，并且设置在基底层上。下凹槽形成在至少一个无机层内并与第二区域重叠。第一薄膜晶体管设置在该至少一个无机层上，并且包括与第一区域重叠的硅半导体图案。第二薄膜晶体管设置在该至少一个无机层上，并且包括与第一区域重叠的氧化物半导体图案。多个绝缘层与第一区域和第二区域两者重叠。上凹槽形成在多个绝缘层内，并且上凹槽从下凹槽延伸。信号线电连接至第二薄膜晶体管。有机层与第一区域和第二区域两者重叠，并且设置在下凹槽和上凹槽两者中。发光器件设置在有机层上并与第一区域重叠。
在实施方式中，信号线的与第二区域重叠的部分可设置在有机层上。
在实施方式中，显示面板还可包括连接电极，该连接电极设置在有机层上并且通过穿透有机层的接触孔连接至第一薄膜晶体管的输出电极。
在实施方式中，显示面板还可包括钝化层，该钝化层设置在有机层上。
在实施方式中，发光器件的电极可通过穿透钝化层的接触孔连接至连接电极。
在实施方式中，钝化层可设置在信号线上，以及钝化层的与第二区域重叠的部分可与信号线接触。
在实施方式中，绝缘层可包括第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层，其中，第一绝缘层覆盖第一薄膜晶体管的硅半导体图案，第二绝缘层设置在第一绝缘层上以覆盖第一薄膜晶体管的控制电极，第三绝缘层设置在第二绝缘层上，以及第四绝缘层设置在第三绝缘层上，以覆盖第二薄膜晶体管的、与第二薄膜晶体管的氧化物半导体图案重叠的控制电极。
在实施方式中，显示面板还可包括上电极，该上电极设置在第二绝缘层与第三绝缘层之间，并且与第一薄膜晶体管的控制电极重叠。
在实施方式中，显示面板还可包括绝缘图案，该绝缘图案设置在第二薄膜晶体管的氧化物半导体图案与第二薄膜晶体管的控制电极之间。绝缘图案可与第二薄膜晶体管的氧化物半导体图案部分地重叠。
在实施方式中，绝缘层还可包括中间绝缘层，该中间绝缘层设置在第三绝缘层与第四绝缘层之间，以部分地覆盖第二薄膜晶体管的氧化物半导体图案。中间绝缘层中限定有暴露第二薄膜晶体管的氧化物半导体图案的两个相对区域的开口。
在实施方式中，显示面板还可包括上电极，该上电极设置在第三绝缘层与第四绝缘层之间，并且与第一薄膜晶体管的控制电极重叠。
在实施方式中，显示面板还可包括绝缘图案，该绝缘图案设置在第三绝缘层与上电极之间。
在实施方式中，显示面板还可包括遮光图案，该遮光图案设置在至少一个无机层与第二薄膜晶体管的氧化物半导体图案之间，并且与第二薄膜晶体管的氧化物半导体图案重叠。
在实施方式中，遮光图案可以是导电的。遮光图案可配置成接收偏置电压。遮光图案可电连接至第二薄膜晶体管的控制电极。
在实施方式中，第一薄膜晶体管的硅半导体图案、第一薄膜晶体管的控制电极或与第一薄膜晶体管的控制电极重叠的上电极中的至少一个可设置在与遮光图案相同的层上，并且可包括与遮光图案相同的材料。
在实施方式中，至少一个无机层可包括交替堆叠的氧化硅层和氮化硅层。
在实施方式中，至少一个无机层的顶表面的一部分可与有机层接触。
在实施方式中，第二区域包括曲率区域和对置区域，其中，曲率区域连接至第一区域并以特定的曲率弯曲，对置区域连接至曲率区域并面向第一区域。信号线可包括第一部分、第二部分和第三部分，其中，第一部分与第一区域重叠并电连接至第二薄膜晶体管，第二部分与曲率区域重叠并设置在与第一部分不同的层上，以及第三部分与对置区域重叠并设置在与第二部分不同的层上。
在实施方式中，显示面板还可包括连接电极，该连接电极将第一部分连接至第二部分或将第三部分连接至第二部分。
根据本发明构思的实施方式，制造显示面板的方法可包括：在基底层上形成至少一个无机层，该基底层包括第一区域和从第一区域延伸的第二区域，该至少一个无机层与第一区域和第二区域重叠；在该至少一个无机层上形成硅半导体图案，以与第一区域重叠；在该硅半导体图案上形成第一控制电极，以与硅半导体图案重叠，在它们之间插置有第一绝缘层；在该第一控制电极上形成上电极，以与第一控制电极重叠，在它们之间插置有第二绝缘层；形成第三绝缘层，以覆盖上电极；在第三绝缘层上形成氧化物半导体图案；在氧化物半导体图案上形成第二控制电极，以与氧化物半导体图案重叠；形成第四绝缘层，以覆盖第二控制电极；执行第一蚀刻步骤，该步骤包括部分地移除第一绝缘层至第四绝缘层，从而形成分别暴露硅半导体图案的第一部分和第二部分的第一接触孔和第二接触孔，以及形成暴露至少一个无机层的与第二区域重叠的部分的上凹槽；执行第二蚀刻步骤，该步骤包括部分地移除第四绝缘层，从而形成分别暴露氧化物半导体图案的第一部分和第二部分的第三接触孔和第四接触孔，以及部分地移除至少一个无机层，从而在至少一个无机层的第二区域中形成下凹槽，该下凹槽从上凹槽延伸；执行电极形成步骤，该步骤包括形成第一输入电极和第一输出电极，第一输入电极和第一输出电极分别连接至硅半导体图案的第一部分和第二部分，以及形成第二输入电极和第二输出电极，第二输入电极和第二输出电极分别连接至氧化物半导体图案的第一部分和第二部分；形成有机层，以覆盖第一输入电极、第一输出电极、第二输入电极和第二输出电极，并且有机层设置在上凹槽和下凹槽中；执行第三蚀刻步骤，该步骤包括部分地移除有机层，从而形成暴露第一输出电极的第五接触孔；以及在有机层上形成发光器件，该发光器件电连接至第一输出电极。
在实施方式中，该方法还可包括：在有机层上形成连接电极和信号线，其中，连接电极连接至第一输出电极，信号线与第二区域重叠；在有机层上形成钝化层，以覆盖连接电极和信号线；以及执行第四蚀刻步骤，该步骤包括部分地移除钝化层，从而形成暴露连接电极的第六接触孔。发光器件可通过连接电极连接至第一输出电极。
在实施方式中，形成发光器件可包括：在钝化层上形成发光器件的第一电极，发光器件的第一电极连接至连接电极；以及在钝化层上形成像素限定层，该像素限定层包括暴露发光器件的第一电极的开口。
在实施方式中，钝化层的与第二区域重叠的部分可与信号线接触。
在实施方式中，该方法还可包括在至少一个无机层与第一绝缘层之间形成遮光图案，以与氧化物半导体图案重叠。
在实施方式中，至少一个无机层的顶表面的一部分可与有机层接触。
制造显示面板的方法包括在基底层上形成至少一个无机层。该基底层包括第一区域和从第一区域延伸的第二区域。该至少一个无机层与基底层的第一区域和第二区域重叠。在该至少一个无机层上形成硅半导体图案。硅半导体图案与基底层的第一区域重叠。在硅半导体图案上形成第一控制电极。第一控制电极与硅半导体图案重叠，其中，第一控制电极与硅半导体图案之间插置有第一绝缘层。在该第一控制电极上形成上电极。上电极与第一控制电极重叠，其中，上电极与第一控制电极之间插置有第二绝缘层。形成第三绝缘层，覆盖上电极。在该第三绝缘层上形成氧化物半导体图案。在该氧化物半导体图案上形成第二控制电极，第二控制电极与氧化物半导体图案重叠。形成第四绝缘层，覆盖第二控制电极。执行第一蚀刻步骤，该步骤包括部分地移除第一绝缘层至第四绝缘层，从而形成分别暴露硅半导体图案的第一部分和第二部分的第一接触孔和第二接触孔，以及形成暴露至少一个无机层的、与第二区域重叠的部分的上凹槽。执行第二蚀刻步骤，该步骤包括部分地移除第四绝缘层，从而形成分别暴露氧化物半导体图案的第一部分和第二部分的第三接触孔和第四接触孔，以及部分地移除至少一个无机层，从而在至少一个无机层的第二区域中形成下凹槽，该下凹槽从上凹槽延伸。执行电极形成步骤，该步骤包括形成第一输入电极和第一输出电极，第一输入电极和第一输出电极分别连接至硅半导体图案的第一部分和第二部分，以及形成第二输入电极和第二输出电极，第二输入电极和第二输出电极分别连接至氧化物半导体图案的第一部分和第二部分。形成有机层，覆盖第一输入电极、第一输出电极、第二输入电极和第二输出电极，该有机层设置在上凹槽和下凹槽内。执行第三蚀刻步骤，该步骤包括部分地移除有机层，从而形成暴露第一输出电极的第五接触孔。在有机层上形成发光器件，该发光器件电连接至第一输出电极。
制造显示面板的方法包括在基底层上形成至少一个无机层。该基底层包括第一区域和从第一区域延伸的第二区域。该至少一个无机层与基底层的第一区域和第二区域两者重叠。形成绝缘层以与基底层的第一区域和第二区域两者重叠。在至少一个无机层上形成半导体图案，与基底层的第一区域重叠，该半导体图案包括硅半导体图案和氧化物半导体图案。执行第一蚀刻步骤，该步骤包括部分地移除绝缘层，以暴露硅半导体图案的一部分和至少一个无机层的与第二区域重叠的一部分。执行第二蚀刻步骤，该步骤包括部分地移除绝缘层，从而暴露氧化物半导体图案的一部分，以及移除至少一个无机层的与第二区域重叠的一部分。形成电极，该电极连接至硅半导体图案的暴露的部分以及氧化物半导体图案的暴露的部分。形成有机层，覆盖电极，该有机层设置在至少一个无机层的移除的部分以及绝缘层的移除的部分内。在有机层上形成发光器件和信号线。发光器件和信号线电连接至电极中的对应的电极。第二区域是弯曲的。
附图说明
当结合附图考虑时，通过参考以下详细描述，本公开的更完整的理解及其伴随的方面中的多个将容易获得并同样变得更好理解，其中：
图1A和图1B是示出根据本发明构思的示例性实施方式的显示面板的立体图；
图2是示出根据本发明构思的示例性实施方式的显示面板的平面图；
图3A是示出根据本发明构思的示例性实施方式的像素的等效电路图；
图3B和图3C是示出根据本发明构思的示例性实施方式的像素的一部分的剖视图；
图4A和图4B是示出根据本发明构思的示例性实施方式的显示面板的弯曲区域的剖视图；
图5A至图5M是示出根据本发明构思的示例性实施方式制造显示面板的过程的剖视图；
图6至图9是示出根据本发明构思的示例性实施方式的显示面板的一部分的剖视图；
图10A至图10G是示出根据本发明构思的示例性实施方式的显示面板的一部分的剖视图；以及
图11A至图11L是示出根据本发明构思的示例性实施方式的显示面板的一部分的剖视图。
具体实施方式
现在将参照附图更加充分地描述本发明构思的示例性实施方式。然而，本发明构思可以以许多不同的形式实施，并且不应被解释为限于本文中阐述的实施方式。在附图中，为了清晰起见，可夸大层和区域的厚度。附图和说明书中相同的附图标记可表示相同的元件，并且从而省略对一些元件的详细描述，假定这些元件与在说明书中其它地方描述的对应元件至少相似。
将理解的是，当元件称为“连接”或“联接”至另一元件时，它可直接地连接或联接至该另一元件，或者可存在中间元件。
将理解的是，尽管在本文中可能使用“第一”、“第二”等术语来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开来。因此，在不背离示例性实施方式的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可被称为第二元件、第二组件、第二区域、第二层或第二部分。
为了便于描述，本文中可使用诸如“在...下方”、“在...之下”、“下”、“在...之上”、“上”等的空间相对术语来描述如图中所示的一个元件或特征与另外的元件(多个元件)或特征(多个特征)的关系。将理解的是，除了图中描绘的方位之外，空间相对术语旨在包括装置在使用或者操作中的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其它元件或特征“之下”或“下方”的元件将被定向为“在”该其它元件或特征“之上”。因此，示例性术语“在...之下”可包括在...之上和在...之下两种定向。装置可被另外定向(例如，旋转90度或者在其它方位)，并相应地解释在本文中使用的空间相对描述语。
图1A和图1B是示出根据本发明构思的示例性实施方式的显示面板DP的立体图。图2是示出根据本发明构思的示例性实施方式的显示面板DP的平面图。图2示出了构成显示面板DP的元件(例如，像素PX、驱动电路GDC和信号线SGL)之间的连接结构。
显示面板DP的处于展开状态的前表面DP-FS的平面可与由第一方向轴DR1和第二方向轴DR2限定的平面平行。与显示面板DP的前表面DP-FS垂直的方向(例如，显示面板DP的厚度方向)将称作为第三方向轴DR3。在构成显示面板DP的各个层中的每个中，顶表面或前表面可基于第三方向轴DR3与底表面或后表面区别开来。下文中，第一方向至第三方向可以是分别由第一方向轴至第三方向轴DR1、DR2和DR3表示的方向，并且将使用相同的附图标记进行标识。
如图1A中所示，显示面板DP的前表面DP-FS可包括显示区域DP-DA和非显示区域DP-NDA，其中，显示区域DP-DA包括用户将看见的像素PX，非显示区域DP-NDA设置成邻近于显示区域DP-DA。非显示区域DP-NDA可以是未设置像素PX的区域。信号线SGL和/或驱动电路GDC中的一些可设置在非显示区域DP-NDA中。
如图1A中所示，显示区域DP-DA可以是矩形或四边形的。非显示区域DP-NDA可包围显示区域DP-DA。然而，本发明构思不限于此，并且显示区域DP-DA和非显示区域DP-NDA的形状可以以其它方式设置。例如，非显示区域DP-NDA可仅设置在前表面DP-FS的两个区域中，该两个区域在第一方向DR1上彼此相对。在本发明构思的示例性实施方式中，显示区域DP-DA可为圆形的。
根据本发明构思的示例性实施方式，非显示区域DP-NDA的部分可具有小于显示区域DP-DA的宽度的宽度(例如，第二方向DR2上的长度)。如下面将描述的，这可减小弯曲区域的面积。
如图1B中所示，显示面板DP可弯曲，并且由于这种弯曲，显示面板DP可分为第一区域或非弯曲区域NBA和第二区域或弯曲区域BA。当第二区域BA处于弯曲状态时，第二区域BA可包括曲率区域CA和对置(facing)区域FA，其中，曲率区域CA以特定的曲率关于轴线BX弯曲，对置区域FA面向第一区域NBA。
如图2中所示，显示面板DP可包括驱动电路GDC、多个信号线SGL、多个信号焊盘DP-PD和多个像素PX。
像素PX可根据像素的显示颜色被分类为多个组。例如，像素PX可包括红色像素、绿色像素和蓝色像素。在本发明构思的示例性实施方式中，像素PX还可包括白色像素。即使当像素被归入不同的组中时，像素的像素驱动电路也可配置成具有相同的结构。
驱动电路GDC可包括扫描驱动电路。扫描驱动电路可配置成生成多个扫描信号，并将扫描信号顺序地输出至下面将描述的多个扫描线GL。另外，扫描驱动电路可配置成将其它控制信号输出至像素PX的驱动电路。
扫描驱动电路可包括多个薄膜晶体管，该多个薄膜晶体管通过与像素PX的驱动电路相同的工艺形成(例如，通过低温多晶硅(LTPS)工艺或低温多晶氧化物(LTPO)工艺)。
信号线SGL可包括扫描线GL、数据线DL、电力线PL和控制信号线CSL。扫描线GL中的每个可连接至多个像素PX中的对应像素，以及数据线DL中的每个可连接至多个像素PX中的对应像素。电力线PL可连接至像素PX中的每个。控制信号线CSL可将控制信号提供至扫描驱动电路。信号焊盘DP-PD可连接至多个信号线SGL的对应信号线。
电路板可电连接至显示面板DP。电路板可以是刚性电路板或柔性电路板。驱动芯片可安装在电路板上。
驱动芯片可安装在显示面板DP上。如果驱动芯片安装在显示面板DP上，信号线SGL的设计或排列可改变。驱动芯片可连接至数据线DL，以及信号线可将驱动芯片连接至信号焊盘DP-PD。
图3A是示出根据本发明构思的示例性实施方式的像素PX的等效电路图。图3B和图3C是示出根据本发明构思的示例性实施方式的像素PX的一部分的剖视图。图4A和图4B是示出根据本发明构思的示例性实施方式的显示面板DP的弯曲区域BA的剖视图。
图3A示出了扫描线GL、数据线DL、电力线PL和连接至这些线的像素PX。在本发明构思的示例性实施方式中，像素PX可以是发光型像素，但是本发明构思不限于此。例如，像素PX可包括有机发光二极管或量子点发光二极管，其中，量子点发光二极管用作发光器件。有机发光二极管的发光层可包括有机发光材料。量子点发光二极管的发光层可包括量子点和/或量子棒。为了简化起见，下面的描述将参照有机发光像素用作像素PX的示例，但是，将理解的是，本发明构思可以以其它类型的像素实施。
像素PX可包括有机发光二极管OLED和用于驱动有机发光二极管OLED的像素驱动电路。有机发光二极管OLED可以是顶部发射型二极管或底部发射型二极管。在本发明构思的示例性实施方式中，像素驱动电路可包括第一薄膜晶体管T1(或驱动晶体管)、第二薄膜晶体管T2(或开关晶体管)和电容器Cst。第一电源电压ELVDD可提供至第一薄膜晶体管T1，以及第二电源电压ELVSS可提供至有机发光二极管OLED。第二电源电压ELVSS可低于第一电源电压ELVDD。
第一薄膜晶体管T1可连接至有机发光二极管OLED。第一薄膜晶体管T1可根据电容器Cst中存储的电荷量来控制流经有机发光二极管OLED的驱动电流。第二薄膜晶体管T2可配置成响应于施加至扫描线GL的扫描信号而输出施加至数据线DL的数据信号。电容器Cst可充电成具有与从第二薄膜晶体管T2接收的数据信号相对应的电压。
像素PX的结构并不限于图3A的示例，并且可不同地改变。不同于图3A中所示，控制有机发光二极管OLED的像素电路可配置成包括三个或更多个(例如，六个或七个)薄膜晶体管。有机发光二极管OLED可联接在电力线PL与第二薄膜晶体管T2之间。
图3B示出了像素PX的一部分的竖直剖面，像素PX的该一部分包括第一薄膜晶体管T1、第二薄膜晶体管T2和有机发光二极管OLED。如图3B中所示，显示面板DP可包括基底层BL以及设置在基底层BL上的电路器件层DP-CL、显示器件层DP-OLED和薄封装层TFE。显示面板DP还可包括功能层，诸如，抗反射层和折射率调节层。电路器件层DP-CL可至少包括多个绝缘层和电路器件。下文中，绝缘层可包括有机层和/或无机层。
电路器件可包括信号线、像素驱动电路等。电路器件层可通过以下过程形成：使用涂敷过程或沉积过程形成绝缘层、半导体层和导电层，以及然后使用光刻过程将绝缘层、半导体层和导电层图案化。显示器件层DP-OLED可包括发光器件。显示器件层DP-OLED还可包括有机层，该有机层可由与像素限定层PDL相同的材料形成。
基底层BL可由合成树脂层形成，或可另外包括合成树脂层。合成树脂层可包括热固性树脂。合成树脂层可以是基于聚酰亚胺的树脂层，然而，本发明构思并不限于特定材料。合成树脂层可包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯树脂、乙烯树脂、环氧树脂、聚氨酯树脂、纤维素树脂、硅树脂、聚酰胺树脂和/或二萘嵌苯树脂。在本发明构思的示例性实施方式中，基底层BL可包括玻璃基板、金属基板和/或有机/无机复合基板。
基底层BL可以以和参照图1A至图2描述的显示面板DP相同的方法进行剖分。例如，基底层BL可包括第一区域NBA和从第一区域NBA弯曲的第二区域BA。例如，第二区域BA可从第一区域NBA延伸，并且可以是可弯曲的。
基底层BL的顶表面上可形成有至少一个无机层。无机层可包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和/或氧化铪。例如，多个无机层可具有多层结构。多层的无机层可构成下文将描述的阻挡层BRL和/或缓冲层BFL。在本发明构思的示例性实施方式中，阻挡层BRL和/或缓冲层BFL可以可选地被省略。
阻挡层BRL可配置成防止污染物渗透至显示面板DP中。阻挡层BRL可包括氧化硅层和氮化硅层。在本发明构思的示例性实施方式中，阻挡层BRL可包括交替堆叠的多个氧化硅层和多个氮化硅层。
缓冲层BFL可设置在阻挡层BRL上。缓冲层BFL可配置成增大基底层BL与导电图案或半导体图案之间的粘附强度。缓冲层BFL可包括氧化硅层和氮化硅层。在本发明构思的示例性实施方式中，缓冲层BFL可包括交替堆叠的多个氧化硅层和多个氮化硅层。
缓冲层BFL上可设置有第一半导体图案OSP1。第一半导体图案OSP1可包括硅。第一半导体图案OSP1可由多晶硅形成，或可另外包括多晶硅。然而，本发明构思不限于此，并且第一半导体图案OSP1可由非晶硅形成或可另外包括非晶硅。第一半导体图案OSP1可包括输入区域(或第一部分)、输出区域(或第二部分)以及限定在输入区域与输出区域之间的沟道区域(或第三部分)。第一半导体图案OSP1的沟道区域可限定成与下文将描述的第一控制电极GE1相对应。输入区域和输出区域可掺杂有杂质，从而为输入区域和输出区域提供比沟道区域的电导率高的电导率。例如，输入区域和输出区域可掺杂成具有n型电导率。在本发明构思的示例性实施方式中，第一薄膜晶体管T1被示出为n型，但是在本发明构思的示例性实施方式中，第一薄膜晶体管T1可为p型晶体管。
缓冲层BFL上可设置有第一绝缘层10。第一绝缘层10可公共地与多个像素PX(例如，见图1A)重叠并且可覆盖第一半导体图案OSP1。第一绝缘层10可以是无机层和/或有机层，并且可具有单层结构或多层结构。第一绝缘层10可包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和/或氧化铪。在本发明构思的示例性实施方式中，第一绝缘层10可以是具有单层结构的氧化硅层。
第一控制电极GE1可设置在第一绝缘层10上。第一控制电极GE1可至少与第一半导体图案OSP1的沟道区域重叠。
第二绝缘层20可设置在第一绝缘层10上，以覆盖第一控制电极GE1。第二绝缘层20可公共地与多个像素PX(例如，见图1)重叠。第二绝缘层20可以是无机层和/或有机层，并且可具有单层结构或多层结构。第二绝缘层20可包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和/或氧化铪。在本发明构思的示例性实施方式中，第二绝缘层20可以是单个氧化硅层。
第二绝缘层20上还可设置有上电极UE。上电极UE可与第一控制电极GE1重叠。
第三绝缘层30可设置在第二绝缘层20上并且可覆盖上电极UE。第三绝缘层30可以是无机层和/或有机层，并且可具有单层结构或多层结构。第三绝缘层30可由氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和/或氧化铪形成，或可另外包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和/或氧化铪。在本发明构思的示例性实施方式中，第三绝缘层30可以是单个氧化硅层。
第三绝缘层30上可设置有第二半导体图案OSP2。第二半导体图案OSP2可包括氧化物半导体。第二半导体图案OSP2可包括晶体氧化物半导体或非晶氧化物半导体。例如，氧化物半导体可包括金属元素为锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和/或钛(Ti)的金属氧化物，或可包括锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和/或钛(Ti)及其氧化物的混合物。作为示例，氧化物半导体可包括氧化铟锡、氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟锌(IZnO)、氧化锌铟(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟锌锡(IZTO)、氧化锌锡(ZTO)等。
第二半导体图案OSP2可包括输入区域(或第一部分)、输出区域(或第二部分)以及限定在输入区域与输出区域之间的沟道区域(或第三部分)。输入区域和输出区域可包括杂质或掺杂剂。第二半导体图案OSP2的沟道区域可限定成与下面将描述的第二控制电极GE2相对应。
在第二半导体图案OSP2中，还原的(reduced)金属元素可用于杂质。输入区域和输出区域可包括从沟道区域的金属氧化物中还原的金属元素。相应地，可减小第二薄膜晶体管T2的漏电流，并且因此，第二薄膜晶体管T2可用作具有更大的导通/截止特征的开关装置。
第二半导体图案OSP2的沟道区域上可设置有绝缘图案GIP。第二控制电极GE2可设置在绝缘图案GIP上。第二控制电极GE2可至少与绝缘图案GIP重叠。绝缘图案GIP的边缘可沿着第二控制电极GE2的边缘对齐。当在平面图中观察时，第二控制电极GE2可具有与绝缘图案GIP相同的形状。当在平面图中观察时，第二控制电极GE2可以是绝缘图案GIP内的结构。
第四绝缘层40可设置在第三绝缘层30上，以覆盖第二半导体图案OSP2和第二控制电极GE2。第四绝缘层40可以是无机层和/或有机层，并且可具有单层结构或多层结构。第四绝缘层40可包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和/或氧化铪。在本发明构思的示例性实施方式中，第四绝缘层40可包括氧化硅层和氮化硅层。在本发明构思的示例性实施方式中，第四绝缘层40可包括交替堆叠的多个氧化硅层和多个氮化硅层。
第四绝缘层40上可设置有第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2。第一输入电极DE1和第一输出电极SE1可通过第一接触孔CH1和第二接触孔CH2联接至第一半导体图案OSP1，其中，第一接触孔CH1和第二接触孔CH2分别形成为暴露第一半导体图案OSP1的输入区域和输出区域。第一接触孔CH1和第二接触孔CH2可穿透第一绝缘层10至第四绝缘层40。
第二输入电极DE2和第二输出电极SE2可通过第三接触孔CH3和第四接触孔CH4联接至第二半导体图案OSP2，其中，第三接触孔CH3和第四接触孔CH4分别形成为暴露第二半导体图案OSP2的输入区域和输出区域。第三接触孔CH3和第四接触孔CH4可穿透第四绝缘层40。
第五绝缘层50可设置在第四绝缘层40上，以覆盖第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2。第五绝缘层50可以是有机层，并且可具有单层结构或多层结构。
第五绝缘层50上可设置有连接电极CNE。连接电极CNE可通过穿透第五绝缘层50的第五接触孔CH5连接至第一输出电极SE1。第六绝缘层60或钝化层可设置在第五绝缘层50上，以覆盖连接电极CNE。第六绝缘层60可以是有机层，并且可具有单层结构或多层结构。
在本发明构思的示例性实施方式中，第五绝缘层50和第六绝缘层60可以是具有单层结构的聚酰亚胺树脂层。然而，本发明构思不限于此，并且在本发明构思的示例性实施方式中，第五绝缘层50和第六绝缘层60可包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯树脂、乙烯树脂、环氧树脂、聚氨酯树脂、纤维素树脂、硅树脂、聚酰胺树脂和/或二萘嵌苯树脂。
有机发光二极管OLED可设置在第六绝缘层60上。有机发光二极管OLED的阳极AE可设置在第六绝缘层60上。阳极AE可通过穿透第六绝缘层60的第六接触孔CH6连接至连接电极CNE。第六绝缘层60上可设置有像素限定层PDL。
像素限定层PDL可具有开口OP，该开口OP暴露阳极AE的至少一部分。像素限定层PDL的开口OP可限定每个像素的发光区域PXA。例如，多个像素PX(例如，见图1A)可规律地布置在显示面板DP(例如，见图1A)的平坦表面上。设置有像素PX的区域可以是‘像素区域’，以及像素区域中的每个可包括发光区域PXA和邻近于发光区域PXA的非发光区域NPXA。非发光区域NPXA可包围发光区域PXA。
图1A和图1B的显示区域DP-DA可包括多个像素区域。例如，显示区域DP-DA可包括非发光区域NPXA和多个发光区域PXA，其中，非发光区域NPXA包围多个发光区域PXA。空穴控制层HCL可公共地设置在发光区域PXA和非发光区域NPXA中。诸如空穴控制层HCL的公共层可公共地设置在多个像素PX中。空穴控制层HCL可包括空穴传输层和空穴注入层。
空穴控制层HCL上可设置有有机发光层EML。有机发光层EML可唯一地、局部地设置在与开口OP相对应的区域上。有机发光层EML可分为分别在像素PX中形成的多个图案。
在本发明构思的示例性实施方式中，有机发光层EML被示出为具有图案化结构，但是在本发明构思的示例性实施方式中，有机发光层EML可公共地设置在多个像素PX中。此处，有机发光层EML可配置成发射白色光。此外，有机发光层EML可具有多层结构。
有机发光层EML上可设置有电子控制层ECL。电子控制层ECL可包括电子传输层和电子注入层。电子控制层ECL上可设置有阴极CE。电子控制层ECL和阴极CE可公共地设置在多个像素PX中。
阴极CE上可设置有薄封装层TFE。薄封装层TFE可公共地覆盖多个像素PX。在本发明构思的示例性实施方式中，薄封装层TFE可直接覆盖阴极CE。在本发明构思的示例性实施方式中，封盖层可覆盖阴极CE。在本发明构思的示例性实施方式中，有机发光二极管OLED的堆叠结构可具有通过将图3B中所示的结构倒转而获得的形状。
薄封装层TFE可包括无机层和/或有机层。在本发明构思的示例性实施方式中，薄封装层TFE可包括两个无机层和在它们之间的有机层。在本发明构思的示例性实施方式中，薄封装层TFE可包括交替堆叠的多个无机层和多个有机层(例如，有机层在一无机层之上，另一无机层在该有机层之上等)。
无机封装层可保护有机发光二极管OLED免受水分或氧气的影响，以及有机封装层可保护有机发光二极管OLED免受污染物(例如，尘粒)的影响。无机封装层可包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和/或氧化铝层，但是本发明构思不限于此。有机封装层可包括丙烯酸有机层，但是本发明构思不限于此。
在本发明构思的示例性实施方式中，第一薄膜晶体管T1可包括硅(例如，多晶硅)，从而具有高电子迁移率。第二薄膜晶体管T2可包括氧化物半导体材料，并且这可减小漏电流。因此，可减小像素PX(例如，见图3A)的驱动电压，以及防止像素PX出现故障。
在本发明构思的示例性实施方式中，如图3C中所示，电容器Cst的第一电极E1和第二电极E2可通过与第一薄膜晶体管T1的元件相同的过程形成。
电容器Cst的第一电极E1可设置在第一绝缘层10上。第一电极E1可通过与第一控制电极GE1相同的过程形成。第一电极E1可连接至第一控制电极GE1。第二绝缘层20可覆盖第一电极E1。电容器Cst的第二电极E2可设置在第二绝缘层20上。
在本发明构思的示例性实施方式中，上电极UE可电连接至第二电极E2。此外，上电极UE和第二电极E2可通过相同的过程形成，以及在本发明构思的示例性实施方式中，上电极UE和第二电极E2可彼此连接，从而形成为一体。第三绝缘层30可设置在第二绝缘层20上，以覆盖第二电极E2和上电极UE。
图4A和图4B中的每一个示出了图2的曲率区域CA的、平行于第一方向DR1截取的竖直剖面。图4A是与数据线DL重叠的部分的竖直剖面，以及图4B是未设置数据线DL的部分的竖直剖面。在图4A中，数据线DL作为信号线SGL被示出，因此，在下文中，数据线DL可称为信号线DL。
如图4A和图4B的竖直剖面中所示，第二区域BA可具有与第一区域NBA的堆叠结构(例如，显示区域DP-DA的堆叠结构)相似的堆叠结构。阻挡层BRL、缓冲层BFL以及第一绝缘层10至第六绝缘层60可顺序地设置在基底层BL的顶表面上。
凹槽GV-1(下文称作为“下凹槽”)可限定在阻挡层BRL和/或缓冲层BFL中以与第二区域BA重叠。下凹槽GV-1可限定在曲率区域CA中。例如，位于第一半导体图案OSP1(例如，见图3B和图3C)之下的无机层BRL和BFL可与显示区域DP-DA重叠，并可延伸至第二区域BA。下凹槽GV-1可限定在无机层BRL和BFL中。当在第一方向DR1上测量时，通过下凹槽GV-1暴露的基底层BL的宽度可小于曲率区域CA的宽度。
凹槽GV-2(下文称作为“上凹槽”)可限定在第一绝缘层10至第四绝缘层40中，并且可与第二区域BA重叠。上凹槽GV-2可限定在曲率区域CA中。在本发明构思的示例性实施方式中，第一绝缘层10至第四绝缘层40可部分地暴露包括阻挡层BRL和缓冲层BFL的无机层的最上层的顶表面。
当在剖视图中观察时，限定下凹槽GV-1的阻挡层BRL和缓冲层BFL的侧表面可以以一定角度倾斜。当在剖视图中观察时，限定上凹槽GV-2的第一绝缘层10至第四绝缘层40的侧表面可以以一定角度倾斜。
如图4A和图4B中所示，当在第一方向DR1测量时，位于第四绝缘层40的水平处的上凹槽GV-2的宽度小于曲率区域CA的宽度。与图4A和图4B中所示不同，在本发明构思的实施方式中，当在第一方向DR1上测量时，上凹槽GV-2在第四绝缘层40的水平处的宽度可大于曲率区域CA的宽度。
作为有机层的第五绝缘层50可设置在下凹槽GV-1和上凹槽GV-2中。第五绝缘层50可与基底层BL的顶表面、下凹槽GV-1的倾斜表面和上凹槽GV-2的倾斜表面接触。第五绝缘层50可与通过第一绝缘层10至第六绝缘层60暴露的缓冲层BFL的顶表面的部分接触。通过在弯曲区域中提供有机层，可增大弯曲区域的柔性。
信号线DL的至少一部分可设置在第五绝缘层50上。第六绝缘层60可覆盖和保护信号线DL。信号线DL的另一部分(例如，位于显示区域DP-DA上的部分)可设置在不同于第五绝缘层50的层上。例如，信号线DL的其它部分可设置在第四绝缘层40上。信号线DL的该部分和其它部分可通过穿透第五绝缘层50的接触孔连接。这些接触孔可设置在第一区域NBA的非显示区域DP-NDA中。
在本发明构思的示例性实施方式中，设置在显示区域DP-DA上的层中的至少一个可延伸至第六绝缘层60的顶表面上。
图5A至图5M是示出根据本发明构思的示例性实施方式制造显示面板DP的过程的剖视图。图5A至图5M中的每一个设置成比较性地示出与图3B和图4A的区域相对应的两个区域。为了简要描述，先前参照图1至图4B描述的元件可通过相同的附图标记进行标识，而不重复对其的重叠描述。
如图5A中所示，可在基底层BL的第一区域NBA和第二区域BA上形成至少一个无机层。在显示面板DP的制造过程中，基底层BL可位于加工基板上。在显示面板DP的制造过程之后，加工基板可被移除。
无机层可通过沉积、涂敷或印刷无机材料形成。氧化硅层和氮化硅层可顺序地形成，以形成阻挡层BRL。可在阻挡层BRL上顺序地形成氧化硅层和氮化硅层，以形成缓冲层BFL。
如图5A中所示，可在无机层上形成第一初始半导体图案OSP1-P。第一初始半导体图案OSP1-P可通过形成半导体层并图案化半导体层而形成。半导体层可在半导体层的图案化之前或之后进行晶化。可在第一初始半导体图案OSP1-P上执行掺杂过程。
此后，如图5B中所示，第一绝缘层10可形成在无机层的第一区域NBA和第二区域BA上。第一绝缘层10可通过沉积、涂敷或印刷过程形成。将设置在第一绝缘层10上的绝缘层也可通过沉积、涂敷或印刷过程形成。
第一控制电极GE1可形成在第一绝缘层10上。第一控制电极GE1的形成可包括在第一绝缘层10上形成导电层，以及然后将导电层图案化。电容器Cst的第一电极E1可通过与第一控制电极GE1相同的过程形成。
接下来，可使用第一控制电极GE1作为掩模来对第一初始半导体图案OSP1-P进行掺杂。与第一控制电极GE1重叠的区域(以下称作为“沟道区域”)可保持为未掺杂的，以及位于沟道区域的两侧的两个区域(以下称作为“输入区域”和“输出区域”)可被掺杂。在本发明构思的示例性实施方式中，n型掺杂剂(例如，V族元素)可用于掺杂过程。因此，可形成第一半导体图案OSP1。
此后，如图5C中所示，第二绝缘层20可形成在第一绝缘层10的第一区域NBA和第二区域BA上，以覆盖第一控制电极GE1。上电极UE可形成在第二绝缘层20上。电容器Cst的第二电极E2可通过与上电极UE相同的过程形成。
此后，如图5D中所示，第三绝缘层30可形成在第二绝缘层20的第一区域NBA和第二区域BA上，以覆盖上电极UE。第二初始半导体图案OSP2-P可形成在第三绝缘层30上。第二初始半导体图案OSP2-P可通过光刻过程由半导体层形成。
接下来，如图5E中所示，中间绝缘层35可形成在第三绝缘层30的第一区域NBA和第二区域BA上，以覆盖第二初始半导体图案OSP2-P。第二控制电极GE2可形成在中间绝缘层35上。第二控制电极GE2可通过光刻过程由导电层形成。
此后，如图5F中所示，绝缘图案GIP可由图5E的中间绝缘层35形成。绝缘图案GIP可通过使用蚀刻气体图案化中间绝缘层35而形成。在本发明构思的示例性实施方式中，第二控制电极GE2可用作用于选择性地蚀刻中间绝缘层35的蚀刻掩模。因此，绝缘图案GIP和第二控制电极GE2的边缘可彼此对齐。
接下来，如图5G中所示，第四绝缘层40可形成在第三绝缘层30的第一区域NBA和第二区域BA上，以覆盖第二控制电极GE2。可顺序地形成氧化硅层和氮化硅层。
在形成第四绝缘层40的过程中，可减小第二初始半导体图案OSP2-P(例如，见图5F)的、暴露于外部的区域。例如，可减小第二初始半导体图案OSP2-P的两个相对区域，并且减小的区域可以是输入区域和输出区域。输入区域和输出区域可包括从金属氧化物半导体材料中还原的金属材料。与绝缘图案GIP重叠并位于输入区域与输出区域之间的区域可以是沟道区域。因此，可形成第二半导体图案OSP2。在第二初始半导体图案OSP2-P(例如，见图5F)的暴露区域上，还可执行附加的还原过程。
此后，可移除绝缘层10至40的部分(下文中，称为第一蚀刻步骤)。接触孔CH1和CH2可暴露第一半导体图案OSP1的输入区域和输出区域。在形成接触孔CH1和CH2期间，可在第二区域BA上部分地移除第一绝缘层10至第四绝缘层40，从而形成上凹槽GV-2。
此后，如图5H中所示，可移除绝缘层10至40的其它部分以及无机层的一部分(下文中，称为第二蚀刻步骤)。接触孔CH3和CH4可暴露第二半导体图案OSP2的输入区域和输出区域。在形成接触孔CH3和CH4期间，可在第二区域BA上部分地移除阻挡层BRL和缓冲层BFL，从而形成下凹槽GV-1。
如图5G和5H中所示，接触孔CH1、CH2、CH3和CH4以及凹槽GV-1和GV-2可通过使用掩模和蚀刻气体或通过使用激光而形成。由于凹槽GV-1和GV-2中的每一个使用与接触孔CH1、CH2、CH3和CH4中的对应接触孔相同的过程形成，因此可减少用于制造过程的掩模的总数量。另外，由于上凹槽GV-2和下凹槽GV-1通过不同的过程形成，因此上凹槽GV-2和下凹槽GV-1可具有高度差，并且因此，缓冲层BFL的顶表面的一部分可通过绝缘层10至40暴露。
接下来，如图5I中所示，电极DE1、SE1、SE2和DE2可形成在第四绝缘层40上。电极DE1、SE1、SE2和DE2可通过沉积过程形成。
此后，如图5J中所示，第五绝缘层50可形成在第四绝缘层40上，以覆盖电极DE1、SE1、SE2和DE2。第五绝缘层50可与第一区域NBA和第二区域BA重叠。第五绝缘层50可设置在下凹槽GV-1和上凹槽GV-2中。暴露第一输出电极SE1的第五接触孔CH5可形成在第五绝缘层50中。
接下来，如图5K中所示，连接电极CNE可形成在第五绝缘层50上。信号线DL的与第二区域BA重叠的部分可通过与连接电极CNE相同的过程形成。
此后，如图5L中所示，第六绝缘层60可形成在第五绝缘层50上，从而不仅覆盖连接电极CNE，而且覆盖信号线DL的与第二区域BA重叠的部分。第六接触孔CH6可形成在第六绝缘层60中，以暴露连接电极CNE的顶表面。
接下来，如图5M中所示，有机发光二极管OLED可形成在第六绝缘层60上。阳极AE可形成在第六绝缘层60上，并且可通过第六接触孔CH6连接至连接电极CNE。像素限定层PDL可形成在第六绝缘层60上，以暴露阳极AE的中心部分。初始像素限定层可形成在第六绝缘层60上。开口OP可形成在初始像素限定层中。
接下来，空穴控制层HCL、有机发光层EML、电子控制层ECL和阴极CE可顺序地形成在像素限定层PDL的第一区域NBA上。当在平面图中观察时，空穴控制层HCL、有机发光层EML、电子控制层ECL和阴极CE可至少与显示区域DP-DA(例如，见图2)重叠。
薄封装层TFE可形成在阴极CE上。有机封装层和/或无机封装层可通过沉积过程或喷墨印刷过程形成。薄封装层TFE可唯一地形成在第一区域NBA上，而不是第二区域BA上。
图6至图9是示出根据本发明构思的示例性实施方式的显示面板DP的一部分的剖视图。图6至图9中的每一个示出与图5M相对应的剖面。为了简要描述，先前参照图1至图5M描述的元件可通过相同的附图标记进行标识，而不重复对其的重叠描述。
如图6中所示，连接电极CNE和第六绝缘层60可被省略。阳极AE可直接地设置在第五绝缘层50上，并且可通过第五接触孔CH5连接至第一输出电极SE1。信号线DL的与第二区域BA重叠的部分可直接地设置在第五绝缘层50上。
信号线DL的与第二区域BA重叠的部分可通过与阳极AE相同的过程形成。信号线DL的与第二区域BA重叠的部分和阳极AE可包括相同的材料，并且可具有相同的层结构。
如图7中所示，在第三绝缘层30与第四绝缘层40之间还可设置有中间绝缘层35。中间绝缘层35可与第一区域NBA和第二区域BA重叠。
与第二半导体图案OSP2的输入区域和输出区域相对应的开口35-OP可形成在中间绝缘层35中。如图5E中所示，开口35-OP可在形成中间绝缘层35和第二控制电极GE2之后形成。此后，可形成第四绝缘层40。上凹槽GV-2可通过不但移除第一绝缘层10至第四绝缘层40而且还通过移除中间绝缘层35而形成。
在本发明构思的示例性实施方式中，第三接触孔CH3和第四接触孔CH4可穿透中间绝缘层35和第四绝缘层40，以及在这种情况下，可省略用于在中间绝缘层35中形成开口35-OP的附加过程。
参照图8，上电极UE和第二控制电极GE2可包括相同的材料，并且具有相同的堆叠结构。上电极UE和第二控制电极GE2可由相同的导电层形成。
上电极UE可在图5E的步骤中形成，而非在图5C的步骤中形成。然而，在图5E中所示的形成中间绝缘层35之后和形成导电层之前，中间绝缘层35可被图案化以形成绝缘图案GIP。导电层可形成在第三绝缘层30上以覆盖绝缘图案GIP，以及然后，导电层可被图案化以形成上电极UE和第二控制电极GE2。第二电极E2还可通过与上电极UE相同的过程形成。
如图9中所示，上电极UE和第二控制电极GE2可设置在相同的层上，可包括相同的材料，以及可具有相同的堆叠结构。上电极UE和第二控制电极GE2可由相同的导电层形成。
上电极UE可在图5E的步骤中形成，而非在图5C的步骤中形成，以及在这种情况下，显示面板DP可具有图9的结构。例如，形成第二控制电极GE2的过程可包括在中间绝缘层35上形成导电层，以及然后将导电层图案化，并且此时，上电极UE可使用用于形成第二控制电极GE2的过程形成。此后，可使用第二控制电极GE2和上电极UE作为蚀刻掩模对中间绝缘层35进行蚀刻。
分别与第二控制电极GE2和上电极UE重叠的第一绝缘图案GIP1和第二绝缘图案GIP2可由图5E的中间绝缘层35形成。第二绝缘图案GIP2的边缘可沿着上电极UE的边缘对齐。当在平面图中观察时，上电极UE可具有与第二绝缘图案GIP2的形状相同的形状。
图10A至图10G是示出根据本发明构思的示例性实施方式的显示面板DP的一部分的剖视图。图10A至图10G中的每一个示出与图5M相对应的剖面。为了简要描述，先前参照图1至图9描述的元件可通过相同的附图标记进行标识，而不重复对其的重叠描述。
如图10A至图10G中所示，显示面板DP还可包括遮光图案LSP，该遮光图案LSP设置在缓冲层BFL与第一绝缘层10之间，并且与第二半导体图案OSP2重叠。
遮光图案LSP可由具有高的光吸收率或高的光反射率的材料形成，或可另外包括具有高的光吸收率或高的光反射率的材料。遮光图案LSP可设置在第二半导体图案OSP2之下，以防止外界光入射至第二半导体图案OSP2中。在这种情况下，可防止第二半导体图案OSP2的电压-电流特性受到外界光的影响，以及从而防止漏电流出现在第二半导体图案OSP2中。
如图10A中所示，遮光图案LSP可包括与第一半导体图案OSP1的材料相同的材料。例如，遮光图案LSP可包括掺杂的晶体半导体图案。
遮光图案LSP可通过与图5A的第一初始半导体图案OSP1-P相同的过程形成。此后，遮光图案LSP可在图5B中所示的过程期间进行掺杂。
如图10B中所示，遮光图案LSP可包括与第一控制电极GE1相同的材料。遮光图案LSP可通过与图5B中所示的第一控制电极GE1相同的过程形成。如图10C中所示，遮光图案LSP可包括与上电极UE相同的材料。遮光图案LSP可通过与图5C中所示的上电极UE相同的过程形成。遮光图案LSP可具有单层结构或多层结构。遮光图案LSP可具有与第一控制电极GE1或上电极UE相同的堆叠结构。与第一控制电极GE1相似，遮光图案LSP可包括钼层。
在图10A至图10C中，遮光图案LSP可以是浮动电极。下面将描述的遮光图案LSP可配置成接收特定电压或特定信号。
如图10D至图10F中所示，遮光图案LSP可连接至信号线SGL-P。如图10D至图10F中所示，信号线SGL-P和第一输入电极DE1可通过相同的过程形成在相同的层上。遮光图案LSP和信号线SGL-P可通过第七接触孔CH7彼此连接，其中，第七接触孔CH7形成为穿透第一绝缘层10至第四绝缘层40。
如图10E中所示，遮光图案LSP可设置在第一绝缘层10上，以及遮光图案LSP和信号线SGL-P可通过穿透第二绝缘层20至第四绝缘层40的第七接触孔CH7彼此连接。如图10F中所示，遮光图案LSP可设置在第二绝缘层20上，以及遮光图案LSP和信号线SGL-P可通过穿透第三绝缘层30和第四绝缘层40的第七接触孔CH7彼此连接。
与图10F的遮光图案LSP相比，图10E的遮光图案LSP与第三绝缘层30可具有小的高度差。另外，与第二半导体图案OSP2相接触的第三绝缘层30可防止遮光图案LSP中的杂质的扩散。因此，如图10E中所示，第二绝缘层20覆盖遮光图案LSP，可在遮光图案LSP不污染第三绝缘层30的情况下沉积第三绝缘层30。第二绝缘层20可以是氮化硅层，以及第三绝缘层30可以是氧化硅层。
由于工艺误差，第二薄膜晶体管T2可具有不同于期望值的阈电压。在本发明构思的示例性实施方式中，特定偏置电压可施加至图10D至图10F的遮光图案LSP，以及在这种情况下，第二薄膜晶体管T2可控制成具有期望的阈电压。例如，在第二薄膜晶体管T2的阈电压小于期望值的情况下，第二薄膜晶体管T2可能经受增大的漏电流。在这种情况下，通过将偏置电压施加至第二薄膜晶体管T2下的遮光图案LSP，可补偿第二薄膜晶体管T2的阈电压中的负漂移现象。
如图10G中所示，信号线SGL-P可通过第八接触孔CH8连接至第二控制电极GE2。信号线SGL-P可配置成将由晶体半导体材料形成的遮光图案LSP电联接至第二控制电极GE2。因此，遮光图案LSP可用作控制第二半导体图案OSP2的沟道区域中的电荷的流动的控制电极。例如，第二薄膜晶体管T2可包括彼此电连接的两个控制电极。两个控制电极可配置成接收相同的信号。在本发明构思的示例性实施方式中，图10G的遮光图案LSP可设置在其它的层上，如图10E和图10F中所示。
图11A至图11L是示出根据本发明构思的示例性实施方式的显示面板的一部分的剖视图。在图11A至图11L的显示面板DP中，信号线DL的形状可部分地不同于图5M的显示面板DP中的信号线DL的形状。
如图中11A至图11D所示，信号线DL可包括第一部分DL-P1、第二部分DL-P2和第三部分DL-P3。第一部分DL-P1可连接至像素PX(例如，见图2)，以及第三部分DL-P3可连接至信号焊盘DP-PD(例如，见图2)中的对应的信号焊盘或另一驱动芯片。第二部分DL-P2可通过第七接触孔CH7和第八接触孔CH8将第一部分DL-P1连接至第三部分DL-P3。第二部分DL-P2可与曲率区域CA重叠。
如图11A中所示，第一部分DL-P1和第三部分DL-P3可通过与晶体管T1的输入电极DE1、输出电极SE1以及晶体管T2的输入电极DE2、输出电极SE2相同的过程形成，并且可形成在与晶体管T1的输入电极DE1、输出电极SE1以及晶体管T2的输入电极DE2、输出电极SE2相同的层上。第七接触孔CH7和第八接触孔CH8中的每一个可穿透第五绝缘层50。第七接触孔CH7和第八接触孔CH8中的每一个可通过与第五接触孔CH5相同的过程形成。
如图11B中所示，第一部分DL-P1和第三部分DL-P3可通过与第二控制电极GE2相同的过程形成，并且可形成在与第二控制电极GE2相同的层上。第七接触孔CH7和第八接触孔CH8中的每一个可穿透第四绝缘层40和第五绝缘层50。第七接触孔CH7和第八接触孔CH8中的每一个可使用用于形成第四接触孔CH4和第五接触孔CH5的过程来形成。在本发明构思的示例性实施方式中，第七接触孔CH7和第八接触孔CH8可通过附加过程形成。
如图11C中所示，第一部分DL-P1和第三部分DL-P3可通过与上电极UE相同的过程形成，并且可形成在与上电极UE相同的层上。第七接触孔CH7和第八接触孔CH8中的每一个可穿透第三绝缘层30、第四绝缘层40和第五绝缘层50。
如图11D中所示，第一部分DL-P1和第三部分DL-P3可通过与第一控制电极GE1相同的过程形成，并且可形成在与第一控制电极GE1相同的层上。第七接触孔CH7和第八接触孔CH8中的每一个可穿透第二绝缘层20、第三绝缘层30、第四绝缘层40和第五绝缘层50。
在上面针对图11C和图11D讨论的方法中，第七接触孔CH7和第八接触孔CH8中的每一个可使用用于形成第二接触孔CH2和第五接触孔CH5的过程来形成。在本发明构思的示例性实施方式中，第七接触孔CH7和第八接触孔CH8可通过附加过程形成。
与图11A至图11D的显示面板DP相比，图11E至图11J的显示面板DP中的每一个还可包括第一连接电极CNE-D1和第二连接电极CNE-D2。
如图11E中所示，第一部分DL-P1和第三部分DL-P3可通过与第二控制电极GE2相同的过程形成，并且可形成在与第二控制电极GE2相同的层上。第一连接电极CNE-D1和第二连接电极CNE-D2可通过与晶体管T1的输入电极DE1、输出电极SE1以及晶体管T2的输入电极DE2、输出电极SE2相同的过程形成，并且可形成在与晶体管T1的输入电极DE1、输出电极SE1以及晶体管T2的输入电极DE2、输出电极SE2相同的层上。
第七接触孔CH7可将第一连接电极CNE-D1连接至第一部分DL-P1，以及第八接触孔CH8可将第二连接电极CNE-D2连接至第三部分DL-P3。第七接触孔CH7和第八接触孔CH8中的每一个可通过与第四接触孔CH4相同的过程形成。第九接触孔CH9可将第二部分DL-P2连接至第一连接电极CNE-D1，以及第十接触孔CH10可将第二部分DL-P2连接至第二连接电极CNE-D2。第九接触孔CH9和第十接触孔CH10中的每一个可通过与第五接触孔CH5相同的过程形成。
如图11F和图11G中所示，第一部分DL-P1和第三部分DL-P3的剖面位置可发生改变。如图11H至图11J中所示，第一部分DL-P1和第三部分DL-P3可设置在不同的层上。
如图11H中所示，第一部分DL-P1可设置在第三绝缘层30上，以及第三部分DL-P3可设置在第二绝缘层20上。如图11I中所示，第一部分DL-P1可设置在第三绝缘层30上，以及第三部分DL-P3可设置在第一绝缘层10上。如图11J中所示，第一部分DL-P1可设置在第二绝缘层20上，以及第三部分DL-P3可设置在第一绝缘层10上。在本发明构思的示例性实施方式中，第一部分DL-P1和第三部分DL-P3的剖面位置可彼此互换。
与图11A至图11D的显示面板DP相比，图11K和图11L的显示面板DP中的每一个还可包括连接电极CNE-D。与图11E和图11H的显示面板DP相比，在图11K和图11L的显示面板DP中，连接电极CNE-D的数量可减少。
如图11K中所示，第一部分DL-P1可通过与上电极UE相同的过程形成并且可形成在与上电极UE相同的层上，以及连接电极CNE-D可通过与第二控制电极GE2相同的过程形成并且可形成在与第二控制电极GE2相同的层上。在本发明构思的示例性实施方式中，可执行附加过程以形成穿透第三绝缘层30的第七接触孔CH7。第八接触孔CH8和第九接触孔CH9中的每一个可使用用于形成第五接触孔CH5的过程来形成。
如图11K中所示，第一部分DL-P1可通过与第一控制电极GE1相同的过程形成并且可形成在与第一控制电极GE1相同的层上，以及连接电极CNE-D可通过与第二控制电极GE2相同的过程形成并且可形成在与第二控制电极GE2相同的层上。在本发明构思的示例性实施方式中，可执行附加过程以形成穿透第三绝缘层30的第七接触孔CH7。第八接触孔CH8和第九接触孔CH9中的每一个可使用用于形成第五接触孔CH5的过程来形成。
在本发明构思的示例性实施方式中，连接电极CNE-D的剖面位置可从图11K和图11L中所示的位置改变。连接电极CNE-D可将第二部分DL-P2连接至第三部分DL-P3。
根据本发明构思的示例性实施方式，可减小直接连接至信号线的薄膜晶体管的漏电流。可保持控制发光器件的驱动电流的薄膜晶体管的电压-电流特性。
由于显示面板的弯曲区域上设置有有机层，因此可增加显示面板的弯曲区域的柔性。
暴露设置在显示区域上的半导体图案的部分的接触孔可使用在弯曲区域上蚀刻绝缘层和无机层的过程来同时地形成，并且因此，可减少用于制造过程的掩模的总数量。
虽然已经对本发明构思的示例性实施方式进行了具体示出和描述，但是本领域普通技术人员将理解，在不背离本发明构思的精神和范围的情况下，可进行形式和细节方面的变型。

Claims (21)

1.显示面板，包括：
基底层，包括第一区域和相对于所述第一区域弯曲的第二区域；至少一个无机层，与所述第一区域和所述第二区域两者重叠，并且设置在所述基底层上；
下凹槽，形成在所述至少一个无机层内并与所述第二区域重叠；
第一薄膜晶体管，设置在所述至少一个无机层上，并且包括与所述第一区域重叠的硅半导体图案；
第二薄膜晶体管，设置在所述至少一个无机层上，并且包括与所述第一区域重叠的氧化物半导体图案；
多个绝缘层，与所述第一区域和所述第二区域两者重叠；
上凹槽，形成在所述多个绝缘层内并从所述下凹槽延伸；
信号线，电连接至所述第二薄膜晶体管；
有机层，与所述第一区域和所述第二区域两者重叠，并且设置在所述下凹槽和所述上凹槽两者中；以及
发光器件，设置在所述有机层上并与所述第一区域重叠，
其中，所述有机层与所述第一薄膜晶体管、所述第二薄膜晶体管和所述发光器件重叠。
2.根据权利要求1所述的显示面板，其中，所述信号线的一部分与所述第二区域重叠并设置在所述有机层上。
3.根据权利要求1所述的显示面板，还包括：
连接电极，设置在所述有机层上，并且通过穿透所述有机层的第一接触孔连接至所述第一薄膜晶体管的输出电极。
4.根据权利要求3所述的显示面板，还包括：
钝化层，设置在所述有机层上。
5.根据权利要求4所述的显示面板，其中，所述发光器件的电极通过穿透所述钝化层的第二接触孔连接至所述连接电极。
6.根据权利要求4所述的显示面板，其中，所述钝化层设置在所述信号线上，以及所述钝化层的与所述第二区域重叠的部分与所述信号线接触。
7.根据权利要求1所述的显示面板，其中，所述绝缘层包括：
第一绝缘层，覆盖所述第一薄膜晶体管的所述硅半导体图案；
第二绝缘层，设置在所述第一绝缘层上，并覆盖所述第一薄膜晶体管的控制电极；
第三绝缘层，设置在所述第二绝缘层上；以及
第四绝缘层，设置在所述第三绝缘层上，并覆盖所述第二薄膜晶体管的控制电极且与所述第二薄膜晶体管的所述氧化物半导体图案重叠。
8.根据权利要求7所述的显示面板，还包括：
上电极，设置在所述第二绝缘层与所述第三绝缘层之间，并且与所述第一薄膜晶体管的所述控制电极重叠。
9.根据权利要求7所述的显示面板，还包括：
绝缘图案，设置在所述第二薄膜晶体管的所述氧化物半导体图案与所述第二薄膜晶体管的所述控制电极之间，
其中，所述绝缘图案与所述第二薄膜晶体管的所述氧化物半导体图案部分地重叠。
10.根据权利要求7所述的显示面板，其中，所述绝缘层还包括：
中间绝缘层，设置在所述第三绝缘层与所述第四绝缘层之间，所述中间绝缘层部分地覆盖所述第二薄膜晶体管的所述氧化物半导体图案，以及
其中，所述中间绝缘层中限定有开口，所述开口暴露所述第二薄膜晶体管的所述氧化物半导体图案的两个相对的区域。
11.根据权利要求7所述的显示面板，还包括：
上电极，设置在所述第三绝缘层与所述第四绝缘层之间，并且与所述第一薄膜晶体管的所述控制电极重叠。
12.根据权利要求11所述的显示面板，还包括：
绝缘图案，设置在所述第三绝缘层与所述上电极之间。
13.根据权利要求1所述的显示面板，还包括：
遮光图案，设置在所述至少一个无机层与所述第二薄膜晶体管的所述氧化物半导体图案之间，并且与所述第二薄膜晶体管的所述氧化物半导体图案重叠。
14.根据权利要求13所述的显示面板，其中，所述遮光图案是导电的。
15.根据权利要求14所述的显示面板，其中，所述遮光图案配置成接收偏置电压。
16.根据权利要求13所述的显示面板，其中，所述遮光图案电连接至所述第二薄膜晶体管的控制电极。
17.根据权利要求13所述的显示面板，其中，所述遮光图案设置在与所述第一薄膜晶体管的所述硅半导体图案、所述第一薄膜晶体管的控制电极或与所述第一薄膜晶体管的所述控制电极重叠的上电极相同的层上，以及
所述遮光图案包括与所述第一薄膜晶体管的硅半导体图案、所述第一薄膜晶体管的所述控制电极或与所述第一薄膜晶体管的所述控制电极重叠的所述上电极相同的材料。
18.根据权利要求1所述的显示面板，其中，所述至少一个无机层包括交替堆叠的氧化硅层和氮化硅层。
19.根据权利要求1所述的显示面板，其中，所述至少一个无机层的顶表面的一部分与所述有机层接触。
20.根据权利要求1所述的显示面板，其中，
所述第二区域包括：
曲率区域，连接至所述第一区域，以及
对置区域，连接至所述曲率区域并面向所述第一区域，
其中，所述曲率区域以特定的曲率弯曲，以及
其中，所述信号线包括：
第一部分，与所述第一区域重叠，并电连接至所述第二薄膜晶体管；
第二部分，与所述曲率区域重叠，其中所述第二部分和所述第一部分设置在彼此不同的层上；以及
第三部分，与所述对置区域重叠，其中所述第三部分和所述第二部分设置在彼此不同的层上。
21.根据权利要求20所述的显示面板，还包括：
连接电极，将所述第一部分连接至所述第二部分，或将所述第三部分连接至所述第二部分。
CN201811189507.0A 2017-10-13 2018-10-12 显示面板 Active CN109671740B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202311269050.5A CN117295354A (zh) 2017-10-13 2018-10-12 显示面板
CN202311272927.6A CN117295355A (zh) 2017-10-13 2018-10-12 显示面板

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020170133551A KR102432360B1 (ko) 2017-10-13 2017-10-13 표시패널 및 그 제조방법
KR10-2017-0133551 2017-10-13
KR10-2018-0017945 2018-02-13
KR1020180017945A KR20190098311A (ko) 2018-02-13 2018-02-13 표시패널 및 그 제조방법
KR1020180029301A KR102467064B1 (ko) 2018-03-13 2018-03-13 표시패널 및 그 제조방법
KR10-2018-0029301 2018-03-13

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202311272927.6A Division CN117295355A (zh) 2017-10-13 2018-10-12 显示面板
CN202311269050.5A Division CN117295354A (zh) 2017-10-13 2018-10-12 显示面板

Publications (2)

Publication Number Publication Date
CN109671740A CN109671740A (zh) 2019-04-23
CN109671740B true CN109671740B (zh) 2023-10-24

Family

ID=63857723

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201811189507.0A Active CN109671740B (zh) 2017-10-13 2018-10-12 显示面板
CN202311269050.5A Pending CN117295354A (zh) 2017-10-13 2018-10-12 显示面板
CN202311272927.6A Pending CN117295355A (zh) 2017-10-13 2018-10-12 显示面板

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202311269050.5A Pending CN117295354A (zh) 2017-10-13 2018-10-12 显示面板
CN202311272927.6A Pending CN117295355A (zh) 2017-10-13 2018-10-12 显示面板

Country Status (5)

Country Link
US (3) US10797123B2 (zh)
EP (2) EP3471145B1 (zh)
KR (1) KR20240016386A (zh)
CN (3) CN109671740B (zh)
TW (1) TWI791055B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797123B2 (en) 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same
KR102649752B1 (ko) * 2017-12-22 2024-03-19 엘지디스플레이 주식회사 표시 장치
US11189605B2 (en) * 2018-02-28 2021-11-30 X Display Company Technology Limited Displays with transparent bezels
US10690920B2 (en) 2018-02-28 2020-06-23 X Display Company Technology Limited Displays with transparent bezels
KR20190107227A (ko) * 2018-03-07 2019-09-19 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
TWI674525B (zh) * 2018-08-14 2019-10-11 友達光電股份有限公司 抗反射整合觸控顯示面板
CN109887956B (zh) * 2019-01-25 2021-04-27 武汉华星光电半导体显示技术有限公司 有机发光二极管柔性阵列基板
KR20200133118A (ko) 2019-05-17 2020-11-26 삼성디스플레이 주식회사 표시장치
CN110165076B (zh) * 2019-05-27 2020-11-24 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
CN110600493A (zh) * 2019-08-13 2019-12-20 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110571247B (zh) * 2019-08-15 2021-09-03 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
KR20210027641A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시패널
CN110489017B (zh) * 2019-09-27 2022-08-30 业成科技（成都）有限公司 触控屏、触控显示屏及智能终端
KR20210044335A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
KR20210086230A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널
KR20210123003A (ko) * 2020-04-02 2021-10-13 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR20210142045A (ko) * 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20210157926A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치
CN111785758A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20220019880A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220030433A (ko) 2020-08-31 2022-03-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN112086488B (zh) * 2020-09-07 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112420794B (zh) * 2020-11-18 2023-04-14 京东方科技集团股份有限公司 显示基板和显示装置
CN112331681A (zh) * 2020-11-25 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
KR20220088598A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20220096094A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 터치 패널 및 이를 포함하는 터치표시장치
EP4207295A4 (en) * 2021-04-28 2023-12-27 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND PREPARATION METHOD THEREFOR, AND DISPLAY APPARATUS
KR20230123577A (ko) * 2022-02-16 2023-08-24 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170106621A (ko) * 2016-03-11 2017-09-21 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9339728B2 (en) 2002-12-10 2016-05-17 Sony Interactive Entertainment America Llc System and method for managing audio and video channels for video game players and spectators
US10398141B1 (en) 2008-01-17 2019-09-03 Rockwell Labs Ltd Breakable nonflowing gel bait
KR101100999B1 (ko) 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
WO2011048223A1 (en) 2009-10-23 2011-04-28 Bang & Olufsen Medicom A/S Auto injector with automatic needle shielding
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8912536B2 (en) 2010-11-19 2014-12-16 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing the same and electronic devices including transistors
US8664718B2 (en) 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US20150206977A1 (en) 2012-06-19 2015-07-23 Sharp Kabushiki Kaisha Metal oxide transistor
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR20150054040A (ko) * 2013-11-08 2015-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR102345617B1 (ko) * 2014-01-13 2022-01-03 삼성디스플레이 주식회사 표시패널
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US9544994B2 (en) * 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
JP2017532594A (ja) 2014-09-02 2017-11-02 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． ディスプレイモジュール及びこのディスプレイモジュールを備える電子装置
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR102349283B1 (ko) * 2014-12-19 2022-01-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
KR102405257B1 (ko) * 2015-01-28 2022-06-03 삼성디스플레이 주식회사 표시 장치
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102463838B1 (ko) 2015-08-24 2022-11-04 삼성디스플레이 주식회사 가요성 표시 장치와 이의 제조 방법
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
KR102400022B1 (ko) 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
JP2017162852A (ja) 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
TWI740908B (zh) 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
JP2017187560A (ja) 2016-04-01 2017-10-12 株式会社オプトゲート 光ファイバ折断器
JP6756508B2 (ja) * 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
US10797123B2 (en) 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170106621A (ko) * 2016-03-11 2017-09-21 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
TW201923435A (zh) 2019-06-16
US11515376B2 (en) 2022-11-29
EP3832723A1 (en) 2021-06-09
CN117295355A (zh) 2023-12-26
EP3471145B1 (en) 2020-12-16
US20190115407A1 (en) 2019-04-18
CN109671740A (zh) 2019-04-23
KR20240016386A (ko) 2024-02-06
US20210036082A1 (en) 2021-02-04
US20230087942A1 (en) 2023-03-23
CN117295354A (zh) 2023-12-26
TWI791055B (zh) 2023-02-01
US10797123B2 (en) 2020-10-06
EP3471145A1 (en) 2019-04-17
TW202327086A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
CN109671740B (zh) 显示面板
US11877479B2 (en) Display panel and method of fabricating the same
US11127766B2 (en) Display panel and method for manufacturing the same
KR102631443B1 (ko) 표시패널 및 그 제조방법
KR102527394B1 (ko) 표시패널 및 그 제조방법
US20190280068A1 (en) Display panel including two semiconductor materials and method of manufacturing the same
TWI836828B (zh) 顯示面板
TWI841300B (zh) 顯示面板
KR20190098311A (ko) 표시패널 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant