CN112005350A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112005350A
CN112005350A CN201980027125.4A CN201980027125A CN112005350A CN 112005350 A CN112005350 A CN 112005350A CN 201980027125 A CN201980027125 A CN 201980027125A CN 112005350 A CN112005350 A CN 112005350A
Authority
CN
China
Prior art keywords
oxide
insulator
conductor
transistor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980027125.4A
Other languages
English (en)
Inventor
根井孝征
村川努
竹内敏彦
菅谷健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN112005350A publication Critical patent/CN112005350A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供一种能够实现微型化或高集成化的半导体装置。该半导体装置包括第一层以及第一层上的第二层，第一层及第二层各自包括晶体管，第一层中的晶体管及第二层中的晶体管各自包括第一氧化物、第一氧化物上的第一导电体及第二导电体、以覆盖第一导电体、第二导电体及第一氧化物的方式配置的第一绝缘体、第一绝缘体上的第二绝缘体、第一氧化物上的在第一导电体与第二导电体之间配置的第二氧化物、第二氧化物上的第三绝缘体、第三绝缘体上的第三导电体以及与第二绝缘体的顶面、第二氧化物的顶面、第三绝缘体的顶面及第三导电体的顶面接触的第四绝缘体，第一绝缘体及第四绝缘体与第二绝缘体相比不容易使氧透过。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置及半导体装置的制造方法。此外，本发明的一个方式涉及一种半导体晶片、模块以及电子设备。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置及电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。另外，作为其他材料，氧化物半导体受到关注。作为氧化物半导体，例如，已知除了如氧化铟、氧化锌等单元金属氧化物之外还有多元金属氧化物。在多元金属氧化物中，有关In-Ga-Zn氧化物(以下也称为IGZO)的研究尤为火热。
通过对IGZO的研究，在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis aligned crystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。再者，非专利文献4及非专利文献5中公开了一种比CAAC结构及nc结构的结晶性更低的氧化物半导体中也具有微小的结晶。
将IGZO用于活性层的晶体管具有极低的关态电流(参照非专利文献6)，已知有利用了该特性的LSI及显示器(非专利文献7及非专利文献8)。
[先行技术文献]
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.，“The Proceedings of AM-FPD’13 Digest ofTechnical Papers”，2013，p.151-154
[非专利文献4]S.Yamazaki et al.，“ECS Journal of Solid State Science andTechnology”，2014，volume 3，issue 9，p.Q3012-Q3022
[非专利文献5]S.Yamazaki，“ECS Transactions”，2014，volume 64，issue 10，p.155-164
[非专利文献6]K.Kato et al.，“Japanese Journal of Applied Physics”，2012，volume 51，p.021201-1-021201-7
[非专利文献7]S.Matsuda et al.，“2015 Symposium on VLSI Technology Digestof Technical Papers”，2015，p.T216-T217
[非专利文献8]S.Amano et al.，“SID Symposium Digest of Technical Papers”，2010，volume 41，issue 1，p.626-629
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种能够实现微型化或高集成化的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。另外，本发明的一个方式目的之一是提供一种通态电流大的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有高频率特性的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性良好的半导体装置。另外，本发明的一个方式的目的之一是提供一种关态电流小的半导体装置。另外，本发明的一个方式的目的之一是提供一种功耗得到降低的半导体装置。另外，本发明的一个方式的目的之一是提供一种生产率高的半导体装置。
本发明的一个方式的目的之一是提供一种能够长期间保持数据的半导体装置。本发明的一个方式的目的之一是提供一种数据的写入速度快的半导体装置。本发明的一个方式的目的之一是提供一种设计自由度高的半导体装置。本发明的一个方式的目的之一是提供一种能够抑制功耗的半导体装置。本发明的一个方式的目的之一是提供一种新颖的半导体装置。
注意，上述目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。另外，这些目的之外的目的根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置，该半导体装置包括第一层以及第一层上的第二层，第一层及第二层各自包括晶体管，第一层及第二层中的晶体管包括第一氧化物、第一氧化物上的第一导电体及第二导电体、以覆盖第一导电体、第二导电体及第一氧化物的方式配置的第一绝缘体、第一绝缘体上的第二绝缘体、第一氧化物上的在第一导电体与第二导电体之间配置的第二氧化物、第二氧化物上的第三绝缘体、第三绝缘体上的第三导电体以及与第二绝缘体的顶面、第二氧化物的顶面、第三绝缘体的顶面及第三导电体的顶面接触的第四绝缘体，第一绝缘体及第四绝缘体与第二绝缘体相比不容易使氧透过。
在上述半导体装置中，第二氧化物优选具有结晶性。另外，在上述半导体装置中，第二氧化物优选与第二绝缘体的侧面接触并包括其c轴沿大致垂直于该侧面的方向取向的区域。另外，在上述半导体装置中，优选以接触于第二氧化物上的方式配置第三氧化物。
另外，在上述半导体装置中，优选的是，在第一氧化物及第一绝缘体下配置第五绝缘体，在第五绝缘体下配置第六绝缘体，并且第六绝缘体与第五绝缘体相比不容易使氧透过。另外，在上述半导体装置中，优选在第六绝缘体下以与第一氧化物重叠的方式配置第四导电体。
另外，在上述半导体装置中，第一绝缘体及第四绝缘体优选为包含铝和铪中的一者或两者的氧化物。
另外，在上述半导体装置中，第一氧化物及第二氧化物优选包含In、元素M(M为Al、Ga、Y或Sn)以及Zn。
另外，在上述半导体装置中，优选的是，在第一层下配置第三层，第三层包括硅衬底上的第七绝缘体以及第七绝缘体上的第五导电体。
发明效果
根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。另外，根据本发明的一个方式，可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式，可以提供一种具有高频率特性的半导体装置。另外，根据本发明的一个方式，可以提供一种可靠性良好的半导体装置。另外，根据本发明的一个方式，可以提供一种关态电流小的半导体装置。另外，根据本发明的一个方式，可以提供一种功耗得到降低的半导体装置。另外，根据本发明的一个方式，可以提供一种生产率高的半导体装置。
另外，可以提供一种能够长期间保持数据的半导体装置。另外，可以提供一种数据的写入速度快的半导体装置。另外，可以提供一种设计自由度高的半导体装置。另外，可以提供一种能够抑制功耗的半导体装置。另外，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，这些效果之外的效果根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的效果。
附图简要说明
[图1]根据本发明的一个方式的半导体装置的截面图。
[图2]根据本发明的一个方式的半导体装置的截面图。
[图3]A至D是根据本发明的一个方式的半导体装置的俯视图及截面图。
[图4]A及B是根据本发明的一个方式的半导体装置的截面图。
[图5]根据本发明的一个方式的半导体装置的截面图。
[图6]根据本发明的一个方式的半导体装置的截面图。
[图7]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图8]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图9]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图10]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图11]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图12]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图13]A至D是根据本发明的一个方式的半导体装置的俯视图及截面图。
[图14]示出根据本发明的一个方式的存储装置的结构的截面图。
[图15]A及B是示出根据本发明的一个方式的存储装置的结构的截面图。
[图16]示出根据本发明的一个方式的存储装置的结构的方框图。
[图17]A至H是示出根据本发明的一个方式的存储装置的结构的电路图。
[图18]A及B是根据本发明的一个方式的半导体装置的示意图及立体图。
[图19]A至E是根据本发明的一个方式的存储装置的示意图。
[图20]A至E是示出根据本发明的一个方式的电子设备的图。
[图21]A至C是示出根据本发明的一个方式的电子设备的图。
[图22]A至C是示出根据本发明的一个方式的并行计算机、计算机及个人计算机卡的结构例子的图。
[图23]根据本发明的实施例的晶体管的截面TEM图像。
[图24]A及B是根据本发明的实施例的晶体管的截面TEM图像。
[图25]A及B是示出根据本发明的实施例的晶体管的电特性的图。
实施发明的方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时不反映到附图。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于规定的连接关系(例如，附图或文中所示的连接关系等)，附图或文中所示的连接关系以外的连接关系也包含于附图或文中所记载的内容中。
这里，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
另外，在本说明书等中，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面的情况下，有时因为实效沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面的沟道形成区域的比例增高。在此情况下，实效沟道宽度大于外观上的沟道宽度。
在此情况下，有时难以通过实测估计实效沟道宽度。例如，要从设计值估算出实效沟道宽度，需要假定半导体的形状是已知的。因此，当半导体的形状不清楚时，难以准确地测量实效沟道宽度。
在本说明书中，在简单地描述为“沟道宽度”时，有时是指外观上的沟道宽度。或者，在本说明书中，在简单地描述为“沟道宽度”时，有时是指实效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度等的值。
注意，半导体的杂质例如是指半导体的主要成分之外的元素。例如，浓度小于0.1原子％的元素可以说是杂质。有时由于包含杂质，例如造成半导体的DOS(Density ofStates：态密度)变高，结晶性降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。在半导体是氧化物半导体的情况下，有时水也作为杂质起作用。另外，在半导体是氧化物半导体时，有时例如由于杂质的进入导致氧空位的产生。此外，在半导体是硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，在本说明书等中，氧氮化硅是指氧含量大于氮含量的物质。此外，氮氧化硅是指氮含量大于氧含量的物质。
另外，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，可以将“导电体”换称为“导电膜”或“导电层”。另外，可以将“半导体”换称为“半导体膜”或“半导体层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
注意，在本说明书中，阻挡膜是指具有抑制水、氢等杂质及氧的透过的功能的膜，在该阻挡膜具有导电性的情况下，有时被称为导电阻挡膜。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS FET或OS晶体管称为包含氧化物或氧化物半导体的晶体管。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的电流在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
(实施方式1)
下面，说明根据本发明的一个方式的半导体装置的结构及其特性。
图1是从底面依次层叠有层10_1至层10_n(n为2以上的自然数)的半导体装置的截面图。注意，下面有时将层10_1至层10_n中的任意层称为层10而不附加序数。
层10_1至层10_n各自包括至少一个晶体管20。虽然在图1中示出层10_1至层10_n各自包括一个晶体管20的情况，但不局限于此，每个层10所包括的晶体管的个数也可以彼此不同。此外，在层10中，根据所需的半导体装置的功能适当地设置开关、晶体管、电容器、电感器、电阻器以及二极管等电路元件、布线、电极或端子等即可。
如图1所示，晶体管20包括绝缘体30、绝缘体30上的绝缘体32、绝缘体32上的氧化物22a、氧化物22a上的导电体28a以及导电体28b、以覆盖导电体28a、导电体28b以及氧化物22a的方式配置的绝缘体34、绝缘体34上的绝缘体36、氧化物22a上的在导电体28a与导电体28b之间配置的氧化物22b、氧化物22b上的绝缘体24、绝缘体24上的导电体26以及与绝缘体36的顶面、氧化物22b的顶面、绝缘体24的顶面及导电体26的顶面接触的绝缘体38。注意，下面有时将氧化物22a与氧化物22b一并称为氧化物22。
在此，导电体28a及导电体28b分别被用作晶体管20的源电极或漏电极。另外，导电体26被用作晶体管20的栅电极，绝缘体24被用作晶体管20的栅极绝缘体。在晶体管20中，以填埋由绝缘体36、绝缘体34、导电体28a及导电体28b形成的开口的方式自对准地形成有导电体26、绝缘体24及氧化物22b。由此，可以在导电体28a和导电体28b之间的区域中无需对准并确实地配置导电体26。
在此，绝缘体38、绝缘体34及绝缘体30优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。例如，绝缘体38及绝缘体34优选与绝缘体30相比不容易使氧透过。另外，例如，绝缘体30优选与绝缘体32相比不容易使氧透过。作为这样对氧具有阻挡性的绝缘体，例如使用包含铝和铪中的一方或双方的氧化物即可。
另外，绝缘体36优选包含通过加热脱离的氧。另外，绝缘体36优选为氧化物，也可以包含超过化学计量组成的氧。注意，以下有时将通过加热脱离的氧称为过剩氧。
在此，绝缘体36的顶面的高度优选与导电体26的顶面、绝缘体24的顶面以及氧化物22b的顶面的高度大致一致。另外，绝缘体36、导电体26、绝缘体24以及氧化物22b优选被绝缘体38覆盖。另外，绝缘体36的侧面优选接触于氧化物22b的侧面。通过采用上述结构，可以使用绝缘体38及氧化物22b使绝缘体36与导电体26分离。由此，可以防止包含在绝缘体36中的氧直接扩散到导电体26中。
另外，绝缘体36的底面优选与绝缘体34接触。另外，绝缘体34优选与氧化物22b的侧面、导电体28a的顶面及侧面、导电体28b的顶面及侧面、氧化物22a的侧面以及绝缘体32的顶面接触。通过采用上述结构，可以使用氧化物22b及绝缘体34使绝缘体36与导电体28a及导电体28b分离。由此，可以防止包含在绝缘体36中的氧直接扩散到导电体28a及导电体28b中。
另外，也可以在绝缘体38上设置绝缘体40。注意，在图1中，以接触于下层的层10中的绝缘体40的顶面的方式设置有上层的层10的绝缘体30，但是不局限于此。在下层的层10与上层的层10之间适当地设置开关、晶体管、电容器、电感器、电阻器以及二极管等电路元件、布线、电极或端子等即可。另外，也可以采用不设置绝缘体40而下层的层10中的绝缘体38兼备上层的层10中的绝缘体30的结构。
氧化物22a在导电体28a与导电体28b之间的区域具有沟道形成区域，并且在与导电体28a(导电体28b)重叠的区域附近以夹着沟道形成区域的方式具有源区域及漏区域。有时源区域及/或漏区域具有向导电体28a(导电体28b)内侧突出的形状。另外，晶体管20的沟道形成区域有时除了在氧化物22a以外还在氧化物22a与氧化物22b的界面附近及/或氧化物22b中形成。
在此，在晶体管20中，作为氧化物22a及氧化物22b优选使用被用作氧化物半导体的金属氧化物(以下也称为氧化物半导体)。例如，作为成为氧化物22a及氧化物22b的金属氧化物，优选使用其能隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，使用能隙较宽的金属氧化物的晶体管的关态电流(泄漏电流)低。通过使用这种晶体管，可以提供一种低功耗的半导体装置。
例如，作为氧化物22a及氧化物22b优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，作为元素M优选使用铝、镓、钇或锡。此外，作为氧化物22a及氧化物22b也可以使用In-Ga氧化物、In-Zn氧化物。
在此，用于氧化物22a的金属氧化物的相对于元素M的In的原子个数比也可以大于用于氧化物22b的金属氧化物的相对于元素M的In的原子个数比。像这样，通过在氧化物22a上设置氧化物22b，可以抑制杂质从形成在氧化物22b的上方的结构物扩散到氧化物22a中。此外，通过使氧化物22a与氧化物22b除了氧之外还包含共同元素(为主要成分)，可以降低氧化物22a与氧化物22b的界面的缺陷态密度。因为可以降低氧化物22a与氧化物22b的界面的缺陷态密度，所以界面散射给载流子传导带来的影响小，从而可以得到高通态电流。
氧化物22a及氧化物22b优选都具有结晶性。尤其是，优选使用CAAC-OS(c-axisaligned crystalline oxide semiconductor：c轴取向结晶氧化物半导体)作为氧化物22a及氧化物22b。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
纳米晶基本上为六角形，但是不局限于正六角形，有时为非正六角形。另外，纳米晶有时在畸变中具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也难以观察到明确的晶界(也称为grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位(也称为VO：oxygen vacancy)等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，具有CAAC-OS的金属氧化物具有耐热性及高可靠性。
在此，说明使用X射线衍射(XRD：X-Ray Diffraction)进行分析的CAAC-OS的例子。例如，当利用out-of-plane法分析包含InGaZnO4结晶的CAAC-OS的结构时，在衍射角(2θ)为31°附近有时出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可以说在CAAC-OS中结晶具有c轴取向性，并且c轴沿大致垂直于CAAC-OS的被形成面或顶面的方向取向。
接着，说明利用电子衍射分析的CAAC-OS的例子。例如，当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子束时，可能会获得衍射图案(也称为选区透射电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此，电子衍射也示出CAAC-OS所包含的结晶具有c轴取向性，并且c轴沿大致垂直于CAAC-OS的被形成面或顶面的方向取向。另一方面，当对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时，确认到环状衍射图案。因此，可以说使用电子束的电子衍射也示出CAAC-OS所包含的结晶的a轴和b轴不具有取向性。
在使用氧化物半导体的晶体管中，如果氧化物半导体中的形成沟道的区域存在杂质及氧空位，电特性则容易变动，有时降低可靠性。另外，在氧化物半导体中的形成沟道的区域中存在有氧空位或者杂质(典型的是氢)被该氧空位吸收时，晶体管容易成为常开启特性。当在不供应氧的情况下进行加热处理时，氧化物半导体有其中的氧脱离而形成氧空位的担忧。例如，通过晶体管的制造工序中的加热处理，有时氧从氧化物半导体吸收到源电极及漏电极中而在氧化物半导体中形成氧空位。
相对于此，采用在氧化物半导体附近设置包含过剩氧的绝缘体且在进行加热处理时可以从该绝缘体向氧化物半导体供应氧的结构即可。但是，当以接触于含有过剩氧的绝缘体的方式配置用作栅极、源极或漏极的导电体时，有该绝缘体所包含的氧被这些导电体吸收而难以被供应到氧化物半导体中的担忧。
当如本实施方式那样层叠多个晶体管时，在制造上层的晶体管的每个工序中下层的晶体管都被加热。换言之，位于越下层的晶体管越增加热积存(thermal budget)。因此，在制造上层的晶体管的工序中，在下层晶体管中有可能含有过剩氧的绝缘体中的氧被导电体吸收而不能对氧化物半导体供应氧。此时，供应到氧化物半导体中的氧量高于从氧化物半导体吸收的氧量。因此，即使在完成下层的晶体管时氧化物半导体中的氧空位十分得到降低，也在上层的晶体管的制造工序中氧空位形成在该氧化物半导体中。
在此，参照图2说明对根据本实施方式的晶体管20进行加热处理时的包含在绝缘体36中的氧50的举动。图2是晶体管20的放大截面图。如上所述那样，在本实施方式所示的半导体装置中，含有过剩氧的绝缘体36由绝缘体38、氧化物22b及绝缘体34围绕并与导电体26、导电体28a及导电体28b分离。由此，如图2所示，即使进行加热处理，绝缘体36中的氧50也被绝缘体38、氧化物22b及绝缘体34阻挡而不直接扩散到导电体26、导电体28a及导电体28b中。
另外，当通过加热处理使氧化物22a中的氧脱离而形成氧空位时，在氧化物22a与氧化物22b的界面附近从氧化物22b到氧化物22a中扩散氧，由此填充氧空位。供应到氧化物22a中的氧在氧化物22a中反复地填充氧空位的同时扩散在氧化物22a中。
另外，通过对氧化物22a供应氧，在氧化物22b中也形成氧空位。此时，在绝缘体36与氧化物22b的界面附近从绝缘体36到氧化物22b扩散氧50，由此填充氧空位。供应到氧化物22b中的氧50在氧化物22b中反复地填充氧空位的同时扩散在氧化物22b中。
在此，氧化物22b优选为CAAC-OS。如图2所示，氧化物22b包括具有在a-b面方向延伸的结晶层22bP及垂直于a-b面方向的c轴22bX的结晶区域。在氧化物22b中，c轴22bX优选沿大致垂直于氧化物22b的被形成面的方向取向。由此，氧化物22b包括c轴22bX沿大致垂直于氧化物22a的顶面的方向取向的区域、c轴22bX沿大致垂直于导电体28a、绝缘体34及绝缘体36的侧面的方向取向的区域以及c轴22bX沿大致垂直于导电体28b、绝缘体34及绝缘体36的侧面的方向取向的区域。
CAAC-OS具有与c軸方向相比在a-b面方向更容易使氧扩散的性质。因此，如图2所示，从绝缘体36供应到氧化物22b中的氧50优先地扩散到氧化物22b与氧化物22a的界面附近，由此可以填充氧化物22b中的氧空位。
如上所述，本实施方式所示的晶体管20即使完成后进行加热处理也通过从绝缘体36对氧化物22供应氧而可以抑制在氧化物22中增加氧空位。因此，在下层的层10中也可以在抑制晶体管20的电特性的变动而具有稳定的电特性的同时提高晶体管20的可靠性。
通过层叠包括这种晶体管20的层10_1至层10_n，可以减少本实施方式所示的半导体装置的俯视时的占有面积并实现该半导体装置的微型化或高集成化。
根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。另外，根据本发明的一个方式，可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式，可以提供一种具有高频率特性的半导体装置。另外，根据本发明的一个方式，可以提供一种可靠性良好的半导体装置。另外，根据本发明的一个方式，可以提供一种关态电流小的半导体装置。另外，根据本发明的一个方式，可以提供一种功耗得到降低的半导体装置。另外，根据本发明的一个方式，可以提供一种生产率高的半导体装置。
以上，本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
(实施方式2)
下面参照图3至图13说明上述实施方式所示的半导体装置的具体结构的一个例子。
<半导体装置的结构例子>
图3A、图3B、图3C及图3D是根据本发明的一个方式的晶体管200及晶体管200附近的俯视图及截面图。晶体管200对应于上述实施方式所示的晶体管20。就是说，如上述实施方式所示，可以层叠晶体管200。
图3A是包括晶体管200的半导体装置的俯视图。此外，图3B和图3C是该半导体装置的截面图。在此，图3B是沿着图3A中的点划线A1-A2的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。此外，图3C是沿着图3A中的点划线A3-A4的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。此外，图3D是在图3A中由点划线A5-A6表示的部分的截面图。注意，在图3A的俯视图中，为了明确起见而省略构成要素的一部分。
本发明的一个方式的半导体装置包括晶体管200、被用作层间膜的绝缘体214、绝缘体274、绝缘体280及绝缘体281。另外，还包括与晶体管200电连接且被用作插头的导电体240(导电体240a及导电体240b)。此外，还包括与被用作插头的导电体240的侧面接触的绝缘体241(绝缘体241a及绝缘体241b)。
另外，以与绝缘体254、绝缘体274及绝缘体281的开口的内壁接触的方式设置有绝缘体241，以与其侧面接触的方式设置有导电体240的第一导电体，其内侧设置有导电体240的第二导电体。在此，导电体240的顶面的高度与绝缘体281的顶面的高度可以大致相同。另外，在晶体管200中，层叠有导电体240的第一导电体与导电体240的第二导电体，但是本发明不局限于此。例如，导电体240也可以具有单层结构或者三层以上的叠层结构。另外，在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
[晶体管200]
如图1所示，晶体管200包括配置在衬底(未图示)上的绝缘体214及绝缘体216、以埋入到绝缘体216中的方式配置的导电体205、配置在绝缘体216上及导电体205上的绝缘体222、配置在绝缘体222上的绝缘体224、配置在绝缘体224上的氧化物230(氧化物230a、氧化物230b、氧化物230c1及氧化物230c2)、配置在氧化物230上的绝缘体250、配置在绝缘体250上的导电体260(导电体260a及导电体260b)、接触于氧化物230b的顶面的一部分的导电体242a及导电体242b、以接触于绝缘体224的顶面的一部分、氧化物230a的侧面、氧化物230b的侧面、导电体242a的侧面、导电体242a的顶面、导电体242b的侧面及导电体242b的顶面的方式配置的绝缘体254、配置在绝缘体254上的绝缘体280以及配置在绝缘体280上的绝缘体274。导电体260包括导电体260a及导电体260b，并且以包围导电体260b的底面及侧面的方式配置导电体260a。在此，如图3B所示，导电体260的顶面以与绝缘体250的顶面、氧化物230c1的顶面、氧化物230c2的顶面以及绝缘体280的顶面大致一致的方式配置。另外，绝缘体274与导电体260、氧化物230c及绝缘体250的每一个的顶面接触。注意，下面有时将氧化物230c1和氧化物230c2一并称为氧化物230c。
在此，绝缘体214对应于上述实施方式的晶体管20中的绝缘体30。另外，绝缘体224对应于实施方式的晶体管20中的绝缘体32。另外，氧化物230b对应于上述实施方式的晶体管20中的氧化物22a。另外，导电体242a及导电体242b对应于上述实施方式的晶体管20中的导电体28a及导电体28b。另外，绝缘体254对应于上述实施方式的晶体管20中的绝缘体34。另外，绝缘体280对应于上述实施方式的晶体管20中的绝缘体36。另外，氧化物230c对应于上述实施方式的晶体管20中的氧化物22b。另外，绝缘体250对应于上述实施方式的晶体管20中的绝缘体24。另外，导电体260对应于上述实施方式的晶体管20中的导电体26。另外，绝缘体274对应于上述实施方式的晶体管20中的绝缘体38。另外，绝缘体281对应于上述实施方式的晶体管20中的绝缘体40。此外，绝缘体222也可以对应于上述实施方式的晶体管20中的绝缘体32。
另外，绝缘体280优选具有包含通过加热脱离的氧的区域。通过将通过加热释放氧的绝缘体280以与氧化物230c1接触的方式设置，可以将绝缘体280中的氧通过氧化物230c1高效地供应到氧化物230b中。
绝缘体222、绝缘体254及绝缘体274优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。此外，绝缘体222、绝缘体254及绝缘体274优选具有抑制氢(例如，氢原子、氢分子等)中的至少一个的扩散的功能。例如，绝缘体222、绝缘体254及绝缘体274的氧和氢中的一方或双方的透过性优选都比绝缘体224低。绝缘体222、绝缘体254及绝缘体274的氧和氢中的一方或双方的透过性优选都比绝缘体250低。绝缘体222、绝缘体254及绝缘体274的氧和氢中的一方或双方的透过性优选都比绝缘体280低。
另外，如图3B、图3C所示，绝缘体254优选与导电体242a的顶面及侧面、导电体242b的顶面及侧面、氧化物230a及氧化物230b的侧面以及绝缘体224的顶面接触。
通过采用上述结构，可以使用绝缘体274及氧化物230c使绝缘体280与导电体260分离。由此，可以防止包含在绝缘体280中的氧直接扩散到导电体260中。此外，可以使用氧化物230c及绝缘体254使绝缘体280与导电体242a及导电体242b分离。由此，可以防止包含在绝缘体280中的氧直接扩散到导电体242a及导电体242b中。
另外，氧化物230优选包括配置在绝缘体224上的氧化物230a、配置在氧化物230a上的氧化物230b、配置在氧化物230b上且其至少一部分与氧化物230b的顶面接触的氧化物230c。另外，氧化物230c也可以具有氧化物230c1与接触于氧化物230c1的顶面的氧化物230c2的叠层结构。
注意，在此示出晶体管200具有在形成沟道的区域(以下，也称为沟道形成区域)及其附近层叠有氧化物230a、氧化物230b、氧化物230c1及氧化物230c2的四层的结构，但是本发明不局限于此。例如，也可以具有氧化物230b的单层结构、氧化物230b与氧化物230a的两层结构、氧化物230b与氧化物230c2的两层结构、氧化物230a、氧化物230b及氧化物230c1的三层结构或者五层以上的叠层结构。另外，在晶体管200中，导电体260具有两层的叠层结构，但是本发明不局限于此。例如，导电体260也可以具有单层结构或三层以上的叠层结构。
在此，导电体260被用作晶体管的栅电极，导电体242a及导电体242b被用作源电极或漏电极。在晶体管200中，以填埋由绝缘体280等形成的开口的方式自对准地形成被用作栅电极的导电体260。通过如此形成导电体260，可以在导电体242a和导电体242b之间的区域中无需对准并确实地配置导电体260。另外，如图1所示，导电体260优选包括导电体260a、配置在导电体260a上的导电体260b。
此外，晶体管200优选包括配置在衬底(未图示)上的绝缘体214、配置在绝缘体214上的绝缘体216、以填埋于绝缘体214及绝缘体216中的方式配置的导电体205以及配置在绝缘体216及导电体205上的绝缘体222。再者，优选在绝缘体222上配置有绝缘体224。
另外，优选在晶体管200中将被用作氧化物半导体的金属氧化物(以下，也称为氧化物半导体)用于包含沟道形成区域的氧化物230(氧化物230a、氧化物230b、氧化物230c1及氧化物230c2)。
由于将氧化物半导体用于沟道形成区域的晶体管200在非导通状态下的泄漏电流(关态电流)极小，所以可以提供低功耗的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管200。
作为氧化物230优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。特别是，作为元素M可以使用铝、镓、钇或锡。此外，作为氧化物230也可以使用In-Ga氧化物、In-Zn氧化物。
此外，在使用氧化物半导体的晶体管中，如果氧化物半导体中的形成沟道的区域中存在杂质及氧空位，电特性则容易变动，有时降低可靠性。另外，在氧化物半导体中的形成沟道的区域中包含氧空位的情况下，晶体管趋于具有常开启特性。因此，优选为尽可能降低形成沟道的区域中的氧空位。例如，通过氧化物230c等对氧化物230b供应氧，填充氧空位，即可。由此，抑制电特性的变动，从而可以提供具有稳定的电特性且可靠性得到提高的晶体管。
另外，在包含在以与氧化物230上接触的方式设置并被用作源电极或漏电极的导电体242(导电体242a及导电体242b)中的元素(例如，第二元素)具有吸收氧化物230的氧的功能的情况下，可能在氧化物230和导电体242之间或氧化物230的表面附近部分地形成低电阻区域。在此情况下，在该低电阻区域中，进入氧空位的杂质(氢、氮或金属元素等)被用作供体，载流子密度会增高。另外，下面有时将进入氧空位的氢称为VOH。
此外，图4A示出图3B所示的晶体管200的一部分的区域的放大图。如图4A所示，有时以与氧化物230上接触的方式设置有导电体242，在氧化物230的与导电体242的界面及其附近作为低电阻区域形成有区域243(区域243a及区域243b)。氧化物230包括被用作晶体管200的沟道形成区域的区域234、包括区域243的一部分且被用作源区域或漏区域的区域231(区域231a及区域231b)。另外，在下面的附图中，有时即使在放大图等中没有示出区域243也形成有同样的区域243。
另外，虽然示出了在氧化物230b的导电体242附近，区域243a及区域243b以在深度方向上扩散的方式设置的例子，但是本发明不局限于此。区域243a及区域243b根据所需要的晶体管的电特性适当地形成，即可。在氧化物230中，有时难以明确地观察各区域的边界。在各区域中检测出的元素的浓度不仅限于按每区域分阶段地变化，也可以在各区域中逐渐地变化。
如图4A所示，在本发明的一个方式的晶体管200中，绝缘体274的底面与氧化物230c的顶面接触，导电体260与绝缘体280分离。由此，可以防止绝缘体280所包含的氧被导电体260吸收。另外，如图4A所示，在本发明的一个方式的晶体管200中，氧化物230c的侧面与绝缘体254的侧面接触，导电体242a及导电体242b与绝缘体280分离。由此，可以防止绝缘体280所包含的氧被导电体242a及导电体242b吸收。
在此，图4B示出图3C所示的晶体管200的一部分的区域的放大图。图4B是晶体管200的W宽度方向上的沟道形成区域的放大图。
如图4B所示，以绝缘体224的底面为标准，氧化物230a及氧化物230b和导电体260不重叠的区域中的导电体260的底面的高度优选比氧化物230b的底面的高度低。此外，在氧化物230b和导电体260不重叠的区域中的导电体260的底面的高度和氧化物230b的底面的高度之间的差异为T2时，T2为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
如此，采用被用作栅电极的导电体260隔着氧化物230c及绝缘体250覆盖沟道形成区域的氧化物230b的侧面及顶面的结构，该结构容易使导电体260的电场作用于沟道形成区域的氧化物230b整体。因此，可以增大晶体管200的通态电流并提高频率特性。
如上所述，可以提供包括通态电流大的晶体管的半导体装置。另外，可以提供包括具有高频率特性的晶体管的半导体装置。另外，可以提供抑制电特性变动而实现具有稳定的电特性并提高了可靠性的半导体装置。另外，可以提供包括关态电流小的晶体管的半导体装置。
下面，说明包括本发明的一个方式的晶体管200的半导体装置的详细结构。
导电体205以与氧化物230及导电体260重叠的方式配置。另外，导电体205优选以填埋于绝缘体214及绝缘体216中的方式设置。在此，导电体205的顶面的平坦性优选为高。例如，导电体205的顶面的平均表面粗糙度(Ra)为1nm以下，优选为0.5nm以下，更优选为0.3nm以下即可。由此，可以使形成在导电体205上的绝缘体224的平坦性良好且提高氧化物230b及氧化物230c的结晶性。
在此，导电体260有时被用作第一栅(也称为顶栅极)电极。此外，导电体205有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变施加到导电体205中的电位而不使其与施加到导电体260中的电位联动，可以控制晶体管200的Vth。尤其是，通过对导电体205施加负电位，可以使晶体管200的Vth大于0V且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260施加的电位为0V时的漏极电流。
另外，如图3A所示，导电体205优选比氧化物230中的区域234大。尤其是，如图3C所示，导电体205优选延伸到与沟道宽度方向交叉的氧化物230中的区域234的端部的外侧的区域。就是说，优选在氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。
通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕区域234中的沟道形成区域。
此外，如图3C所示，将导电体205延伸来被用作布线。但是，本发明不局限于此，也可以在导电体205下设置被用作布线的导电体。此外，不一定需要在每一个晶体管中设置一个导电体205。例如，在多个晶体管中可以共同使用导电体205。
另外，在导电体205中，以与绝缘体216的开口的内壁接触的方式形成有第一导电体，其内侧形成有第二导电体。在此，导电体205的第一导电体及第二导电体的高度与绝缘体216的顶面的高度可以大致相同。虽然在晶体管200中层叠有导电体205的第一导电体与第二导电体，但是本发明不局限于此。例如，导电体205也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
此外，也可以作为导电体205的第一导电体使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电体。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电体。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
当作为导电体205的第一导电体使用具有抑制氧的扩散的功能的导电体时，可以抑制导电体205被氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电体，例如，优选使用钽、氮化钽、钌或氧化钌等。因此，作为导电体205的第一导电体，可以使用上述导电材料的单层或叠层。
此外，作为导电体205的第二导电体，优选使用以钨、铜或铝为主要成分的导电材料。
绝缘体214优选使用具有抑制氧(例如，氧原子、氧分子等)的扩散(不容易使上述氧透过)的功能的绝缘材料。另外，绝缘体214优选被用作抑制水或氢等杂质从衬底一侧进入晶体管200的阻挡绝缘膜。因此，作为绝缘体214优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。
例如，作为绝缘体214，优选使用氮化硅等。由此，可以抑制水或氢等杂质从与绝缘体214相比更靠近衬底一侧扩散到晶体管200一侧。此外，可以抑制包含在绝缘体224等中的氧扩散到与绝缘体214相比更靠近衬底一侧。另外，作为绝缘体222也可以使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。
此外，绝缘体216、绝缘体280及绝缘体281的介电常数优选比绝缘体214低。通过将介电常数低的材料作为层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216、绝缘体280及绝缘体281，适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等即可。
绝缘体222及绝缘体224被用作栅极绝缘体。
在此，在与氧化物230接触的绝缘体224中，优选通过加热使氧脱离。在本说明书中，有时将通过加热脱离的氧称为过剩氧。例如，作为绝缘体224适当地使用氧化硅或氧氮化硅等，即可。通过以与氧化物230接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物230中的氧空位，从而可以提高晶体管200的可靠性。
具体而言，作为绝缘体224，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal Desorption Spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
此外，如图3C所示，有时在绝缘体224中不与绝缘体254重叠并不与氧化物230b重叠的区域的厚度比其他区域的厚度薄。在绝缘体224中，不与绝缘体254重叠并不与氧化物230b重叠的区域优选具有足够使上述氧扩散的厚度。
绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如，绝缘体222的氧透过性优选比绝缘体224低。通过使绝缘体222具有抑制氧或杂质的扩散的功能，可以减少氧化物230所具有的氧能够扩散到绝缘体220一侧，所以是优选的。此外，可以抑制导电体205与绝缘体224及氧化物230所具有的氧起反应。
再者，绝缘体222优选被用作抑制水或氢等杂质从衬底一侧混入晶体管200的阻挡绝缘膜。例如，绝缘体222的氢透过性优选比绝缘体224低。通过由绝缘体222及绝缘体254围绕绝缘体224及氧化物230等，可以抑制水或氢等杂质从外部进入晶体管200。
绝缘体222使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体即可。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放或氢等杂质从晶体管200的周围部进入氧化物230的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
此外，作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
另外，绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料构成的叠层结构。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。当在氧化物230b下设置有氧化物230a时，可以抑制杂质从形成在氧化物230a下的结构物扩散到氧化物230b中。当在氧化物230b上设置有氧化物230c时，可以抑制杂质从形成在氧化物230c的上方的结构物扩散到氧化物230b中。
另外，如图3等所示，氧化物230c优选包括氧化物230c1及配置在氧化物230c1上的氧化物230c2。氧化物230c1优选包括构成用于氧化物230b的金属氧化物的金属元素中的至少一个，更优选包括所有上述金属元素。由此，可以降低氧化物230b与氧化物230c1的界面的缺陷态密度。
另外，氧化物230优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。具体而言，在用于氧化物230a的金属氧化物中，构成元素中的元素M的原子个数比优选大于用于氧化物230b的金属氧化物的构成元素中的元素M的原子个数比。另外，在用于氧化物230a的金属氧化物中，相对于In的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于In的元素M的原子个数比。另外，在用于氧化物230b的金属氧化物中，相对于元素M的In的原子个数比优选大于用于氧化物230a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物230c可以使用可用于氧化物230a或氧化物230b的金属氧化物。另外，当采用氧化物230c1与氧化物230c2的叠层结构时，在用于氧化物230c2的金属氧化物中，通过使构成元素中的In的原子个数比小于用于氧化物230c1的金属氧化物的构成元素中的In的原子个数比，可以抑制In扩散到绝缘体250一侧。
另外，氧化物230b优选具有结晶性。例如，优选使用CAAC-OS。CAAC-OS等的具有结晶性的氧化物具有杂质及缺陷(氧空位等)少的结晶性高且致密的结构。因此，可以抑制由源电极或漏电极氧从氧化物230b被抽出。因此，即使进行加热处理也可以抑制氧从氧化物230b被抽出，所以晶体管200对制造工序中的高温度或热积存也很稳定。
另外，氧化物230c1及氧化物230c2优选具有结晶性，例如优选使用CAAC-OS。
另外，优选的是，使氧化物230a及氧化物230c2的导带底的能量高于氧化物230b的导带底的能量。换言之，氧化物230a及氧化物230c2的电子亲和势优选小于氧化物230b的电子亲和势。
在此，在氧化物230a、氧化物230b及氧化物230c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物230a、氧化物230b及氧化物230c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面以及氧化物230b与氧化物230c的界面的混合层的缺陷态密度。
具体而言，作为氧化物230a使用In：Ga：Zn＝1：3：4[原子个数比]或1：1：0.5[原子个数比]的金属氧化物，即可。此外，作为氧化物230b使用In：Ga：Zn＝4：2：3[原子个数比]或3：1：2[原子个数比]的金属氧化物，即可。此外，作为氧化物230c使用In：Ga：Zn＝1：3：4[原子个数比]、In：Ga：Zn＝4：2：3[原子个数比]、Ga：Zn＝2：1[原子个数比]或Ga：Zn＝2：5[原子个数比]的金属氧化物，即可。此外，作为氧化物230c1与氧化物230c2的组合的具体例子，可以举出In：Ga：Zn＝4：2：3[原子个数比]和In：Ga：Zn＝1：3：4[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和Ga：Zn＝2：1[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和Ga：Zn＝2：5[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和氧化镓的叠层结构等。
此时，载流子的主要路径为氧化物230b。通过使氧化物230a及氧化物230c具有上述结构，可以降低氧化物230a与氧化物230b的界面及氧化物230b与氧化物230c的界面的缺陷态密度。因此，界面散射对载流子传导带来的影响减少，从而晶体管200可以得到高通态电流及高频率特性。
作为氧化物230优选使用被用作氧化物半导体的金属氧化物。例如，作为成为区域234的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。通过采用这种晶体管，可以提供低功耗的半导体装置。
在此，参照图5及图6说明对根据本实施方式的晶体管200进行加热处理时的包含在绝缘体280中的氧290的举动。图5是晶体管200的沟道长度方向上的放大截面图，图6是晶体管200的沟道宽度方向上的放大截面图。如上所述，在本实施方式所示的半导体装置中，含有过剩氧的绝缘体280由绝缘体274、氧化物230c1、氧化物230c2及绝缘体254围绕并与导电体260、导电体242a及导电体242b分离。由此，如图5及图6所示，即使进行加热处理，绝缘体280中的氧290也被绝缘体274、氧化物230c1、氧化物230c2及绝缘体254阻挡而不直接扩散到导电体260、导电体242a及导电体242b中。
另外，当通过加热处理使氧化物230b中的氧脱离而形成氧空位时，在氧化物230b与氧化物230c1的界面附近从氧化物230c1到氧化物230b扩散氧，由此填充氧空位。供应到氧化物230b中的氧在氧化物230b中反复地填充氧空位的同时扩散在氧化物230b中。
另外，通过对氧化物230b供应氧，在氧化物230c1中也形成氧空位。此时，在绝缘体280与氧化物230c1的界面附近从绝缘体280到氧化物230c1中扩散氧290，由此填充氧空位。供应到氧化物230c1中的氧290在氧化物230c中反复地填充氧空位的同时扩散在氧化物230c1中。注意，如图5及图6所示，有时氧化物230c1中的氧290扩散到氧化物230c2中而通过氧化物230c2供应到氧化物230b中。
在此，氧化物230c1优选为CAAC-OS。如图5及图6所示，氧化物230c1包括具有在a-b面方向延伸的结晶层230c1P及垂直于a-b面方向的c轴230c1X的结晶区域。在此，在氧化物230c1中，c轴230c1X优选沿大致垂直于氧化物230c1的被形成面的方向取向。由此，氧化物230c1包括c轴230c1X沿大致垂直于氧化物230b的顶面的方向取向的区域、c轴230c1X沿大致垂直于导电体242a、绝缘体254及绝缘体280的侧面的方向取向的区域以及c轴230c1X以大致垂直于导电体242b、绝缘体254及绝缘体280的侧面的方向取向的区域。此外，与氧化物230c1同样，氧化物230c2也是CAAC-OS，如图5及图6所示，该氧化物230c2也可以包括具有在a-b面方向延伸的结晶层230c2P及垂直于a-b面方向的c轴230c2X的结晶区域。
CAAC-OS具有与c軸方向相比在a-b面方向更容易使氧扩散的性质。因此，如图5所示，从绝缘体280供应到氧化物230c1及氧化物230c2中的氧290优先地扩散到氧化物230c1与氧化物230b的界面附近，而可以填充氧化物230c中的氧空位。
如上所述，本实施方式所示的晶体管200即使完成后进行加热处理也通过从绝缘体280对氧化物230中供应氧而可以抑制在氧化物230中增加氧空位。因此，在叠层结构的下层中也可以在抑制晶体管200的电特性的变动而具有稳定的电特性的同时提高晶体管200的可靠性。
注意，虽然图5及图6示出氧290在氧化物230c1及氧化物230c2中扩散的例子，但是本实施方式不局限于此。例如，也可以采用氧290只在氧化物230c1中扩散而氧化物230c2防止氧290的扩散的结构。通过采用该结构，可以更降低氧290被导电体260吸收。
在氧化物230b上设置被用作源电极及漏电极的导电体242(导电体242a及导电体242b)。导电体242的厚度例如为1nm以上且50nm以下，优选为2nm以上且25nm以下，即可。
作为导电体242，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。
与绝缘体222等同样，绝缘体254优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。例如，绝缘体254的氧透过性优选低于绝缘体224。再者，如图3B、图3C所示，绝缘体254优选与导电体242a的顶面及侧面、导电体242b的顶面及侧面、氧化物230a及氧化物230b的侧面以及绝缘体224的顶面接触。通过采用上述结构，可以抑制包含在绝缘体280中的氧被导电体242a及导电体242b吸收。
另外，如图3D所示，氧化物230a及氧化物230b的到与导电体242b(导电体242a)重叠的区域的沟道宽度方向一侧的侧面也被绝缘体254覆盖。通过采用上述结构，可以进一步防止绝缘体280所包含的氧被导电体242a及导电体242b吸收。
再者，优选被用作抑制水或氢等杂质从绝缘体280一侧混入晶体管200的阻挡绝缘膜。例如，绝缘体254的氢透过性优选比绝缘体224低。
绝缘体254优选通过溅射法形成。通过在包含氧的气氛下使用溅射法形成绝缘体254，可以对绝缘体224与绝缘体254接触的区域附近添加氧。由此，可以将氧从该区域通过绝缘体224供应到氧化物230中。在此，通过使绝缘体254具有抑制扩散到上方的氧的功能，可以防止氧从氧化物230扩散到绝缘体280中。此外，通过使绝缘体222具有抑制扩散到下方的氧的功能，可以防止氧从氧化物230扩散到绝缘体216中。如此，对氧化物230中的被用作沟道形成区域的区域234供应氧。由此，可以减少氧化物230的氧空位并抑制晶体管的常开启化。
此外，绝缘体254可以具有两层以上的多层结构。例如，作为绝缘体254，可以在包含氧的气氛下使用溅射法形成第一层，然后使用ALD法形成第二层，来形成两层结构。因为ALD法是覆盖性良好的成膜方法，所以可以防止因第一层的凹凸而产生断开等。
作为绝缘体254，例如可以形成包含铝和铪中的一方或双方的氧化物的绝缘体。注意，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。另外，作为绝缘体254也可以使用氮化硅等阻挡性高的氮化物。
绝缘体250被用作栅极绝缘体。绝缘体250优选与氧化物230c的顶面接触地配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
与绝缘体224同样地，绝缘体250优选使用通过加热释放氧的绝缘体形成。通过作为绝缘体250以与氧化物230c的顶面接触的方式设置通过加热释放氧的绝缘体，可以高效地对氧化物230b的区域234供应氧。与绝缘体224同样，优选降低绝缘体250中的水或氢等杂质的浓度。绝缘体250的厚度优选为1nm以上且20nm以下。
另外，也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制从绝缘体250扩散到导电体260中的氧。通过设置抑制氧的扩散的金属氧化物，从绝缘体250扩散到导电体260中的氧被抑制。换言之，可以抑制供应到氧化物230中的氧量的减少。另外，可以抑制因绝缘体250中的氧所导致的导电体260的氧化。
另外，该金属氧化物有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为该金属氧化物优选使用作为相对介电常数高的high-k材料的金属氧化物。通过使栅极绝缘体具有绝缘体250与该金属氧化物的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。另外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。
具体而言，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。特别是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。
虽然在图1中，导电体260具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外，当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。
此外，作为导电体260b优选使用以钨、铜或铝为主要成分的导电材料。另外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。另外，导电体260b可以具有叠层结构，例如可以具有钛、氮化钛与上述导电材料的叠层结构。
绝缘体280优选隔着绝缘体254设置在绝缘体224、氧化物230及导电体242上。绝缘体280优选包含通过加热脱离的氧。例如，作为绝缘体280，优选具有氧化硅、氧氮化硅、氮氧化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。
另外，优选绝缘体280中的水或氢等杂质的浓度得到降低。此外，绝缘体280的顶面也可以被平坦化。
绝缘体274优选与绝缘体210等同样地被用作抑制水或氢等杂质从上方混入到绝缘体280中的阻挡绝缘膜。作为绝缘体274，例如可以使用能够用于绝缘体210、绝缘体254等的绝缘体。
绝缘体274优选与绝缘体222等同样地具有抑制氧(例如，氧原子、氧分子等)的拡散的功能(不容易使上述氧透过)。例如，绝缘体274的氧透过性优选低于绝缘体280。再者，如图3B及图3C所示，绝缘体274优选接触于导电体260的顶面、绝缘体250的顶面、氧化物230c的顶面及绝缘体280的顶面。通过采用上述结构，可以进一步防止绝缘体280所包含的氧被导电体260吸收。
再者，绝缘体274优选被用作抑制水、氢等杂质从绝缘体281一侧混入晶体管200的阻挡绝缘膜。例如，绝缘体274的氢透过性优选比绝缘体280低。
绝缘体274优选通过溅射法形成。绝缘体274优选在包含氧的气氛下利用溅射法形成。通过使用溅射法形成绝缘体274，可以对绝缘体280的与绝缘体274接触的区域附近添加过剩氧。由此，可以将氧从该区域通过氧化物230c供应到氧化物230b中。在此，通过使绝缘体274具有抑制氧向上方扩散的功能，可以防止氧向绝缘体280的上方扩散。此外，通过使绝缘体254具有抑制氧扩散到下方的功能，可以防止氧从绝缘体280扩散到下方。如此，对氧化物230b中的被用作沟道形成区域的区域234供应氧。由此，可以减少氧化物230b的氧空位并抑制晶体管的常开启化。
另外，优选在绝缘体274上设置被用作层间膜的绝缘体281。与绝缘体224等同样，优选绝缘体281中的水、氢等杂质的浓度得到降低。
另外，在形成于绝缘体281、绝缘体274、绝缘体280及绝缘体254中的开口中配置导电体240a及导电体240b。导电体240a及导电体240b以中间夹着导电体260的方式设置。另外，导电体240a及导电体240b的顶面的高度与绝缘体281的顶面可以位于同一平面上。
另外，以与绝缘体281、绝缘体274、绝缘体280及绝缘体254的开口的内壁接触的方式设置有绝缘体241a，以与其侧面接触的方式形成有导电体240a的第一导电体。导电体242a位于该开口的底部的至少一部分，导电体240a与导电体242a接触。同样，以与绝缘体281、绝缘体274、绝缘体280及绝缘体254的开口的内壁接触的方式设置有绝缘体241b，以与其侧面接触的方式形成有导电体240b的第一导电体。导电体242b位于该开口的底部的至少一部分，导电体240b与导电体242b接触。
导电体240a及导电体240b优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以具有叠层结构。
当作为导电体240采用叠层结构时，作为与氧化物230a、氧化物230b、导电体242、绝缘体254、绝缘体280、绝缘体274及绝缘体281接触的导电体优选使用具有抑制水或氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌或氧化钌等。另外，也可以以单层或叠层使用具有抑制水或氢等杂质的透过的功能的导电材料。通过使用该导电材料，可以防止添加到绝缘体280的氧被吸收到导电体240a及导电体240b中。此外，可以防止水或氢等杂质从绝缘体281的上方的层通过导电体240a及导电体240b进入氧化物230。
作为绝缘体241a及绝缘体241b，使用能够用于绝缘体254等的绝缘体(例如，氧化铝或氮化硅等)，即可。因为绝缘体241a及绝缘体241b与绝缘体254接触地设置，所以可以抑制从绝缘体280等水或氢等杂质经过导电体240a及导电体240b混入氧化物230。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。
虽然未图示，但是也可以以与导电体240a的顶面及导电体240b的顶面接触的方式配置被用作布线的导电体。被用作布线的导电体优选使用以钨、铜或铝为主要成分的导电材料。另外，该导电体可以具有叠层结构，例如，可以具有钛、氮化钛与上述导电材料的叠层结构。另外，该导电体可以填埋于绝缘体的开口中。
〈半导体装置的构成材料〉
以下，说明可用于半导体装置的构成材料。
<<衬底>>
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出以硅或锗等为材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
<<绝缘体>>
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
此外，作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
另外，作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，通过由具有抑制氢等杂质及氧的透过的功能的绝缘体(绝缘体214、绝缘体222、绝缘体254及绝缘体274等)围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮化铝、氮化铝钛、氮化钛、氮氧化硅或氮化硅等金属氮化物。
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用将具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构，可以填补氧化物230所包含的氧空位。
<<导电体>>
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用含有包含在形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用含有上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。此外，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等进入的氢。
<<金属氧化物>>
作为氧化物230，优选使用被用作氧化物半导体的金属氧化物。以下，说明可用于根据本发明的氧化物230的金属氧化物。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
在此，考虑金属氧化物是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
注意，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxidesemiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
当金属氧化物包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，作为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选减少金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的金属氧化物中的碱金属或碱土金属的浓度(通过二次离子质谱分析法(SIMS：Secondary IonMass Spectrometry)测得的浓度)为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的金属氧化物的晶体管容易具有常开启特性。
由此，优选尽可能减少金属氧化物中的氢。具体而言，在金属氧化物中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
作为用于晶体管的半导体的金属氧化物，优选使用结晶性高的薄膜。通过使用该薄膜可以提高晶体管的稳定性或可靠性。作为该薄膜，例如，可以举出单晶金属氧化物薄膜或多晶金属氧化物薄膜。但是，在衬底上形成单晶金属氧化物薄膜或多晶金属氧化物薄膜需要进行高温或激光加热的工序。因此，制造工序的成本变高且处理量下降。
非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧化物(也称为CAAC-IGZO)。在非专利文献1及非专利文献2中，报告了CAAC-IGZO具有c轴取向性、晶界不明确、可以低温形成在衬底上。另外，还报告了使用CAAC-IGZO的晶体管具有优良的电特性及可靠性。
另外，2013年发现了具有nc结构的In-Ga-Zn氧化物(称为nc-IGZO)(参照非专利文献3)。在此报告了nc-IGZO在微小的区域(例如，1nm以上且3nm以下的区域)中的原子排列具有周期性，在不同区域间观察不到结晶取向的规律性。
非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的IGZO的薄膜照射电子束时的平均结晶尺寸的推移。在结晶性低的IGZO薄膜中，在对其照射电子束之前就能够观察到1nm左右的结晶性IGZO。因此，在此报告了在IGZO中没能确认到完全的非晶结构(completely amorphous structure)的存在。再者，公开了与结晶性低的IGZO薄膜相比CAAC-IGZO薄膜及nc-IGZO薄膜的相对于电子束照射的稳定性较高。因此，作为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-IGZO薄膜。
非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低，具体而言，晶体管的每沟道宽度1μm的关态电流为yA/μm(10-24A/μm)等级(order)。例如，已公开了一种应用了使用金属氧化物的晶体管的泄漏电流低这一特性的低功耗CPU等(参照非专利文献7)。
另外，还有利用使用金属氧化物的晶体管的泄漏电流低这一特性将该晶体管应用于显示装置的报告(参照非专利文献8)。在显示装置中，显示图像在1秒间被切换数十次。每1秒钟的图像切换次数被称为刷新频率。另外，刷新频率有时被称为驱动频率。这样的人眼难以识别的高速画面切换被认为是导致眼睛疲劳的原因。于是，提出了降低显示装置的刷新频率以减少图像改写次数的技术。另外，刷新频率得到降低的驱动可以降低显示装置的功耗。将该驱动方法称为空转停止(IDS)驱动。
CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶体管的电特性及可靠性的提高、制造工序的成本的降低以及处理量的提高。另外，已进行利用上述晶体管的泄漏电流低这一特性将该晶体管应用于显示装置及LSI的研究。
<半导体装置的制造方法>
接着，参照图5至图12说明图1所示的包括根据本发明的晶体管200的半导体装置的制造方法。在图5至图12中，每个附图中的A示出俯视图。另外，每个附图中的B示出沿着A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。另外，每个附图中的C示出沿着A中的点划线A3-A4的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。另外，每个附图中的D示出沿着A中的点划线A5-A6的部分的截面图。为了明确起见，在每个附图中的A的俯视图中省略部分构成要素而图示。
首先，准备衬底(未图示)，在该衬底上形成绝缘体214。绝缘体214可以利用溅射法、化学气相沉积(CVD：Chemical Vapor Deposition)法、分子束外延(MBE：MolecularBeam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法或原子层沉积(ALD：Atomic Layer Deposition)法等形成。
注意，CVD法可以分为利用等离子体的等离子体CVD(PECVD：Plasma EnhancedCVD)法、利用热的热CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根据使用的源气体分为金属CVD(MCVD：Metal CVD)法及有机金属CVD(MOCVD：Metal Organic CVD)法。
通过利用等离子体CVD法，可以以较低的温度得到高品质的膜。另外，因为不使用等离子体，热CVD法是能够减少对被处理物造成的等离子体损伤的成膜方法。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热CVD法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。另外，在热CVD法中，不产生成膜时的等离子体损伤，因此能够得到缺陷较少的膜。
另外，ALD法可以利用作为原子的性质的自调节性来沉积每一层的原子，从而发挥能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。此外，ALD法还包括利用等离子体的成膜方法的PEALD(Plasma Enhanced ALD)法。通过利用等离子体，可以在更低温下进行成膜，所以有时是优选的。注意，ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳等杂质。另外，杂质的定量可以利用X射线光电子能谱(XPS：X-ray Photoelectron Spectroscopy)进行。
不同于使从靶材等中被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，利用ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于要覆盖纵横比高的开口部的表面的情况等。注意，ALD法的成膜速度比较慢，所以有时优选与CVD法等成膜速度快的其他成膜方法组合而使用。
CVD法及ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调整源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法及ALD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为不需要传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以缩短成膜时间。因此，有时可以提高半导体装置的生产率。
在本实施方式中，作为绝缘体214利用CVD法形成氮化硅。如此，通过作为绝缘体214使用氮化硅等不容易使铜透过的绝缘体，即使作为绝缘体214的下方的层(未图示)的导电体使用铜等容易扩散的金属，也可以抑制该金属扩散到绝缘体214的上方的层。
接着，在绝缘体214上形成绝缘体216。绝缘体216可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为绝缘体216利用CVD法形成氧化硅。
接着，在绝缘体216中使用光刻法形成到达绝缘体214的开口。开口例如包括槽或狭缝等。此外，有时将形成有开口的区域称为开口部。在形成该开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。作为绝缘体214，优选选择在对绝缘体216进行蚀刻以形成开口时用作蚀刻停止的绝缘体。例如，当作为形成开口的绝缘体216使用氧化硅时，绝缘体214作为用作蚀刻停止膜的绝缘体优选使用氮化硅、氧化铝、氧化铪。
另外，在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，隔着该抗蚀剂掩模进行蚀刻处理来将导电体、半导体、绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。另外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时不需要上述掩模。另外，在去除抗蚀剂掩模时，可以进行灰化处理等干蚀刻处理或湿蚀刻处理，也可以在进行干蚀刻处理之后进行湿蚀刻处理，又可以在进行湿蚀刻处理之后进行干蚀刻处理。
或者，可以使用由绝缘体或导电体构成的硬掩模代替抗蚀剂掩模。当使用硬掩模时，可以在成为绝缘体216的绝缘膜上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。对成为绝缘体216的绝缘膜进行的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。另外，也可以在成为绝缘体216的绝缘膜的蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定要去除硬掩模。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一方施加高频功率的结构。或者，也可以采用对平行平板型电极中的一方施加不同的多个高频功率的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频功率的结构。或者，也可以采用对平行平板型电极的各个施加频率不同的高频功率的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：Inductively Coupled Plasma)蚀刻装置等。
在形成开口后，形成成为导电体205的第一导电体的导电膜。该导电膜优选包含具有抑制杂质、氧的透过的功能的导电阻挡膜。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用该导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。成为导电体205的第一导电体的导电膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
在本实施方式中，作为成为导电体205的第一导电体的导电膜，形成氮化钽或者在该氮化钽上层叠氮化钛的膜。通过作为导电体205的第一导电体使用这种金属氮化物，即使作为导电体205的第二导电体使用铜等容易扩散的金属，也可以抑制该金属从导电体205的第一导电体扩散到外部。
接着，在成为导电体205的第一导电体的导电膜上形成成为导电体205的第二导电体的导电膜。该导电膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，作为成为导电体205的第二导电体的导电膜，形成钨、铜、铝等低电阻导电材料。
接着，通过进行CMP(Chemical Mechanical Polishing)处理，对成为导电体205的第一导电体的导电膜以及成为导电体205的第二导电体的导电膜的一部分进行抛光而去除，使绝缘体216露出。其结果是，只在开口部残留成为导电体205的第一导电体的导电膜及成为导电体205的第二导电体的导电膜。由此，可以形成其顶面平坦的包括导电体205的第一导电体及导电体205的第二导电体的导电体205(参照图5)。此外，有时通过该CMP处理绝缘体216的一部分被去除。
此外，绝缘体216及导电体205的形成方法不局限于上述方法。例如，在绝缘体214上形成成为导电体205的导电膜并使用光刻法对该导电膜进行加工，来形成导电体205。接着，也可以以覆盖导电体205的方式设置成为绝缘体216的绝缘膜并使用CMP处理直到导电体205的一部分露出为止去除该绝缘膜的一部分，来形成导电体205及绝缘体216。
如此，通过使用CMP处理形成导电体205及绝缘体216，可以提高导电体205及绝缘体216的顶面的平坦性，从而可以提高在后工序中构成氧化物230a、氧化物230b及氧化物230c的CAAC-OS的结晶性。
接着，在绝缘体216及导电体205上形成绝缘体222。作为绝缘体222，优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。另外，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧空位的生成。
绝缘体222可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成。
接着，在绝缘体222上形成成为绝缘体224的绝缘膜。成为绝缘体224的绝缘膜可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成。
接着，优选进行加热处理。加热处理以250℃以上且650℃以下，优选以300℃以上且500℃以下，更优选以320℃以上且450℃以下进行即可。加热处理在氮或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理，接下来连续地在氧气氛下以400℃的温度进行1小时的处理。通过进行该加热处理，可以去除绝缘体224所包含的水、氢等杂质。
另外，也可以在形成绝缘体222之后进行加热处理。该加热处理可以采用上述加热处理的条件。
在此，为了在绝缘体224中形成过剩氧区域，也可以在减压状态下进行包含氧的等离子体处理。包含氧的等离子体处理例如优选采用包括用来产生使用微波的高密度等离子体的电源的装置。或者，也可以包括对衬底一侧施加RF(Radio Frequency：射频)的电源。通过使用高密度等离子体可以生成高密度氧自由基，且通过对衬底一侧施加RF可以将由高密度等离子体生成的氧自由基高效地导入绝缘体224中。或者，也可以在使用这种装置进行包含惰性气体的等离子体处理之后，为填补脱离的氧而进行包含氧的等离子体处理。另外，通过适当地选择该等离子体处理的条件，可以去除绝缘体224所包含的水、氢等杂质。此时，也可以不进行加热处理。
在此，也可以在绝缘体224上例如通过溅射法形成氧化铝，并对该氧化铝进行CMP处理直到到达绝缘体224为止。通过进行该CMP处理，可以进行绝缘体224表面的平坦化及绝缘体224表面的平滑化。通过将该氧化铝配置于绝缘体224上进行CMP，容易检测出CMP的终点。此外，有时由于绝缘体224的一部分通过CMP被抛光而绝缘体224的厚度变薄，但是在绝缘体224的成膜时调整厚度，即可。通过进行绝缘体224表面的平坦化及平滑化，有时可以防止下面形成的氧化物的覆盖率的降低并防止半导体装置的成品率的降低。此外，通过在绝缘体224上利用溅射法形成氧化铝，可以对绝缘体224添加氧，所以是优选的。
接着，在绝缘体224上依次形成成为氧化物230a的氧化膜及成为氧化物230b的氧化膜。优选在不暴露于大气环境的情况下连续地形成上述氧化膜。通过以不暴露于大气的方式形成氧化膜，可以防止来自大气环境的杂质或水分附着于成为氧化物230a的氧化膜及成为氧化物230b的氧化膜上，所以可以保持成为氧化物230a的氧化膜与成为氧化物230b的氧化膜的界面附近的清洁。
成为氧化物230a的氧化膜及成为氧化物230b的氧化膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
例如，在利用溅射法形成成为氧化物230a的氧化膜以及成为氧化物230b的氧化膜的情况下，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过提高溅射气体所包含的氧的比例，可以增加形成的氧化膜中的过剩氧。另外，在利用溅射法形成上述氧化膜的情况下，例如可以使用上述In-M-Zn氧化物靶材。
尤其是，在形成成为氧化物230a的氧化膜时，有时溅射气体所包含的氧的一部分供应给绝缘体224。因此，成为氧化物230a的氧化膜的溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
此外，在利用溅射法形成成为氧化物230b的氧化膜的情况下，当在溅射气体所包含的氧的比率设定为1％以上且30％以下、优选为5％以上且20％以下的情况下进行成膜时，形成氧缺乏型氧化物半导体。将氧缺乏型氧化物半导体用于沟道形成区域的晶体管可以具有较高的场效应迁移率。此外，通过边加热衬底边形成膜，可以提高该氧化膜的结晶性。注意，本发明的一个方式不局限于此。在使用溅射法形成成为氧化物230b的氧化膜的情况下，通过在包含在溅射气体中的氧的比率为超过30％且100％以下，优选为70％以上且100％以下的条件下形成膜，形成氧过剩型氧化物半导体。将氧过剩型氧化物半导体用于沟道形成区域的晶体管可以得到比较高的可靠性。
在本实施方式中，利用溅射法使用In：Ga：Zn＝1：1：0.5[原子个数比](2：2：1[原子个数比])或1：3：4[原子个数比]的靶材形成成为氧化物230a的氧化膜。另外，利用溅射法使用In：Ga：Zn＝4：2：4.1[原子个数比]的靶材形成成为氧化物230b的氧化膜。上述氧化膜可以根据氧化物230所需的特性适当地选择成膜条件及原子个数比来形成。
在此，优选以不暴露于大气的方式形成绝缘体222、绝缘体224、成为氧化物230a的氧化膜及成为氧化物230b的氧化膜。例如，可以利用多室方式的成膜装置。
接着，也可以进行加热处理。作为加热处理的条件，可以利用上述加热处理条件。通过进行加热处理，可以去除成为氧化物230a的氧化膜以及成为氧化物230b的氧化膜中的水、氢等杂质。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理，接下来连续地在氧气氛下以400℃的温度进行1小时的处理。
接着，在氧化膜232B上形成成为导电体层242A的导电膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成该导电膜。
接着，将成为氧化物230a的氧化膜、成为氧化物230b的氧化膜及成为导电体层242A的导电膜加工为岛状，来形成氧化物230a、氧化物230b及导电体层242A。另外，在该工序中，有时绝缘体224中的不与氧化物230a重叠的区域的厚度变薄(参照图7)。
在此，氧化物230a、氧化物230b和导电体层242A的至少一部分都与导电体205重叠。此外，氧化物230a、氧化物230b及导电体层242A的侧面优选对绝缘体222的顶面大致垂直。在氧化物230a、氧化物230b及导电体层242A的侧面对绝缘体222的顶面大致垂直时，当设置多个晶体管200时能够实现小面积化、高密度化。或者，也可以采用氧化物230a、氧化物230b及导电体层242A与绝缘体222的顶面所形成的角度较小的结构。在此情况下，氧化物230a及氧化物230b的侧面与绝缘体222的顶面所形成的角度优选为60°以上且小于70°。通过采用上述形状，在之后的工序中提高绝缘体273等的覆盖性，可以减少空洞等缺陷。
此外，在导电体层242A的侧面与导电体层242A的顶面之间具有弯曲面。就是说，侧面的端部和顶面的端部优选弯曲(以下，也称为圆形)。例如，在导电体层242A的端部，该弯曲面具有3nm以上且10nm以下，优选为5nm以上且6nm以下的曲率半径。当端部不具有角部时，可以提高后面的成膜工序中的膜的覆盖性。
另外，上述氧化膜及导电膜的加工可以利用光刻法进行。另外，作为该加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适用于微型加工。
接着，在绝缘体224、氧化物230a、氧化物230b及导电体层242A上形成绝缘膜254A(参照图8)。
作为绝缘膜254A，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过溅射法形成氧化铝膜。通过采用溅射法并使用包含氧的气体形成氧化铝膜，可以对绝缘体224中引入氧。换言之，绝缘体224可以具有过剩氧。
接着，在绝缘膜254A上形成成为绝缘体280的绝缘膜。成为绝缘体280的绝缘膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。例如，作为成为绝缘体280的绝缘膜可以利用PECVD法形成氧氮化硅膜。另外，例如，作为成为绝缘体280的绝缘膜可以利用溅射法形成氧化硅膜。
接着，对成为绝缘体280的绝缘膜进行CMP处理来形成顶面平坦的绝缘体280A(参照图8)。
接着，对绝缘体280A的一部分、绝缘膜254A的一部分及导电体层242A的一部分进行加工来形成到达氧化物230b的开口。该开口优选以与导电体205重叠的方式形成。由该开口形成导电体242a、导电体242b、绝缘体254及绝缘体280(参照图9)。
此外，也可以以不同的条件对绝缘体280的一部分、绝缘膜254A的一部分及导电体的一部分进行加工。例如，也可以通过干蚀刻法对绝缘体280A的一部分进行加工，通过湿蚀刻法对绝缘膜254A的一部分进行加工，并通过干蚀刻法对导电体层242A的一部分进行加工。
通过进行上述干蚀刻等的处理，有时起因于蚀刻气体等的杂质附着于或扩散于氧化物230a及氧化物230b等的表面或内部。作为杂质，例如有氟或氯等。
为了去除上述杂质等，进行洗涤。作为洗涤方法，有使用洗涤液等的湿式洗涤、使用等离子体的等离子处理、使用加热处理的洗涤等，也可以适当地组合上述洗涤。
作为湿式洗涤，可以使用用碳酸水或纯水稀释草酸、磷酸、氢氟酸等而成的水溶液进行洗涤处理。或者，可以使用纯水或碳酸水进行超声波洗涤。
接着，也可以进行加热处理。加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成氧化膜230C1。通过进行这种处理，可以去除附着于氧化物230b的表面等的水分及氢，而且减少氧化物230a及氧化物230b中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，加热处理的温度为200℃(参照图10)。
氧化膜230C1可以使用溅射法、CVD法、MBE法、PLD法、ALD法等形成。氧化膜230C1可以根据氧化膜230C1所需的特性利用与成为氧化物230a的氧化膜或成为氧化物230b的氧化膜相同的成膜方法形成。在本实施方式中，利用溅射法使用In：Ga：Zn＝4：2：4.1[原子个数比]的靶材形成氧化膜230C1。
尤其是，在形成氧化膜230C1时，有时溅射气体所包含的氧的一部分供应给氧化物230a及氧化物230b。因此，氧化膜230C1的溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
接着，可以连续地使用溅射法、CVD法、MBE法、PLD法、ALD法等形成氧化膜230C2。氧化膜230C2可以根据氧化膜230C2所需的特性利用与成为氧化物230a的氧化膜或成为氧化物230b的氧化膜相同的成膜方法形成。在本实施方式中，利用溅射法使用In：Ga：Zn＝1：3：4[原子个数比]的靶材形成氧化膜230C2。
接着，也可以进行加热处理。加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成绝缘膜250A。通过进行这种处理，可以去除附着于氧化膜230C2的表面等的水分及氢，而且减少氧化物230a、氧化物230b、氧化膜230C1及氧化膜230C2中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。
绝缘膜250A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。作为绝缘膜250A，优选利用CVD法形成氧氮化硅。形成绝缘膜250A时的成膜温度优选为350℃以上且低于450℃，尤其优选为400℃左右。通过以400℃的温度形成绝缘膜250A，可以形成杂质少的绝缘体。
接着，形成导电膜260Aa及导电膜260Ab。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成导电膜260Aa及导电膜260Ab。例如，优选利用CVD法。在本实施方式中，利用ALD法形成导电膜260Aa，利用CVD法形成导电膜260Ab(参照图11)。
接着，通过利用CMP处理对氧化膜230C1、氧化膜230C2、绝缘膜250A、导电膜260Aa及导电膜260Ab进行抛光直到露出绝缘体280为止，形成氧化物230c1、氧化物230c2、绝缘体250及导电体260(导电体260a及导电体260b)(参照图12)。
接着，也可以进行加热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该加热处理，可以减少绝缘体250及绝缘体280中的水分浓度及氢浓度。
接着，在绝缘体280上形成成为绝缘体274的绝缘膜。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成成为绝缘体274的绝缘膜。作为成为绝缘体274的绝缘膜，例如，优选通过溅射法形成氧化铝膜。通过利用溅射法形成氧化铝膜，可以对绝缘体280添加通过加热处理脱离的氧(参照图12)。
接着，也可以进行加热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该加热处理，可以将通过形成绝缘体274而添加到绝缘体280中的氧经由氧化物230c供应到氧化物230b。
接着，也可以在绝缘体274上形成成为绝缘体281的绝缘体。可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成成为绝缘体281的绝缘膜(参照图12)。
接着，在绝缘体254、绝缘体280、绝缘体274及绝缘体281中形成到达导电体242a及导电体242b的开口。使用光刻法形成该开口，即可。
接着，形成成为绝缘体241的绝缘膜，并对该绝缘膜进行各向异性蚀刻来形成绝缘体241。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成该导电膜。作为成为绝缘体241的绝缘膜，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过ALD法形成氧化铝膜。此外，作为各向异性蚀刻，例如进行干蚀刻法等，即可。通过使开口的侧壁部具有这种结构，可以抑制来自外部的氧的透过，并防止接下来要形成的导电体240a及导电体240b的氧化。此外，可以防止水、氢等杂质从导电体240a及导电体240b扩散到外部。
接着，形成成为导电体240a及导电体240b的导电膜。成为导电体240a及导电体240b的导电膜优选具有包含具有抑制水、氢等杂质的透过的功能的导电体的叠层结构。例如，可以是氮化钽、氮化钛等和钨、钼、铜等的叠层。成为导电体240的导电膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
接着，通过进行CMP处理，去除成为导电体240a及导电体240b的导电膜的一部分，使绝缘体281露出。其结果是，只在上述开口残留该导电膜，由此可以形成其顶面平坦的导电体240a及导电体240b(参照图1)。注意，有时由于该CMP处理而绝缘体281的一部分被去除。
通过上述工序，可以制造包括图1所示的晶体管200的半导体装置。如图5至图12所示，通过本实施方式所示的半导体装置的制造方法可以制造晶体管200。
为了制造上述实施方式所示的层叠有晶体管的半导体装置，以反复地进行上述工序层叠晶体管200即可。虽然位于越下方的层的晶体管在完成之后越被进行过剩加热处理，但如上所述，可以从绝缘体280对氧化物230供应氧而抑制氧化物230中的氧空位的增大。因此，即使是下层的晶体管200，也可以抑制电特性的变动并对半导体装置提供稳定的电特性及良好的可靠性。
根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。另外，根据本发明的一个方式，可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式，可以提供一种具有高频率特性的半导体装置。另外，根据本发明的一个方式，可以提供一种可靠性良好的半导体装置。另外，根据本发明的一个方式，可以提供一种关态电流小的半导体装置。另外，根据本发明的一个方式可以提供一种功耗得到降低的半导体装置。另外，根据本发明的一个方式，可以提供一种生产率高的半导体装置。
<半导体装置的变形例子>
以下，使用图13说明与上述〈半导体装置的结构例子〉所示的半导体装置不同的包括根据本发明的一个方式的晶体管200的半导体装置的一个例子。
另外，图13A是俯视图。此外，图13B是沿着图13A中的点划线A1-A2的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。此外，图13C是沿着图13A中的点划线A3-A4的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。此外，图13D是沿着图13A中的点划线A3-A4的截面图。注意，在图13A的俯视图中，为了明确起见，省略一部分构成要素。
此外，在图13所示的半导体装置中，对具有与〈半导体装置的结构例子〉所示的半导体装置(参照图1)的构成要素相同的功能的构成要素附加相同的附图标记。在本节中，作为晶体管200的构成材料可以使用在〈半导体装置的结构例子〉中进行了详细说明的材料。
图13所示的晶体管200与图3所示的晶体管200的不同之处在于：没设置导电体242。在图13所示的晶体管200中，例如，可以将能够增大氧化物230的载流子密度而实现低电阻化的元素作为掺杂剂添加来形成区域243。
作为掺杂剂，可以使用形成氧空位的元素或与氧空位键合的元素等。作为该元素，典型地可举出硼或磷。此外，还可以使用氢、碳、氮、氟、硫、氯、钛、稀有气体等。此外，作为稀有气体的典型例子，有氦、氖、氩、氪以及氙等。另外，也可以添加选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等金属元素中的一个或多个。在上述金属元素中作为掺杂剂优选使用的是硼及磷。在将硼及磷用作掺杂剂的情况下，可以利用非晶硅或低温多晶硅的生产线的设备，由此可以降低设备投资。上述元素的浓度可以利用SIMS等进行测量。
尤其是，作为添加到区域243的元素，优选使用容易形成氧化物的元素。作为该元素，典型地可举出硼、磷、铝、镁等。添加到区域243中的该元素有可能夺取氧化物230中的氧形成氧化物。其结果是，在区域243中产生很多氧空位。由于该氧空位和氧化物230中的氢键合而产生载流子，因此形成电阻极低的区域。再者，由于添加到区域243中的元素以稳定的氧化物状态存在于区域243中，因此即使在后续工序中进行高温处理，该元素也不容易从区域243脱离。也就是说，通过将容易形成氧化物的元素用作添加到区域243中的元素，可以在氧化物230中形成即使经过高温工艺也不容易高电阻化的区域。
通过在氧化物230中形成被用作源区域或漏区域的区域243，可以使被用作插头的导电体240连接于区域243而不设置由金属形成的源电极及漏电极。
当通过添加掺杂剂形成区域243时，例如，在成为晶体管200的沟道形成区域的位置设置抗蚀剂掩模或硬掩模等掩模，添加掺杂剂即可。由此，可以在氧化物230中的不重叠于该掩模的区域中形成包含上述元素的区域243。
作为掺杂剂的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。当进行质量分离时，可以严密地控制添加的离子种及其浓度。另一方面，当不进行质量分离时，可以在短时间内添加高浓度的离子。此外，也可以利用生成原子或分子的簇而进行离子化的离子掺杂法。注意，也可以将掺杂剂换称为离子、供体、受体、杂质或元素等。
此外，通过对区域243添加形成氧空位的元素并进行加热处理，有时包含在区域243中的氧空位可以俘获包含在被用作沟道形成区域的区域234中的氢。由此，可以对晶体管200赋予稳定的电特性，并且提高可靠性。
以上，本实施方式所示的结构、方法等可以与其他实施方式、实施例所示的结构、方法等适当地组合而使用。
(实施方式3)
在本实施方式中，参照图14及图15说明半导体装置的一个方式。
[存储装置1]
图14示出使用作为本发明的一个方式的电容器的半导体装置(存储装置)的一个例子。本发明的一个方式的半导体装置包括包含晶体管300的层291、层291上的层290_1以及层290_1上的层290_2。在此，层291_1包括晶体管200_1、电容器100_1以及布线1001_1至布线1006_1。另外，层291_2包括晶体管200_2、电容器100_2以及布线1001_2至布线1006_2。在此，层291_1及层291_2具有大致相同的结构，因此对相同的导电体、绝缘体及氧化物附加相同符号。另外，将晶体管200_1和晶体管200_2有时一并称为晶体管200。另外，将电容器100_1和电容器100_2有时一并称为电容器100。此外，作为晶体管200，可以使用上述实施方式所说明的晶体管200。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流小，所以通过将其用于存储装置，可以长期保持存储内容。换言之，由于不需要刷新工作或刷新工作的频度极低，所以可以充分降低存储装置的功耗。
在图14所示的半导体装置中，布线1001_1及布线1001_2与晶体管300的源极电连接，布线1002_1及布线1002_2与晶体管300的漏极电连接。
布线1003_1与晶体管200_1的源极和漏极中的一方电连接，布线1004_1与晶体管200_1的第一栅极电连接，布线1006_1与晶体管200_1的第二栅极电连接。此外，晶体管200_1的源极和漏极中的另一个与电容器100_1的电极的一个电连接，布线1005_1与电容器100_1的电极的另一个电连接。此外，布线1001_1也可以与布线1003_1、布线1004_1、布线1005_1或布线1006_1电连接。另外，布线1002_1也可以与布线1003_1、布线1004_1、布线1005_1或布线1006_1电连接。
布线1003_2与晶体管200_2的源极和漏极中的一方电连接，布线1004_2与晶体管200_2的第一栅极电连接，布线1006_2与晶体管200_2的第二栅极电连接。此外，晶体管200_2的源极和漏极中的另一个与电容器100_2的电极的一个电连接，布线1005_2与电容器100_2的电极的另一个电连接。此外，布线1001_2也可以与布线1003_2、布线1004_2、布线1005_2或布线1006_2电连接。另外，布线1002_2也可以与布线1003_2、布线1004_2、布线1005_2或布线1006_2电连接。
图14所示的存储装置具有通过晶体管200的开关能够保持电容器100的一个电极中的电位的特性，因此可以进行数据的写入、保持及读出。
此外，通过将图14所示的存储装置配置为矩阵状，可以构成存储单元阵列。
接着，说明包括层291的晶体管300。
〈晶体管300〉
晶体管300设置在衬底311上，并包括：被用作栅电极的导电体316、被用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313；以及用作源区域或漏区域的低电阻区域314a及低电阻区域314b。
在此，在半导体区域313上配置绝缘体315，在绝缘体315上配置导电体316。另外，在同一层中形成的晶体管300由被用作元件分离绝缘层的绝缘体312电分离。作为绝缘体312可以使用与后面说明的绝缘体326等相同的绝缘体。晶体管300可以是p沟道型或n沟道型。
在衬底311中，半导体区域313的形成沟道的区域或其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。另外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
另外，由于根据导电体的材料决定功函数，所以通过改变导电体的材料，可以调整阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
在此，在图14所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。另外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。因为利用半导体衬底的凸部，所以这种晶体管300也被称为FIN型晶体管。另外，也可以以与凸部的上表面接触的方式具有用作用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸形状的半导体膜。
在晶体管300上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外，与电容器100或晶体管200电连接的导电体328及导电体330等填埋于绝缘体320、绝缘体322、绝缘体324及绝缘体326中。另外，导电体328及导电体330被用作插头或布线。
此外，用作层间膜的绝缘体可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，也可以通过利用化学机械抛光(CMP)法等的平坦化处理实现平坦化。
另外，也可以在绝缘体326及导电体330上设置布线层。例如，在图14中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356被用作插头或布线。
注意，图14所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
接着，说明层290_1及层290_2中的电容器100及布线层。注意，以下说明是层290_1与层290_2共通的。另外，因为可以参照上述实施方式，所以省略晶体管200的详细记载。
〈电容器100〉
电容器100设置在晶体管200的上方。电容器100包括用作第一电极的导电体110、用作第二电极的导电体120及用作介电质的绝缘体130。
此外，例如，也可以同时形成设置在导电体246上的导电体112及导电体110。另外，导电体112被用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。
在图14中，导电体112及导电体110具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体之间的紧密性高的导电体。
作为绝缘体130，例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化锆、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等即可，并且可以采用叠层结构或单层结构。例如，作为绝缘体130，可以使用依次层叠有氧化锆、氧化铝及氧化锆的绝缘膜。
例如，绝缘体130优选使用氧氮化硅等介电强度高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容器100可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括介电强度高的绝缘体来提高介电强度，从而可以抑制电容器100的静电破坏。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物或具有硅及铪的氮化物等。
另一方面，作为介电强度高的材料(相对介电常数低的材料)，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
〈布线层〉
在各层之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一附图标记表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
与导电体356等同样，在绝缘体210、绝缘体212、绝缘体214及绝缘体216中填充有导电体218及构成晶体管200的导电体(导电体205)等。此外，导电体218被用作与电容器100或晶体管300电连接的插头或布线。再者，导电体120及绝缘体130上设置有绝缘体150。
作为能够用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，通过将相对介电常数低的材料用于用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
例如，作为绝缘体150、绝缘体212、绝缘体352及绝缘体354等优选具有相对介电常数低的绝缘体。例如，该绝缘体优选含有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。或者，该绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。由于氧化硅及氧氮化硅具有热稳定性，因此通过将其与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸等。
此外，通过由具有抑制氢等杂质及氧透过的功能的绝缘体围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。因此，作为绝缘体210及绝缘体350等，使用具有抑制氢等杂质及氧的透过的功能的绝缘体，即可。
作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
作为能够用于布线、插头的导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、以及钌等的金属元素中的一种以上的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
例如，作为导电体328、导电体330、导电体356、导电体218及导电体112等，可以以单层或叠层使用由上述材料形成的金属材料、合金材料、金属氮化物材料或金属氧化物材料等的导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
<<设置有氧化物半导体的层的布线或插头>>
注意，在将氧化物半导体用于晶体管200时，有时在氧化物半导体附近设置有具有过剩氧区域的绝缘体。在此情况下，优选在该具有过剩氧区域的绝缘体和设置于该具有过剩氧区域的绝缘体的导电体之间设置具有阻挡性的绝缘体。
例如，在图14中，优选在具有过剩氧的绝缘体224和导电体246之间设置绝缘体276。通过使绝缘体276和绝缘体222及绝缘体274接触地设置，绝缘体224及晶体管200可以具有由具有阻挡性的绝缘体密封的结构。再者，绝缘体276优选还接触于绝缘体280的一部分。在绝缘体276延伸到绝缘体280时，可以进一步抑制氧及杂质的扩散。
也就是说，通过设置绝缘体276，可以抑制绝缘体224所具有的过剩氧被导电体246吸收。此外，通过具有绝缘体276，可以抑制作为杂质的氢经过导电体246扩散到晶体管200中。
另外，作为绝缘体276，优选使用具有抑制水或氢等的杂质及氧的扩散的功能的绝缘材料。例如，优选使用氧化铝或氧化铪等。此外，例如还可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等的金属氧化物、氮氧化硅或氮化硅等。
注意，在图14中示出层290_1与层290_2的两层的叠层结构，但是不局限于此，也可以采用层叠有三层以上的包括晶体管200的层的结构。
以上是结构例子的说明。通过采用本结构，可以层叠包括晶体管200的层，所以可以减少俯视时的占有面积而使半导体装置微型化或高集成化。通过采用本结构，可以在使用具有包含氧化物半导体的晶体管的半导体装置中抑制电特性变动的同时提高可靠性。另外，可以提供一种包含通态电流大的氧化物半导体的晶体管。另外，可以提供一种包含关态电流小的氧化物半导体的晶体管。另外，可以提供一种功耗得到降低的半导体装置。另外，根据本发明的一个方式，可以提供一种生产率高的半导体装置。
另外，虽然在上述结构中电容器100为平面型，但是电容器的形状不局限于此。如图15A所示，电容器100也可以为圆柱型。图15A所示的电容器100包括在形成在设置于绝缘体281上的绝缘体283中的开口中配置的导电体110、导电体110及绝缘体283上的绝缘体130以及绝缘体130上的导电体120。另外，其他结构与图14所示的晶体管200及电容器100相同。
注意，在图15A中，电容器100设置在晶体管200的上方，但本实施方式不局限于此，也可以采用电容器100设置在晶体管200的下方的结构。如此，通过以晶体管200与电容器100重叠的方式配置，可以减少晶体管和电容器的俯视时的占有面积而使半导体装置更高集成化。
另外，如图15B所示，也可以采用晶体管200a和晶体管200b共同使用导电体205、氧化物230a、氧化物230b、导电体242、导电体246、绝缘体241以及导电体112的结构。在此，晶体管200a及电容器100a与晶体管200b及电容器100b具有与图15A所示的晶体管200及电容器100相同的结构。因此，详细内容可以参照上述记载。
如图15B所示，通过采用晶体管200a和晶体管200b共同使用导电体246的结构，可以减少每一个晶体管的俯视时的占有面积，而可以使半导体装置更高集成化。
本实施方式可以与其他实施方式及实施例等所记载的结构适当地组合而实施。
(实施方式4)
在本实施方式中，参照图16以及图17，对根据本发明的一个方式的使用将氧化物用于半导体的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极小所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。
〈存储装置的结构例子〉
图16示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411、存储单元阵列1470_1及存储单元阵列1470_2。外围电路1411包括行电路1420、列电路1430、输出电路1440、控制逻辑电路1460。另外，有时将存储单元阵列1470_1及存储单元阵列1470_2一并称为存储单元阵列1470。
存储装置1400对应于图14所示的存储装置。行电路1420及列电路1430对应于层291，存储单元阵列1470_1对应于层290_1，存储单元阵列1470_2对应于层290_2。
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，WDATA被输入到写入电路。
控制逻辑电路1460对来自外部的输入信号(CE、WE、RE)进行处理来生成行译码器及列译码器的控制信号。CE是芯片使能信号，WE是写入使能信号，并且RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470_1形成在外围电路1411的一部分上，存储单元阵列1470_2形成在存储单元阵列1470_1上。存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的数量取决于存储单元MC的结构、包括在一个列中的存储单元MC的数量等。此外，连接存储单元阵列1470和列电路1430的布线的数量取决于存储单元MC的结构、包括在一个行中的存储单元MC的数量等。
注意，图16示出在外围电路1411上层叠两层存储单元阵列1470的例子，但是本实施方式不局限于此。例如，也可以采用在外围电路1411上层叠三层以上的存储单元阵列的结构。
在图17中说明能够适用于上述存储单元MC的存储单元的结构例子。
[DOSRAM]
图17A至图17C示出DRAM的存储单元的电路结构例子。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(Dynamic Oxide Semiconductor RandomAccess Memory)。图17A所示的存储单元1471包括晶体管M1及电容器CA。此外，晶体管M1包括栅极(有时称为前栅极)及背栅极。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线BIL连接，晶体管M1的栅极与布线WOL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线CAL连接。
布线BIL被用作位线，布线WOL被用作字线。布线CAL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
在此，图17A所示的存储单元1471对应于图14所示的存储装置的层291_1或层291_2。就是说，在层291_1中，晶体管M1对应于晶体管200_1，电容器CA对应于电容器100_1，布线BIL对应于布线1003_1，布线WOL对应于布线1004_1，布线BGL对应于布线1006_1，布线CAL对应于布线1005_1。另外，在层291_2中，晶体管M1对应于晶体管200_2，电容器CA对应于电容器100_2，布线BIL对应于布线1003_2，布线WOL对应于布线1004_2，布线BGL对应于布线1006_2，布线CAL对应于布线1005_2。另外，图14所示的晶体管300对应于设置在图16所示的存储装置1400的行电路1420及列电路1430中的晶体管。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图17B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图17C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管M1可以使用晶体管200，作为电容器CA可以使用电容器100。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流为极低。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1471、存储单元1472、存储单元1473中。
此外，在DOSRAM中，在如上所述那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的存储电容。
[NOSRAM]
图17D至图17H示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图17D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。此外，晶体管M2包括顶栅极(有时简称为栅极)及背栅极。在本说明书等中，有时将包括将OS晶体管用于晶体管M2的增益单元型存储单元的存储装置称为NOSRAM(Nonvolatile Oxide Semiconductor RAM)。
晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线WBL连接，晶体管M2的栅极与布线WOL连接，晶体管M2的背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在数据的写入、保持及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图17E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图17F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图17G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管M2及晶体管M3可以使用晶体管200，作为电容器CB可以使用电容器100。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的泄漏电流为极低。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至1477也是同样的。
通过将OS晶体管用于晶体管M2、M3，可以在存储单元阵列1470中只使用n型晶体管构成电路。
此外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶体管)。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用于晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
另外，图17H示出3晶体管1电容器的增益单元型存储单元的一个例子。图17H所示的存储单元1478包括晶体管M4至M6及电容器CC。电容器CC可以适当地设置。存储单元1478与布线BIL、RWL、WWL、BGL及GNDL电连接。布线GNDL是供应低电平电位的布线。此外，也可以将存储单元1478电连接到布线RBL、WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。此外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
此外，晶体管M5、M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，晶体管M4至M6也可以都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管M4可以使用晶体管200，作为晶体管M5、M6可以使用晶体管300，作为电容器CC可以使用电容器100。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的泄漏电流为极低。
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。另外,也可以根据需要改变、去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。
本实施方式可以与其他实施方式及实施例等所记载的结构适当地组合而实施。
(实施方式5)
在本实施方式中，参照图18说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(System on Chip：SoC)。
如图18A所示，芯片1200包括中央处理器(CPU：Central Processing Unit)1211、图形处理器(GPU：Graphics Processing Unit)1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
在芯片1200上设置有凸块(未图示)，该凸块如图18B所示那样与印刷线路板(Printed Circuit Board：PCB)1201的第一面连接。此外，在PCB1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
此外，也可以在母板1203上设置有DRAM1221、闪存1222等的存储装置。例如，可以将上述实施方式所示的DOSRAM应用于DRAM1221。此外，例如，可以将上述实施方式所示的NOSRAM应用于闪存1222。
CPU1211优选具有多个CPU核。此外，GPU1212优选具有多个GPU核。此外，CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将上述NOSRAM或DOSRAM应用于该存储器。此外，GPU1212适合用于多个数据的并行计算，其可以用于图像处理或积和运算。通过作为GPU1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低功耗执行图像处理及积和运算。
此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有的存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有模拟/数字(A/D)转换电路和数字/模拟(D/A)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有用作DRAM1221的控制器的电路及用作闪存1222的接口的电路。
接口1215具有与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用通用串行总线(USB：Universal Serial Bus)、高清晰度多媒体接口(HDMI：High-Definition Multimedia Interface)(注册商标)等。
网络电路1216具有局域网(LAN：Local Area Network)等网络电路。此外，还可以具有网络安全用电路。
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的PCB1201、DRAM1221以及闪存1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，通过利用使用GPU1212的积和运算电路，可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等运算，由此可以将芯片1200用作AI芯片，或者，可以将GPU模块用作AI系统模块。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
(实施方式6)
在本实施方式中，说明使用上述实施方式所示的半导体装置的存储装置的应用例子。上述实施方式所示的半导体装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器终端、数码相机(也包括摄像机)、录像再现装置、导航系统等)的存储装置。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。或者，上述实施方式所示的半导体装置应用于存储器卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图19示意性地示出可移动存储装置的几个结构例子。例如，上述实施方式所示的半导体装置加工为被封装的存储器芯片并用于各种存储装置或可移动存储器。
图19A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及衬底1104。衬底1104被容纳在外壳1101中。例如，衬底1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于衬底1104上的存储器芯片1105等。
图19B是SD卡的外观示意图，图19C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及衬底1113。衬底1113被容纳在外壳1111中。例如，衬底1113上安装有存储器芯片1114及控制器芯片1115。通过在衬底1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于衬底1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于衬底1113上的存储器芯片1114等。
图19D是SSD的外观示意图，图19E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及衬底1153。衬底1153被容纳在外壳1151中。例如，衬底1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在衬底1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的容量。可以将上述实施方式所示的半导体装置组装于衬底1153上的存储器芯片1154等。
本实施方式可以与其他的实施方式及实施例等所记载的结构适当地组合而实施。
(实施方式7)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或芯片。图20至图22示出具有根据本发明的一个方式的如CPU、GPU等处理器或芯片的电子设备的具体例子。
<电子设备及系统>
根据本发明的一个方式的GPU或芯片可以安装在各种各样的电子设备。作为电子设备的例子，例如，除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的集成电路或芯片设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图20示出电子设备的例子。
[移动电话机]
图20A示出信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510及显示部5511，作为输入接口在显示部5511中具备触控面板，并且在外壳5510上设置有按钮。
通过将本发明的一个方式的芯片应用于信息终端5500，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5511上的应用程序、识别由使用者输入到显示部5511所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5511上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
[信息终端1]
图20B示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示器5302及键盘5303。
与上述信息终端5500同样，通过将本发明的一个方式的芯片应用于台式信息终端5300，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用台式信息终端5300，可以研发新颖的人工智能。
注意，在上述例子中，图20A及图20B示出智能手机及台式信息终端作为电子设备的例子，但是也可以应用智能手机及台式信息终端以外的信息终端。作为智能手机及台式信息终端以外的信息终端，例如可以举出PDA(Personal Digital Assistant：个人数码助理)、笔记本式信息终端、工作站等。
[信息终端2]
图21A示出平板信息终端5000。平板信息终端5000包括外壳5002及显示部5001，作为输入接口在显示部5001中具备触控面板，并且在外壳5002上设置有按钮。
通过将本发明的一个方式的GPU或芯片应用于平板信息终端5000，可以实现低功耗的平板信息终端5000。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
平板信息终端5000可以保持在控制器5010的中央部。通过使用控制器5010，平板信息终端5000可以接收比触控面板精确且高速的操作。由此，平板信息终端5000可以被用作便携式游戏机。
另外，控制器5010也可以包括上述传感器中的一个以上。另外，控制器5010在不保持平板信息终端5000的状態下也可以以有线或无线连接。
另外，平板信息终端5000可以保持在底座(cradle)5020上。底座(cradle)5020具有如下功能中的至少一个：充电平板信息终端5000以及其附属部件的功能；输出平板信息终端5000的输出数据(例如，图像数据、声音数据或文字数据等)的功能；与输入装置(例如，鼠标、键盘、记录介质驱动器或控制器5010等)连接而将输入数据传输到平板信息终端5000中的功能；将平板信息终端5000以有线或无线电连接到通信线路的功能。
通过使用这种底座(cradle)5020，平板信息终端5000可以被用作个人计算机、工作站或固定式游戏机。
另外，底座(cradle)5020也可以包括GPU芯片、主存储器或存储器(storage)等。在包括这些时，例如可以对从信息终端5000输出的图像数据进行上转换。
[固定式游戏机]
图20D示出游戏机的一个例子的固定式游戏机5100。固定式游戏机5100包括游戏机主体5101、可以以无线或有线连接的控制器5102等。
通过将本发明的一个方式的GPU或芯片应用于固定式游戏机5100，可以实现低功耗的固定式游戏机5100。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的影响。
[便携式游戏机]
图20E示出游戏机的一个例子的便携式游戏机5200。便携式游戏机包括外壳5201、显示部5202及按钮5203等。
通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5200，可以实现低功耗的便携式游戏机5200。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
此外，通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5200，可以实现具备人工智能的便携式游戏机5200。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5200，可以实现不局限于游戏的程序的表现。例如，可以不限定于游戏中的程序改变并表现出游戏玩者提问的内容、游戏的进展情况、在游戏中发生事件的时序、游戏上出现的人物的言行等。
此外，当使用便携式游戏机5200玩需要多个人玩的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
在上述中示出固定式游戏机以及便携式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或芯片的游戏机不局限于此。作为应用本发明的一个方式的GPU或芯片的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[电器产品]
图21A示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能等。
在上述例子中，作为电器产品说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[移动体]
本发明的一个方式的GPU或芯片可以应用于作为移动体的汽车及汽车的驾驶席周边。
图21B1是示出移动体的一个例子的汽车5700的图，图21B2是示出汽车室内的前挡风玻璃周边的图。图21B2示出安装在仪表盘上的显示面板5701、显示面板5702、显示面板5703以及安装在支柱上的显示面板5704。
通过显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定，显示面板5701至显示面板5703可以提供各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以用作照明装置。
通过将由设置在汽车5700的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车5700外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以用作照明装置。
因为可以将本发明的一个方式的GPU或芯片用作人工智能的构成要素，例如可以将该芯片用于汽车5700的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[广播电视系统]
本发明的一个方式的GPU或芯片可以应用于广播电视系统。
图21C示意性地示出广播电视系统中的数据传送。具体而言，图21C示出从广播电视台5680发送的电波(广播电视信号)到达每个家庭的电视接收机(TV)5600的路径。TV5600具备接收机(未图示)，由此天线5650所接收的广播电视信号通过该接收机传送到TV5600。
虽然在图21C中示出UHF(Ultra High Frequency：超高频率)天线作为天线5650，但是可以使用BS及110度CS天线、CS天线等作为天线5650。
电波5675A及电波5675B为地面广播电视信号，电波塔5670放大所接收的电波5675A并发送电波5675B。各家庭通过用天线5650接收电波5675B，就可以用TV5600收看地面TV播放。此外，广播电视系统可以为利用人造卫星的卫星广播电视、利用光路线的数据广播电视等而不局限于图21C所示的地面广播电视。
此外，也可以将本发明的一个方式的芯片应用于上述广播电视系统，以形成利用人工智能的广播电视系统。当从广播电视台5680向每个家庭的TV5600发送广播电视数据时，利用编码器进行广播电视数据的压缩；当天线5650接收该广播电视数据时，利用包括在TV5600中的接收机的译码器进行该广播电视数据的恢复。通过利用人工智能，例如可以在编码器的压缩方法之一的变动补偿预测中识别包含在显示图像中的显示模型。此外，也可以进行利用人工智能的帧内预测等。例如，当TV5600接收低分辨率的广播电视数据而进行高分辨率的显示时，可以在译码器所进行的广播电视数据的恢复中进行上转换等图像的补充处理。
上述利用人工智能的广播电视系统适合用于广播电视数据量增大的超高清晰度电视(UHDTV：4K、8K)播放。
此外，作为TV5600一侧的人工智能的应用，例如，可以在TV5600内设置具备人工智能的录像装置。通过采用这种结构，可以使该具备人工智能的录像装置学习使用者的爱好，而可以自动对符合使用者的爱好的电视节目录像。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
<并行计算机>
通过利用多个本发明的一个方式的计算机来创建集群，可以构成并行计算机。
图22A示出大型并行计算机5400。在并行计算机5400中，多个机架式计算机5420收纳在机架5410中。
计算机5420例如可以具有图22B所示的立体图的结构。在图22B中，计算机5420包括母板5430，母板包括多个插槽5431、多个连接端子5432以及多个连接端子5433。插槽5431插入有个人计算机卡5421。并且，个人计算机卡5421包括连接端子5423、连接端子5424、连接端子5425，它们连接到母板5430。
个人计算机卡5421是包括根据本发明的一个方式的CPU、GPU、存储装置等的处理板。例如，图22C示出个人计算机卡5421包括板5422且板5422包括连接端子5423、连接端子5424、连接端子5425、芯片5426、芯片5427、连接端子5428的结构。注意，图22C示出芯片5426及芯片5427以外的芯片，关于这些芯片的说明，参照以下记载的芯片5426及芯片5427的说明。
连接端子5428具有可以插入母板5430的插槽5431的形状，连接端子5428被用作连接个人计算机卡5421与母板5430的接口。作为连接端子5428的规格例如可以举出PCIe等。
连接端子5423、连接端子5424、连接端子5425例如可以被用作用来对个人计算机卡5421供电或输入信号等的接口。另外，例如，可以被用作用来进行个人计算机卡5421所计算的信号的输出等的接口。作为连接端子5423、连接端子5424、连接端子5425各自的规格例如可以举出USB(Universal Serial Bus：通用串行总线)、SATA(Serial ATA：串行ATA)、SCSI(Small Computer System Interface：小型计算机系统接口)等。另外，当从连接端子5423、连接端子5424、连接端子5425输出视频信号时，作为各规格可以举出HDMI(注册商标)等。
芯片5426包括进行信号的输入及输出的端子(未图示)，通过将该端子插入个人计算机卡5421所包括的插座(未图示)，可以电连接芯片5426与个人计算机卡5421。作为芯片5426，例如可以使用本发明的一个方式的GPU。
芯片5427包括多个端子，通过将该端子以回流焊方式焊接到个人计算机卡5421所具备的布线，可以电连接芯片5427与个人计算机卡5421。作为芯片5427，例如，可以举出存储装置、FPGA(Field Programmable Gate Array：现场可编程门阵列)、CPU等。
通过将本发明的一个方式的计算机用于图22A所示的并行计算机5400的计算机5420，例如，可以进行人工智能的学习及推论所需要的大规模计算。
本实施方式可以与其他的实施方式及实施例等所记载的结构适当地组合而实施。
[实施例]
在本实施例中，制造层叠上述实施方式所示的晶体管的半导体装置，并且使用扫描透射电子显微镜(STEM：Scaning Transmission Electron Microscope)进行观察而测量晶体管的电特性。
在本实施例中，制造将具有与上述实施方式所示的晶体管200同样的结构的晶体管层叠为两层的半导体装置(以下称为样品1)。下面，样品1中的下层的晶体管被称为晶体管200_1，上层的晶体管被称为晶体管200_2。在样品1中，将晶体管200_1及晶体管200_2以0.05个/μm2的密度配置在在各层中。
首先，说明晶体管200_1及晶体管200_2的结构。如图3所示，晶体管200_1及晶体管200_2包括绝缘体214、配置在绝缘体214上的绝缘体216、以埋在绝缘体216中的方式配置的导电体205、配置在绝缘体216及导电体205上的绝缘体222、配置在绝缘体222上的绝缘体224、配置在绝缘体224上的氧化物230a、配置在氧化物230a上的氧化物230b、在氧化物230b上以彼此分离的方式配置的导电体242a及导电体242b、配置在导电体242a、导电体242b及绝缘体224上的绝缘体254、配置在绝缘体254上的绝缘体280、配置在氧化物230b上的氧化物230c1、配置在氧化物230c1上的氧化物230c2、配置在氧化物230c2上的绝缘体250、配置在绝缘体250上的导电体260a及导电体260b以及配置在绝缘体280、氧化物230c1、氧化物230c2、绝缘体250及导电体260上的绝缘体274。
作为绝缘体214使用厚度为40nm的氧化铝。另外，作为绝缘体216使用氧氮化硅。另外，作为导电体205，使用依次层叠氮化钽、氮化钛以及钨的导电膜。
作为绝缘体222使用通过ALD法形成的厚度为5nm的氧化铝。作为绝缘体224使用厚度为35nm的氧氮化硅。此外，在形成绝缘体224之后，对其在氮气氛下以400℃进行1小时的加热处理，接着在氧气氛下以400℃进行1小时的加热处理。再者，对绝缘体224的表面进行CMP处理。
作为氧化物230a使用通过DC溅射法形成的厚度为5nm的In-Ga-Zn氧化物。此外，在形成氧化物230a时，使用In：Ga：Zn＝1：3：4[原子个数比]的靶材，作为成膜气体使用氧气体45sccm，成膜压力设为0.7Pa，成膜功率设为500W，衬底温度设为200℃，靶材与衬底的间隔设为60mm。
作为氧化物230b使用通过DC溅射法形成的厚度为20nm的In-Ga-Zn氧化物。此外，在形成氧化物230b时，使用In：Ga：Zn＝4：2：4.1[原子个数比]的靶材，作为成膜气体使用氩气体30sccm和氧气体15sccm，成膜压力设为0.7Pa，成膜功率设为500W，衬底温度设为200℃，靶材与衬底的间隔设为60mm。此外，在形成氧化物230b之后，对其在氮气氛下以400℃进行1小时的加热处理，接着在氧气氛下以400℃进行1小时的加热处理。
导电体242a及导电体242b使用厚度为25nm的氮化钽。另外，绝缘体254使用通过溅射法形成的厚度为5nm的氧化铝与其上的通过ALD法形成的厚度为3nm的氧化铝的叠层膜。
绝缘体280使用通过PECVD法形成的氧氮化硅。
作为氧化物230c1使用通过DC溅射法形成的厚度为5nm的In-Ga-Zn氧化物。此外，在形成氧化物230c1时，使用In：Ga：Zn＝4：2：4.1[原子个数比]的靶材，作为成膜气体使用氧气体45sccm，成膜压力设为0.7Pa，成膜功率设为500W，衬底温度设为200℃，靶材与衬底的间隔设为60mm。
作为氧化物230c2使用通过DC溅射法形成的厚度为5nm的In-Ga-Zn氧化物。此外，在形成氧化物230c2时，使用In：Ga：Zn＝1：3：4[原子个数比]的靶材，作为成膜气体使用氧气体45sccm，成膜压力设为0.7Pa，成膜功率设为500W，衬底温度设为200℃，靶材与衬底的间隔设为60mm。
作为绝缘体250使用厚度为10nm的氧氮化硅。另外，作为导电体260a使用厚度为10nm的氮化钛。另外，作为导电体260b使用钨。
作为绝缘体274使用通过RF溅射法形成的厚度为40nm的氧化铝。在形成绝缘体274时，使用Al2O3靶材，作为成膜气体使用氩气体25sccm和氧气体25sccm，成膜压力设为0.4Pa，成膜功率设为2500W，衬底温度设为250℃，靶材与衬底的间隔设为60mm。
具有上述结构的样品1中的晶体管200_1及晶体管200_2以沟道长度成为360nm且沟道宽度成为360nm的方式设计。另外，与晶体管200同样，样品1中的晶体管200_1及晶体管200_2除了上述结构之外还包括导电体240、绝缘体241以及绝缘体281等。
注意，晶体管200_2制造在晶体管200_1上，所以晶体管200_1被施加制造晶体管200_2时的热积存。但是，在晶体管200_2的制造工序中在形成绝缘体224后不进行加热处理而在形成绝缘体274后在氮气氛下以400℃进行1小时的加热处理。在制造样品1之后，还在氮气氛下以400℃进行4小时的加热处理。
接着，对所制造的样品的一部分使用日立高新技术公司制造的“HD-2300”以加速电压为200kV进行拍摄截面STEM图像。图23是以倍率为1万5千倍拍摄的截面STEM图像，图24A是以倍率为10万倍拍摄的图23中的晶体管200_1的截面STEM图像，图24B是以倍率为10万倍拍摄的图23中的晶体管200_2的截面STEM图像。
如图23所示，在样品1中，晶体管200_2层叠在晶体管200_1上。
另外，如图24A所示，在晶体管200_1中，绝缘体280与导电体260、导电体242a及导电体242b由绝缘体274、氧化物230c2及绝缘体254分离。同样地，如图24B所示，在晶体管200_2中，绝缘体280与导电体260、导电体242a及导电体242b由绝缘体274、氧化物230c2及绝缘体254分离。
接着，对样品1中的13个晶体管200_1和13个晶体管200_2进行Id-Vg測量。在Id-Vg測量中，将晶体管的漏极电位Vd设定为+0.1V、+3.3V，将源极电位Vs设定为0V，将顶栅极电位VG从-3.3V扫描到+3.3V。将底栅极电位Vbg设定为0V。另外，在Id-Vg測量中，利用德科技制造的半导体参数分析仪。
图25A示出晶体管200_1的13个元件的Id-Vg曲线，图25B示出晶体管200_2的13个元件的Id-Vg曲线。
如图25A及图25B所示，晶体管200_1和晶体管200_2都表示了良好的开关特性。
由此，可知层叠根据本发明的一个方式的晶体管200的半导体装置即使反复地进行加热处理也表示良好的电特性。
本实施例所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式及实施例适当地组合而实施。
[符号说明]
10：层、10_n：层、10_1：层、10_2：层、20：晶体管、22：氧化物、22a：氧化物、22b：氧化物、22bP：层、22bX：c轴、24：绝缘体、26：导电体、28a：导电体、28b：导电体、30：绝缘体、32：绝缘体、34：绝缘体、36：绝缘体、38：绝缘体、40：绝缘体、50：氧、100：电容器、100_1：电容器、100_2：电容器、100a：电容器、100b：电容器、110：导电体、112：导电体、120：导电体、130：绝缘体、150：绝缘体、200：晶体管、200_1：晶体管、200_2：晶体管、200a：晶体管、200b：晶体管、205：导电体、210：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、218：导电体、220：绝缘体、222：绝缘体、224：绝缘体、230：氧化物、230a：氧化物、230b：氧化物、230c：氧化物、230c1：氧化物、230c1P：层、230c1X：c轴、230c2：氧化物、230c2P：层、230c2X：c轴、230C1：氧化膜、230C2：氧化膜、231：区域、231a：区域、231b：区域、232B：氧化膜、234：区域、240：导电体、240a：导电体、240b：导电体、241：绝缘体、241a：绝缘体、241b：绝缘体、242：导电体、242a：导电体、242A：导电体层、242b：导电体、243：区域、243a：区域、243b：区域、246：导电体、250：绝缘体、250A：绝缘膜、254：绝缘体、254A：绝缘膜、260：导电体、260a：导电体、260Aa：导电膜、260Ab：导电膜、260b：导电体、273：绝缘体、274：绝缘体、276：绝缘体、280：绝缘体、280A：绝缘体、281：绝缘体、283：绝缘体、290：氧、290_1：层、290_2：层、291：层、291_1：层、291_2：层

Claims (9)

1.一种半导体装置，包括：
第一层；以及
所述第一层上的第二层，
其中，所述第一层及所述第二层各自包括晶体管，
所述第一层及所述第二层中的所述晶体管包括：
第一氧化物；
所述第一氧化物上的第一导电体及第二导电体；
以覆盖所述第一导电体、所述第二导电体及所述第一氧化物的方式配置的第一绝缘体；
所述第一绝缘体上的第二绝缘体；
所述第一氧化物上的在所述第一导电体与所述第二导电体之间配置的第二氧化物；
所述第二氧化物上的第三绝缘体；
所述第三绝缘体上的第三导电体；以及
与所述第二绝缘体的顶面、所述第二氧化物的顶面、所述第三绝缘体的顶面及所述第三导电体的顶面接触的第四绝缘体，
并且，所述第一绝缘体及所述第四绝缘体与所述第二绝缘体相比不容易使氧透过。
2.根据权利要求1所述的半导体装置，
其中所述第二氧化物具有结晶性。
3.根据权利要求2所述的半导体装置，
其中所述第二氧化物与所述第二绝缘体的侧面接触并包括其c轴沿大致垂直于该侧面的方向取向的区域。
4.根据权利要求2或3所述的半导体装置，
其中以接触于所述第二氧化物上的方式配置有第三氧化物。
5.根据权利要求1至4中任一项所述的半导体装置，
其中在所述第一氧化物及所述第一绝缘体下配置第五绝缘体，
在所述第五绝缘体下配置第六绝缘体，
并且所述第六绝缘体与所述第五绝缘体相比不容易使氧透过。
6.根据权利要求5所述的半导体装置，
其中在所述第六绝缘体下以与所述第一氧化物重叠的方式配置第四导电体。
7.根据权利要求1至6中任一项所述的半导体装置，
其中所述第一绝缘体及所述第四绝缘体是包含铝和铪中的一者或两者的氧化物。
8.根据权利要求1至7中任一项所述的半导体装置，
其中所述第一氧化物及所述第二氧化物包含In、元素M(M为Al、Ga、Y或Sn)以及Zn。
9.根据权利要求1至8中任一项所述的半导体装置，
其中在所述第一层下配置第三层，
并且所述第三层包括：
硅衬底上的第七绝缘体；以及
所述第七绝缘体上的第五导电体。
CN201980027125.4A 2018-04-27 2019-04-16 半导体装置 Pending CN112005350A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018086578 2018-04-27
JP2018-086578 2018-04-27
PCT/IB2019/053094 WO2019207410A1 (ja) 2018-04-27 2019-04-16 半導体装置

Publications (1)

Publication Number Publication Date
CN112005350A true CN112005350A (zh) 2020-11-27

Family

ID=68293812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980027125.4A Pending CN112005350A (zh) 2018-04-27 2019-04-16 半导体装置

Country Status (4)

Country Link
US (2) US11881513B2 (zh)
JP (2) JP7130738B2 (zh)
CN (1) CN112005350A (zh)
WO (1) WO2019207410A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024100467A1 (ja) * 2022-11-11 2024-05-16 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170069207A (ko) 2014-10-10 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 회로 기판, 및 전자 기기
CN107210227B (zh) 2015-02-06 2021-03-16 株式会社半导体能源研究所 半导体装置及其制造方法
JP6717604B2 (ja) 2015-02-09 2020-07-01 株式会社半導体エネルギー研究所 半導体装置、中央処理装置及び電子機器
US9653613B2 (en) 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016225613A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US10424671B2 (en) 2015-07-29 2019-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, circuit board, and electronic device
US9773919B2 (en) 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20170221899A1 (en) 2016-01-29 2017-08-03 Semiconductor Energy Laboratory Co., Ltd. Microcontroller System
US10096718B2 (en) 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor

Also Published As

Publication number Publication date
JPWO2019207410A1 (ja) 2021-05-13
JP7130738B2 (ja) 2022-09-05
WO2019207410A1 (ja) 2019-10-31
US11881513B2 (en) 2024-01-23
US20210167174A1 (en) 2021-06-03
JP7462712B2 (ja) 2024-04-05
US20240088232A1 (en) 2024-03-14
JP2022164743A (ja) 2022-10-27

Similar Documents

Publication Publication Date Title
CN112368846A (zh) 半导体装置及半导体装置的制造方法
TWI794340B (zh) 半導體裝置以及半導體裝置的製造方法
JP7229669B2 (ja) 半導体装置、および半導体装置の作製方法
CN112005383A (zh) 金属氧化物以及包含金属氧化物的晶体管
CN112352318A (zh) 半导体装置以及半导体装置的制造方法
CN111788698A (zh) 半导体装置及半导体装置的制造方法
JP2023063351A (ja) 半導体装置
CN111788696A (zh) 半导体装置及半导体装置的制造方法
JP2023011801A (ja) 半導体装置
CN111316448A (zh) 半导体装置及半导体装置的制造方法
CN111819670A (zh) 叠层体及半导体装置
JP7462712B2 (ja) 半導体装置
JP7132318B2 (ja) 半導体装置
JP7221216B2 (ja) 半導体装置
JP7254462B2 (ja) 半導体装置の作製方法
JP2023083479A (ja) 半導体装置
CN111615743A (zh) 半导体装置及半导体装置的制造方法
JP2019140362A (ja) 半導体装置、および半導体装置の作製方法
JP2019153613A (ja) 半導体装置、および半導体装置の作製方法
TWI835587B (zh) 半導體裝置以及半導體裝置的製造方法
JP7155172B2 (ja) 半導体装置、及び半導体装置の作製方法
WO2019207411A1 (ja) 半導体装置、および半導体装置の作製方法
CN111656530A (zh) 半导体装置及半导体装置的制造方法
CN111448669A (zh) 半导体装置及半导体装置的制造方法
JP2019186496A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination