CN112001149A - 一种pcb相邻层平行走线自动检查方法及装置 - Google Patents

Abstract

本发明提出了一种PCB相邻层平行走线自动检查方法及装置，方法包括：以预设间隔连续获取PCB各设计图层中布线的坐标点，并针对每条布线形成坐标集；对相邻两个设计图层中布线的坐标集进行比较；响应于相邻两个设计图层中布线的坐标集具有至少一个相同的坐标点，进行设计规则检测报错，并记录对应的坐标点。本发明能够实现对PCB设计图中的平行走线进行自动检查，减少设计人员工作量，避免因人为疏漏导致的大面积平行走线未调整情况的发生。

Description

一种PCB相邻层平行走线自动检查方法及装置

技术领域

本发明涉及PCB设计技术领域，尤其涉及一种PCB相邻层平行走线自动检查方法及装置，用于实现平行走线的自动检测并辅助进行二次开发。

背景技术

在对PCB的设计过程中，考虑到板厚和成本问题，经常会以叠层的设计方式进行布线，即将两个相邻层均设置为布线层。如此，难免会在相邻的布线层之间形成上下两条布线相互平行的走线方式。当两根以平行走线方式设置的布线之间存在电势差时，则会产生寄生电容，从而产生层间信号串扰。现有的设计过程中，大多通过人工检查来发现相邻层间的平行走线以进行调整，其工作繁琐，且容易发生遗漏。

发明内容

未解决背景技术中所提到的技术问题，在本发明的一个方面，提出了一种PCB相邻层平行走线自动检查方法，所述方法包括：以预设间隔连续获取PCB各设计图层中布线的坐标点，并针对每条布线形成坐标集；对相邻两个设计图层中布线的坐标集进行比较；响应于相邻两个设计图层中布线的坐标集具有至少一个相同的坐标点，进行设计规则检测报错，并记录对应的坐标点。

在一个或多个实施例中，以预设间隔连续获取PCB各设计图层中布线的坐标点包括：顺序检测PCB各设计图层中每相邻两个设计图层中是否均具有布线；响应于存在相邻两个设计图层中均具有布线，以预设间隔连续获取相应PCB设计图层中布线的坐标点。

在一个或多个实施例中，所述方法还包括：根据记录的多个相同的坐标点，计算相邻两个设计图层中布线的平行走线长度，并与预设的平行走线阈值进行比较；响应于所述平行走线长度大于等于所述平行走线阈值，进行设计规则检测报错，并记录所述平行走线长度。

在一个或多个实施例中，所述根据记录的多个相同的坐标点，计算相邻两个设计图层中布线的平行走线长度，包括：在所述多个相同的坐标点中，获取在其X轴和/或Y轴方向上不具有相邻坐标点的边界坐标点；依次以所述边界坐标点为圆心在预设半径内寻找相邻的边界坐标点，计算各相邻边界坐标点之间的距离并累和，以获得平行走线长度。

在一个或多个实施例中，所述预设半径大于等于所述预设间隔并且小于2倍的所述预设间隔。

在本发明的另一个方面还提出了一种PCB相邻层平行走线自动检查装置，所述装置包括：数据采集模块，配置用于以预设间隔连续获取PCB各设计图层中布线的坐标点，并针对每条布线形成坐标集；数据比较模块，配置用于对相邻两个设计图层中布线的坐标集进行比较；以及第一响应模块，配置用于响应于相邻两个设计图层中布线的坐标集具有至少一个相同的坐标点，进行设计规则检测报错，并记录对应的坐标点。

在一个或多个实施例中，数据采集模块进一步配置用于：顺序检测PCB各设计图层中每相邻两个设计图层中是否均具有布线；响应于存在相邻两个设计图层中均具有布线，以预设间隔连续获取相应PCB设计图层中布线的坐标点。

在一个或多个实施例中，所述装置还包括：计算模块，配置用于根据所述数据采集模块记录的多个相同的坐标点，计算相邻两个设计图层中布线的平行走线长度，并与预设的平行走线阈值进行比较；以及第二响应模块，配置用于响应于所述平行走线长度大于等于所述平行走线阈值，进行设计规则检测报错，并记录所述平行走线长度。

在一个或多个实施例中，所述计算模块还配置用于在所述多个相同的坐标点中，获取在其X轴和/或Y轴方向上不具有相邻坐标点的边界坐标点；依次以所述边界坐标点为圆心在预设半径内寻找相邻的边界坐标点，计算各相邻边界坐标点之间的距离并累和，以获得平行走线长度。

在一个或多个实施例中，所述预设半径大于等于所述预设间隔并且小于2倍的所述预设间隔。

本发明的有益效果包括：能够实现对PCB设计图中的平行走线进行自动检查，减少设计人员工作量，避免因人为疏漏导致的大面积平行走线未调整情况的发生；记录的相应的数据可以供用户二次开发；通过提供设置平行走线阈值用于控制允许平行走线的长度，并且对于平行走线长度的计算，采用了积分累和的方式，可以更加准确的获得平行走线的长度，从而有益于提高设计质量，避免因此带来的改版等问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为本发明的PCB相邻层平行走线自动检查方法的工作流程图；

图2为本发明的相邻两个设计图层中平行走线的局部示意图；

图3为本发明的完整实施例的工作流程图；

图4为本发明的PCB相邻层平行走线自动检查装置示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

图1为本发明的PCB相邻层平行走线自动检查方法的工作流程图。在该实施中，PCB相邻层平行走线自动检查方法的工作流程包括：步骤S1、以预设间隔连续获取PCB各设计图层中布线的坐标点，并针对每条布线形成坐标集；步骤S2、对相邻两个设计图层中布线的坐标集进行比较；步骤S3、响应于相邻两个设计图层中布线的坐标集具有至少一个相同的坐标点，进行设计规则检测报错，并记录对应的坐标点。

在一些实施例中，上述PCB相邻层平行走线自动检查方法可基于Cadence Allegro软件实现，以其丰富的API接口灵活的实现相关操作。例如：在Cadence Allegro软件中设置信号线信息采集API，用于以预设间隔连续获取PCB各设计图层中布线的坐标点信息，并针对每条布线形成坐标信息集。其中，预设间隔可以根据PCB的设计规模以及布线的宽度等因素设置。

在一个可选的实施例中，以1mil的间隔连续获取PCB各设计图层中布线的坐标点，用以实现后续步骤中对平行走线的高精度检测。

又例如，在Cadence Allegro软件中设置DRC API，用于响应于相邻两个设计图层中布线的坐标集具有至少一个相同的坐标点，进行设计规则检测报错，并记录对应的坐标点。

在进一步的实施例中，以预设间隔连续获取PCB各设计图层中布线的坐标点包括：顺序检测PCB各设计图层中每相邻两个设计图层中是否均具有布线；响应于存在相邻两个设计图层中均具有布线，以预设间隔连续获取相应PCB设计图层中布线的坐标点。

具体的，在Cadence Allegro软件中设置叠层信息采集API，以获取PCB各设计图层中的布线信息；若相邻两个设计图层中的一个或两个均不具有布线信息时，则表明对应的设计图层为电源层或接地层，因而并不需要对相邻层之间的布线进行平行走线检测。通过上述工作流程可以有效减少数据采集以及比较布线坐标集的工作量，从而保证本发明方法的执行速度。

在进一步的实施例中，本发明方法的工作流程还包括：根据记录的多个相同的坐标点，计算相邻两个设计图层中布线的平行走线长度，并与预设的平行走线阈值进行比较；响应于所述平行走线长度大于等于所述平行走线阈值，进行设计规则检测报错，并记录所述平行走线长度。

具体的，平行走线阈值用于控制允许平行走线的长度。在实际应用过程中，可以通过设置不同的平行走线长度进行筛选工作，用于方便二次开发，如忽略过小的平行走线设计部分以减少修改布线的工作量。

在进一步的实施例中，根据记录的多个相同的坐标点，计算相邻两个设计图层中布线的平行走线长度，包括：在所述多个相同的坐标点中，获取在其X轴和/或Y轴方向上不具有相邻坐标点的边界坐标点；依次以所述边界坐标点为圆心在预设半径内寻找相邻的边界坐标点，计算各相邻边界坐标点之间的距离并累和，以获得平行走线长度。为了能更清楚的说明本实施例的具体过程，以下将通过附图2进行说明。

图2为本发明的相邻两个设计图层中平行走线的局部示意图。图2中示出了7个坐标点及其位置关系。其中，坐标点1和坐标点8在X轴负方向上不具有相邻坐标点；坐标点3在X轴负方向和Y轴负方向上不具有相邻坐标点；坐标点4在Y轴负方向上不具有相邻坐标点；坐标点5在Y轴正方向不具有相邻坐标点；坐标点6在X轴正方向和Y轴正方向上不具有相邻坐标点；坐标点7在X轴正方向上不具有相邻坐标点。则坐标点1以及坐标点3到8均为边界坐标点；而坐标点2则为非边界坐标点；设以坐标点1为圆心以预设半径中具有边界坐标点8，则利用平面坐标距离公式计算坐标点1与坐标点8之间的距离；而后依次以坐标点8、坐标点8的相邻坐标点等为圆心计算相邻坐标点的距离并累和，即可获得坐标点1、3、4以及8所在一侧边界的长度。同理可以获得以坐标点5到7所在一侧的边界长度。在一个优选实施例中，可以取图2所示两条边界之间平行中线的长度作为并行走线长度。

在上述实施例中，本发明利用了积分累和的方式，可以更加准确的获得平行走线的长度，从而为后续的二次开发提供便利。

在一些实施例中，利用记录的多个相同的坐标点还可以计算并行走线重合区域的宽度，从而结合获得的并行走线的长度计算并行走线重合区域的面积，从而用于计算寄生电容；根据寄生电容可以更好的调整并行走线的阈值，从而筛除寄生电容较小的并行走线，进而提升后续二次开发的效率。如，修改布线。

在进一步的实施例中，所述预设半径大于等于所述预设间隔并且小于2倍的所述预设间隔。通过这种方式可以保证在计算边界长度的过程中，即不会遗漏坐标点也不会获取到另一边界上的边界坐标点而导致的计算错误，从而使得计算结果更加准确。

在进一步的实施例中，将记录的多个相同的坐标点形成坐标集，当选中该坐标集时，在PCB设计图层中突出显示该坐标集所在区域，以方便用户查看。

图3为本发明的完整实施例的工作流程图。在该完整实施例中，本发明方法的工作流程包括：

步骤1、开始；

步骤2、设置允许平行走线的长度，当不设置时默认长度为0；

步骤3、调用叠层信息采集API，以获取PCB各设计图层中的布线信息；

步骤4、检测相邻两个设计图层中是否具有布线；两个设计图层中均具有布线时，进入步骤5；相邻图层中任何一个没有则返回步骤3；

步骤5、调用信号线信息采集API，以预设间隔连续获取PCB各设计图层中布线的坐标点，并针对每条布线形成坐标集；

步骤6、对相邻两个设计图层中布线的坐标集进行比较；记录相邻两个图层中相同的坐标点并形成集合；

步骤7、是否具有相同坐标点；是则，进入步骤8；否则返回步骤6，直至相邻两个图层中所有布线的坐标集均被比对完成，等待比较接下来相邻两个图层的数据；

步骤8、根据记录的多个相同的坐标点，计算相邻两个设计图层中布线的平行走线长度；

步骤9、判断所述平行走线长度是否大于等于所述平行走线阈值；

步骤10、调用DRC API报错，并记录所述平行走线长度；当所述平行走线阈值为0时，则只要具有相同的坐标点则报错；

步骤11、直至PCB各设计图层均比较完成后，结束。

通过本发明的PCB相邻层平行走线自动检查方法，能够实现对PCB设计图中的平行走线进行自动检查，并记录相应的数据以供用户二次开发。

对应上述各实施例的程序，可以利用skill程序的形式编写成脚本工具，通过Allegro菜单加载工具加载到菜单栏，以方便使用。

图4为本发明的PCB相邻层平行走线自动检查装置示意图。在该实施例中，PCB相邻层平行走线自动检查装置包括：数据采集模块，配置用于以预设间隔连续获取PCB各设计图层中布线的坐标点，并针对每条布线形成坐标集；数据比较模块，配置用于对相邻两个设计图层中布线的坐标集进行比较；以及第一响应模块，配置用于响应于相邻两个设计图层中布线的坐标集具有至少一个相同的坐标点，进行设计规则检测报错，并记录对应的坐标点。

在进一步的实施例中，数据采集模块进一步配置用于：顺序检测PCB各设计图层中每相邻两个设计图层中是否均具有布线；响应于存在相邻两个设计图层中均具有布线，以预设间隔连续获取相应PCB设计图层中布线的坐标点。

在进一步的实施例中，所述装置还包括：计算模块，配置用于根据所述数据采集模块记录的多个相同的坐标点，计算相邻两个设计图层中布线的平行走线长度，并与预设的平行走线阈值进行比较；以及第二响应模块，配置用于响应于所述平行走线长度大于等于所述平行走线阈值，进行设计规则检测报错，并记录所述平行走线长度。

具体的，所述计算模块还配置用于在所述多个相同的坐标点中，获取在其X轴和/或Y轴方向上不具有相邻坐标点的边界坐标点；依次以所述边界坐标点为圆心在预设半径内寻找相邻的边界坐标点，计算各相邻边界坐标点之间的距离并累和，以获得平行走线长度。

更具体的，所述预设半径大于等于所述预设间隔并且小于2倍的所述预设间隔。

需说明的是，本发明中的布线指的是用于进行信号通信或提供接入电源或接地的导线。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种PCB相邻层平行走线自动检查方法，其特征在于，所述方法包括：

以预设间隔连续获取PCB各设计图层中布线的坐标点，并针对每条布线形成坐标集；

对相邻两个设计图层中布线的坐标集进行比较；

响应于相邻两个设计图层中布线的坐标集具有至少一个相同的坐标点，进行设计规则检测报错，并记录对应的坐标点。

2.如权利要求1所述的PCB相邻层平行走线自动检查方法，其特征在于，以预设间隔连续获取PCB各设计图层中布线的坐标点包括：

顺序检测PCB各设计图层中每相邻两个设计图层中是否均具有布线；

响应于存在相邻两个设计图层中均具有布线，以预设间隔连续获取相应PCB设计图层中布线的坐标点。

3.如权利要求1所述的PCB相邻层平行走线自动检查方法，其特征在于，所述方法还包括：

根据记录的多个相同的坐标点，计算相邻两个设计图层中布线的平行走线长度，并与预设的平行走线阈值进行比较；

响应于所述平行走线长度大于等于所述平行走线阈值，进行设计规则检测报错，并记录所述平行走线长度。

4.如权利要求3所述的PCB相邻层平行走线自动检查方法，其特征在于，所述根据记录的多个相同的坐标点，计算相邻两个设计图层中布线的平行走线长度，包括：

在所述多个相同的坐标点中，获取在其X轴和/或Y轴方向上不具有相邻坐标点的边界坐标点；

依次以所述边界坐标点为圆心在预设半径内寻找相邻的边界坐标点，计算各相邻边界坐标点之间的距离并累和，以获得平行走线长度。

5.如权利要求4所述的PCB相邻层平行走线自动检查方法，其特征在于，所述预设半径大于等于所述预设间隔并且小于2倍的所述预设间隔。

6.一种PCB相邻层平行走线自动检查装置，其特征在于，所述装置包括：

数据采集模块，配置用于以预设间隔连续获取PCB各设计图层中布线的坐标点，并针对每条布线形成坐标集；

数据比较模块，配置用于对相邻两个设计图层中布线的坐标集进行比较；以及

第一响应模块，配置用于响应于相邻两个设计图层中布线的坐标集具有至少一个相同的坐标点，进行设计规则检测报错，并记录对应的坐标点。

7.如权利要求6所述的PCB相邻层平行走线自动检查装置，其特征在于，所述数据采集模块进一步配置用于：

顺序检测PCB各设计图层中每相邻两个设计图层中是否均具有布线；

响应于存在相邻两个设计图层中均具有布线，以预设间隔连续获取相应PCB设计图层中布线的坐标点。

8.如权利要求6所述的PCB相邻层平行走线自动检查装置，其特征在于，所述装置还包括：

计算模块，配置用于根据所述数据采集模块记录的多个相同的坐标点，计算相邻两个设计图层中布线的平行走线长度，并与预设的平行走线阈值进行比较；以及

第二响应模块，配置用于响应于所述平行走线长度大于等于所述平行走线阈值，进行设计规则检测报错，并记录所述平行走线长度。

9.如权利要求8所述的PCB相邻层平行走线自动检查装置，其特征在于，所述计算模块还配置用于

在所述多个相同的坐标点中，获取在其X轴和/或Y轴方向上不具有相邻坐标点的边界坐标点；

依次以所述边界坐标点为圆心在预设半径内寻找相邻的边界坐标点，计算各相邻边界坐标点之间的距离并累和，以获得平行走线长度。

10.如权利要求9所述的PCB相邻层平行走线自动检查装置，其特征在于，所述预设半径大于等于所述预设间隔并且小于2倍的所述预设间隔。

Images