CN111969097B - Led芯片测试治具、方法、系统及测试治具的制作方法 - Google Patents

Led芯片测试治具、方法、系统及测试治具的制作方法 Download PDF

Info

Publication number
CN111969097B
CN111969097B CN202011122573.3A CN202011122573A CN111969097B CN 111969097 B CN111969097 B CN 111969097B CN 202011122573 A CN202011122573 A CN 202011122573A CN 111969097 B CN111969097 B CN 111969097B
Authority
CN
China
Prior art keywords
led chip
testing
test
electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011122573.3A
Other languages
English (en)
Other versions
CN111969097A (zh
Inventor
林智远
闫晓林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen TCL High-Tech Development Co Ltd
Original Assignee
Shenzhen TCL High-Tech Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen TCL High-Tech Development Co Ltd filed Critical Shenzhen TCL High-Tech Development Co Ltd
Priority to CN202011122573.3A priority Critical patent/CN111969097B/zh
Publication of CN111969097A publication Critical patent/CN111969097A/zh
Application granted granted Critical
Publication of CN111969097B publication Critical patent/CN111969097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本申请涉及LED芯片测试治具、LED芯片测试系统、LED芯片测试方法及LED芯片测试治具的制作方法，LED芯片测试治具提供一铺设有测试电极对的基板，在将测试治具与铺设有阵列排布的LED芯片的芯片膜贴合后，则可以使得测试电极对分别与对应的LED芯片的电极形成有效电接触，从而对LED芯片进行光电特性测试，由此可见，使用上述的LED芯片测试治具对可以对巨量的LED芯片实施光电特性测试，方便简洁。

Description

LED芯片测试治具、方法、系统及测试治具的制作方法
技术领域
本发明属于发光二极管（Light Emitting Diode，LED）测试技术领域，更具体地说，是涉及一种LED芯片测试治具、LED芯片测试系统、LED芯片测试方法及LED芯片测试治具的制作方法。
背景技术
微缩化（Micro）LED芯片可以被用于直视型（Direct View）显示技术，形成发光单元，具有高亮度、广色域、高稳定性、长寿命、节能、透明等优点。然而，目前微缩化LED显示技术距离量产尚有诸多技术难点需要化解，光电特性测试正是诸多难点之一。
一方面，用于直视型显示技术的微缩化LED芯片修复成本很高，因此在放置到目标背板上必须具有很高的良率，方能降低修复的数量，这就要求在对LED芯片进行巨量转移之前对它们进行充分的光电特性测试，确保被转移的芯片良率接近100%。
另一方面，微缩化LED芯片尺寸很小，传统探针式的LED电致（Electroluminescent）发光测试方法所使用的探针尺寸较大，难以在探针与LED芯片电极之间形成有效的电学接触；而直视型技术对于LED芯片的需求数量巨大，传统探针式LED电致发光测试方法难以满足产能需求。因此，有效的LED芯片点亮测试方法是实现Micro-LED显示技术的重要前提。
发明内容
本发明的目的在于提供一种LED芯片测试治具、LED芯片测试系统、LED芯片测试方法及LED芯片测试治具的制作方法，以解决传统的传统探针式LED电致发光测试方法探针尺寸较大，难以在探针与LED芯片电极之间形成有效的电学接触的问题。
本申请第一方面提供一种LED芯片测试治具，包括基板，所述基板上设有间隔排布的测试电极对，所述测试电极对包括正测试电极和负测试电极，一所述测试电极对对应一待测LED芯片，所述测试电极对的正测试电极用于与所述待测LED芯片的正极电连接、负测试电极用于与所述待测LED芯片的负极连接，所述正测试电极连接第一电源，所述负测试电极连接第二电源，所述第一电源与所述第二电源之间存在电势差。
在其中一个实施例中，所述基板上形成有间隔排布的凸起结构，每一所述凸起结构包覆一个所述正测试电极或所述负测试电极上除用于与对应待测LED芯片的电极连接的端面之外的其余表面。
在其中一个实施例中，所述基板为具有弹性的薄膜，所述凸起结构为具有弹性的凸起结构。
在其中一个实施例中，所述凸起结构为聚二甲基硅氧烷制成。
在其中一个实施例中，所述正测试电极通过第一电路连接所述第一电源，所述负测试电极通过第二电路连接所述第二电源。
在其中一个实施例中，所述间隔排布的测试电极对中，形成相交错排布的若干行正测试电极及若干行负测试电极，且一行正测试电极的数量与一行负测试电极的数量一致，相邻的一行正测试电极与一行负测试电极之间的最小距离大于或等于所述待测LED芯片的正极与负极之间的最小距离，且相邻的一行正测试电极与一行负测试电极之间的最大距离小于或等于所述待测LED芯片的正极与负极之间的最大距离。
在其中一个实施例中，所述一行正测试电极串联连接后通过所述第一电路连接所述第一电源，所述一行负测试电极串联连接后通过所述第二电路连接所述第二电源；或者，所述一行正测试电极通过同一金属线连接至所述第一电路，所述一行负测试电极通过同一金属线连接至所述第二电路。
在其中一个实施例中，所述间隔排布的测试电极对中，形成相交错排布的若干列正测试电极及若干列负测试电极，且一列正测试电极的数量与一列负测试电极的数量一致，相邻的一列正测试电极与一列负测试电极之间的最小距离大于或等于所述待测LED芯片的正极与负极之间的最小距离，且相邻的一列正测试电极与一列负测试电极之间的最大距离小于或等于所述待测LED芯片的正极与负极之间的最大距离。
在其中一个实施例中，所述一列正测试电极串联连接后通过所述第一电路连接所述第一电源，所述一列负测试电极串联连接后通过所述第二电路连接所述第二电源；或者，所述一列正测试电极通过同一金属线连接至所述第一电路，所述一列负测试电极通过同一金属线连接至所述第二电路。
在其中一个实施例中，所述间隔排布的测试电极对中，形成若干行正测试电极及若干列负测试电极，且一行正测试电极的数量与所述列负测试电极的列数一致，一列负测试电极中的各负测试电极分别位于相邻行正测试电极之间，相邻的正测试电极和负测试电极之间的最小距离大于或等于所述待测LED芯片的正极与负极之间的最小距离，相邻的正测试电极与负测试电极之间的最大距离小于或等于所述待测LED芯片的正极与负极之间的最大距离。
在其中一个实施例中，所述一行正测试电极串联连接后连接至一所述第一电路，各所述第一电路分别连接所述第一电源，所述一列负测试电极串联连接后连接至一所述第二电路，各所述第二电路分别连接所述第二电源；或者，
所述一行正测试电极通过同一金属线连接至一所述第一电路，各所述第一电路分别连接所述第一电源，所述一行负测试电极通过同一金属线连接至一所述第二电路，各所述第二电路分别连接所述第二电源。
在其中一个实施例中，所述第一电路、第二电路为导电金属走线，所述第一电路、第二电路铺设在所述基板与所述凸起结构之间。
在其中一个实施例中，所述正测试电极与所述负测试电极的结构一致。
上述的LED芯片测试治具提供一基板，并在基板上铺设若干测试电极对，在将测试治具与铺设有阵列排布的待测LED芯片的芯片膜贴合后，则可以使得测试治具的测试电极对与芯片膜上的待测LED芯片的两个电极形成有效电接触，从而对LED芯片进行光电特性测试，由此可见，使用上述的LED芯片测试治具对可以对巨量的LED芯片实施光电特性测试，方便简洁。
本申请第二方面提供一种LED芯片测试治具的制作方法，包括：
提供一基板；
在所述基板上预设测试电极的位置放置光刻胶；
在所述基板上放置绝缘材料制作绝缘层，所述绝缘材料填充于各所述光刻胶之间的空隙；
去除所述光刻胶；
在去除所述光刻胶的位置制作测试电极，其中，对应一待测LED芯片的一对所述测试电极包括用于与所述待测LED芯片的正极电连接的正测试电极和用于与所述待测LED芯片的负极连接的负测试电极，且所述正测试电极连接第一电源，所述负测试电极用于连接第二电源。
在其中一个实施例中，所述在去除所述光刻胶的位置制作测试电极包括：
在所述绝缘层的表面以及所述预设测试电极的位置放置光刻胶，使所述预设测试电极的位置的周缘留有间隙；
在所述间隙中放置绝缘材料制作凸起结构；
去除所有所述光刻胶；
在所述预设测试电极的位置制作所述测试电极。
在其中一个实施例中，所述在所述基板上放置绝缘材料的步骤之前，还包括：
在所述基板上通过沉积金属的方式制作测试电路，所述测试电路包括相互电气隔离的第一电路和第二电路，所述正测试电极通过第一电路连接所述第一电源，所述负测试电极通过第二电路连接所述第二电源。
在其中一个实施例中，所述绝缘材料填充于各所述光刻胶之间的空隙中，所述光刻胶的厚度大于所述绝缘层的厚度；
在所述去除所述光刻胶的步骤之前，还包括：
在所述绝缘层表面继续放置光刻胶，使所述预设测试电极的位置的周缘留有间隙；
在所述间隙中放置绝缘材料制作凸起结构；
所述在去除所述光刻胶的位置制作测试电极包括：
在所述预设测试电极对的位置制作所述测试电极。
上述的LED芯片测试治具的制作方法制作得到的测试治具，可以提供一铺设若干测试电极对的基板，在将测试治具与铺设有阵列排布的待测LED芯片的芯片膜贴合后，则可以使得测试治具的测试电极对与芯片膜上的待测LED芯片的两个电极形成有效电接触，从而对LED芯片进行光电特性测试，由此可见，使用上述的LED芯片测试治具对可以对巨量的LED芯片实施光电特性测试，方便简洁。
本申请第三方面提供一种LED芯片测试系统，用于对芯片膜上的待测LED芯片进行测试，所述LED芯片测试系统包括：处理器、拍摄设备及上述的LED芯片测试治具；
所述测试治具的测试电极对与所述芯片膜上的待测LED芯片的两个电极接触，所述拍摄设备置于所述芯片膜的下方，所述芯片膜的衬底是透明的，在对所述芯片膜的待测LED芯片通电时，所述拍摄设备用于拍摄所述待测LED芯片的发光图像，所述处理器用于根据所拍摄的发光图像来识别所述待测LED芯片是否在通电时发光。
本申请第五方面提供一种LED芯片测试方法，用于对芯片膜上的待测LED芯片进行测试，所述LED芯片测试方法包括：
将上述的LED芯片测试治具中的测试电极对与所述芯片膜上的待测LED芯片的两个电极接触，所述芯片膜的衬底是透明的；
接通所述第一电源和所述第二电源；
拍摄所述待测LED芯片发光图像，并根据所拍摄的发光图像识别所述待测LED芯片是否在通电时发光。
上述第三方面和第四方面提供的LED芯片测试系统和方法，利用上述LED芯片测试治具提供一铺设若干测试电极对的基板，在将测试治具与铺设有阵列排布的待测LED芯片的芯片膜贴合后，则可以使得测试治具的测试电极对与芯片膜上的待测LED芯片的两个电极形成有效电接触，从而对待测LED芯片进行光电特性测试，由此可见，使用上述的LED芯片测试治具对可以对巨量的LED芯片实施光电特性测试，方便简洁。另外，通过采集LED芯片发光的影像，就可以识别待测LED芯片是否在通电时发光，测试过程简单快捷。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一实施例提供的LED芯片测试治具的结构示意图；
图2为本发明第二实施例提供的LED芯片测试治具的结构示意图；
图3为本发明第三实施例提供的LED芯片测试治具的结构示意图；
图4为本发明实施例提供的LED芯片测试治具中测试电极第一种布线方式示意图；
图5为本发明实施例提供的LED芯片测试治具中测试电极第二种布线方式示意图；
图6为本发明实施例提供的LED芯片测试治具中测试电极第三种布线方式示意图；
图7为本发明第一实施例提供的LED芯片测试系统的结构示意图；
图8为本发明第二实施例提供的LED芯片测试系统的结构示意图；
图9为本发明第二实施例提供的LED芯片测试方法流程图；
图10为本发明第一实施例提供的LED芯片测试治具的制作方法中提供基板的工序图；
图11为本发明第一实施例提供的LED芯片测试治具的制作方法中放置光刻胶的工序图；
图12为本发明第一实施例提供的LED芯片测试治具的制作方法中制作绝缘层的工序图；
图13为本发明第一实施例提供的LED芯片测试治具的制作方法中去除光刻胶的工序图；
图14为本发明第一实施例提供的LED芯片测试治具的制作方法中制作测试电极得到测试治具的工序图；
图15为本发明第二实施例提供的LED芯片测试治具的制作方法中制作测试电路的工序图；
图16为本发明第二实施例提供的LED芯片测试治具的制作方法中制作测试电极后得到测试治具的结构图；
图17为图14所示的制作测试电极工序中放置光刻胶的工序图；
图18为图14所示的制作测试电极工序中制作凸起结构的工序图；
图19为图14所示的制作测试电极工序中去除光刻胶的工序图；
图20为图14所示的制作测试电极工序中制作测试电极得到测试治具的工序图；
图21为本发明第三实施例提供的LED芯片测试治具的制作方法中提供基板的工序图；
图22为本发明第三实施例提供的LED芯片测试治具的制作方法中第一次放置光刻胶的工序图；
图23为本发明第三实施例提供的LED芯片测试治具的制作方法中制作绝缘层的工序图；
图24为本发明第三实施例提供的LED芯片测试治具的制作方法中第二次放置光刻胶的工序图；
图25为本发明第三实施例提供的LED芯片测试治具的制作方法中制作凸起结构的工序图；
图26为本发明第三实施例提供的LED芯片测试治具的制作方法中去除光刻胶的工序图；
图27为本发明第三实施例提供的LED芯片测试治具的制作方法中制作测试电极得到测试治具的工序图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，“/”的含义是或，“若干个”的含义是一个或两个以上，除非另有明确具体的限定。
请参阅图1和图2，图1和图2分别示出的是本申请两个实施例提供的LED芯片测试治具的截面结构示意图。
在该实施例中，LED芯片测试治具包括基板10，基板10具有第一表面和与第一表面相对的第二表面，基板10的第一表面设有间隔排布的测试电极对20，测试电极对20应与待测LED芯片100的两个电极101、102在芯片膜200上的排布方式相匹配，如此可以使得在测试时，测试电极对20能够与待测LED芯片100的两个电极101、102形成有效电接触，可以理解的是，该LED芯片测试治具适用于待测LED芯片100的两个电极101、102位于外露的表面，比如位于顶部，或者两侧；待测LED芯片100可以是正装或倒装LED芯片。
测试电极对20通过测试电路11连接电源，其中，测试电极对20包括正测试电极（图示标记“+”）和负测试电极（图示标记“-”），一测试电极对20对应一待测LED芯片100，测试电极对20的正测试电极用于与待测LED芯片100的正极101电连接，测试电极对20的负测试电极用于与待测LED芯片100的负极102电连接，正测试电极连接第一电源31，负测试电极连接第二电源32，第一电源31与第二电源32之间存在电势差。
请参阅图1~图6，在一些实施例中，正测试电极、负测试电极在第一方向x上相互间隔排布，以能够适配待测LED芯片100的两个电极101、102的排布，可以形成有效的电接触。
当测试两个以上，且并阵列排布的待测LED芯片100时，那么基板10的第一表面上的正测试电极和负测试电极多为多个，且正测试电极和负测试电极在第一方向x上相互间隔排布，多个正测试电极、多个负测试电极分别在与第一方向x垂直的第二方向y上间隔、并列排布。如此，将基板10的第一表面与铺设有多个阵列排布的待测LED芯片100的芯片膜200的第一表面相对贴近，待测LED芯片100的两个电极101、102分别与一个正测试电极、一个负测试电极相互接触，从而形成有效的电接触，具体请参阅图4至图6。
可选地，正测试电极与负测试电极的结构可以一致，即两者在形状构造上无明显区别，结构简单，有利于测试治具的制作；当然，为了区分正负极，两者的结构可以设置成不一致的。另外，正测试电极的端面长度等于待测LED芯片100的正极的端面长度一致，有利于待测LED芯片100的两个电极101、102与测试电极对20的有效电接触。
请参阅图3，图3示出的是本申请第三个实施例提供的LED芯片测试治具的截面结构示意图。
可选地，基板10的第一表面上形成有间隔排布的凸起结构12，每一凸起结构12包覆于一个正测试电极或一个负测试电极上除用于与对应待测LED芯片100的电极101/102连接的端面之外的其余表面。在LED芯片测试治具应用于巨量的LED芯片测试时，由于LED芯片是纳米级的器件，那么测试电极对20都也需要做得更细，并且硬度较低，在测试过程中可能容易让测试电极对20压弯或断裂，因此在测试电极对20外壁设置凸起结构12可以对测试电极对20起到保护和加强硬度的作用。
可选地，基板10具有弹性，可以为具有弹性的薄膜，可选地，基板10为具有弹性的粘膜。基板10具有弹性的好处在于，即使出现测试电极对20的顶端不在同一平面上，或待测LED芯片100的两个电极101、102不在同一平面上，或承载待测LED芯片100的芯片膜200弯曲等，也可以通过弹性的基板10的形变保证所有测试电极对20与待测LED芯片100的两个电极101、102正常电接触。可选地，基板10由聚二甲基硅氧烷（polydimethylsiloxane，PDMS）制成。
可选地，基板10上的凸起结构12为具有弹性的凸起结构，凸起结构12具有弹性的好处在于，即使出现测试电极对20的顶端不在同一平面上，或待测LED芯片100的两个电极101、102不在同一平面上，或承载待测LED芯片100的芯片膜200弯曲等，也可以通过弹性凸起结构12的形变保证所有测试电极对20与待测LED芯片100的两个电极101、102正常电接触。并且，可以使得被包裹的测试电极对20具有弹性，弯曲之后可以有恢复能力。可选地，凸起结构12与基板10的主要成分相同。
在一个实施例中，测试电极对20中，正测试电极通过测试电路11的第一电路111连接第一电源31，负测试电极通过测试电路11的第二电路112连接第二电源32。第一电路111、第二电路112铺设在基板10中导电金属走线，且分别与正、负测试电极固定在基板10的底端电连接。可选的，第一电路111、第二电路112可以是以沉积金属的方式铺设在基板10中，也可以是线缆的方式设置在基板10上。可选地，第一电路111、第二电路112铺设在基板10与凸起结构12之间。
请参阅图4至图6，分别示出的是本申请实施例中的测试电极对20、第一电路111、第二电路112在基板10上的三种布线图示意图，其中，图4至图6中仅以一个待测LED芯片100为例说明进行测量时治具与待测LED芯片100的电连接状态。
请参阅图4和图5，在一些实施例中，测试电极对20横向排列，间隔排布的测试电极对20中，形成相交错排布的若干行正测试电极21及若干行负测试电极22，且一行正测试电极21的数量与一行负测试电极22的数量一致，相邻的一行正测试电极21与一行负测试电极22之间的最小距离大于或等于待测LED芯片100的正极101与负极102之间的最小距离，且相邻的一行正测试电极21与一行负测试电极22之间的最大距离小于或等于待测LED芯片100的正极101与负极102之间的最大距离，如此，可以保证测试电极对20与待测LED芯片100的正极101与负极102能够成功相互接触以实现导电。
各个测试电极之间的连接方式可以有：请参阅图4，在一种实施例中，一行正测试电极21串联连接后通过第一电路11连接第一电源31，一行负测试电极22串联连接后通过第二电路112连接第二电源32。请参阅图5，在另一种实施例中，一行正测试电极21通过并联到同一金属线113连接至第一电路111，一行负测试电极22通过到同一金属线114连接至第二电路112，在图5的布线方式中，同一行的测试电极20/21之间的金属线113/114不通过相邻测试电极，相邻测试电极是并联关系，这样可以减少测试电极之间的耦合，提升测量的准确性。
另外，在另外一些实施例中，测试电极对20可以纵向排列，即将图4和图5顺时针或逆时针旋转90°的电路布线方式。间隔排布的测试电极对20中，形成相交错排布的若干列正测试电极21及若干列负测试电极22，且一列正测试电极21的数量与一列负测试电极22的数量一致，相邻的一列正测试电极21与一列负测试电极22之间的最小距离大于或等于待测LED芯片100的正极101与负极102之间的最小距离，且相邻的一列正测试电极21与一列负测试电极22之间的最大距离小于或等于待测LED芯片100的正极101与负极102之间的最大距离。如此，可以保证测试电极对20与待测LED芯片100的正极101与负极102能够成功相互接触以实现导电。
相应地，各个测试电极之间的连接方式可以有：请参阅图4（图4顺时针或逆时针旋转90°），一列正测试电极21串联连接后通过第一电路11连接第一电源31，一列负测试电极22串联连接后通过第二电路112连接第二电源32。在另一种实施例中，请参阅图5（图5顺时针或逆时针旋转90°）一列正测试电极21通过并联到同一金属线113连接至第一电路111，一列负测试电极22通过到同一金属线114连接至第二电路112。同样地，在这两种路布线方式下，所有的待测LED芯片100都是同时点亮和同时熄灭。测量时，第一电压V1与第二电压V2之间施加适当的电压差使得待测LED芯片100工作，通过采集影响即可观察待测LED芯片100的工作状态。
在图4和图5相关实施例中，相邻的一行正测试电极21与一行负测试电极22之间的最小距离指的是：该两行测试电极中相邻的且距离最近的正测试电极和负测试电极的两者相对的边缘最短距离；相邻的一行正测试电极21与一行负测试电极22之间的最大距离指的是：该两行测试电极中相邻的且距离最近的正测试电极和负测试电极的两者相背离的边缘的最大距离。待测LED芯片100的正极101与负极102之间的最小距离、最大距离分别是：正极101与负极102两者相对的边缘最短距离、正极101与负极102两者相背离的边缘的最大距离。
在其他实施例中，在保证一个测试电极不会同时接触两个待测LED芯片100的电极101/102的前提下，相邻的一行正测试电极21与一行负测试电极22之间的最小距离可以小于待测LED芯片100的正极101与负极102之间的最小距离；或，相邻的一行正测试电极21与一行负测试电极22之间的最大距离，可以大于待测LED芯片100的正极101与负极102之间的最大距离。
在图4和图5的布线方式中，所有的正测试电极连通，并连接到第一电源31，以接入第一电压V1；所有负测试电极连接连通，并连接到第二电源32，以接入第二电压V2，在这两种路布线方式下，所有的待测LED芯片100都是同时点亮和同时熄灭。测量时，第一电压V1与第二电压V2之间施加适当的电势差使得待测LED芯片100工作，通过采集待测LED芯片100的影像即可观察待测LED芯片100的工作状态。
请参阅图6，在一些实施例中，间隔排布的测试电极对20中，形成若干行正测试电极23及若干列负测试电极24，且一行正测试电极23的数量与列负测试电极24的列数一致，一列负测试电极24中的各负测试电极分别位于相邻行正测试电极23之间，相邻的正测试电极和负测试电极之间的最小距离大于或等于待测LED芯片100的正极101与负极102之间的最小距离，相邻的正测试电极与负测试电极之间的最大距离小于或等于待测LED芯片100的正极101与负极102之间的最大距离。如此，可以保证测试电极对20与待测LED芯片100的正极101与负极102能够成功相互接触以实现导电。
相邻的正测试电极和负测试电极之间的最小距离指的是：相邻的正测试电极和负测试电极的两者相对的边缘的最短距离；相邻的正测试电极和负测试电极之间的最大距离指的是：该相邻的正测试电极和负测试电极的两者相背离的边缘的最大距离。待测LED芯片100的正极101与负极102之间的最小距离、最大距离分别是：正极101与负极102两者相对的边缘最短距离、正极101与负极102两者相背离的边缘的最大距离。
在其他实施例中，在保证一个测试电极不会同时接触两个待测LED芯片100的电极101/102的前提下，相邻的正测试电极和负测试电极之间的最小距离可以小于待测LED芯片100的正极101与负极102之间的最小距离；或，相邻的正测试电极和负测试电极之间的最大距离，可以大于待测LED芯片100的正极101与负极102之间的最大距离。
相应地，各个测试电极之间的连接方式可以有：请参阅图6，在一些实施例中，一行正测试电极23通过同一正极金属线115连接至一第一电路111，第一电路111的数量和正测试电极23的行数、正极金属线115的数量一致，各第一电路11分别连接第一电源31，一行负测试电极24通过同一负极金属线116连接至一第二电路112，第二电路112的数量和负测试电极24的列数、负极金属线116的数量一致，各第二电路112分别连接第二电源32。在另一种实施例中，一行正测试电极23串联连接后连接至一第一电路111，各第一电路111分别连接第一电源31，一列负测试电极24串联连接后连接至一第二电路112，各第二电路112分别连接第二电源32，该实施方式的正测试电极、负测试电极之间的连接方式可以参考图4。
在图6的布线方式中，每一行正测试电极23连接在一起，并且所有行分别通过单独的第一电路111连接到第一电源31，以接入第一电压V1。每一列负测试电极24连接在一起，并所有列分别通过单独的第二电路112连接到第二电源32，以接入第二电压V2。这样可以实现行列扫描，达到点亮单颗待测LED芯片100的目的。
请参阅图7和图8，示出的是本申请两种实施例中的LED芯片测试系统的结构示意图。LED芯片测试系统用于对芯片膜上200的待测LED芯片100进行光电特性测试，待测LED芯片100铺设于一芯片膜200的第一表面，且待测LED芯片100的两个电极101、102位于外露的表面。
LED芯片测试系统包括上述任一项实施例所述的LED芯片测试治具、拍摄设备300以及处理器（未图示）。
LED芯片测试治具用于对待测LED芯片100供电。其中，在测试时，将LED芯片测试治具的测试电极对20与芯片膜200上的待测LED芯片100的两个电极101、102接触，拍摄设备30置于芯片膜200的下方，芯片膜200的衬底是透明的，本实施例中该透明是指LED芯片100的发出的光线可以穿透。在芯片膜200的待测LED芯片100通电时，拍摄设备300用于拍摄待测LED芯片100的发光图像，处理器用于根据所拍摄的发光图像来识别待测LED芯片100是否在通电时发光。
测量时，第一电源31提供的第一电压V1与第二电源32提供的第二电压V2之间施加适当的电压差使得待测LED芯片100工作。请参阅图7，在一个实施例中，拍摄设备30置于芯片膜200的下方，距离芯片膜200在5cm到50cm之间，优选的位置应当是与芯片膜200的正中心位置正相对，以能够看见全部待测LED芯片100为宜。如此，待测LED芯片100发光可以透过芯片膜200被拍摄设备300采集到，其后可以根据所拍摄的发光图像确定待测LED芯片100的坏点在哪个位置。优选地，该拍摄设备300位于芯片膜200下方的中间位置（如正下方），进一步地，该拍摄设备300的具体放置位置可以根据拍摄设备300的配置参数而定，该配置参数可以包括拍摄视角、视野、镜头等参数。
请参阅图8，在另一个实施例中，拍摄设备300可以位于与LED芯片测试治具的上方，距离基板10在5cm到50cm之间。该实施例中，基板10和凸起结构12是透明的，本实施例中该透明是指LED芯片100的发出的光线可以穿透。
请参阅7~图9，本申请实施例还提供了一种LED芯片测试方法，用于对芯片膜200上的待测LED芯片100进行光电特性测试，包括以下步骤：
步骤S91，将上述任一项实施例所述的LED芯片测试治具中的测试电极20对与芯片膜200上的待测LED芯片100的两个电极101、102接触，芯片膜200的衬底是透明的，或基板10和凸起结构12是透明的，本实施例中该透明是指LED芯片100的发出的光线可以穿透；
步骤S92，接通第一电源31和第二电源32，使得芯片膜200上的待测LED芯片100通电；
步骤S93，拍摄待测LED芯片100的发光图像，根据所拍摄的发光图像来识别待测LED芯片100是否在通电时发光。
利用上述LED芯片测试治具可以提供一铺设若干测试电极对20的基板10，在将LED芯片测试治具与铺设有阵列排布的LED芯片的芯片膜200贴合后，则可以使得测试治具的测试电极对20与芯片膜200上的待测LED芯片100的两个电极101、102形成有效电接触，从而对待测LED芯片100进行光电特性测试，由此可见，使用上述的LED芯片测试治具对可以对巨量的LED芯片实施光电特性测试，方便简洁。另外，通过采集LED芯片发光的影像，就可以判断待测LED芯片100是否正常工作，测试过程简单快捷。
请参阅图10~图13，本申请实施例还提供了一种LED芯片测试治具的制作方法，包括：
工序一，请参阅图10，提供一基板10。
工序二，请参阅图11，在基板10上预设测试电极对20的位置放置光刻胶51；
工序三，请参阅图12，在基板10上放置绝缘材料制作绝缘层13，绝缘材料填充于各光刻胶51之间的空隙；
工序四，请参阅图14，去除光刻胶51；
工序五，请参阅图14，在去除光刻胶51的位置制作测试电极20，其中，请参阅图1，一测试电极对20对应一待测LED芯片100，对应一待测LED芯片100的一对测试电极包括用于与待测LED芯片100的正极101电连接的正测试电极和用于与待测LED芯片100的负极102连接的负测试电极，且正测试电极连接第一电源31，负测试电极连接第二电源32，第一电源31与第二电源32之间存在电压差。
请参阅图15，可选地，在工序二之前，还包括：在基板10上通过沉积金属的方式制作测试电路11。
请参阅图2，测试电路11包括相互电气隔离的第一电路111和第二电路112，正测试电极通过第一电路111连接第一电源31，负测试电极通过第二电路112连接第二电源32，如此，制作得到的LED芯片测试治具如图16所示。
可选地，LED芯片测试治具的制作方法的工序五中，在去除光刻胶51的位置制作测试电极对20的布置包括：
工序六，请参阅图17，在绝缘层13的表面以及预设测试电极的位置放置光刻胶，使预设测试电极的位置的周缘留有间隙；
工序七，请参阅图18，在预设测试电极的位置周缘的间隙中放置绝缘材料制作凸起结构12；
工序八，请参阅图19，去除所有光刻胶51；
工序九，请参阅图20，在预设测试电极的位置制作测试电极，该测试电极除去与对应待测LED芯片100的电极101/102连接的端面之外的其余表面被凸起结构12包裹，该测试电极为正测试电极或负测试电极。
可选地，基板10、绝缘层13以及凸起结构12的主要成分为聚二甲基硅氧烷。
可选地，在上述工序三和工序七中，制作绝缘层13、凸起结构12的方法可以是喷涂，也可以是旋涂，化学沉积等方式。
可选地，在上述工序五和工序九中，测试电极对20的制作方法可以是电镀，也可以是蒸镀等。
请参阅图21~图27，本申请实施例还提供了另一种LED芯片测试治具的制作方法，包括：
工序1，请参阅图21，提供一基板10。
进一步地，请参阅图3和图15及其相关说明，可以在基板10上通过沉积金属制作测试电路11。
工序2，请参阅图22，在预设测试电极的位置放置光刻胶51；
工序3，请参阅图23，在基板10上放置绝缘材料制作绝缘层13，绝缘材料填充于各光刻胶51之间的空隙，光刻胶51的厚度大于绝缘层13的厚度，在一个实施中，光刻胶51至少有厚度的一半以上外露于绝缘层13的表面。
其中，光刻胶51的厚度是指光刻胶51远离基板10的表面到基板10的第一表面的距离，绝缘层13的厚度是指绝缘层13远离基板10的表面到基板10的第一表面的距离。
工序4，请参阅图24，在绝缘层13的表面继续放置光刻胶51，使得预设测试电极的位置的周缘留下间隙。
工序5，请参阅图25，在预设测试电极的位置周缘的间隙放置绝缘材料制作凸起结构12；
工序6，请参阅图26，去除所有光刻胶51；
工序7，请参阅图27，在预设测试电极20的位置制作测试电极，其中，请参阅3，该测试电极除去与对应待测LED芯片100的电极101/102连接的端面之外的其余表面被凸起结构12包裹，该测试电极为正测试电极或负测试电极，正测试电极、负测试电极在第一方向x上相互间隔排布。
可选地，基板10、绝缘层13以及凸起结构12的主要成分为聚二甲基硅氧烷。
可选地，在上述工序3和工序5中，制作绝缘层13、凸起结构12的方法可以是喷涂，也可以是旋涂，化学沉积等方式。
可选地，在上述工序7中，测试电极对20的制作方法可以是电镀，也可以是蒸镀等。
上述提供的LED芯片测试治具的制作方法制作得到的测试治具，可以提供一铺设若干测试电极对的基板，在将测试治具与铺设有阵列排布的待测LED芯片的芯片膜贴合后，则可以使得测试治具的测试电极对与芯片膜上的待测LED芯片的两个电极形成有效电接触，从而对LED芯片进行光电特性测试，从而对LED芯片进行光电特性测试，由此可见，使用上述的LED芯片测试治具对可以对巨量的LED芯片实施光电特性测试，方便简洁。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种LED芯片测试治具，其特征在于，包括基板，所述基板上设有间隔排布的测试电极对，所述测试电极对包括正测试电极和负测试电极，一所述测试电极对对应一待测LED芯片，所述测试电极对的正测试电极用于与所述待测LED芯片的正极电连接、负测试电极用于与所述待测LED芯片的负极连接，所述正测试电极连接第一电源，所述负测试电极连接第二电源，所述第一电源与所述第二电源之间存在电势差；所述基板上形成具有弹性的间隔排布的凸起结构，每一所述凸起结构包覆一个所述正测试电极或所述负测试电极上除用于与对应待测LED芯片的电极连接的端面之外的其余表面。
2.如权利要求1所述的LED芯片测试治具，其特征在于，所述基板为具有弹性的薄膜。
3.如权利要求2所述的LED芯片测试治具，其特征在于，所述凸起结构为聚二甲基硅氧烷制成。
4.如权利要求1至3任一项所述的LED芯片测试治具，其特征在于，所述正测试电极通过第一电路连接所述第一电源，所述负测试电极通过第二电路连接所述第二电源。
5.如权利要求4所述的LED芯片测试治具，其特征在于，所述间隔排布的测试电极对中，形成相交错排布的若干行正测试电极及若干行负测试电极，且一行正测试电极的数量与一行负测试电极的数量一致，相邻的一行正测试电极与一行负测试电极之间的最小距离大于或等于所述待测LED芯片的正极与负极之间的最小距离，且相邻的一行正测试电极与一行负测试电极之间的最大距离小于或等于所述待测LED芯片的正极与负极之间的最大距离。
6.如权利要求5所述的LED芯片测试治具，其特征在于，所述一行正测试电极串联连接后通过所述第一电路连接所述第一电源，所述一行负测试电极串联连接后通过所述第二电路连接所述第二电源；或者，所述一行正测试电极通过同一金属线连接至所述第一电路，所述一行负测试电极通过同一金属线连接至所述第二电路。
7.如权利要求4所述的LED芯片测试治具，其特征在于，所述间隔排布的测试电极对中，形成相交错排布的若干列正测试电极及若干列负测试电极，且一列正测试电极的数量与一列负测试电极的数量一致，相邻的一列正测试电极与一列负测试电极之间的最小距离大于或等于所述待测LED芯片的正极与负极之间的最小距离，且相邻的一列正测试电极与一列负测试电极之间的最大距离小于或等于所述待测LED芯片的正极与负极之间的最大距离。
8.如权利要求7所述的LED芯片测试治具，其特征在于，所述一列正测试电极串联连接后通过所述第一电路连接所述第一电源，所述一列负测试电极串联连接后通过所述第二电路连接所述第二电源；或者，所述一列正测试电极通过同一金属线连接至所述第一电路，所述一列负测试电极通过同一金属线连接至所述第二电路。
9.如权利要求4所述的LED芯片测试治具，其特征在于，所述间隔排布的测试电极对中，形成若干行正测试电极及若干列负测试电极，且一行正测试电极的数量与所述列负测试电极的列数一致，一列负测试电极中的各负测试电极分别位于相邻行正测试电极之间，相邻的正测试电极和负测试电极之间的最小距离大于或等于所述待测LED芯片的正极与负极之间的最小距离，相邻的正测试电极与负测试电极之间的最大距离小于或等于所述待测LED芯片的正极与负极之间的最大距离。
10.如权利要求9所述的LED芯片测试治具，其特征在于，所述一行正测试电极串联连接后连接至一所述第一电路，各所述第一电路分别连接所述第一电源，所述一列负测试电极串联连接后连接至一所述第二电路，各所述第二电路分别连接所述第二电源；或者，
所述一行正测试电极通过同一金属线连接至一所述第一电路，各所述第一电路分别连接所述第一电源，所述一行负测试电极通过同一金属线连接至一所述第二电路，各所述第二电路分别连接所述第二电源。
11.如权利要求4所述的LED芯片测试治具，其特征在于，所述第一电路、第二电路为导电金属走线，所述第一电路、第二电路铺设在所述基板与所述凸起结构之间。
12.如权利要求1所述的LED芯片测试治具，其特征在于，所述正测试电极与所述负测试电极的结构一致。
13.一种LED芯片测试治具的制作方法，其特征在于，包括：
提供一基板；
在所述基板上预设测试电极的位置放置光刻胶；
在所述基板上放置绝缘材料制作绝缘层，所述绝缘材料填充于各所述光刻胶之间的空隙；
去除所述光刻胶；
在去除所述光刻胶的位置制作测试电极，其中，对应一待测LED芯片的一对所述测试电极包括用于与所述待测LED芯片的正极电连接的正测试电极和用于与所述待测LED芯片的负极连接的负测试电极，且所述正测试电极连接第一电源，所述负测试电极用于连接第二电源，所述基板上形成具有弹性的间隔排布的凸起结构，每一所述凸起结构包覆一个所述正测试电极或所述负测试电极上除用于与对应待测LED芯片的电极连接的端面之外的其余表面。
14.如权利要求13所述的制作方法，其特征在于，所述在去除所述光刻胶的位置制作测试电极包括：
在所述绝缘层的表面以及所述预设测试电极的位置放置光刻胶，使所述预设测试电极的位置的周缘留有间隙；
在所述间隙中放置绝缘材料制作所述凸起结构；
去除所有所述光刻胶；
在所述预设测试电极的位置制作所述测试电极。
15.如权利要求13所述的制作方法，其特征在于，所述在所述基板上放置绝缘材料的步骤之前，还包括：
在所述基板上通过沉积金属的方式制作测试电路，所述测试电路包括相互电气隔离的第一电路和第二电路，所述正测试电极通过第一电路连接所述第一电源，所述负测试电极通过第二电路连接所述第二电源。
16.如权利要求13所述的制作方法，其特征在于，所述绝缘材料填充于各所述光刻胶之间的空隙中，所述光刻胶的厚度大于所述绝缘层的厚度；
在所述去除所述光刻胶的步骤之前，还包括：
在所述绝缘层表面继续放置光刻胶，使所述预设测试电极的位置的周缘留有间隙；
在所述间隙中放置绝缘材料制作所述凸起结构；
所述在去除所述光刻胶的位置制作测试电极包括：
在所述预设测试电极对的位置制作所述测试电极。
17.一种LED芯片测试系统，用于对芯片膜上的待测LED芯片进行测试，其特征在于，所述LED芯片测试系统包括：处理器、拍摄设备及权利要求1至12任一项所述的LED芯片测试治具；
所述测试治具的测试电极对与所述芯片膜上的待测LED芯片的两个电极接触，所述拍摄设备置于所述芯片膜的下方，所述芯片膜的衬底是透明的，在对所述芯片膜的待测LED芯片通电时，所述拍摄设备用于拍摄所述待测LED芯片的发光图像，所述处理器用于根据所拍摄的发光图像来识别所述待测LED芯片是否在通电时发光。
18.一种LED芯片测试方法，用于对芯片膜上的待测LED芯片进行测试，其特征在于，所述LED芯片测试方法包括：
将权利要求1至12任一项所述的LED芯片测试治具中的测试电极对与所述芯片膜上的待测LED芯片的两个电极接触，所述芯片膜的衬底是透明的；
接通所述第一电源和所述第二电源；
拍摄所述待测LED芯片发光图像，并根据所拍摄的发光图像识别所述待测LED芯片是否在通电时发光。
CN202011122573.3A 2020-10-20 2020-10-20 Led芯片测试治具、方法、系统及测试治具的制作方法 Active CN111969097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011122573.3A CN111969097B (zh) 2020-10-20 2020-10-20 Led芯片测试治具、方法、系统及测试治具的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011122573.3A CN111969097B (zh) 2020-10-20 2020-10-20 Led芯片测试治具、方法、系统及测试治具的制作方法

Publications (2)

Publication Number Publication Date
CN111969097A CN111969097A (zh) 2020-11-20
CN111969097B true CN111969097B (zh) 2021-04-20

Family

ID=73386967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011122573.3A Active CN111969097B (zh) 2020-10-20 2020-10-20 Led芯片测试治具、方法、系统及测试治具的制作方法

Country Status (1)

Country Link
CN (1) CN111969097B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112394272B (zh) * 2021-01-19 2021-05-04 浙江清华柔性电子技术研究院 MicroLED缺陷检测柔性探头及其制造方法
CN113078145B (zh) * 2021-03-30 2022-06-21 厦门乾照半导体科技有限公司 一种阵列式发光二极管器件及其制作方法
TWI761232B (zh) * 2021-06-10 2022-04-11 聯嘉光電股份有限公司 具有電性檢測位置之垂直式發光二極體晶粒封裝體
WO2023107882A1 (en) * 2021-12-10 2023-06-15 Lumileds Llc Test apparatus for flip-chip micro-light emitting diode (led) devices
CN114280453B (zh) * 2021-12-24 2023-10-24 厦门大学 一种微型柔性电极阵列及测试方法
CN116973717A (zh) * 2022-04-22 2023-10-31 深超光电（深圳）有限公司 发光二极管检测装置和发光二极管检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917259A (zh) * 2017-12-12 2019-06-21 宏碁股份有限公司 应用在微型化发光装置的检测系统及相关检测方法
CN111537858A (zh) * 2020-04-22 2020-08-14 深圳市华星光电半导体显示技术有限公司 检测装置以及检测方法
CN111722074A (zh) * 2020-06-03 2020-09-29 四川蓝景光电技术有限责任公司 一种led标识标牌故障定位方法、装置和系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104391238B (zh) * 2014-12-03 2017-08-04 京东方科技集团股份有限公司 一种探针和测试设备
CN205317828U (zh) * 2016-01-13 2016-06-15 鄂尔多斯市源盛光电有限责任公司 一种探针
CN105928572A (zh) * 2016-04-27 2016-09-07 扬州大学 一种含金属芯压电纤维的水流测量装置
CN206223924U (zh) * 2016-10-21 2017-06-06 厦门市铂联科技股份有限公司 一种电路板测试工装
JP2019062985A (ja) * 2017-09-28 2019-04-25 Hoya株式会社 位置検出用プローブ装置、および内視鏡システム
CN207488438U (zh) * 2017-10-17 2018-06-12 苏州五禾电子科技有限公司 一种适应性强的led检测治具
CN108682632A (zh) * 2018-05-11 2018-10-19 德淮半导体有限公司 半导体检测设备及其操作方法
CN109211459B (zh) * 2018-07-26 2020-11-20 西北工业大学 一种柔性碳纳米管热敏薄膜剪应力微传感器及其制造方法
CN209372964U (zh) * 2018-08-23 2019-09-10 西安开天铁路电气股份有限公司 一种速动开关接触电阻的检测设备
CN210129997U (zh) * 2019-03-11 2020-03-06 中国科学院深圳先进技术研究院 等离子体装置
CN111157105B (zh) * 2020-01-06 2022-04-15 京东方科技集团股份有限公司 震颤传感器和震颤检测设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917259A (zh) * 2017-12-12 2019-06-21 宏碁股份有限公司 应用在微型化发光装置的检测系统及相关检测方法
CN111537858A (zh) * 2020-04-22 2020-08-14 深圳市华星光电半导体显示技术有限公司 检测装置以及检测方法
CN111722074A (zh) * 2020-06-03 2020-09-29 四川蓝景光电技术有限责任公司 一种led标识标牌故障定位方法、装置和系统

Also Published As

Publication number Publication date
CN111969097A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
CN111969097B (zh) Led芯片测试治具、方法、系统及测试治具的制作方法
CN111929571B (zh) Led芯片测试治具、测试方法及测试系统
US20100034455A1 (en) Solar battery module evaluation apparatus, solar battery module evaluating method, and solar battery module manufacturing method
CN110634840B (zh) 检测基板及其制备方法、检测装置和检测方法
CN109147584A (zh) 一种led显示单元组及显示面板
CN109741684B (zh) 一种电路基板、显示面板及制作方法
JP2017521859A5 (zh)
CN108511431A (zh) 一种led显示单元组及显示面板
JP2012142489A (ja) 発光装置、照明装置および表示装置
JP5698362B2 (ja) プリント回路基板上の光源デバイスおよび複数の光源デバイスを備えた光源装置
KR20210012516A (ko) Led 패키지를 구비한 디스플레이 모듈 및 그 제조 방법
WO2020096415A1 (en) Mounting structure for mounting micro led
KR20220045052A (ko) 마이크로 발광 다이오드의 검출 장치 및 방법
CN110676368B (zh) 检测装置的制造方法与检测方法
US10985144B2 (en) Light emitting apparatus
JP5711240B2 (ja) 光源モジュール及び発光デバイス
EP1850390A2 (en) Display device module
WO2018221834A1 (en) Wafer probe card, analysis apparatus including the same, and method of fabricating the wafer probe card
KR20180110614A (ko) 발광 장치 및 당해 발광 장치를 포함하는 광 조사 장치
CN101750521A (zh) 发光二极管承载片及其电性测试平台
KR102411935B1 (ko) 배터리 팩 및 배터리 팩의 용접 검사 방법
CN112578307A (zh) 发光器件测试装置、系统及测试方法
TWI758947B (zh) 發光元件的檢測方法、檢測裝置及基板
CN115274479A (zh) 显示装置的制备方法、显示装置及电子设备
CN211497764U (zh) 一种蒸镀测试基板以及蒸镀测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant