CN111954982B - 无线通信系统和广播系统中使用极性码进行编码和解码的装置和方法 - Google Patents

无线通信系统和广播系统中使用极性码进行编码和解码的装置和方法 Download PDF

Info

Publication number
CN111954982B
CN111954982B CN201980023652.8A CN201980023652A CN111954982B CN 111954982 B CN111954982 B CN 111954982B CN 201980023652 A CN201980023652 A CN 201980023652A CN 111954982 B CN111954982 B CN 111954982B
Authority
CN
China
Prior art keywords
bit sequence
bits
segments
code
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980023652.8A
Other languages
English (en)
Other versions
CN111954982A (zh
Inventor
郑鸿实
张珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111954982A publication Critical patent/CN111954982A/zh
Application granted granted Critical
Publication of CN111954982B publication Critical patent/CN111954982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/134—Non-binary linear block codes not provided for otherwise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本公开涉及一种将用于支持比超第四代(4G)通信更高数据速率的第五代(5G)通信系统与用于物联网(IoT)的技术相融合的通信方法和系统。本公开可以应用于基于5G通信技术和IoT相关技术的智能服务，诸如智能家居、智能建筑、智能城市、智能汽车、联网汽车、医疗保健、数字教育、智能零售、安全性和安全服务。本公开涉及在无线通信系统中通过使用极性码进行编码和解码，以及发送端装置的操作方法，该方法包括：基于与信息比特的编码相关联的参数，确定分段和段的数量；根据校验比特的数量对信息比特进行编码；以及将编码的信息比特发送到接收端装置。

Description

无线通信系统和广播系统中使用极性码进行编码和解码的装 置和方法
技术领域
本公开涉及无线通信系统。更具体地，本公开涉及用于在无线通信系统中使用极性码(polar code)进行编码和解码的装置和方法。
背景技术
为了满足自部署第四代(4G)通信系统以来对无线数据业务增加的需求，已努力开发改进的第五代(5G)或预5G通信系统。因此，5G或预5G通信系统也被称为“超4G网络”或“后期长期演进(LTE)系统”。5G通信系统被认为是在更高的频率(mmWave)频带(例如，60GHz频带)中实现的，以实现更高的数据速率。为了减少无线电波的传播损耗并增加传输距离，在5G通信系统中讨论波束成形、大规模多输入多输出(MIMO)、全维MIMO(FD-MIMO)、阵列天线、模拟波束成形、大规模天线技术。此外，在5G通信系统中，基于高级的小小区、云无线电接入网(RAN)、超密集网络，设备到设备(D2D)通信、无线回程、移动网络、协作通信、协调多点(CoMP)、接收端干扰消除等的系统网络改进开发正在进行中。在5G系统中，已经开发了混合频移键控(FSK)和正交幅度调制(QAM)(FQAM)和滑动窗口叠加编码(SWSC)作为高级编码调制(ACM)，以及滤波器组多载波(FBMC)、非正交多址(NOMA)和稀疏码多址(SCMA)作为高级接入技术。
作为以人为中心的、人在其中生成和消费信息的连接网络的互联网，正在演进为物联网(IoT)，在IoT中，诸如事物的分布式实体无需人工干预即可交换和处理信息。万物联网(IoE)已经出现，IoE是IoT技术与大数据处理技术通过与云服务器的连接形成的组合。由于对于IoT实现需要“传感技术”、“有线/无线通信和网络架构”、“服务接口技术”和“安全技术”的技术元素，最近已经研究了传感器网络、机器对机器(M2M)通信、机器类型通信(MTC)等。这样的IoT环境可以提供智能互联网技术服务，通过收集和分析在连接的事物之间生成的数据，为人类生活创造新的价值。随着现有信息技术(IT)和各种工业应用的融合和组合，IoT可以被应用于各种领域，诸如智能家居、智能建筑、智能城市、智能汽车或互联汽车、智能电网、医疗保健、智能电器和先进的医疗服务。
与此相应，已经进行了各种尝试以将5G通信系统应用于IoT网络。例如，诸如传感器网络、MTC、M2M通信的技术可以通过波束成形、MIMO和阵列天线实现。云无线电接入网络(RAN)作为上述大数据处理技术的应用也可以被认为是5G技术和IoT技术的融合的示例。
以上信息仅作为背景信息呈现，以帮助理解本公开。关于以上内容中的任何内容是否可以用作关于本公开的现有技术，既没有确定，也没有断言。
发明内容
技术问题
已经讨论了在5G系统中使用极性码的问题。Arikan提出的极性码是第一个理论上被证明能够实现信道容量的纠错码。级联外部码(concatenated outer code)用于使用极性码对信息比特进行编码和解码，并且级联外部码可以包括诸如循环冗余校验(CRC)码的检错码、诸如奇偶校验码的纠错码等。在讨论极性码的使用时，需要一种用于改善使用极性码执行的编码和解码处理的方法。
解决问题的技术方案
本公开的各方面将至少解决上述问题和/或缺点，并至少提供下述优点。因此，本公开的一方面在于提供一种用于在无线通信系统中使用极性码有效地执行编码和解码的方法和装置。
本公开的另一方面在于提供一种用于在无线通信系统中使用极性码稳定且有效地执行编码和解码的方法和装置。
本公开的另一方面在于提供一种用于确定无线通信系统中的分段(segmentation)的数量的方法和装置。
本公开的另一方面在于提供一种用于确定在无线通信系统中是否执行分段的方法和装置。
附加的方面将在下面的描述中被部分地阐述，并且将部分地从描述中变得清楚，或者可以通过实践所呈现的实施例而被获知。
根据本公开的各种实施例，在无线通信系统中由终端发送信号的方法可以包括：生成比特序列；基于比特序列的比特的数量大于或等于第一值，确定对比特序列执行码块分段；通过对比特序列执行码块分段生成多个段(segment)；通过对多个段进行编码生成编码的比特；以及将编码的比特发送给接收装置。
根据本公开的各种实施例，在无线通信系统中发送信号的终端可以包括：收发器，被配置为发送和接收信号；以及控制器，与收发器耦合，并且被配置为生成比特序列；基于比特序列的比特的数量大于或等于第一值，确定对比特序列执行码块分段；通过对比特序列执行码块分段生成多个段；通过对多个段进行编码生成编码的比特；以及将编码的比特发送给接收装置。
根据本公开的各种实施例，在无线通信系统中由基站接收信号的方法可以包括：从发送装置接收编码的比特；基于比特序列的比特的数量大于或等于第一值，确定对比特序列执行码块分段；通过执行码块分段生成多个段；以及通过对多个段进行解码获得比特序列。
根据本公开的各种实施例，在无线通信系统中接收信号的基站可以包括收发器，被配置为发送和接收信号；以及控制器，与收发器耦合，并且被配置为从发送装置接收编码的比特；基于比特序列的比特的数量大于或等于第一值，确定对比特序列执行码块分段；通过执行码块分段生成多个段；以及通过对多个段进行解码获得比特序列。
在构造极性码的情况下，根据本公开的各种实施例的装置和方法可以提高解码性能。
通过以下结合附图公开了本公开的各种实施例的详细描述，本公开的其他方面、优点和显着特征对于本领域技术人员将变得清楚。
发明的有益效果
本公开的各方面将至少解决上述问题和/或缺点，并至少提供下述优点。因此，本公开的方面在于提供一种用于在无线通信系统中使用极性码有效地执行编码和解码的方法和装置。
附图说明
图1示出了根据本公开的各种实施例的无线通信系统；
图2示出了根据本公开的各种实施例的无线通信系统中的发送端装置的配置；
图3示出了根据本公开的各种实施例的无线通信系统中的接收端装置的配置；
图4示出了根据本公开的各种实施例的在无线通信系统中执行编码的发送端装置的功能配置；
图5示出了根据本公开的各种实施例的在无线通信系统中执行解码的接收端装置的功能配置；
图6是示出了根据本公开的各种实施例的无线通信系统中的极性编码过程的示图；
图7是示出了根据本公开的各种实施例的无线通信系统中的极性编码和分段的示图；
图8是示出了根据本公开的各种实施例的无线通信系统中的解码性能的示图；
图9是示出了根据本公开的各种实施例的无线通信系统中在各种码率下的性能变化的示图；
图10示出了根据本公开的各种实施例的在无线通信系统中通过使用极性码执行编码的发送端装置的流程图；
图11示出了根据本公开的各种实施例的在无线通信系统中通过使用极性码执行解码的接收端装置的流程图；
图12示出了根据本公开的各种实施例的在无线通信系统中执行解码的接收端装置的功能配置；
图13示出了根据本公开的各种实施例的在无线通信系统中通过使用极性码执行解码的接收端装置的流程图；
在整个附图中，应注意，相同的附图标记用于表示相同或相似的元件、特征和结构。
具体实施方式
提供以下参考附图的描述以帮助全面理解由权利要求及其等同物所限定的本公开的各种实施例。本公开包括各种具体细节以帮助理解，但是这些具体细节仅被认为是示例性的。因此，本领域普通技术人员将认识到，在不脱离本公开的范围和精神的情况下，可以对本文所述的各种实施例进行各种改变和修改。此外，为了清楚和简洁，可以省略对公知功能和构造的描述。
在以下描述和权利要求中所使用的术语和词语不限于书面含义，而是仅由发明人用来使对本公开的清楚和一致的理解成为可能。因此，对于本领域技术人员而言显而易见的是，提供本公开的各种实施例的以下描述仅是出于说明的目的，而不是出于限制由所附权利要求及其等同物所限定的本公开的目的。
应当理解，单数形式的“一”、“一个”和“该”包括复数对象，除非上下文另有明确指示。因此，例如，提及“组件表面”包括提及一个或多个这样的表面。
出于相同的原因，附图中的一些元件被放大、省略或示意性地示出。此外，每个元件的大小并不完全反映实际大小。在附图中，相同或相应的元件由相同的附图标记表示。
参考以下详细描述的实施例并参考附图，本公开的优点和特征以及实现它们的方式将变得清楚。然而，本公开可以以多种不同的形式来体现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本公开的范围。为了向本领域技术人员充分公开本公开的范围，本公开仅由权利要求的范围限定。
将理解，流程图图示的每个块以及流程图图示中的块的组合可以由计算机程序指令来实现。可以将这些计算机程序指令提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，从而使得经由计算机或其他可编程数据处理装置的处理器执行的指令生成用于实现在一个或多个流程图块中所指定的功能的装置。这些计算机程序指令还可以被存储在计算机可用或计算机可读的存储器中，可以指导计算机或其他可编程数据处理装置以特定方式运行，从而使得存储在计算机可用或计算机可读的存储器中的指令产生包括指令装置的制造产品，实现一个或多个流程图块中所指定的功能。也可以将计算机程序指令加载到计算机或其他可编程数据处理装置上，以使一系列操作在计算机或其他可编程设备上执行，以产生计算机实现的处理，从而在计算机或其他可编程装置上执行的指令提供用于实现在一个或多个流程图块中所指定的功能的操作。
此外，流程图的每个块可以代表模块、段或代码部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。还应当注意，在一些替代实现方式中，块中所指出的功能可以不按顺序发生。例如，根据所涉及的功能，实际上可以基本上同时执行连续示出的两个块，或者有时可以以相反的顺序执行这些块。
如本文所使用的，术语“单元”可以是指执行特定任务的软件或硬件组件或设备，诸如现场可编程门阵列(FPGA)或专用集成电路(ASIC)。单元可以被配置为驻留在可寻址存储介质上，并且可以被配置为在一个或多个处理器上执行。因此，作为示例，模块或单元可以包括组件，诸如软件组件、面向对象的软件组件、类组件和任务组件、过程、功能、属性、程序、子例程、程序代码段、驱动、固件、微码、电路、数据、数据库、数据结构、表、阵列和变量。可以将在组件和单元中提供的功能组合为更少的组件和单元，或进一步分离为其他组件和模块。此外，可以将组件和单元实现为操作设备或安全多媒体卡中的一个或多个中央处理单元(CPU)。
本公开中所使用的术语仅用于描述特定实施例，而无意于限制其他实施例的范围。除非上下文另有明确指示，否则单数表达可以包括复数表达。本文所使用的术语，包括技术术语或科学术语，可以具有与本领域普通技术人员通常理解的含义相同的含义。在本文所使用的术语中，在通用词典中定义的术语可以被解释为具有与相关技术的上下文含义相同或相似的含义，并且除非在本文中明确定义，否则可以不被解释为理想的或过度的形式意义。在一些情况下，即使在此定义的术语也不能解释为排除本公开的实施例。
在下面描述的本公开的各种实施例中，通过示例的方式示出了基于硬件的方法。然而，这样的实施例可以包括使用硬件和软件两者的技术，从而基于软件的方法不被各种实施例所排除。
本公开涉及一种用于在无线通信系统中使用极性码进行编码和解码的装置和方法。特别地，本公开描述了一种用于基于无线通信系统中与信息比特的编码和解码相关联的参数来确定奇偶校验比特的数量的技术。
以下，为了便于解释，使用指代参数的术语、指代信息比特的术语、指代信道的术语，指代控制信息的术语、指代网络实体的术语、指代装置的组件的术语等。因此，本公开不限于以下术语，并且可替代地使用具有等同技术含义的其他术语。
此外，本公开使用在一些通信标准(例如，第三代合作伙伴计划(3GPP))中使用的术语来描述各种实施例，但这仅是示例性的。本公开的各种实施例也可以被容易地修改并应用于其他通信系统中。
一般，当在通信系统中的发送器和接收器之间发送或接收数据时，由于通信信道中存在的噪声而可能发生数据错误。为接收器设计了纠错编码方案，以纠正由通信信道生成的错误。这种纠错码也被称为信道编码。纠错编码技术是用于将冗余比特添加到要发送的数据的技术。
纠错编码技术有多种方案。例如，卷积编码方案、turbo编码方案、低密度奇偶校验(LDPC)编码方案和极性编码方案在本领域中是已知的。
其中，极性码是第一个在理论上被证明可以通过使用信道极化(polarization)现象实现点对点信道容量的编码。极性码允许使用密度进化(density evolution)、高斯近似(GA)、互易信道近似(RCA)等为每个信道或码率优化的编码设计。
在这些纠错编码方案中，极性码是第一个理论上被证明可以通过使用在连续消除(SC)解码中出现的信道极化现象来实现低解码复杂度的点对点信道容量的编码。此外，已经确认，极性码在实际性能以及理论性能方面都是极好的。特别地，在将SC列表(SCL)解码与诸如循环冗余校验(CRC)码的级联外部码一起使用的情况下，可以确认与其他信道码相比，极性码具有更好的性能。因此，当在3GPP版本15新无线电(NR)中经由控制信道发送控制信息时，同意使用极性码。
极性码是E.Arikan在2008年提出的纠错码，并且是第一个被证明可在所有二进制离散无记忆信道(B-DMC)中实现信道容量(即数据传输限制)，同时具有低编码/复杂度性能的纠错码。与其他信道容量接近码(诸如Turbo码和LDPC码)相比，在发送短长度码时，极性码在纠错性能和解码复杂度方面具有优势。因此，在2017年，在用于5G移动通信的3GPP NR标准化中，已经确定将极性码用于短长度控制信息的传输。
本公开涉及用于纠正和恢复由于各种原因(诸如在发送或存储数据的过程中的噪声和干扰)而发生或可能发生的错误和损耗的纠错码。具体地，本公开涉及极性码的编码和解码，并且还涉及在移动通信系统和广播系统中、在发送和接收信息的过程中更有效地对信息进行编码和解码的装置和方法。
图1示出了根据本公开的各种实施例的无线通信系统。
参考图1，示出作为无线通信系统100中使用无线电信道的节点的部分的发送端装置110和接收端装置120。尽管图1示出了一个发送端装置110和一个接收端装置120，但是可以包括多个发送端装置或多个接收端装置。此外，尽管为了便于说明在此将发送端装置110和接收端装置120描述为单独的实体，但是可以改变发送端装置110和接收端装置120的功能。例如，在蜂窝通信系统的上行链路中，发送端装置110可以是终端，而接收端装置120可以是基站。在下行链路的情况下，发送端装置110可以是基站，而接收端装置120可以是终端。
在一些实施例中，发送端装置110可以基于与信息比特的编码相关联的参数来确定奇偶校验比特的数量，根据奇偶校验比特的数量对信息比特进行编码，并将编码的信息比特发送到接收端装置120。在一些实施例中，接收端装置120可以从发送端装置110接收编码的信息比特，基于与信息比特的解码相关联的参数来确定奇偶校验比特的数量，并且根据奇偶校验比特的数量对信息比特进行解码。
图2示出了根据本公开的各种实施例的无线通信系统中的发送端装置的配置。图2中所示的配置可以被理解为发送端装置110的组件或元件。这样的组件或元件是指用于处理至少一个功能或操作的单元，并且可以由硬件或硬件和软件的组合来实现。
参考图2，发送端装置110可以包括通信电路210、存储器220和控制器230。
通信电路210可以执行用于通过无线电信道发送和接收信号的功能。例如，通信电路210可以执行根据系统的物理层标准来转换基带信号和比特序列的功能。例如，在数据发送的情况下，通信电路210可以通过对发送比特序列进行编码和调制来生成复符号。此外，在数据接收的情况下，通信电路210可以通过对基带信号进行解调和解码来恢复接收比特序列。此外，通信电路210可以将基带信号上变频为射频(RF)带信号，然后通过天线发送该RF信号，或者将通过天线接收到的RF带信号下变频为基带信号。
为此，通信电路210可以包括发送滤波器、接收滤波器、放大器、混频器、振荡器、数模转换器(DAC)、模数转换器(ADC)等。此外，通信电路210可以包括多个发送/接收路径。此外，通信电路210可以包括由多个天线元件组成的至少一个天线阵列。考虑到硬件，通信电路210可以由数字单元和模拟单元组成。可以根据操作功率、操作频率等将模拟单元划分为多个子单元。
如上所述，通信电路210发送和接收信号。因此，通信电路210可以被称为发送器，接收器或收发器。在以下描述中，经由无线电信道执行的发送和接收被用作包括通过通信电路210执行上述处理的含义。此外，通信电路210还可包括用于与通过回程网络连接的其他网络实体进行通信的回程通信部分。
通信电路210可以包括根据本公开的各种实施例的执行编码的编码器212。通信电路210可以基于通过控制器230所确定的奇偶校验比特的数量来对要发送的信息比特进行编码。
存储器220可以存储发送端装置110的操作所需的基本程序、应用程序、设置信息和/或数据。存储器220可以由易失性存储器和/或非易失性存储器组成。存储器220可以在控制器230的请求下提供存储的程序、信息和/或数据。
控制器230可以控制发送端装置110的整体操作。例如，控制器230可以通过通信电路210发送和接收信号。此外，控制器230可以向存储器220写入数据或从存储器220读取数据。控制器230可以包括至少一个处理器或微处理器，或者可以是处理器的部分。控制器230可以控制包括在通信电路210中的组件的操作。
根据各种实施例，控制器230可以包括分段确定器232。分段确定器232可以基于信息比特的数量、编码比特的数量和CRC比特的数量中的至少一个来确定是否执行分段。此外，分段确定器232可以基于编码比特的数量和CRC比特的数量中的至少一个来确定分段的数量。控制器230可以控制通信电路210根据所确定的奇偶校验比特的数量来对信息比特进行编码，并且将编码的信息比特发送到接收端装置。此外，控制器230可以控制发送端装置根据以下将描述的各种实施例执行操作。
图3示出了根据本公开的各种实施例的无线通信系统中的接收端装置的配置。图3中所示的配置可以被理解为接收端装置120的组件或元件。这样的组件或元件是指用于处理至少一个功能或操作的单元，并且可以由硬件或硬件和软件的组合来实现。
参考图3，接收端装置120可以包括通信电路310、存储器320和控制器330。
通信电路310可以执行用于通过无线电信道发送和接收信号的功能。例如，通信电路310可以执行根据系统的物理层标准来转换基带信号和比特序列的功能。例如，在数据发送的情况下，通信电路310可以通过对发送比特序列进行编码和调制来生成复符号。此外，在数据接收的情况下，通信电路310可以通过对基带信号进行解调和解码来恢复接收比特序列。此外，通信电路310可以将基带信号上变频为RF带信号，然后通过天线发送RF信号，或者将通过天线接收到的RF带信号下变频为基带信号。
为此，通信电路310可以包括发送滤波器、接收滤波器、放大器、混频器、振荡器、DAC、ADC等。此外，通信电路310可以包括多个发送/接收路径。此外，通信电路310可以包括由多个天线元件组成的至少一个天线阵列。考虑到硬件，通信电路310可以由数字单元和模拟单元组成。可以根据操作功率、操作频率等将模拟单元划分为多个子单元。
如上所述，通信电路310发送和接收信号。因此，通信电路310可以被称为发送器、接收器或收发器。在下面的描述中，经由无线电信道执行的发送和接收被用作包括通过通信电路310执行上述处理的含义。此外，通信电路310还可包括用于与通过回程网络连接的其他网络实体进行通信的回程通信部分。
通信电路310可以包括根据本公开的各种实施例执行解码的解码器312。通信电路310可以基于通过控制器330所确定的奇偶校验比特的数量来对接收的信息比特进行解码。
存储器320可以存储接收端装置120的操作所需的基本程序、应用程序、设置信息和/或数据。存储器320可以由易失性存储器和/或非易失性存储器组成。存储器320可以在控制器330的请求下提供存储的程序、信息和/或数据。
控制器330可以控制接收端装置120的整体操作。例如，控制器330可以通过通信电路310发送和接收信号。此外，控制器330可以向存储器320写入数据或从存储器320读取数据。控制器330可以包括至少一个处理器或微处理器，或者可以是处理器的部分。控制器330可以控制包括在通信电路310中的组件的操作。
根据各种实施例，控制器330可以包括分段确定器332。分段确定器332可以基于信息比特的数量、编码比特的数量和CRC比特的数量中的至少一个来确定是否执行分段。此外，分段确定器332可以基于编码比特的数量和CRC比特的数量中的至少一个来确定分段的数量。控制器330可以控制通信电路310从发送端装置接收编码的信息比特，并且根据所确定的奇偶校验比特的数量来对编码的信息比特进行解码。此外，控制器330可以控制接收端装置根据以下将描述的各种实施例执行操作。
图4示出了根据本公开的各种实施例的在无线通信系统中执行编码的发送端装置的功能配置。图4中所示的配置可以被理解为根据本公开的各种实施例的图1和图2中所示的发送端装置110的通信电路210的部分。
参考图4，根据本公开的各种实施例，发送端装置110可以包括分段402、外部编码器404、编码输入序列映射器406、极性编码器408、速率匹配器410和段级联器412。
在一些实施例中，基于系统需求等，可以省略上述组件中的一些或可以添加任何其他组件。由发送端装置发送的信息比特的数量可以由“A”表示，并且经由信道被极性编码和发送的码字比特的数量可以由“E”表示。
在一些实施例中，发送端装置110生成信息比特序列。例如，发送端装置110将要发送的信息比特序列i＝{i0，i1，…iA}401输入到分段402中。根据需要，该信息比特序列被分段402分段为多个段。分段的信息比特序列b＝{b0，b1，…，bK-1}403被输入到外部编码器404。在下文中，为了方便起见，在外部编码器404、编码输入序列映射器406和极性编码器408中，将描述与第r个段相对应的第r个信息比特序列作为示例。外部编码器404可以对输入信息比特序列“b”403进行外部编码。例如，外部编码器404可以对输入信息比特序列“b”403进行编码以提高性能。这样的外部编码可以被用来改善类最大似然(ML)解码器的性能，该类ML解码器考虑多个码字候选来执行解码，如极性码的SCL解码或SC-stack(SCS)解码。在一些实施例中，诸如CRC码的检错码或诸如Bose-Chaudhuri-Hocquenghem(BCH)码和奇偶校验码的纠错码可以用作外部码。可以仅使用一个外部码，或者可以组合使用两个或更多个外部码。在一些实施例中，由一个或多个外部码生成的整个奇偶校验比特的长度可以用“L”表示，并且作为外部编码的结果生成的比特序列可以被表示为b′＝{b′0，b′1，…，b′K+L-1}。根据另一实施例，当不考虑外部编码时，L为0，b'等于b，并且可以省略外部编码器404。
编码输入序列映射器406可以将作为外部编码的结果生成的比特序列405映射到用于极性编码的比特序列407。也就是说，对于比特序列407的极性编码后的编码，编码输入序列映射器406可以将比特序列b'405映射或分配给具有长度为N的比特序列u＝{u0，u1，…，uN-1}。在一些实施例中，极性码的母码的大小N可以被表示为2的幂，并且可以通过预定的标准从大于信息比特与由外部码生成的整个奇偶校验比特的长度之和的值中确定。在一些实施例中，比特序列u 407是极性编码器408的输入比特序列，并且外部编码器404的输出比特序列b'405的比特可以根据预定的方法和标准被映射到比特序列u 407。可以考虑稍后要执行的速率匹配操作来执行上述映射方法。作为示例，在3GPP版本15NR码的情况下，以序列的形式预定义输出比特序列b'405中的每个比特被映射到的比特序列u 407的比特索引。通过该操作获得的编码输入比特序列中的每个比特可以被解释为好像每个比特通过信道极化穿过了不同质量的分离(split)信道或子信道一样。由于上述特征，b'405到u 407的映射过程可以表示为子信道分配过程，并且可以在编码输入序列映射器406处执行该过程。在一些实施例中，在u 407的比特中，与b'405所映射到的子信道相对应的比特可以被称为未冻结(unfrozen)比特，并且与另一子信道相对应的比特可以被称为冻结(frozen)比特。在一些实施例中，未冻结比特可以被固定为预定值，并且一般可以被确定为比特值零。
极性编码器408可以接收在编码输入序列映射器406处生成的编码输入比特序列407，并执行极性编码。也就是说，极性编码器408可以从编码输入序列映射器406接收编码输入比特序列u 407，对接收到的序列407进行极性编码，并且输出具有相同长度的比特序列409。具体地，极性编码器408可以通过将具有长度N的编码输入比特序列u 407与极性码的生成器矩阵G相乘来生成具有相同长度N的编码输出比特序列x＝{x0，x1，…，xN-1}＝uGN409。一般，极性码的生成器矩阵G可以被定义为等式1。
[等式1]
Figure BDA0002708999200000121
在等式1中，GN表示生成器矩阵，F表示矩阵
Figure BDA0002708999200000122
N表示极性码的母码的大小，上标运算
Figure BDA0002708999200000123
表示进行n次克罗内克积(Kronecker power)。例如，
Figure BDA0002708999200000124
且
Figure BDA0002708999200000125
此外，BN表示大小为N×N的比特反转置换(bit-reversalpermutation)矩阵。例如，可以通过将{a0，a1，a2，a3，a4，a5，a6，a7}乘以B8来获得{a0，a4，a2，a6，a1，a5，a3，a7}然而，除了B8以外，具有简单形式的生成器矩阵可以被定义为等式2，最近已经在包括3GPP NR的各种文档和系统中使用了B8。
[等式2]
Figure BDA0002708999200000126
在等式2中，GN表示生成器矩阵，F表示矩阵
Figure BDA0002708999200000127
N表示极性码的母码的大小，上标运算
Figure BDA0002708999200000131
表示进行n次Kronecker积。在稍后描述的实施例中，除非另有说明，否则将生成器矩阵假设为
Figure BDA0002708999200000132
基于比特反转置换操作，使用被定义为
Figure BDA0002708999200000133
的生成器矩阵，可以轻松地将基于该假设的描述应用于极性码。可以以可以输出相同结果的各种方式来实现生成器矩阵乘法。
速率匹配器410可以输出极性编码器408的输出比特序列409作为比特序列。也就是说，速率匹配器410可以从极性编码器408接收输出比特序列x 409，并且输出要发送的长度为E的比特序列411。要发送的第i个段(0≤i<C，C为段的数量(the number ofsegments))长度为Ei。然而，为了便于解释，仅描述了一个段，因此速率匹配器410的输出比特长度将被描述为E。在一些实施例中，生成将要从编码的输出比特序列x发送的长度为E的比特序列的过程可以被称为速率匹配。在一些实施例中，通过这种速率匹配可获得的发送比特序列可以被表示为c＝{c0，c1，…，cE-1}。在一些实施例中，速率匹配器410可以重新排列编码的输出比特序列x 409以改善极性码的编码和解码性能。例如，在3GPP版本15NR中，极性码x 409的编码的输出比特序列可以以32个子块为单位进行交织，并被重新排列为x′＝{x′0，x′1，…，x′N-1}。此外，速率匹配器410可以将重新排列的序列x'存储在循环缓冲器中，并通过从预定比特位置顺序地提取序列x'来生成长度为E的码字序列。
速率匹配器410的详细操作如下。在一些实施例中，当码字的长度E大于极性码的母码的大小N时，速率匹配器410可以执行重复(repetition)操作。在一些实施例中，当码字的长度E小于极性码的母码的大小N时，速率匹配器410可以执行打孔(puncture)操作或缩短(shorten)操作之一。在一些实施例中，由于在编码输入序列映射器406的子信道分配过程中的已打孔的或已缩短的比特，因此可能没有为信息比特分配一些子信道。速率匹配器410的缩短过程可以包括将冻结比特映射到极性码的输入比特序列u 407中的预定比特，使得编码地输出比特序列x 409中的预定比特变为“0”。在一些实施例中，速率匹配器410可以不发送编码的输出比特序列x 409中为“0”的预定比特。在打孔过程中，速率匹配器410可以对编码输入序列映射器406的输出比特序列x 409中的预定比特进行打孔，并且不发送已打孔的比特。基于在输出比特序列x 409中未发送的预定比特的位置，速率匹配器410可以将冻结比特映射到不能在极性码的输入比特序列u 407中传递信息的零容量(zero-capacity)比特。
速率匹配器410的输出比特411被输入到段级联器412，并且级联编码的段以输出d＝{d0，d1，…dB-1}413。如果需要，除了速率匹配器410的输出比特序列411的级联之外，还可以执行预定比特(例如零比特)的填充(pad)。例如，可以填充零比特，使得B满足调制符号阶数的倍数。B值是在系统中通过其发送信息比特序列的比特的数量，并且可以是基于码率或调制符号的数量的预定值。
极性码的上述编码过程仅是示例性的。基于系统的要求和特性，可以省略部分过程，或者可以添加任何其他操作。
图5示出了根据本公开的各种实施例的在无线通信系统中执行解码的接收端装置的功能配置。图5中所示的配置可以被理解为图1和图3的接收端装置120的通信电路310的部分。
参考图5，接收端装置120可以包括速率解匹配器502、极性解码器(或外部码辅助SC列表解码器)504、消息比特提取器506和段级联器508。
在一些实施例中，基于系统需求等，可以省略上述组件中的一些或可以添加任何其他组件。
尽管在此没有明确公开，但是在一些实施例中，接收端装置120可以包括解调的对数似然比(LLR)生成器。解调的LLR生成器可以解调接收到的信号并获得与从发送端装置发送的比特c相对应的LLR。在一些实施例中，与发送比特序列c相对应的LLR序列可以被表示为l＝{l0，l1，…，lE-1}。
速率解匹配器502逆向执行发送端装置110的速率匹配过程，以将通过解调的LLR生成器生成的LLR序列l'503输入到极性解码器504中。也就是说，速率解匹配器502可以执行由发送端装置110执行的速率匹配的逆过程，以将长度为E的LLR序列l 501输入到具有长度为N的母码的极性解码器504中。在一些实施例中，当在发送端装置的速率匹配器410中发生打孔时，速率解匹配器502可以将已打孔的比特的LLR值确定为零。在一些实施例中，当在发送端装置的速率匹配器410中发生缩短时，速率解匹配器502可以将已缩短的比特的LLR值确定为与比特值0相对应的LLR值的最大值。在一些实施例中，当针对特定比特发生重复时，速率解匹配器502可以组合所有相应的LLR值，从而确定发生重复的比特的LLR值。在一些实施例中，通过上述过程所确定的长度为N的LLR序列可以被称为l′＝{l′0，l′1，…，l′N-1}503。
极性解码器(或外部码辅助SC列表解码器)504可以通过基于极性码的SC的解码技术对由速率解匹配器502生成的LLR序列503进行解码。例如，极性解码器504可以对通过速率解匹配器502生成的长度为N的LLR序列503执行基于极性码SC的解码。在各种实施例中，基于SC的解码技术可以包括SCL解码技术或SCS解码技术。可以考虑SCL解码来实现以下将要描述的各种实施例。然而，本公开不限于诸如SCL解码技术的特定解码技术。在一些实施例中，当存在一个或多个级联外部码时，极性解码器504可以通过在SCL解码期间或之后使用级联外部码的奇偶校验比特来提高SCL解码性能。在一些实施例中，通过上述解码，极性解码器504可以从发送端装置110输出编码输入比特序列u'的估计值
Figure BDA0002708999200000156
消息比特提取器506可以从极性解码器504输出的编码输入比特序列505的估计值505中提取预定位置处的消息比特。也就是说，消息比特提取器506可以从估计的编码输入比特序列
Figure BDA0002708999200000157
获得预定位置处的消息比特。通过消息比特提取器506的操作所提取的消息比特序列可以被称为
Figure BDA0002708999200000153
段级联器508逆向执行发送端装置110的段过程。基于是否从自消息比特提取器506输出的预定位置的消息比特执行分段，段级联器508将消息比特提取器506的输出比特507级联。段级联器508因此可以输出级联的输出比特509。
极性码的上述解码处理仅是示例性的。根据系统的要求和特性，可以省略部分过程，或者可以添加任何附加操作。
图6是示出了根据本公开的各种实施例的无线通信系统中的极性编码过程的示图。
现在参考图6，将参考图6更详细地描述极性编码过程。图6示出了考虑分段的极性编码方法。当根据预定的条件确定需要分段时，将信息比特序列600分段为C个段(601)。每个第i(0≤i＜C)个段的长度由Ki表示，并且通过预定的方法确定。每个第i个段经历外部编码，例如，CRC编码(602)。通过极性编码和速率匹配对外部编码的输出比特序列进行极性编码(603)。极性编码的段被级联以最终生成级联的极性编码的比特序列(604)。级联的极性编码的比特序列的长度E可以是
Figure BDA0002708999200000154
以满足调制符号的阶数的倍数，并且在极性编码的比特序列的级联之后可以用
Figure BDA0002708999200000155
填充零。上述长度E与图4所示的段级联器的输出比特序列长度B相同。此外，该长度E可以是通过将输入比特序列的用于传输的调制符号的数量转换成比特的数量而获得的预定值。在一个示例中，可以通过给定条件预确定输入比特序列的用于传输的调制符号的数量。在另一个示例中，可以基于预定的码率来确定调制符号的数量。因此，如果需要，可以基于预定的E、段的存在与否以及段的数量来确定每个段的编码比特的数量Ei和零填充比特的数量。
在下文中，将详细描述作为分段402的操作的、用于执行分段的条件以及用于确定段的数量的方法。
图7是示出了根据本公开的各种实施例的无线通信系统中的极性编码和分段的示图。
参考图7，首先，将参考图7描述极性码的编码方法和分段的需要。在图7中，示出了极性编码器、极性编码器的输入比特序列u＝{u0，u1，…，uN-1}和极性编码器的输出比特序列x＝{x0，x1，…，xN-1}＝uGN。当上述N较大时，编码/解码复杂度增加。因此，需要设置N的最大值Nmax。输入比特序列和输出比特序列的长度N根据信息比特序列的长度、码率和码字长度、通过预定的方法来确定。输出比特序列的长度N不能大于预定的Nmax。在一些实施例中，当码字长度E大于极性码的母码大小N时，需要重复。在重复的情况下，获得编码性能增益是有限制的。因此，当码字长度E较大时，执行分段，并且用不同码字对各个段进行编码，以减少重复比特的数量，从而提高性能。当输入比特的长度小时，不会发生由于重复而导致的性能降级。因此，即使在输入比特长度小的情况下E的值较大，当不执行分段时，性能也可能更好。
图8是示出了根据本公开的各种实施例的无线通信系统中的解码性能的示图。
参考图8，图8示出了在根据每个编码率执行分段的情况下以及在未执行分段的情况下，对于从1至550的输入比特长度，解码错误概率为10-2时所需的Eb/No。如图8所示，当信息比特序列的长度大于特定长度(例如，360)时，并且当码字长度大于特定长度(例如，1088)时，执行分段比未执行分段具有更好的解码性能。
因此，当A≥Ath且E≥Eth时，将执行具有两个段的分段，并且每个段均被CRC编码和极性编码。例如，在3GPP版本15NR中，其中，Nmax是1024，Ath是360并且Eth是1088。
如上所述，因为当N较大时编码/解码复杂度增加，所以考虑到系统的性能和复杂度，N不能超过预定的Nmax。当信息比特长度A和外部编码的奇偶校验比特的数量(例如，CRC比特的数量，ncrc)之和大于Nmax时，需要执行分段。
此外，为了提高系统的性能，可以如以下实施例中那样设置各种分段标准和段的数量。
可以基于信息比特序列的长度A和码字比特的数量E，如下确定段的数量C。
[第一实施例]
Figure BDA0002708999200000171
在上面，A表示输入比特序列的长度，E表示极性编码比特的数量，即，在需要分段时，在已编码的段的级联之后的比特长度(如果需要，包括填充比特)。上面的fth，c(Ath，c，c)是将输入值Ath,c和段的数量c作为输入的函数，Ath,c是与用于确定分段的必要性和段的数量的信息比特序列的长度有关的阈值。Ath,c可以取决于段的数量c而变化。此外，函数fth,c可以取决于段的数量c而变化。上面的gth，c(Eth，c，c)是将Eth,c和段的数量c作为输入值的函数，Eth,c是与用于确定分段的必要性和段的数量的极性编码比特序列的长度有关的阈值。函数gth,c也可以取决于段的数量c而变化。上面的hth，c(Nmax，c)是将母码的最大大小和段的数量c作为输入值的函数。函数hth,c也可以取决于段的数量c而变化。
在下文中，将描述详细的实施例。码字传输比特的数量E是基于编码的输入比特序列的用于传输的调制符号的数量所确定的值，并且调制符号的数量可以取决于传输方法来确定。例如，当输入比特序列是上行链路控制信息(UCI)并与其他UCI或数据比特复用时，并且当根据调制符号映射的优先级、E小于Eth比特时，而A大于母码的最大值和CRC码的奇偶校验比特的数量之和，需要分段。当输入比特序列的长度大于从母码的最大长度中排除外部码的奇偶校验比特的数量的长度时，并且当不执行分段时，由于输入比特序列的长度与外部码的奇偶校验比特之和大于母码的最大长度，因此无法执行极性编码。
在第二实施例中，在以下情况下执行分段。
[第二实施例]
当A≥Ath且E≥Eth时或当A≥(Nmax-nout)时，执行分段。在这种情况下，段的数量为2。
在上面，A表示输入比特序列的长度，并且E表示极性编码比特的数量，即，在需要分段时，在已编码的段的级联之后的比特长度(如果需要，包括填充比特)。此外，Nmax表示母码的最大长度，并且nout表示外部码的奇偶校验比特的数量，例如，CRC比特的数量。在另一实施例中，nout可以是CRC码和奇偶校验(PC)比特之和。例如，当Ath为360，Eth为1088，Nmax为1024并且nout为11时，确定是否执行分段，并且还通过以下条件确定段的数量，即，极性码的数量。
当A≥360且E≥1088时，或者当A≥(1024-11)＝1013时，执行分段。在这种情况下，段的数量为2。
在第二实施例中，与输入比特序列长度相关的A≥(Nmax-nout)可以被改变为A≥α·(Nmax-nout)。在此，α是小于或等于1的数，并且当输入比特序列的长度最大时，可以考虑可传输的最大码率。因为A≥(Nmax-nout)但E<Eth，所以当在最大长度码率非常高时，需要条件A≥(Nmax-nout)。因此，当E<Eth且码率非常高时，输入比特序列的最大长度可能会受到限制。
在上述实施例中，段的数量(即码字的数量)为2。在下文中，描述了各种实施例。
描述了一种用于基于根据段的数量的预定参考值来确定段的数量以及是否执行分段的方法。
[第三实施例]
当A≥(C-1)x Ath,C且E≥(C-1)x Eth,C时，或A≥(C-1)x(Nmax-nout时，执行分段。在这种情况下，段的数量为C。
在上面，A表示输入比特序列的长度，并且E表示极性编码比特的数量，即，在需要分段时，在已编码的段的级联之后的比特长度(如果需要，包括填充比特)。此外，Nmax表示母码的最大长度，并且nout表示外部码的奇偶校验比特的数量，例如，CRC比特的数量。在另一实施例中，nout可以是CRC码和PC比特之和。
在第三实施例中，在一些情况下，例如，当输入比特序列的最大长度小于(Nmax-nout)时，可以省略条件A≥(C-1)x(Nmax-nout)。
更具体地，在下文中描述第四实施例。
[第四实施例]
Figure BDA0002708999200000191
在上面，A表示输入比特序列的长度，并且E表示极性编码比特的数量，即，在需要分段时，在已编码的段的级联之后的比特长度(如果需要，包括填充比特)。
图9是示出了根据本公开的各种实施例的在无线通信系统中的各种码率下的性能变化的示图。
参考图9，图9示出当信息比特序列的长度范围从20比特到1600比特时，对于码率2/3、1/2、2/5、1/3、1/5、1/6和1/8，在加性高斯白噪声(AWGN)信道中满足块误码率(BLER)＝10-2的信噪比(SNR)。虚线表示当段的最大数量被限制为2时的性能，而实线表示段的最大数量被限制为4的第三实施例。如图9所示，当信息字长度较大或码率较低时，也就是说，当码字长度较大时，当使用第三实施例时，通过使用较低的SNR可以实现相同的错误概率。因此，当信息字长度较大或码率较低时，也就是说，当码字长度较大时，适当地确定段的数量并执行分段可以改善系统的性能。系统性能的改善意味着，由于在使用相同码率时、对第三实施例的使用可以基于相同的SNR实现较低的错误概率，所以可以使用较高的码率并发送更多的信息。此外，由于当通过使用相同的码率实现相同的错误时需要较低的SNR，因此可以将相同的数据发送到更宽的区域。
在第四实施例中，在考虑最大母码Nmax和外部码的奇偶校验长度nout的情况下，可以如下面的第五实施例确定条件和段的数量。
[第五实施例]
Figure BDA0002708999200000201
在上文中，A表示输入比特序列的长度，并且E表示极性编码比特的数量，即，在需要分段时，在已编码的段的级联之后的比特长度(如果需要，包括填充比特)。此外，Nmax表示母码的最大长度，并且nout表示外部码的奇偶校验比特的数量，例如，CRC比特的数量。在另一实施例中，nout可以是CRC码和PC比特之和。
当归纳段的数量时，基于第六和第七实施例，可以确定是否执行分段并且还确定段的数量。
[第六实施例]
Figure BDA0002708999200000202
[第七实施例]
Figure BDA0002708999200000203
在上文中，A表示输入比特序列的长度，并且E表示极性编码比特的数量，即，在需要分段时，在已编码的段的级联之后的比特长度(如果需要，包括填充比特)。此外，Nmax表示母码的最大长度，并且nout表示外部码的奇偶校验比特的数量，例如，CRC比特的数量。在另一实施例中，nout可以是CRC码和PC比特之和。
确定分段标准和段的数量的方法可以取决于以下参数之一而变化。参考点可以取决于最大母码大小而变化。因为导致性能恶化的重复的长度和重复长度与母码大小的比率取决于母码大小而变化，所以用于确定是否执行分段和确定段的数量的标准可以根据母码的最大大小而变化。此外，用于确定是否执行分段以及确定段的数量的标准可以根据使用情况、服务场景、信道类型(物理下行链路控制信道(PDCCH)、物理下行链路共享信道(PDSCH)、物理上行链路控制信道(PUCCH)或物理上行链路共享信道(PUSCH)))以及信息比特序列类型中的至少一个参数而变化。此外，因为可以根据速率匹配之后的码字比特的数量的最大值(图6中的E)来改变必要的重复比特与母码的最大大小的比率，所以用于确定是否执行的标准分段以及确定段的数量的标准可以根据速率匹配之后的码字比特的数量而变化。当最大码字大小根据使用情况、服务场景、信道类型(PDCCH、PDSCH、PUCCH或PUSCH)和信息比特序列中的至少一个参数而不同时，分段标准可以变化。
图10示出了根据本公开的各种实施例的在无线通信系统中通过使用极性码执行编码的发送端装置的流程图。图10示出了图1的发送端装置110的操作方法。下面将要描述的图10的操作1003至1008分别对应于图4的上述组件402至412的操作。
参考图10，在操作1001，发送端装置输入信息比特序列。
在操作1002，根据本公开的各种实施例，发送端装置基于是否执行分段以及基于所确定的段的数量来执行分段。
在操作1003，发送端装置对段中的每一个执行外部编码。也就是说，发送端装置可以对输入比特序列进行编码以改善类ML解码器的性能。在一些实施例中，用于外部编码的外部码可以包括诸如CRC码的检错码或诸如BCH码和奇偶校验码的纠错码。在一些实施例中，取决于系统的性能和类型，可以省略外部编码过程。
在操作1004，发送端装置执行编码输入序列映射。例如，发送端装置可以基于信息比特的数量、基于极性码的子信道特性的特定子信道顺序、发送比特的数量、速率匹配方法等将信息比特序列映射到极性码的编码输入比特序列。
在操作1005，发送端装置执行极性码编码。也就是说，发送端装置可以基于信息比特序列所映射到的编码输入比特序列来执行极性码的编码。在一些实施例中，可以通过将编码输入比特序列乘以生成器矩阵来执行极性码的编码。
在操作1006，发送端装置执行速率匹配。例如，发送端装置可以基于信息比特的数量和发送比特的数量，通过执行打孔，缩短或重复来执行速率匹配。
在操作1007，发送端装置对段执行级联。当未执行分段时，可以不执行操作1007。
在操作1008，发送端装置执行数据发送。也就是说，发送端装置可以调制速率匹配的比特序列，并将其发送到接收端装置。
图11示出了根据本公开的各个实施例的在无线通信系统中通过使用极性码执行解码的接收端装置的流程图。图11示出了图1的接收端装置120的操作方法。以下将要描述的图11的操作1101至1106分别对应于图5的上述组件502至508的操作。
参考图11，在操作1101，接收端装置接收信号。也就是说，接收端装置可以通过信道从发送端装置接收编码信号。
在操作1102，接收端装置执行解调。在一些实施例中，接收端装置可以对接收到的信号进行解调，并且基于接收到的信号，确定LLR值，该LLR值是由发送端装置发送的比特的值为零的概率与为1的概率之间的对数比率。
在操作1103，接收端装置执行速率解匹配。也就是说，接收端装置可以在执行极性码解码之前、逆向执行由发送端装置所执行的速率匹配处理。例如，接收端装置可以根据基于输入比特的数量和发送比特的数量所确定的打孔、缩短或重复技术来确定与相关比特相对应的LLR值。
在操作1104，接收端装置执行极性码解码。例如，接收端装置可以基于通过速率解匹配过程所确定的LLR值，通过基于SC的解码，输出编码输入比特序列的估计值。在一些实施例中，基于SC的解码技术可以包括SCL或SCS解码技术。
在操作1105，接收端装置执行消息比特提取。例如，接收端装置可以从通过极性码解码输出的编码输入比特序列的估计值提取预定位置处的消息比特。
在操作1106，根据本公开的各种实施例，接收端装置基于是否执行分段以及基于段的数量来执行解分段。
参考以上关于图1至图11的描述，根据本公开的各种实施例的装置和方法可以改变特定的参数，以在通过使用包括奇偶校验比特的级联外部码执行极性码的编码和解码时定义发送端装置的编码和接收端装置的解码。
图12示出了根据本公开的各种实施例的在无线通信系统中执行解码的接收端装置的功能配置。图12中所示的配置可以被理解为图1和图3所示的接收端装置120的通信电路310的部分。
参考图12，根据本公开的各种实施例，接收端装置120可以包括解调器1202、分段1204、速率解匹配器(或解速率匹配器)1206、极性解码器(或外部码辅助SC列表解码器)1208、消息比特提取器1210和段级联器1212。
在一些实施例中，基于系统需求等，可以省略上述组件中的一些或可以添加任何其他组件。
解调器1202对接收到的信号1201进行解调以获得与从发送端装置发送的比特d相对应的LLR。在一些实施例中，与发送比特序列d相对应的LLR序列可以被表示为r＝{r0,r1,...,rE}1203。
分段1204基于在发送端装置110中是否执行分段并且基于段的数量来获得与发送比特序列c相对应的LLR，以将通过解调器1202生成的LLR序列1203输入到速率解匹配器1206。在一些实施例中，与发送比特序列c相对应的LLR序列可以由l＝{l0,l1,...,lE}1205表示。当发送的比特序列为第i(0≤i<C)个段时，E为Ei。可以根据预定的方案确定第i个段的极性编码的比特的数量。可以基于本公开的实施例确定是否执行分段和段的数量并且相应地进行操作。
速率解匹配器1206逆向执行发送端装置110的速率匹配过程，以将通过解调的LLR生成器所生成的LLR序列输入到极性解码器1208中。也就是说，速率解匹配器1206可以执行由发送端装置110执行的速率匹配的逆过程，以将长度为E的LLR序列l 1205输入到具有长度为N的母码的极性解码器1208中。在一些实施例中，当在发送端装置的速率匹配器410中发生打孔时，速率解匹配器1206可以将已打孔的比特的LLR值确定为零。在一些实施例中，当在发送端装置的速率匹配器410中发生缩短时，速率解匹配器1206可以将已缩短的比特的LLR值确定为与比特值0相对应的LLR值的最大值。在一些实施例中，当特定比特发生重复时，速率解匹配器1206可以组合所有相应的LLR值，从而确定发生重复的比特的LLR值。在一些实施例中，通过上述过程确定的长度为N的LLR序列可以被表示为l′＝{l′0，l′1，…，l′N-1}1207。
极性解码器(或外部码辅助SC列表解码器)1208可以通过基于极性码的SC的解码技术、对由速率解匹配器1206生成的LLR序列1207进行解码。例如，极性解码器1208可以对通过速率解匹配器1206生成的长度为N的LLR序列1207执行基于极性码SC的解码。在各种实施例中，基于SC的解码技术可以包括SCL解码技术或SCS解码技术。可以考虑SCL解码来实现本文所描述的各种实施例。然而，本公开不限于诸如SCL解码技术的特定解码技术。在一些实施例中，当存在一个或多个级联外部码时，极性解码器1208可以在SCL解码期间或之后、通过使用级联外部码的奇偶校验比特来改善SCL解码性能。在一些实施例中，通过上述解码，极性解码器1208可以从发送端装置110输出编码输入比特序列u'的估计值
Figure BDA0002708999200000241
消息比特提取器1210可以从极性解码器1208输出的编码输入比特序列的估计值提取预定位置处的消息比特。也就是说，消息比特提取器1210可以从估计的编码输入比特序列
Figure BDA0002708999200000242
获得预定位置处的消息比特。通过消息比特提取器1210的操作提取的消息比特序列可以被称为
Figure BDA0002708999200000243
段级联器1212逆向执行发送端装置110的分段过程。段级联器1212基于段的数量级联消息比特提取器1210的输出比特。段级联器因此可以输出级联的段1213。
极性码的上述解码过程仅是示例性的。根据系统的要求和特性，可以省略过程的部分，或者可以添加任何其他操作。
图13示出了根据本公开的各个实施例的在无线通信系统中通过使用极性码执行解码的接收端装置的流程图。图13示出图1的接收端装置120的操作方法。下面将要描述的图13的操作1301至1307分别对应于图12的上述组件1202至1212的操作。
参考图13，在操作1301，接收端装置接收信号。也就是说，接收端装置可以通过信道从发送端装置接收编码的信号。
在操作1302，接收端装置执行解调。在一些实施例中，接收端装置可以对接收到的信号进行解调，并且基于接收到的信号，确定LLR值，该LLR值是由发送端装置发送的比特的值为零的概率与为1的概率之间的对数比率。
在操作1303，接收端装置根据是否执行分段以及基于段的数量来执行分段。可以确定是否对段进行了分段和段的数量，并且基于本公开的实施例进行操作。
在操作1304，接收端装置执行速率解匹配。也就是说，接收端装置可以在执行极性码解码之前逆向执行由发送端装置执行的速率匹配处理。例如，接收端装置可以根据基于输入比特的数量和发送比特的数量确定的打孔、缩短或重复技术确定与相关比特相对应的LLR值。
在操作1305，接收端装置执行极性码解码。例如，接收端装置可以基于通过速率解匹配过程所确定的LLR值，通过基于SC的解码，输出编码输入比特序列的估计值。在一些实施例中，基于SC的解码技术可以包括SCL或SCS解码技术。
在操作1306，接收端装置执行消息比特提取。例如，接收端装置可以从通过极性码解码输出的编码输入比特序列的估计值提取预定位置处的消息比特。
在操作1307，根据本公开的各种实施例，接收端装置基于是否执行分段以及基于段的数量来执行解分段。
参考以上关于图12和图13的描述，根据本公开的各种实施例的装置和方法可以改变特定的参数，以在通过使用包括奇偶校验比特的级联外部码、执行极性码的编码和解码时定义发送端装置的编码和接收端装置的解码。
同时，以上参考图1至图13描述的实施例可以应用于以下过程。
在长期演进(LTE)/高级LTE(LTE-A)的上行链路传输过程中，在传输信道的上行链路共享信道(UL-SCH)上发送的信息比特被划分为传输块(TB)的单元，并添加了TB CRC比特。然后，将TB+TB-CRC比特划分为至少一个码块(CB)，并添加了CB-CRC。然后，通过诸如信道编码、速率匹配(RM)和码块级联(CBC)的过程，将CB+CB-CRC映射到PUSCH。
传输信道的上行链路控制信道(或UCI)可以由诸如混合自动重传请求(HARQ)或秩指示符(RI)、信道状态信息(CSI)参考信号(CSI-RS)资源指示符(CRI)、预编码矩阵指示符(PMI)和信道质量指示符(CQI)的UCI元素组成。信道编码可以被单独应用，也可以根据预定义的规则、通过对一个或多个UCI元素进行联合编码来应用。可以将应用了信道编码的UCI与上行链路数据信道复用，并在PUSCH或PUCCH上发送。
同时，在NR系统的情况下，可以将包括在一个TB中的CB划分为一个或多个码块组(CBG)。在某些情况下，将为每个CBG报告HARQ确认/不确认(ACK/NACK)，因此每个CBG的重传是可能的。除此之外，NR的上行链路传输过程与LTE和LTE-A系统的上行链路传输过程类似。
在LTE、LTE-A和NR系统中，终端可以测量在下行链路中由基站发送的参考信号，并且基于测量结果，将生成的UCI反馈给基站。终端反馈的UCI元素有五种类型。
*CRI：终端在基站发送的CSI-RS中优选的CSI-RS资源的索引
*RI：终端在当前信道状态下优选的空间层的数量
*PMI：终端在当前信道状态下优选的预编码矩阵的指示符
*CQI：这表示终端在当前信道状态下可以接收的最大数据速率。可以用信号干扰噪声比(SINR)、最大纠错码率和调制方案、每个频率的数据效率等代替CQI，其可以类似于最大数据速率来利用。
*CSI参考信号接收功率(RSRP)或同步信号块(SSB)RSRP：这是由CRI指定或先前协商的(多个)X CSI-RS的接收功率(例如，最高接收功率)。SSB RSRP是由基站指示或先前协商的(多个)X SSB的接收功率(例如，最高接收功率)。在此，SSB的接收功率可以被定义为主SS(PSS)、辅SS(SSS)或物理广播信道(PBCH)之一，或者被定义为它们中的一些或全部的平均接收功率。
在NR的情况下，可以通过短PUCCH或长PUCCH发送周期性CSI报告。短PUCCH是由一个或两个正交频分复用(OFDM)符号组成的PUCCH格式，而长PUCCH是由三个或更多OFDM符号组成的PUCCH格式。在NR中，对于CSI报告，仅支持经由短PUCCH或长PUCCH的单时隙报告，并且不支持如在LTE和LTE-A中的、在多个时隙之间的CSI参数(或UCI元素)的复用。这可以减少在一个CSI报告上的多个报告时间依赖性，还可以防止由于错误传播而导致的性能降级。
在NR系统中，支持三种类型的码本。可以通过高层信令指示终端使用三种类型的码本之一。第一种类型是I型单面板码本，其采用单个面板和低CSI反馈分辨率。第二种类型是I型多面板码本，其采用多个面板和低CSI反馈分辨率。第三种类型是II型码本，其采用单个面板和高CSI反馈分辨率。此外，在NR中，可以将每种类型的码本设置为两种模式之一。第一模式是一个波束组包含一个波束方向的模式。在这种情况下，i2仅指示同相信息。第二模式是一个波束组包含一个或多个波束方向的模式。在这种情况下，i2指示波束选择和同相信息两者。
在NR中，Reed-Muller(RM)码用于11个比特或更少比特的下行控制信息(DCI)或UCI信息比特的信道编码，并且极性码用于12个比特或更多比特的DCI或UCI信息比特的信道编码。上述信息比特可以通过仅包括A个比特(A-bit)的UCI比特流来计数，或者可以通过包括A个比特的UCI比特流和L个比特(L-bit)的奇偶校验比特两者来计数。
现在，进一步描述极性码。在极性码编码中，信息比特由预定的生成矩阵编码，从而被转换为码字。此时，信息比特可以具有不同的可靠性。因此，可以通过根据可靠性的顺序将可靠性低的一些比特定义为冻结比特、使用预定值并将剩余的比特(remainder)用作数据比特来改善解码性能。
此外，在极性码编码中，可以根据诸如CR＝1/3、CR＝1/2或CR＝3/4的期望的码率(CR)来区分用作冻结比特的比特索引和用作数据比特的比特索引。该索引的序列可以被定义为极性码序列。因此，上述码率是指应用了速率匹配之前的码率。也就是说，编码的比特的数量等于极性码的母码大小。当根据每个比特的可靠性对该极性码序列进行排序时，将极性码序列划分为由具有最低可靠性的比特组成的冻结比特部分、由具有中等可靠性的比特组成的数据比特部分和具有最高可靠性的CRC部分。此外，可能无法区分数据比特部分和CRC部分的可靠性。
接下来，描述极性码解码。接收端装置基于所定义的极性码序列的生成矩阵对接收到的信号进行解码。由包括多个基本解码单元的接收端装置以与每个信息比特的可靠性相反的顺序执行该解码。在每个基本解码单元中，顺序地并且连续地执行对相应节点的LLR计算(校验节点操作)和连续取消(变量节点操作)。
现在描述基于极性码的信道编码链。DCI或UCI通过CRC编码器被转换为极性码输入序列(比特序列)。极性码输入序列通过极性码编码器被转换为极性码字，然后执行速率匹配。然后，如果需要，则将速率匹配的码字在循环缓冲区中进行信道交织，调制并映射到PDCCH或PUCCH。
在NR系统中，对于PDCCH和PUCCH信道编码和解码，极性码用于信息有效载荷。在下文中，将详细描述基于NR极性码的编码和解码过程。
从媒体访问控制(MAC)层接收或发送到MAC层的数据/控制流被编码或解码，以在无线传输连接之后提供传输和控制服务。基于极性码的信道编码方案由检错、纠错、速率匹配、交织和映射到物理信道的组合形成。
-CRC计算过程：在输入比特序列a0，a1，a2，a3，...，aA-1和奇偶校验比特p0，p1，p2，p3，...，pL-1中，A表示输入比特序列的大小，L表示CRC奇偶校验比特的数量，并且奇偶校验比特基于循环生成器多项式生成。循环生成器多项式由标准规范定义。CRC奇偶校验比特添加之后的比特序列变为b0，b1，b2，b3，...，bB-1，并且B＝A+L。
-码块分段和码块CRC添加过程：对码块分段的输入比特序列a0，a1，a2，a3，...，aA-1执行分段时，分段的码块的数量C为2。否则，码块的数量为1。对于每个分段的码块，根据上述CRC计算过程来计算奇偶校验比特pr0，pr1，pr2，...，pr(L-1)，并且“r”表示用于标识分段的码块的索引。
-信道编码过程：将不同的编码方案应用于不同类型的传输信道(TrCH)，并且将不同的编码方案应用于不同的控制信息。例如，将极性码应用于BCH，可以将极性码应用于在PDCCH上发送的DCI，并且可以将极性码和块码应用于在PUCCH或PUSCH上发送的UCI。对于任何码块，输入到信道编码中的比特序列为c0，c1，c2，c3，...，cK-1，其中“K”表示要编码的比特的数量。编码之后的比特是d0，d1，d2，...，dN-1，其中N＝2n并且“n”由标准定义。在信道编码过程中，比特序列c0，c1，c2，c3，...，cK-1被交织并变为c′0，c′1，c′2，c′3，...，c′K-1。交织的比特经由极性码被编码，并且编码后的输出是d＝[d0 d1 d2...dN-1]。不一定在所有情况下都使用交织。例如，交织可以用于在BCH或PDCCH上发送的比特序列，并且交织可以不用于在PUCCH或PUSCH上发送的比特序列。
-速率匹配过程：极性码的速率匹配以码块为单位定义，并由子块交织、比特选择(收集)和比特交织组成。速率匹配的输入是d0，d1，d2，...，dN-1，且速率匹配之后的输出比特序列是f0，f1，f2，...，dE-1。输入到子块交织器中的编码的比特d0，d1，d2，...，dN-1被分为32个子块。来自子块交织器的输出比特是y0，y1，y2，...，yN-1，并根据标准规范中所定义的过程进行子块交织。来自子块交织器的输出y0，y1，y2，...，yN-1被写入长度为N的循环缓冲区，并且比特选择的输出比特序列变为ek。此时，k＝0，1，2，...，E-1，其中“E”表示速率匹配输出序列的长度。比特序列e0，e1，e2，...，eE-1被比特交织，然后被输出为f0，f1，f2，...，fE-1。
-码块级联过程：码块级联过程的输入比特序列是frk，其中r＝0，...，C-1并且k＝0，...，Er-1。此外，Er表示对第r个码块执行速率匹配的比特的数量。码块级联的输出比特是gk，其中k＝0，...，G-1。通过对不同码块的速率匹配结果进行依次级联来执行码块级联过程。
在下文中，将描述当在PUCCH或PUSCH上发送UCI时应用极性码的过程。
终端生成UCI比特序列，并且UCI比特序列可以包括HARQ-ACK和/或SR、仅CSI或者HARQ-ACK和/或CSI。对生成的UCI比特序列执行码块分段和CRC添加。在有效载荷大小A等于或大于12的情况下，如果A≥360且E≥1088，则Iseg＝1，或者如果A≥1013，则Iseg＝1。在其他情况下，Iseg＝0。如果12≤A≤19，则通过将L设置为6比特来计算奇偶校验比特pr0，pr1，pr2，...，pr(L-1)，如果A≥20，则通过将L设置为11比特来计算奇偶校验比特pr0，pr1，pr2，...，pr(L-1)。当Iseg＝1时，表示用两个段执行分段。当Iseg＝0时，表示未执行分段。上面的“E”表示预定值，并且基于UCI的传输的资源元素(RE)的数量、层的数量、调制阶数等在标准中定义。预定的E值表示为EUCI。
信息比特
Figure BDA0002708999200000293
被传递到信道编码块，其中“r”表示码块号，Kr表示码块号“r”中包含的比特的数量。码块的总数为C，并且每个码块均被独立编码。通过极性编码而编码的比特是
Figure BDA0002708999200000294
其中Nr是包含在码块“r”中的编码的比特的数量。在Iseg＝1的情况下，码块的总数C为2，并且在Iseg＝0的情况下，码块的总数C为1。码块的数量C表示为CUCI。
速率匹配的输入比特序列是
Figure BDA0002708999200000295
并且通过设置IBIL＝1，速率匹配与比特交织一起执行。速率匹配输出序列的长度是
Figure BDA0002708999200000291
其中CUCI是UCI的码块的数量，并且由标准规范与EUCI一起定义。速率匹配的输出比特序列是
Figure BDA0002708999200000296
其中Er是码块“r”的速率匹配输出序列的长度。
码块级联块的输入比特序列是
Figure BDA0002708999200000297
码块级联之后的比特由g0，g1，g2，g3，...，gG′-1表示。在此，
Figure BDA0002708999200000292
并且G＝G′+mod(EUCI，CUCI)，其中G是用传输的编码的比特的总数，并且对于i＝G′，G′+1，...，G-1，gi＝0。
通过以上过程生成的编码UCI比特经由PUCCH或PUSCH被发送到基站。
在下文中，将描述当在PDCCH上发送DCI时应用极性码的过程。
基站生成DCI比特序列，并且DCI通过使用一个无线电网络临时标识符(RNTI)发送一个或多个小区的下行链路控制信息。可以通过信息元素复用、CRC添加、信道编码和速率匹配来执行DCI的编码操作。
DCI格式是根据每个DCI的使用而定义的，并在根据DCI格式所定义的字段中被依次映射到信息比特a0至aA-1。如果需要，则可以将零填充比特映射到信息比特，或者可以应用截断(truncation)。如果信息比特的数量少于12个比特，则附加零比特，直到变为12个比特为止。
经由CRC为DCI传输提供错误检测。为了计算CRC奇偶校验比特，可以使用整个有效载荷。当有效载荷比特和奇偶校验比特分别由a0，a1，a2，a3，...，aA-1和p0，p1，p2，p3，...，pL-1表示时，“A”表示有效载荷大小，并且“L”表示奇偶校验比特的数量。奇偶校验比特是通过将L设置为24来计算的，并根据标准规范定义的程序生成。CRC添加过程的输出比特是b0，b1，b2，b3，...，bK-1，其中K＝A+L。当添加CRC时，将用相应的RNTI对CRC奇偶校验比特进行加扰。
在CRC添加之后，传递到信道编码块的信息比特是c0，c1，c2，c3，...，cK-1，其中K是比特的数量。信息比特通过nmax＝9，IIL＝1，nPC＝0，且
Figure BDA0002708999200000301
的极性编码进行编码。编码的比特是d0，d1，d2，d3，...，dN-1，其中N是编码的比特的数量。上面的nmax＝9表示极性码的母码的最大大小是29＝512，IIL＝1表示信息比特被交织，并且nPC＝0表示在极性编码中奇偶校验比特的数量为0。
速率匹配中的输入比特序列是d0，d1，d2，d3，...，dN-1，在速率匹配过程中将其设置为IBIL＝0，并且没有比特交错。速率匹配之后的输出比特序列是f0，f1，f2，…，fE-1。
通过以上过程生成的编码DCI比特通过PDCCH被发送给终端。
根据本公开中所描述的权利要求或实施例的方法可以通过硬件或硬件和软件的组合来实现。
当使用软件实现时，可以提供用于存储一个或多个程序(软件模块)的计算机可读记录介质作为硬件。存储在计算机可读记录介质上的一个或多个程序被配置为可由电子设备中的一个或多个处理器执行。一个或多个程序包括使电子设备执行根据本文所述的权利要求或实施例的方法的指令。
这样的程序(软件模块或软件)可以存储在随机访问存储器、包括闪存的非易失性存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、磁盘存储设备、压缩盘ROM、数字多功能盘(DVD)或其他的光学存储设备以及磁带。可替代地，可以将程序存储在组合了那些记录介质的部分或全部的存储器中。可以配备多个存储器。
程序可以被存储在经由单独或组合互联网、内联网、局域网(LAN)、广域网(WAN)或存储区域网(SAN)所形成的通信网络可访问的可附接存储设备中。该存储设备可以通过外部端口访问执行本公开的实施例的装置。此外，通信网络中的单独的存储设备可以访问执行本公开的实施例的装置。
在上述实施例中，组件或元件已被表示为单数或复数形式。然而，应当理解，为方便描述，根据所呈现的情况适当地选择了这种单数或复数表示，并且本公开不限于单数或复数形式。即使以单数形式表达，组件或元件也可以被解释为多个组件或元件，反之亦然。
尽管已经参考本公开的各种实施例示出和描述了本公开，但是本领域技术人员将理解，在不脱离所附权利要求及其等同物所限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (12)

1.一种在无线通信系统或广播系统中由发送装置发送信号的方法，所述方法包括：
生成比特序列；
基于确定是否对所述比特序列执行码块分段，将所述比特序列分成两个段；
通过对所述两个段进行编码生成编码的比特；以及
将所述编码的比特发送给接收装置；
其中，基于确定是否对所述比特序列执行码块分段，将所述比特序列分成两个段包括：
当所述比特序列的比特的数量大于或等于第一值1013时，则将所述比特序列分段为两个段；以及
当所述比特序列的比特的数量大于或等于第二值360并且速率匹配输出序列的长度大于或等于第三值1088时，则将所述比特序列分段为两个段；并且
其中，基于码的最大长度和循环冗余校验CRC奇偶校验比特的数量来确定所述第一值1013。
2.根据权利要求1所述的方法，
其中，所述比特序列用于上行链路控制信息UCI，以及
其中，通过使用极性码对所述两个段进行编码。
3.根据权利要求1所述的方法，
其中，所述发送装置包括终端或基站。
4.根据权利要求1所述的方法，其中，当所述比特序列的比特的数量大于或等于所述第一值1013时，确定对所述比特序列执行码块分段，而不考虑速率匹配输出序列的长度。
5.一种在无线通信系统或广播系统中发送信号的发送装置，所述发送装置包括：
收发器，被配置为发送和接收信号；以及
控制器，与所述收发器耦合，并且被配置为：
生成比特序列；
基于确定是否对所述比特序列执行码块分段，将所述比特序列分成两个段；
通过对所述两个段进行编码生成编码的比特；以及
将所述编码的比特发送给接收装置；
其中，基于确定是否对所述比特序列执行码块分段，将所述比特序列分成两个段包括：
当所述比特序列的比特的数量大于或等于第一值1013时，则将所述比特序列分段为两个段；以及
当所述比特序列的比特的数量大于或等于第二值360并且速率匹配输出序列的长度大于或等于第三值1088时，则将所述比特序列分段为两个段；并且
其中，基于码的最大长度和循环冗余校验CRC奇偶校验比特的数量来确定所述第一值1013。
6.根据权利要求5所述的发送装置，其中，所述比特序列用于上行链路控制信息UCI，以及
其中，通过使用极性码对所述两个段进行编码。
7.根据权利要求5所述的发送装置，其中，所述发送装置包括终端或基站。
8.根据权利要求5所述的发送装置，其中，当所述比特序列的比特的数量大于或等于所述第一值1013时，确定对所述比特序列执行码块分段，而不考虑速率匹配输出序列的长度。
9.一种非暂时性计算机可读存储介质，被编码有指令，在由包括处理器的发送装置执行所述指令时、使所述发送装置执行以下操作：
生成比特序列；
基于确定是否对所述比特序列执行码块分段，将所述比特序列分成两个段；
通过对所述两个段进行编码生成编码的比特；以及
将所述编码的比特发送给接收装置；
其中，基于确定是否对所述比特序列执行码块分段，将所述比特序列分成两个段包括：
当所述比特序列的比特的数量大于或等于第一值1013时，则将所述比特序列分段为两个段；以及
当所述比特序列的比特的数量大于或等于第二值360并且速率匹配输出序列的长度大于或等于第三值1088时，则将所述比特序列分段为两个段；并且
其中，基于码的最大长度和循环冗余校验CRC奇偶校验比特的数量来确定所述第一值1013。
10.根据权利要求9所述的存储介质，
其中，所述比特序列用于上行链路控制信息UCI，以及
其中，通过使用极性码对所述两个段进行编码。
11.根据权利要求9所述的存储介质，其中，所述发送装置包括终端或基站。
12.根据权利要求9所述的存储介质，其中，当所述比特序列的比特的数量大于或等于所述第一值1013时，确定对所述比特序列执行码块分段，而不考虑速率匹配输出序列的长度。
CN201980023652.8A 2018-04-05 2019-04-05 无线通信系统和广播系统中使用极性码进行编码和解码的装置和方法 Active CN111954982B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0039870 2018-04-05
KR1020180039870A KR102428522B1 (ko) 2018-04-05 2018-04-05 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
PCT/KR2019/004062 WO2019194635A1 (en) 2018-04-05 2019-04-05 Apparatus and method for encoding and decoding using polar code in wireless communication system and broadcasting system

Publications (2)

Publication Number Publication Date
CN111954982A CN111954982A (zh) 2020-11-17
CN111954982B true CN111954982B (zh) 2022-04-12

Family

ID=68097468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980023652.8A Active CN111954982B (zh) 2018-04-05 2019-04-05 无线通信系统和广播系统中使用极性码进行编码和解码的装置和方法

Country Status (5)

Country Link
US (3) US11012185B2 (zh)
EP (1) EP3747129A4 (zh)
KR (1) KR102428522B1 (zh)
CN (1) CN111954982B (zh)
WO (1) WO2019194635A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114598424A (zh) * 2017-02-15 2022-06-07 中兴通讯股份有限公司 一种数据处理方法及装置
US11012102B2 (en) * 2017-03-24 2021-05-18 Telefonaktiebolaget Lm Ericsson (Publ) Puncturing of polar codes with complementary sequences
CN109842458B (zh) * 2017-11-24 2020-10-20 电信科学技术研究院 一种编码方法、装置、电子设备和存储介质
KR102428522B1 (ko) * 2018-04-05 2022-08-03 삼성전자 주식회사 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
JP7197280B2 (ja) * 2018-04-06 2022-12-27 シャープ株式会社 端末装置、基地局装置、および、通信方法
JP7075805B2 (ja) * 2018-04-17 2022-05-26 シャープ株式会社 端末装置、基地局装置、および、通信方法
US11031958B2 (en) * 2018-06-25 2021-06-08 Qualcomm Incorporated Hybrid polar code design for ultra-reliable low latency communications (URLLC)
CN111447042B (zh) * 2019-01-17 2021-12-24 华为技术有限公司 一种极化编译码方法及装置
WO2021049888A1 (en) 2019-09-10 2021-03-18 Samsung Electronics Co., Ltd. Method and apparatus for data decoding in communication or broadcasting system
CN112994706A (zh) 2019-12-02 2021-06-18 深圳市中兴微电子技术有限公司 译码方法、装置、设备及存储介质
US11374686B2 (en) * 2020-02-04 2022-06-28 Qualcomm Incorporated Parity check bits for non-coherent communication
US11418220B2 (en) * 2020-03-20 2022-08-16 Huawei Technologies Co., Ltd. Method, system, and apparatus for a segmented polarization-adjusted convolutional (PAC) code
US11411593B2 (en) 2020-04-29 2022-08-09 Eagle Technology, Llc Radio frequency (RF) system including programmable processing circuit performing butterfly computations and related methods
US11502715B2 (en) * 2020-04-29 2022-11-15 Eagle Technology, Llc Radio frequency (RF) system including programmable processing circuit performing block coding computations and related methods
CN113676952A (zh) * 2020-05-13 2021-11-19 深圳市中兴微电子技术有限公司 编码方法、装置、设备和存储介质
CN113708887B (zh) * 2020-05-20 2022-10-04 中国电信股份有限公司 极化码编码及译码方法和装置、信息传输系统
JP2023540584A (ja) * 2020-09-07 2023-09-25 華為技術有限公司 通信方法及び装置
US11677500B2 (en) * 2020-09-30 2023-06-13 Polaran Haberlesme Teknolojileri Anonim Sirketi Methods and apparatus for encoding and decoding of data using concatenated polarization adjusted convolutional codes
CN115149964A (zh) * 2021-03-31 2022-10-04 华为技术有限公司 一种极化码分段编码方法及相关装置
CN115567151A (zh) * 2021-07-02 2023-01-03 华为技术有限公司 一种编码、译码方法及装置
CN113992305A (zh) * 2021-12-28 2022-01-28 南京信息工程大学 导频插入方法、光通信方法、可读存储介质以及计算设备
WO2024049262A1 (ko) * 2022-09-01 2024-03-07 엘지전자 주식회사 정보 블록을 전송하는 방법, 통신 기기, 프로세싱 장치, 및 저장 매체, 그리고 정보 블록을 수신하는 방법, 통신 기기, 프로세싱 장치, 및 저장 매체

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103825669A (zh) * 2012-11-16 2014-05-28 华为技术有限公司 数据处理的方法和装置
CN105227189A (zh) * 2015-09-24 2016-01-06 电子科技大学 分段crc辅助的极化码编译码方法
WO2016140514A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and segmentation method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539107B2 (ja) 2004-02-12 2010-09-08 富士通株式会社 送信装置、ビット配置方法
KR101503058B1 (ko) * 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
WO2012134121A2 (en) * 2011-03-25 2012-10-04 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving control information in a broadcasting/communication system
US9414367B2 (en) * 2012-03-16 2016-08-09 Lg Electronics Inc. Method and apparatus for transmitting uplink control information
US10389484B2 (en) * 2016-07-29 2019-08-20 Lg Electronics Inc. Method for performing polar coding and apparatus therefor
US11431441B2 (en) * 2016-08-10 2022-08-30 Idac Holdings, Inc. Priority-based channel coding for control information
KR20180021628A (ko) * 2016-08-22 2018-03-05 삼성전자주식회사 무선 셀룰라 통신 시스템에서 코드블록 인덱스 삽입 방법 및 장치
WO2018038514A1 (en) * 2016-08-22 2018-03-01 Samsung Electronics Co., Ltd. Method and apparatus for insertion of code block index in wireless cellular communication system
WO2018175711A1 (en) * 2017-03-24 2018-09-27 Intel Corporation Code block segmentation and dynamic crc size adaptation for nr
CN109600194A (zh) * 2017-09-30 2019-04-09 华为技术有限公司 Ploar编码方法和编码装置、译码方法和译码装置
CN109600201B (zh) * 2017-10-01 2024-04-26 大唐移动通信设备有限公司 一种极化编码方法、装置、电子设备及存储介质
WO2019095270A1 (en) * 2017-11-17 2019-05-23 Qualcomm Incorporated Uplink control information segmentation for polar codes
US10680774B2 (en) * 2018-01-12 2020-06-09 Apple Inc. Size determination for channel state information (CSI) part one and part two transmission of CSI report
US11343822B2 (en) * 2018-01-12 2022-05-24 Qualcomm Incorporated Coded-bit allocation for uplink control information (UCI) segmentation
KR102428522B1 (ko) * 2018-04-05 2022-08-03 삼성전자 주식회사 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103825669A (zh) * 2012-11-16 2014-05-28 华为技术有限公司 数据处理的方法和装置
WO2016140514A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and segmentation method thereof
CN105227189A (zh) * 2015-09-24 2016-01-06 电子科技大学 分段crc辅助的极化码编译码方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Rate matching of Polar codes;NTT DOCOMO;《3GPP TSG RAN WG1 NR Ad-Hoc#2》;20170630;全文 *
Remaining Issues on Polar Code Sizes;Samsung;《3GPP TSG RAN WG1 Ad-hoc Meeting》;20170126;正文1-2部分，表1 *

Also Published As

Publication number Publication date
US20210273746A1 (en) 2021-09-02
US20190312676A1 (en) 2019-10-10
US11012185B2 (en) 2021-05-18
US20230139488A1 (en) 2023-05-04
EP3747129A4 (en) 2021-05-12
KR102428522B1 (ko) 2022-08-03
WO2019194635A1 (en) 2019-10-10
EP3747129A1 (en) 2020-12-09
US11546087B2 (en) 2023-01-03
KR20190116816A (ko) 2019-10-15
US11838125B2 (en) 2023-12-05
CN111954982A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
CN111954982B (zh) 无线通信系统和广播系统中使用极性码进行编码和解码的装置和方法
JP7189161B2 (ja) 通信及び放送システムのためのレートマッチング方法及び装置
US10742350B2 (en) Method and apparatus of rate-matching for communication and broadcasting systems
US10523386B2 (en) Method of processing data block in wireless communication system and apparatus therefor
KR102541319B1 (ko) 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
CN111201735B (zh) 用于确定通信或广播系统中的传输块大小的方法和装置
JP2024029096A (ja) Ｌｄｐｃコード化データを処理する方法および装置
US10887050B2 (en) Downlink signal reception method and user equipment, and downlink signal transmission method and base station
US11251813B2 (en) System and method for processing control information
CN115023900A (zh) 用于在通信和广播系统中解码极化码的方法和装置
WO2017101023A1 (zh) 通信方法及网络设备、用户设备
US11374680B2 (en) Method and apparatus for performing encoding and decoding in wireless communication system
KR102517960B1 (ko) 무선 셀룰라 통신 시스템에서 데이터 전송 방법 및 장치
CN108289009B (zh) 一种被用于信道编码的ue、基站中的方法和设备
KR102445151B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
EP3910827B1 (en) Polar coding and decoding method and apparatus
CN111213346B (zh) 用于促进多用户检测的方法和计算设备
US20230119851A1 (en) Device and method for encoding or decoding polar code in communication system
CN117918053A (zh) 使用根据子块交织器生成的校验块进行无线通信重传的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant