CN111951744A - 一种接口转接电路、芯片以及家用电器 - Google Patents
一种接口转接电路、芯片以及家用电器 Download PDFInfo
- Publication number
- CN111951744A CN111951744A CN202010623422.XA CN202010623422A CN111951744A CN 111951744 A CN111951744 A CN 111951744A CN 202010623422 A CN202010623422 A CN 202010623422A CN 111951744 A CN111951744 A CN 111951744A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- phase
- conversion circuit
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请公开了一种接口转接电路、芯片以及家用电器,该接口转接电路包括:第一转换电路,被配置为连接第一电子设备,转换第一电子设备输出的第一双路信号为单路信号;第二转换电路,连接第一转换电路,被配置为连接第二电子设备,转换单路信号为第二双路信号,发送第二双路信号至第二电子设备;其中,第一双路信号和第二双路信号协议相同。通过上述方式,能够简化电路传输结构,减小电路传输功耗。
Description
技术领域
本申请涉及数据传输技术领域,特别是涉及一种接口转接电路、芯片以及家用电器。
背景技术
在信号传输技术领域,大部分的信号都要通过至少两根信号线进行传输,即时钟信号线和数据信号线,在主设备连接多个从设备,且从设备的数量过多或者主设备和从设备之间的传输距离过远时,双线传输显得过于麻烦,信号线冗余且增加了信号传输成本。
以串行双线调试接口(Serial Wire Debug,SWD)为例,SWD是ARM(Advanced RISCMachines)标准的双向有线协议,广泛应用于ARM系列处理器的仿真器接口。SWD在调试器和目标系统之间用一种高效标准的方式互相传送数据。SWD简单可靠,不仅速度可以与JTAG(Joint Test Action Group,联合测试工作组)媲美,而且使用的调试线少,仅用两根线。
工业界上还有很多其它串行调试接口标准,这些大多需要比较多的连线,很容易做到和SWD兼容。另一种广泛应用的是串行单线调试接口,这和SWD双线连接在硬件上是不兼容的。
发明内容
为解决上述问题,本申请提供了一种接口转接电路、芯片以及家用电器,能够简化电路传输结构,减小电路传输功耗。
本申请采用的一个技术方案是:提供一种接口转接电路,该接口转接电路包括:第一转换电路,被配置为连接第一电子设备,转换第一电子设备输出的第一双路信号为单路信号;第二转换电路,连接第一转换电路,被配置为连接第二电子设备,转换单路信号为第二双路信号,发送第二双路信号至第二电子设备;其中,第一双路信号和第二双路信号协议相同。
其中,第一双路信号包括时钟信号和数据信号;第一转换电路被配置为根据时钟信号确定编码时钟,利用编码时钟编码数据信号,输出单路信号。
其中,第一转换电路包括:倍频电路,连接第一电子设备的时钟引脚,被配置为倍频处理时钟引脚输出的第一时钟信号,输出第二时钟信号;编码电路,连接第一电子设备的数据引脚和倍频电路,被配置为采用第二时钟信号作为编码时钟,编码数据信号,输出单路信号。
其中,倍频处理为两倍频处理;单路信号中的一半信号与数据信号相同,单路信号中的剩余一半信号与数据信号相反。
其中,第二转换电路包括:信号恢复电路,连接第一转换电路,被配置为从单路信号恢复出目标相位信号;解码电路,连接信号恢复电路和第一转换电路,被配置为利用目标相位信号解码单路信号,输出第二双路信号。
其中,信号恢复电路包括:参考相位产生电路,被配置为生成参考相位信号;相位检测电路,连接第一转换电路和参考相位产生电路,被配置为检测单路信号和参考相位信号的相位差,利用相位差调节参考相位信号,调节后的参考相位信号与单路信号的相位同步。
其中,参考相位产生电路包括:基准相位产生电路,被配置为生成基准相位信号;其中,基准相位信号的频率大于第一双路信号的频率;相位更新电路,连接基准相位产生电路和相位检测电路,被配置为利用相位差调节参考相位信号,调节后的参考相位信号与单路信号的相位同步。
其中,基准相位信号的频率至少是第一双路信号的频率的16倍。
其中,信号恢复电路还包括:滤波电路,连接相位检测电路和相位更新电路,被配置为滤波处理相位差。
其中,第一双路信号和第二双路信号为串行双线调试信号。
本申请采用的另一个技术方案是:提供一种芯片,该芯片包括如上述的接口转换电路。
本申请采用的另一个技术方案是:提供一种家用电器,该家用电器包括如上述的芯片。
本申请提供的接口转接电路包括:第一转换电路,被配置为连接第一电子设备,转换第一电子设备输出的第一双路信号为单路信号;第二转换电路,连接第一转换电路,被配置为连接第二电子设备,转换单路信号为第二双路信号,发送第二双路信号至第二电子设备;其中,第一双路信号和第二双路信号协议相同。通过上述方式,在双路信号的传输过程中,将双路信号转换成单路信号,并利用一跟信号线进行传输,将信号传输线减少到最少,简化了电路传输结构,减小了电路传输功耗。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请提供的接口转接电路一实施例的结构示意图;
图2是本申请提供的接口转接电路另一实施例的结构示意图;
图3是本申请提供的SWD信号的转换示意图
图4是本申请提供的第一转换电路的结构示意图;
图5是本申请提供的第二转换电路的结构示意图;
图6是本申请提供的信号恢复电路一实施例的结构示意图;
图7是本申请提供的信号恢复电路另一实施例的结构示意图;
图8是本申请提供的解码电路一实施例的结构示意图;
图9是本申请提供的信号转换方法一实施例的流程示意图;
图10是本申请提供的芯片一实施例的结构示意图;
图11是本申请提供的家用电器一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是,此处所描述的具体实施例仅用于解释本申请,而非对本申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
参阅图1,图1是本申请提供的接口转接电路一实施例的结构示意图,该接口转换电路100包括第一转换电路10和第二转换电路20。
其中,第一转换电路10和第二转换电路20通过单线连接,第一转换电路10被配置为可与第一电子设备通过双线连接,第二转换电路20被配置为可与第二电子设备通过双线连接。
可选地,第一转换电路10可以包括一数据接口,该数据接口包括第一引脚和第二引脚,第一引脚和第二引脚分别连接双线中的一根,进一步,该数据接口可与第一电子设备适配连接。具体地,在第一电子设备上设置有同型号的数据接口,两个数据接口可以进行连接以便进行信号的传输。
同理,第二转换电路20也可以包括一数据接口,该数据接口包括第一引脚和第二引脚,第一引脚和第二引脚分别连接双线中的一根,进一步,该数据接口可与第二电子设备适配连接。具体地,在第二电子设备上设置有同型号的数据接口,两个数据接口可以进行连接以便进行信号的传输。
具体地,第一转换电路10和第一电子设备之间、第二转换电路20和第二电子设备之间通过双向有线传输协议进行数据交互,第一转换电路10和第二转换电路20之间通过单向有线传输协议进行数据交互。
其中,第一转换电路10被配置为将第一电子设备输出的第一双路信号转换为单路信号;其中,单路信号通过单根传输线进行传输;第二转换电路20被配置为将单路信号转换为与第一双路信号协议相同的第二双路信号,并将第二双路信号的每一路信号分别对应输入至双线接口的两个引脚。
其中,双路信号是指需要在两根传输线上进行传输的信号,例如,该双线信号可以包括一时钟信号和一数据信号,时钟信号和数据信号同步在两根传输线上进行传输。
其中,单路信号是指仅在一根传输线上进行传输的信号,例如,该单线信号可以按照时序先后发送时钟信号和数据信号,时钟信号和数据信号异步在一根传输线上进行传输。
例如,上述的双线信号可以是SWD信号、UART(Universal AsynchronousReceiver/Transmitter,通用异步收发传输器)双线传信号等,上述的单线信号可以是、UART单线传信号或者其他单线传输信号。
可选地,如图2所示,图2是本申请提供的接口转接电路另一实施例的结构示意图,在本实施例中,以SWD接口为例进行说明。其中,第一电子设备可以是诊断设备,例如仿真器,第二电子设备可以是ARM处理器或者具有ARM处理器的设备,诊断设备被配置为通过接口转换电路100连接ARM处理器或者具有ARM处理器的设备,以对其进行诊断。
其中,SWD接口包括两个引脚,即时钟引脚和数据引脚,并通过两根线进行信号传输。具体地,时钟信号线被配置为传输时钟信号SWDCLK,数据信号线用户传输数据信号SWDI。
具体地,第一转换电路10在获取到时钟信号SWDCLK和数据信号SWDI后,对时钟信号SWDCLK和数据信号SWDI进行编码,得到一个单路传输信号,第二转换电路20在接收到该单路传输信号后,对其进行解码,还原为时钟信号SWDCLK和数据信号SWDI。
可选地,在一实施例中,如图3所示,图3是本申请提供的SWD信号的转换示意图。
其中,可以先对时钟信号SWDCLK进行倍频处理(在本实施例中以两倍频举例说明),得到的新的时钟信号的周期是原有时钟信号周期的一半,因此,原有的时钟信号的一个周期,对应新的时钟信号的两个周期。在进行数据信号的映射时,转换后的单线信号在两个周期中的前一个周期的信号值与原有的数据信号相同,转换后的单线信号在两个周期中的后一个周期的信号值与原有的数据信号相反,采用这样的方式完成对时钟信号和数据信号的编码。通过上述的方式,转换后的单线信号能够包含更多的频谱信息,以便后续的解码。
在一可选的实施例中,第一转换电路10被配置为根据时钟信号SWDCLK确定编码时钟,并利用编码时钟对数据信号SWDI进行编码,以得到单路信号mrs_do(输出)。
具体地,参阅图4,图4是本申请提供的第一转换电路的结构示意图,该第一转换电路10包括倍频电路11和编码电路12。
其中,倍频电路11连接第一电子设备的时钟引脚,被配置为对时钟引脚输出的第一时钟信号SWDCLK进行倍频处理,以得到第二时钟信号swd_clk2x;编码电路12连接第一电子设备的数据引脚和倍频电路11,被配置为采用第二时钟信号swd_clk2x作为编码时钟,对数据信号SWDI进行编码,以得到单路信号mrs_do。
其中,单路信号中的一半信号与数据信号相同,单路信号中的剩余一半信号与数据信号相反。
可选地,倍频电路11可以根据实际需求选择合适的频率倍数,例如可以是2倍、4倍等,这里不作要求。以2倍为例,在采用第二时钟信号swd_clk2x作为编码时钟,对数据信号SWDI进行编码时,数据信号SWDI一个周期对应的单路信号的相邻两个周期中,两个周期中的一个周期的信号输出为对应周期的数据信号SWDI,两个周期中的另一个周期的信号输出为对应周期的数据信号SWDI的反相。即,由于频率变为原来的两倍,周期缩小为原来的1/2,那么原来一个周期对应现在的两个周期,则两个周期的前一拍输出数据信号SWDI,后一拍输出输出信号SWDI的反相。
区别于现有技术,本实施例提供的接口转接电路包括:第一转换电路,被配置为连接第一电子设备,转换第一电子设备输出的第一双路信号为单路信号;第二转换电路,连接第一转换电路,被配置为连接第二电子设备,转换单路信号为第二双路信号,发送第二双路信号至第二电子设备;其中,第一双路信号和第二双路信号协议相同。通过上述方式,在双路信号的传输过程中,将双路信号转换成单路信号,并利用一跟信号线进行传输,将信号传输线减少到最少,简化了电路传输结构,减小了电路传输功耗。
参阅图5,图5是本申请提供的第二转换电路的结构示意图,该第二转换电路20包括信号恢复电路21和解码电路22。
其中,信号恢复电路21连接第一转换电路10,被配置为从单路信号mrs_di(输入)恢复出目标相位信号phx;解码电路22连接信号恢复电路21和第一转换电路10,被配置为利用目标相位信号phx对单路信号mrs_di进行解码,以得到与第一双路信号协议相同的第二双路信号。
在一实施例中,具体参阅图6,图6是本申请提供的信号恢复电路一实施例的结构示意图,该信号恢复电路21包括参考相位产生电路211和相位检测电路212,参考相位产生电路211被配置为生成参考相位信号clk_cnt;相位检测电路212连接第一转换电路10和参考相位产生电路211,被配置为检测单路信号mrs_di和参考相位信号clk_cnt的相位差,并利用相位差对参考相位信号clk_cnt进行调整,以使参考相位信号clk_cnt与单路信号mrs_di的相位同步。
在另一实施例中,具体参阅图7,图7是本申请提供的信号恢复电路另一实施例的结构示意图,该信号恢复电路21包括基准相位产生电路211a、相位更新电路211b、相位检测电路212和滤波电路213。
其中,基准相位产生电路211a被配置为生成基准相位信号clk_cnt,该基准相位信号clk_cnt为一个时钟信号,可以理解地,该时钟信号的频率一般大于第一双氯信号的频率;相位更新电路211b连接基准相位产生电路211a和相位检测电路212,被配置为利用单路信号mrs_di和参考相位信号的相位差对参考相位信号进行调整,以使参考相位信号与单路信号mrs_di的相位同步,并得到目标相位信号phx;滤波电路213连接相位检测电212路和相位更新电路211b,被配置为对相位差进行滤波处理。
具体地,clk是输入时钟信号,频率大于SWDCLK,例如,可以取SWDCLK的大致16倍,mrs_di是编码过的单根信号。由clk产生的基准相位计数器的输出clk_cnt做为相位更新的参考,相位更新后的相位通过相位检测电路212用来锁定输入编码信号mrs_di,相位检测电路212输出相位超前ph_up1和相位滞后信号ph_dn1,这两信号再通过数字滤波器产生的ph_up和ph_dn用来更新相位。phx是输出的目标相位信号,用来锁存数据。
可以理解地,图7示出了一种锁相环电路,通过相位更新电路211b、相位检测电路212和滤波电路213构成一个循环,通过对参考相位的不断更新,以及参考相位和mrs_di不断比较,逐渐缩小参考相位和mrs_di之间的相位差,实现相位的锁定。并可利用相位phx来锁存数据。
可选地,图7中的电路也可以采用全数字锁相环电路实现。
全数字锁相环电路的组成与模拟锁相环电路基本相同,即也是由相位检测电路、滤波电路和压控振荡器等基本部件构成,但这些部件全部采用数字电路。全数字锁相环路的工作原理:环路的输入信号通常为时间上连续的信号,如单频正弦波、模拟调频信号或移频键控信号等。环路的输出信号,即数字控制振荡器的输出信号为周期性脉冲序列,其周期可调且受数字滤波器输出信号的控制。输入信号和数控振荡器的输出信号加到抽样相位检测器的输入端。在检测器中,由数控振荡器的输出脉冲序列对输入信号抽样,检测出脉冲序列与输入信号之间的相位差,并变换成数字信号作为检测器的输出信号。该信号经数字滤波器滤波后作为数控振荡器的控制信号,改变数控振荡器的周期,实现对相差的校正。
参阅图8,图8是本申请提供的解码电路一实施例的结构示意图,该解码电路22包括检测电路221和译码电路222,该检测电路221被配置为实现活动信号检测和/或连线重置检测,译码电路222被配置为将时钟信号和数据信号转化为SWD信号。
可选地,活动信号检测主要是用于判断输入端是否有信号输入。具体地,若输入端的信号保持为低电平,则确定没有检测到活动信号,若有检测到输入端的信号被抬高,则确定检测到活动信号。其中,可以根据是否检测到活动信号来开始进行相应的解码。
可选地,连线重置检测主要是对于接口转接电路与第一电子设备或第二电子设备的连线通断的检测,可以理解地,本实施例的接口转换电路可以数据线的方式连接第一电子设备和第二电子设备,因此,该数据线会与第一电子设备和第二电子设备形成连接/断开关系,在实际操作中,会出现断开切换至连接、或者连接切换至断开的情况,通过连线重置检测可以实现对数据线的断开/连接的检测,以便进行解码。
通过上述方式,可以将串行双线调试信号转换为串行单线调试信号,一方面解决了串行双线调试接口和串行单线调试接口之间不兼容的问题,另一方面由于采用单线传输,将信号传输线减少到最少,简化了电路传输结构,减小了电路传输功耗。
参阅图9,图9是本申请提供的信号转换方法一实施例的流程示意图,该方法包括:
步骤91:获取第一电子设备发送的第一双路信号。
双路信号是指需要在两根传输线上进行传输的信号,例如,该双线信号可以包括一时钟信号和一数据信号,时钟信号和数据信号同步在两根传输线上进行传输。
步骤92:将第一双路信号转换为单路信号。
单路信号是指仅在一根传输线上进行传输的信号,例如,该单线信号可以按照时序先后发送时钟信号和数据信号,时钟信号和数据信号异步在一根传输线上进行传输。
步骤93:传输单路信号。
可以理解地,本实施例中仅用一根线进行单路信号的传输。
步骤94:将单路信号转换为第二双路信号。
步骤95:将第二双路信号发送给第二电子设备。
可选地,在一实施例中,步骤92可以具体为:根据时钟信号确定编码时钟,利用编码时钟对数据信号进行编码,得到单路信号。
具体地,对时钟引脚输出的第一时钟信号进行倍频处理,得到第二时钟信号;采用第二时钟信号作为编码时钟,对数据信号进行编码,得到单路信号。
其中,单路信号中的一半信号与数据信号相同,单路信号中的剩余一半信号与数据信号相反。
可选地,倍频电路11可以根据实际需求选择合适的频率倍数,例如可以是2倍、4倍等,这里不作要求。以2倍为例,在采用第二时钟信号swd_clk2x作为编码时钟,对数据信号SWDI进行编码时,数据信号SWDI一个周期对应的单路信号的相邻两个周期中,两个周期中的一个周期的信号输出为对应周期的数据信号SWDI,两个周期中的另一个周期的信号输出为对应周期的数据信号SWDI的反相。即,由于频率变为原来的两倍,周期缩小为原来的1/2,那么原来一个周期对应现在的两个周期,则两个周期的前一拍输出数据信号SWDI,后一拍输出输出信号SWDI的反相。
可选地,在一实施例中,步骤94可以具体为:从单路信号恢复出目标相位信号,利用目标相位信号对单路信号进行解码,得到第二双路信号。
具体地,可以生成参考相位信号,检测单路信号和参考相位信号的相位差,利用相位差对参考相位信号进行调整,使调整后的参考相位信号与单路信号的相位同步。
其中,初始生成基准相位信号,利用相位差对参考相位信号进行调整,使调整后的参考相位信号与单路信号的相位同步。
参阅图10,图10是本申请提供的芯片一实施例的结构示意图,该芯片200包括接口转接电路201,该接口转换电路是如上述实施例中提供的接口转接电路。
可以理解地,本申请的接口转换电路用于两个电子设备之间进行信号的转换和传输,因此,本实施提供的芯片200可以设置于信号传输中进行信号的转换。
进一步,本申请实施例中的第一转换电路和第二转换电路还可以单独以芯片的方式实现。具体地,一条信号传输线包括两个数据接口,其中的一个数据接口中设置有一芯片,该芯片包括了上述实施例中的第一转换电路,其中的另一个数据接口中设置有另一芯片,该芯片包括上述实施例中的第二转换电路。可以理解地,第一接口和第二接口之间通过单线进行信号传输。
可选地,在一实施例中,该第一接口和第二接口为SWD接口,每个SWD接口至少包括时钟引脚和数据引脚,用于分别与电子设备之间进行时钟信号和数据信号的传输。
可选地,在另一实施例中,该该芯片200被配置于执行如下的方法:
获取第一电子设备发送的第一双路信号,将第一双路信号转换为单路信号,传输单路信号,将单路信号转换为第二双路信号,将第二双路信号发送给第二电子设备。
其中,根据时钟信号确定编码时钟,利用编码时钟对数据信号进行编码,得到单路信号。
具体地,将第一双路信号转换为单路信号的步骤可以具体为:对时钟引脚输出的第一时钟信号进行倍频处理,得到第二时钟信号;采用第二时钟信号作为编码时钟,对数据信号进行编码,得到单路信号。
其中,将单路信号转换为第二双路信号的步骤可以具体为:从单路信号恢复出目标相位信号,利用目标相位信号对单路信号进行解码,得到第二双路信号。
具体地,可以生成参考相位信号,检测单路信号和参考相位信号的相位差,利用相位差对参考相位信号进行调整,使调整后的参考相位信号与单路信号的相位同步。
参阅图11,图11是本申请提供的家用电器一实施例的结构示意图,该家用电器110包括芯片111,该芯片111是如上述实施例中提供的芯片。
可以理解地,在上述实施例中,芯片可以设置于信号线中,在这种实施例中,家用电器的接口依然为双线接口,例如SWD接口。而在本实施例中,该芯片设置于家用电器中,则家用电器的数据接口可以设置为单线接口,通过一芯片连接该单线接口进行信号的转换,再把转换后的双线信号输入至需要的模块。或者,通过将双线信号输入至该芯片并转换为单线信号,再把转换后的单线信号通过该单线接口发送出去。
进一步,家用电器110可以根据实际的需要来确定芯片中的信号转换电路。例如,若家用电器110仅作为信号接收方,需要将接收的单线信号转化为双线信号,该芯片中可以集成上述实施例中的第二转换电路,若家用电器110仅作为信号发送方,需要将产生的双线信号转化为单线信号发送出去,该芯片中可以集成上述实施例中的第一转换电路。
另外,若家用电器110既需要将单线信号转化为双线信号,也需要将双线信号转化为单线信号,则可以设置多个芯片,或者在一个芯片中集成两个电路。
其中,该家用电器110可以是空调、空气净化器、加湿器等空气调节设备,也可以是微波炉、电磁炉等厨具设备,还可以是路由器、电视机等多媒体网络设备。
在本申请所提供的几个实施方式中,应该理解到,所揭露的方法以及设备,可以通过其它的方式实现。例如,以上所描述的设备实施方式仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外,在本申请各个实施方式中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是根据本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (12)
1.一种接口转接电路,其特征在于,所述接口转接电路包括:
第一转换电路,被配置为连接第一电子设备,转换所述第一电子设备输出的第一双路信号为单路信号;
第二转换电路,连接所述第一转换电路,被配置为连接第二电子设备,转换所述单路信号为第二双路信号,发送所述第二双路信号至所述第二电子设备;
其中,所述第一双路信号和所述第二双路信号协议相同。
2.根据权利要求1所述的接口转接电路,其特征在于,
所述第一双路信号包括时钟信号和数据信号;
所述第一转换电路被配置为根据所述时钟信号确定编码时钟,利用所述编码时钟编码所述数据信号,输出所述单路信号。
3.根据权利要求2所述的接口转接电路,其特征在于,
所述第一转换电路包括:
倍频电路,连接所述第一电子设备的时钟引脚,被配置为倍频处理所述时钟引脚输出的第一时钟信号,输出第二时钟信号;
编码电路,连接所述第一电子设备的数据引脚和所述倍频电路,被配置为采用所述第二时钟信号作为编码时钟,编码所述数据信号,输出所述单路信号。
4.根据权利要求3所述的接口转换电路,其特征在于,
所述倍频处理为两倍频处理;
所述单路信号中的一半信号与所述数据信号相同,所述单路信号中的剩余一半信号与所述数据信号相反。
5.根据权利要求1所述的接口转换电路,其特征在于,
所述第二转换电路包括:
信号恢复电路,连接所述第一转换电路,被配置为从所述单路信号恢复出目标相位信号;
解码电路,连接所述信号恢复电路和所述第一转换电路,被配置为利用所述目标相位信号解码所述单路信号,输出所述第二双路信号。
6.根据权利要求5所述的接口转换电路,其特征在于,
所述信号恢复电路包括:
参考相位产生电路,被配置为生成参考相位信号;
相位检测电路,连接所述第一转换电路和所述参考相位产生电路,被配置为检测所述单路信号和所述参考相位信号的相位差,利用所述相位差调节所述参考相位信号,调节后的所述参考相位信号与所述单路信号的相位同步。
7.根据权利要求6所述的接口转换电路,其特征在于,
所述参考相位产生电路包括:
基准相位产生电路,被配置为生成基准相位信号;其中,所述基准相位信号的频率大于所述第一双路信号的频率;
相位更新电路,连接所述基准相位产生电路和所述相位检测电路,被配置为利用所述相位差调节所述参考相位信号,调节后的所述参考相位信号与所述单路信号的相位同步。
8.根据权利要求7所述的接口转换电路,其特征在于,
所述基准相位信号的频率至少是所述第一双路信号的频率的16倍。
9.根据权利要求7所述的接口转换电路,其特征在于,
所述信号恢复电路还包括:
滤波电路,连接所述所述相位检测电路和所述相位更新电路,被配置为滤波处理所述相位差。
10.根据权利要求1-9任一项所述的接口转换电路,其特征在于,
所述第一双路信号和所述第二双路信号为串行双线调试信号。
11.一种芯片,其特征在于,所述芯片包括如权利要求1-10任一项所述的接口转换电路。
12.一种家用电器,其特征在于,所述家用电器包括如权利要求11所述的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010623422.XA CN111951744B (zh) | 2020-06-30 | 2020-06-30 | 一种接口转接电路、芯片以及家用电器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010623422.XA CN111951744B (zh) | 2020-06-30 | 2020-06-30 | 一种接口转接电路、芯片以及家用电器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111951744A true CN111951744A (zh) | 2020-11-17 |
CN111951744B CN111951744B (zh) | 2021-11-30 |
Family
ID=73337832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010623422.XA Active CN111951744B (zh) | 2020-06-30 | 2020-06-30 | 一种接口转接电路、芯片以及家用电器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111951744B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1855858A (zh) * | 2005-04-26 | 2006-11-01 | 杭州华为三康技术有限公司 | 以太网物理层复用和解复用装置及方法 |
CN101088244A (zh) * | 2004-12-23 | 2007-12-12 | 皇家飞利浦电子股份有限公司 | 用于接收和/或用于解码数据信号的接口电路及方法 |
CN102714553A (zh) * | 2012-03-21 | 2012-10-03 | 华为技术有限公司 | 信号处理方法、光接收机以及光网络系统 |
CN104579325A (zh) * | 2013-10-10 | 2015-04-29 | 瑞昱半导体股份有限公司 | 数据接收装置与方法 |
CN104978291A (zh) * | 2014-04-09 | 2015-10-14 | Nxp股份有限公司 | 基于i2c总线协议的单线接口总线收发系统系统及i2c单线通讯方法 |
CN107688499A (zh) * | 2017-08-29 | 2018-02-13 | 广州云移信息科技有限公司 | 一种排队事件处理方法及系统 |
CN109564557A (zh) * | 2017-03-01 | 2019-04-02 | 华为技术有限公司 | 单线通信方法及设备 |
CN208766653U (zh) * | 2018-09-21 | 2019-04-19 | 北京神经元网络技术有限公司 | 应用于两线制总线的模拟前端装置 |
-
2020
- 2020-06-30 CN CN202010623422.XA patent/CN111951744B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101088244A (zh) * | 2004-12-23 | 2007-12-12 | 皇家飞利浦电子股份有限公司 | 用于接收和/或用于解码数据信号的接口电路及方法 |
CN1855858A (zh) * | 2005-04-26 | 2006-11-01 | 杭州华为三康技术有限公司 | 以太网物理层复用和解复用装置及方法 |
CN102714553A (zh) * | 2012-03-21 | 2012-10-03 | 华为技术有限公司 | 信号处理方法、光接收机以及光网络系统 |
CN104579325A (zh) * | 2013-10-10 | 2015-04-29 | 瑞昱半导体股份有限公司 | 数据接收装置与方法 |
CN104978291A (zh) * | 2014-04-09 | 2015-10-14 | Nxp股份有限公司 | 基于i2c总线协议的单线接口总线收发系统系统及i2c单线通讯方法 |
CN109564557A (zh) * | 2017-03-01 | 2019-04-02 | 华为技术有限公司 | 单线通信方法及设备 |
CN107688499A (zh) * | 2017-08-29 | 2018-02-13 | 广州云移信息科技有限公司 | 一种排队事件处理方法及系统 |
CN208766653U (zh) * | 2018-09-21 | 2019-04-19 | 北京神经元网络技术有限公司 | 应用于两线制总线的模拟前端装置 |
Non-Patent Citations (1)
Title |
---|
方建邦: "《锁相环原理及其应用》", 30 June 1988 * |
Also Published As
Publication number | Publication date |
---|---|
CN111951744B (zh) | 2021-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10484164B2 (en) | Clock and data recovery for pulse based multi-wire link | |
CN104808966B (zh) | 有效编码的方法和装置 | |
CN108153688A (zh) | 串行隔离通信方法及系统 | |
CN104320160A (zh) | 一种数据收发方法、装置及系统 | |
CN110719147B (zh) | 一种基于LoRa的高可靠双机热备数据采集方法 | |
US8933816B2 (en) | Systems and methods for communication with a smart power meter over optical fiber | |
CN111951744B (zh) | 一种接口转接电路、芯片以及家用电器 | |
CN101146088A (zh) | 一种数据总线结构及应用该结构的数据传输方法 | |
CN112003817B (zh) | 一种信号转换方法、芯片以及家用电器 | |
CN113691340B (zh) | 基于曼彻斯特编码的环网柜数字化终端及其数据传输方法 | |
CN101026448A (zh) | 一种同步通信系统时钟再生方法及系统 | |
CN112416848B (zh) | 源芯片、目的芯片、数据传输方法及处理器系统 | |
CN221467730U (zh) | 时统同步电路及其系统 | |
CN208675253U (zh) | 一种井下仪器与地面控制系统之间的通讯电路 | |
CN108600067A (zh) | 一种井下仪器与地面控制系统之间的通讯方法及通讯电路 | |
CN111917504B (zh) | 一种传输多路数据的双线同步高速传输系统 | |
JPH03158040A (ja) | データトランスフォーマ | |
CN217501749U (zh) | 一种数字化煤矿安全监控系统断电时间检测装置 | |
CN117595861A (zh) | 一种用于高速数字信号的采集与数据处理系统 | |
CN114116552A (zh) | 一种多路Biss-C数据到通用串口的数据采集传输装置 | |
Stuban | Wireless data transmission between personal computers | |
CN104298153A (zh) | 一种用于智能变电站的信号采集方法 | |
CN118646614A (zh) | 一种lin总线实时防数据传输冲突的方法及电路 | |
JPS5972239A (ja) | デ−タ伝送装置 | |
CN114762301A (zh) | 信号处理装置、信号处理方法及信号处理程序 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |