CN108153688A - 串行隔离通信方法及系统 - Google Patents
串行隔离通信方法及系统 Download PDFInfo
- Publication number
- CN108153688A CN108153688A CN201711480473.6A CN201711480473A CN108153688A CN 108153688 A CN108153688 A CN 108153688A CN 201711480473 A CN201711480473 A CN 201711480473A CN 108153688 A CN108153688 A CN 108153688A
- Authority
- CN
- China
- Prior art keywords
- pulse
- instruction
- response
- pulse signal
- chip end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006854 communication Effects 0.000 title claims abstract description 170
- 238000004891 communication Methods 0.000 title claims abstract description 163
- 238000002955 isolation Methods 0.000 title claims abstract description 112
- 230000004044 response Effects 0.000 claims description 128
- 238000000034 method Methods 0.000 claims description 81
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 description 24
- 230000005540 biological transmission Effects 0.000 description 23
- SVTBMSDMJJWYQN-UHFFFAOYSA-N 2-methylpentane-2,4-diol Chemical compound CC(O)CC(C)(C)O SVTBMSDMJJWYQN-UHFFFAOYSA-N 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000008054 signal transmission Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明提供的串行隔离通信方法及系统，主芯片端将获取的指令信息转换为指令隔离通信数据，按照预设编码规则，生成相对应的指令脉冲信号，将所述指令脉冲信号发送至从芯片端，其中，预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系用于表征一比特数据的值；所述指令脉冲信号包括至少一组脉冲信号。本发明利用一组脉冲信号中正脉冲的宽度与所述负脉冲的宽度之间的大小关系来表征一比特数据的值，从而使得该脉冲信号在生成与解码的过程中，无需依赖于统一的时钟信号，从而实现了准确、可靠的串行隔离通信过程。
Description
技术领域
本发明涉及通信技术领域，更具体的说，涉及串行隔离通信方法及系统。
背景技术
在电子电路高度集成化的过程中，串行通信协议，由于其设计简单，通讯稳定，成本低廉，被广泛应用于各工业领域。但在某些复杂电路系统中，例如电池组管理系统，各组电路之间的电源和地可能是不同的，所以在电路设计上需要将各组电路之间电气隔离开来，因此信号也就不能通过直接连接的方式传递，使得传统的串行通信方法无法工作。
现有的解决思路是依赖同一时钟信号对整个电路系统中相互电气隔离的各电路所传输的信号进行编码与解码，但是，将相互电气隔离的各电路通过多组电磁耦合的方式接入同一时钟信号来实现时钟同步，其设计复杂度太大，设计成本也太高，而且时钟同步效果较差，数据传输的准确性与可靠性得不到保障，因此，现有的解决思路并不能简单、可靠地实现电气隔离条件下的串行通信。
因此，目前迫切需要一种简单、可靠的电气隔离条件下的串行通信方案。
发明内容
有鉴于此，本发明提供了一种串行隔离通信方法及系统，以解决目前并没有一种简单、可靠的电气隔离条件下的串行通信方案的技术问题。
为实现上述目的，本发明提供如下技术方案：
一种串行隔离通信方法，应用于串行隔离通信系统中的主芯片端，所述串行隔离通信系统还包括从芯片端，所述主芯片端与所述从芯片端之间相互电气隔离；所述方法包括：
获取指令信息；
将所述指令信息转换为指令隔离通信数据，所述指令隔离通信数据包括至少一比特数据；
按照预设编码规则，生成与所述指令隔离通讯数据相对应的指令脉冲信号；所述预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系用于表征一比特数据的值；所述指令脉冲信号包括至少一组脉冲信号；
通过双绞线将所述指令脉冲信号发送至从芯片端。
优选的，在所述通过双绞线将所述指令脉冲信号发送至从芯片端之后，所述方法还包括：
通过双绞线接收从芯片端发送的应答脉冲信号，所述应答脉冲信号包括至少一组脉冲信号；
按照所述预设编码规则，将所述应答脉冲信号解析为应答隔离通信数据；
将所述应答隔离通信数据转换为应答信息。
一种串行隔离通信方法，应用于串行隔离通信系统中的从芯片端，所述串行隔离通信系统还包括主芯片端，所述主芯片端与所述从芯片端之间相互电气隔离；所述方法包括：
通过双绞线接收指令脉冲信号；
按照预设编码规则，将所述指令脉冲信号解析为指令隔离通信数据；所述预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系用于表征一比特数据的值；所述指令脉冲信号包括至少一组脉冲信号；
将所述指令隔离通信数据转换为指令信息。
优选的，在所述将所述指令隔离通信数据转换为指令信息之后，所述方法还包括：
响应于所述指令信息，生成应答信息；
将所述应答信息转换为应答隔离通信数据；
按照所述预设编码规则，生成与所述应答隔离通讯数据相对应的应答脉冲信号；
通过双绞线将所述应答脉冲信号发送至主芯片端。
优选的，所述串行隔离通信系统包括多个从芯片端，所述多个从芯片端之间相互级联；所述方法还包括：
通过双绞线将所述指令脉冲信号发送至下一级从芯片端。
优选的，所述通过双绞线接收指令脉冲信号包括：
通过双绞线接收主芯片端发送的指令脉冲信号；
或者，
通过双绞线接收上一级从芯片端发送的指令脉冲信号。
优选的，在所述通过双绞线将所述指令脉冲信号发送至下一级从芯片端之后，所述方法还包括：
通过双绞线接收下一级从芯片端发送的应答脉冲信号；
通过双绞线将下一级从芯片端发送的应答脉冲信号发送至主芯片端或上一级从芯片端。
一种串行隔离通信系统，所述串行隔离通信系统包括主芯片端与从芯片端，主芯片端与所述从芯片端之间相互电气隔离；
所述主芯片端，包括：
主指令获取单元，用于获取指令信息；
主数据转换单元，用于将所述指令信息转换为指令隔离通信数据，所述指令隔离通信数据包括至少一比特数据；
主信号控制单元，用于按照预设编码规则，生成与所述指令隔离通讯数据相对应的指令脉冲信号；
主信号收发单元，用于通过双绞线将所述指令脉冲信号发送至从芯片端；
所述从芯片端，包括：
上级信号收发单元，用于通过双绞线接收指令脉冲信号；
从信号控制单元，用于按照预设编码规则，将所述指令脉冲信号解析为指令隔离通信数据；
从数据转换单元，用于将所述指令隔离通信数据转换为指令信息；
其中，所述预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系用于表征一比特数据的值；所述指令脉冲信号包括至少一组脉冲信号。
优选的，所述主信号收发单元，还用于通过双绞线接收从芯片端发送的应答脉冲信号；
所述主信号控制单元，还用于按照所述预设编码规则，将所述应答脉冲信号解析为应答隔离通信数据；
所述主数据转换单元，还用于将所述应答隔离通信数据转换为应答信息。
优选的，所述从芯片端还包括：
从应答生成单元，用于响应于所述指令信息，生成应答信息；
所述从数据转换单元，还用于将所述应答信息转换为应答隔离通信数据；
所述从信号控制单元，还用于按照所述预设编码规则，生成与所述应答隔离通讯数据相对应的应答脉冲信号；
上级信号收发单元，还用于通过双绞线将所述应答脉冲信号发送至主芯片端。
优选的，所述串行隔离通信系统包括多个从芯片端，所述多个从芯片端之间相互级联；从芯片端还包括：
下级信号收发单元，用于通过双绞线将所述指令脉冲信号发送至下一级从芯片端。
优选的，所述上级信号收发单元具体用于：
通过双绞线接收主芯片端发送的指令脉冲信号；
或者，
通过双绞线接收上一级从芯片端发送的指令脉冲信号。
优选的，所述下级信号收发单元，还用于通过双绞线接收下一级从芯片端发送的应答脉冲信号；
所述上级信号收发单元，还用于通过双绞线将下一级从芯片端发送的应答脉冲信号发送至主芯片端或上一级从芯片端。
优选的，所述主信号控制单元，具体用于利用所述主芯片端的内部时钟信号，按照预设编码规则，生成与所述指令隔离通讯数据相对应的指令脉冲信号；具体还用于利用所述主芯片端的内部时钟信号，按照所述预设编码规则，将所述应答脉冲信号解析为应答隔离通信数据；
所述从信号控制单元，具体用于利用所述从芯片端的内部时钟信号，按照预设编码规则，将所述指令脉冲信号解析为指令隔离通信数据；具体还用于利用所述从芯片端的内部时钟信号，按照所述预设编码规则，生成与所述应答隔离通讯数据相对应的应答脉冲信号。
优选的，所述主芯片端与所述从芯片端均包括一脉冲配置单元；所述脉冲配置单元，用于：
获取用户的脉冲宽度配置参数；
根据所述脉冲配置参数，配置所述正脉冲的宽度与所述负脉冲的宽度。
优选的，所述主芯片端与所述从芯片端之间通过电磁耦合通信。
从上述的技术方案可以看出，本发明提供的串行隔离通信方法及系统中，主芯片端与从芯片端所传输的指令脉冲信号，是按照预设编码规则生成的，所述预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述指令脉冲信号包括至少一组脉冲信号，其中，本发明利用所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系来表征一比特数据的值，而不再是利用具有相同宽度的正脉冲与负脉冲的先后次序来表征一比特的值，从而在主芯片端生成指令脉冲信号以及从芯片端解码指令脉冲信号的过程中，采用各自的内部时钟即可保证所生成的指令脉冲信号的有效性、传输过程中指令脉冲信号的可靠性以及对指令脉冲信号的解码准确性，整个过程无需依赖于统一的时钟信号，无需通过复杂的耦合电路来接入同一时钟源，从而实现了准确、可靠的串行隔离通信过程。同时，采用双绞线电磁耦合的传输方法，可以有效滤除传输线路上的共模噪声，保证信号经过复杂系统时传输的准确性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的主芯片端的串行隔离通信方法的流程图；
图2为本申请实施例提供的一组脉冲信号的传输时序图；
图3为本申请实施例提供的起始脉冲信号与结束脉冲信号的传输时序图；
图4为本申请实施例提供的从芯片端的串行隔离通信方法的一种流程图；
图5为本申请实施例提供的两组脉冲信号的接收时序图；
图6为本申请实施例提供的从芯片端的串行隔离通信方法的另一种流程图；
图7为本申请实施例提供的串行隔离通信系统的一种结构示意图；
图8为本申请实施例提供的串行隔离通信系统的另一种结构示意图；
图9为本申请实施例提供的主芯片端与两个从芯片端之间指令脉冲信号的传输时序图；
图10为本申请实施例提供的一种通信接口电路的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-3，图1为本申请实施例提供的主芯片端的串行隔离通信方法的流程图。
本实施例提供的串行隔离通信方法，应用于串行隔离通信系统中的主芯片端，所述串行隔离通信系统还包括从芯片端，所述主芯片端与所述从芯片端之间相互电气隔离。
如图1所示，所述方法包括：
S101：获取指令信息。
在串行隔离通信系统中，位于主芯片端一侧通常还包括一微控制器，该微控制器可用于生成指令信息，所述指令信息可用于指示相应的功能单元执行与所述指令信息相对应的功能，该功能单元通常位于从芯片端的一侧，通过从芯片端接收所述指令信息。
在其他示例中，所述指令信息还可以是位于主芯片端一侧其他单元模块生成的，并不局限于所述微控制器。
S102：将所述指令信息转换为指令隔离通信数据。
所述指令隔离通信数据包括至少一比特数据。比特数据的值包括0和1。将所述指令信息转换为指令隔离通信数据，是为了便于将指令信息间接转化为串行通信中的脉冲信号。
S103：按照预设编码规则，生成与所述指令隔离通讯数据相对应的指令脉冲信号。
所述预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系用于表征一比特数据的值。
其中，所述指令脉冲信号包括至少一组脉冲信号。
在一示例中，预设编码规则可以如下表所示：
表1预设编码规则
如表1所示，正脉冲与负脉冲组成与一比特数据相对应的一组脉冲信号。如表1所示，采用7个时钟周期(CLK)的正脉冲(+1)与3个时钟周期(CLK)的负脉冲(-1)组成的一组脉冲信号用来表征一比特数据的值为1；采用3个时钟周期的正脉冲与7个时钟周期的负脉冲组成的一组脉冲信号用来表征一比特数据的值为0。其中，时钟周期(CLK)的个数即为正、负脉冲的宽度。
表1仅为一优选示例，正脉冲与负脉冲的具体宽度可以根据具体情况进行设置，只要保证对端能够正确解析出宽度不同的正脉冲与负脉冲即可。
优选的，正脉冲与负脉冲之间的宽度比大于2:1或宽度比小于1:2。
S104：通过双绞线将所述指令脉冲信号发送至从芯片端。
由于从芯片端与主芯片端之间相互电气隔离，所以主芯片端具体可通过双绞线来将所述指令脉冲信号发送至所述从芯片端。
针对表1所示的预设编码规则，相应的一组脉冲信号的传输过程如图2所示。其中，OSC_CLK为主芯片端的内部时钟信号；ISOL+Pulse 0是值为0的一比特数据对应的一组脉冲信号，ISOL+Pulse 1是值为1的一比特数据对应的一组脉冲信号；Dataout0+是对应ISOL+Pulse 0的正脉冲的数字信号(时钟计数)，Dataout0-是对应ISOL+Pulse 0的负脉冲的数字信号(时钟计数)；Dataout1+是对应ISOL+Pulse 1的正脉冲的数字信号(时钟计数)，Dataout1-是对应ISOL+Pulse 1的负脉冲的数字信号(时钟计数)；Tdelay为信号传输延时。
其中，ISOL+Pulse 0与ISOL-Pulse 0是在采用双绞线传输的一对信号，两者的脉冲波形振幅相等、相位相同且极性相反，在接收到这一对信号时，利用ISOL+Pulse 0与ISOL-Pulse 0的差分值，能够保证信号的准确解析，抑制共模噪声，提高信号传输过程与解析过程的可靠性与准确性。
ISOL+Pulse 1与ISOL-Pulse 1同ISOL+Pulse 0与ISOL-Pulse 0的传输原理相同。
在一示例中，在发送每一组脉冲信号后还可以发送一预设时间周期的零脉冲，所述零脉冲作为各组脉冲信号之间的间隔脉冲，用于有效识别每一组脉冲信号。
在另一示例中，各组脉冲信号中正脉冲与负脉冲的先后顺序一致。例如，每一组脉冲信号中均为：正脉冲在前，负脉冲在后；或者，负脉冲在前正脉冲在后。在该示例中，由于每一组脉冲信号都是由正脉冲为开始，所以各组脉冲信号之间不存在零脉冲，也能够准确识别出每一组脉冲信号。
在又一示例中，在发送所述指令脉冲信号之前发送起始脉冲信号，表示即将发送指令脉冲信号；并在发送完所述指令脉冲信号之后发送结束脉冲信号，表示指令脉冲信号发送结束。所述起始脉冲信号与所述结束脉冲信号均包括4个脉冲(2组正、负脉冲)。
具体地，所述起始脉冲信号与结束脉冲信号的脉冲结构可如下表2所示：
表2起始、结束脉冲结构
其中，+1为正脉冲，-1为负脉冲，3CLK为3个时钟周期。所述起始脉冲信号与结束脉冲信号传输示意图如图3所示。其中，OSC_CLK为时钟信号，具体可以是主芯片端的内部时钟信号；ISO+Start为起始脉冲信号，ISO+End为结束脉冲信号。
其中，ISO+Start与ISO-Start也是在采用双绞线传输的一对信号，两者的脉冲波形振幅相等、相位相同且极性相反，在接收到这一对信号时，利用ISO+Start与ISO-Start的差分值，能够保证信号的准确解析，抑制共模噪声，提高信号传输过程与解析过程的可靠性与准确性。
ISO+End与ISO-End同ISO+Start与ISO-Start的传输原理相同。
在一示例中，与主芯片端与从芯片端之间的指令信息的传输过程相对应，还包括主芯片端与从芯片端之间的指令信息应答信息的传输过程。
具体地，在所述通过双绞线将所述指令脉冲信号发送至从芯片端之后，所述方法还包括：
a1、通过双绞线接收从芯片端发送的应答脉冲信号，所述应答脉冲信号包括至少一组脉冲信号；
a2、按照所述预设编码规则，将所述应答脉冲信号解析为应答隔离通信数据；
a3、将所述应答隔离通信数据转换为应答信息。
应答信号的处理与传输过程，具体内容可参考前述的指令信息的处理与传输过程，在此不再赘述。
本实施例提供的串行隔离通信方法，利用所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系来表征一比特数据的值，而不再是利用具有相同宽度的正脉冲与负脉冲的先后次序来表征一比特的值，从而在主芯片端生成指令脉冲信号的过程中，采用其内部时钟即可保证所生成的指令脉冲信号的有效性，无需依赖于与从芯片端相统一的时钟信号，也无需通过复杂的耦合电路来接入同一时钟源，从而实现了准确、可靠的串行隔离通信过程。请参阅图4-5，图4为本申请实施例提供的从芯片端的串行隔离通信方法的另一种流程图。
本实施例提供的串行隔离通信方法，应用于串行隔离通信系统中的从芯片端，所述串行隔离通信系统中还包括主芯片端，所述主芯片端与所述从芯片端之间相互电气隔离。
如图4所示，所述方法包括：
S201：通过双绞线接收指令脉冲信号。
在一示例中，接收主芯片端发送的指令脉冲信号。进一步地，通过双绞线接收主芯片端发送的指令脉冲信号。
S202：按照预设编码规则，将所述指令脉冲信号解析为指令隔离通信数据。
所述预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系用于表征一比特数据的值。
其中，所述指令脉冲信号包括至少一组脉冲信号。
在一示例中，可利用从芯片端的内部时钟信号，对指令脉冲信号中的任一组脉冲信号的正脉冲与负脉冲分别进行时钟计数，得到正脉冲计数为TH，负脉冲计数为TL，当TH＞TL时，表示这一组脉冲信号对应的一比特数据的值为1；当TH＜TL时，表示这一组脉冲信号对应的一比特数据的值为0。
当然，也可以用TH＞TL的大小关系表征这一组脉冲信号对应的一比特数据的值为0，用TH＜TL的大小关系表征这一组脉冲信号对应的一比特数据的值为1。具体如何利用大小关系来表征一比特数据的值，可以根据实际需求进行设置。
以按照前述实施例中表1所示的预设编码规则生成的指令脉冲信号为例，其中两组脉冲信号的接收过程可如图5所示。其中，OSC_CLK为从芯片端的内部时钟信号；ISO+为两组脉冲信号的波形图，该两组脉冲信号对应的两比特数据依次为0、1；Datain+是对应ISOL+的正脉冲的数字信号(时钟计数)，Datain-是对应ISOL+的负脉冲的数字信号(时钟计数)；Tdelay为信号传输延时；Data_digital_controller为所述两组脉冲信号解码成的指令隔离通信数据的示意图。
其中，ISO+与ISO-是在采用双绞线传输的一对信号，两者的脉冲波形振幅相等、相位相同且极性相反，在接收到这一对信号时，利用ISO+与ISO-的差分值，能够保证信号的准确解析，抑制共模噪声，提高信号传输过程与解析过程的可靠性与准确性。
S203：将所述指令隔离通信数据转换为指令信息。
在得到指令隔离通信数据后，便可将指令隔离通信数据转换为相应的指令信息。
在串行隔离通信系统中，位于从芯片端一侧通常还包括功能单元，该功能单元用于执行与所述指令信息相对应的功能，从芯片端在得到指令信息后，会将该指令信息发送给相应的功能单元。
在一示例中，所述从芯片端在获得所述指令信息后，还可以生成与所述指令信息相对应的应答信息，并将所述应答信息反馈给主芯片端。具体地包括：
b1、响应于所述指令信息，生成应答信息；
b2、将所述应答信息转换为应答隔离通信数据；
b3、按照所述预设编码规则，生成与所述应答隔离通讯数据相对应的应答脉冲信号；
b4、通过双绞线将所述应答脉冲信号发送至主芯片端。
应答信号的处理与传输过程，具体内容可参考前述的指令信息的处理与传输过程，在此不再赘述。
本实施提供的串行隔离通信方法，利用所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系来表征一比特数据的值，而不再是利用具有相同宽度的正脉冲与负脉冲的先后次序来表征一比特的值，从而在从芯片端解码指令脉冲信号的过程中，采用自身的内部时钟即可保证对指令脉冲信号的解码准确性，整个过程无需依赖于统一的时钟信号，无需通过复杂的耦合电路来接入同一时钟源，从而实现了准确、可靠的串行隔离通信过程。
请参阅图6，图6为本申请实施例提供的从芯片端的串行隔离通信方法的另一种流程图。
本实施例提供的串行隔离通信方法，应用于串行隔离通信系统中的从芯片端，所述串行隔离通信系统中还包括主芯片端，所述主芯片端与所述从芯片端之间相互电气隔离。其中，所述串行隔离通信系统包括多个从芯片端，所述多个从芯片端之间相互级联。
如图6所示，所述方法包括：
S301：通过双绞线接收主芯片端发送的指令脉冲信号；或者，通过双绞线接收上一级从芯片端发送的指令脉冲信号。
当系统包括多个相互级联的从芯片端时，从芯片端不仅可以接收主芯片端发送的指令脉冲信号，还可以接收上一级从芯片端发送的指令脉冲信号。具体地，当从芯片端上一级连接为主芯片端时，接收主芯片端发送的指令脉冲信号；当从芯片端上一级连接为从芯片端时，接收上一级从芯片端发送的指令脉冲信号。
S302：通过双绞线将指令脉冲信号发送至下一级从芯片端。
在一示例中，所述从芯片端在接收到指令脉冲信号后，根据获得的指令信息判断是否需要应答该指令信息，若需要，则生成与所述指令信息相对应的应答信息，并将该应答信息向主芯片端发送；同时，当所述从芯片端连接有下一级从芯片端时，将指令脉冲信号发送至下一级从芯片端。
在另一示例中，所述从芯片端还可以接收下一级从芯片端向主芯片端发送的应答信息，并将该应答信息向主芯片端转发。具体地，在所述通过双绞线将所述指令脉冲信号发送至下一级从芯片端之后，所述方法还包括：
c1、通过双绞线接收下一级从芯片端发送的应答脉冲信号；
c2、通过双绞线将下一级从芯片端发送的应答脉冲信号发送至主芯片端或上一级从芯片端。
本实施例提供的串行隔离通信方法，当串行隔离通信系统包括多个相互级联的从芯片端时，从芯片端还可实现信号中转功能，将接收到的指令脉冲信号，转发至下一级从芯片端；并且，从芯片端不仅可以将自身产生的应答信息向主芯片端发送，还可以接收下一级从芯片端发送的应答信息并将其向主芯片端转发，实现多从芯片端工作模式，提高了串行隔离通信系统的灵活性。
对应于串行隔离通信方法，本发明实施例还提供了相应的串行隔离通信系统。
请参阅图7，图7为本申请实施例提供的串行隔离通信系统的一种结构示意图。
本实施例的串行隔离通信系统，用于实施前述实施例的串行隔离通信方法，如图7所示，所述系统包括：
所述串行隔离通信系统包括主芯片端U100与从芯片端U200，主芯片端U100与所述从芯片端U200之间相互电气隔离。
所述主芯片端U100，包括：
主指令获取单元U101，用于获取指令信息。
在串行隔离通信系统中，位于主芯片端一侧通常还包括一微控制器，该微控制器可用于生成指令信息，所述指令信息可用于指示相应的功能单元执行与所述指令信息相对应的功能，该功能单元通常位于从芯片端的一侧，通过从芯片端接收所述指令信息。
在一示例中，微控制器与主芯片端位于同一侧，两者之间并不存在电气隔离，所以可通过标准的串行通信接口(如SPI接口、IIC接口)进行指令信息的传输。
主数据转换单元U102，用于将所述指令信息转换为指令隔离通信数据，所述指令隔离通信数据包括至少一比特数据。
主信号控制单元U103，用于按照预设编码规则，生成与所述指令隔离通讯数据相对应的指令脉冲信号。
主信号收发单元U104，用于通过双绞线10将所述指令脉冲信号发送至从芯片端。
由于从芯片端与主芯片端之间相互电气隔离，所以主芯片端具体可通过双绞线来将所述指令脉冲信号发送至所述从芯片端，以降低电磁辐射对通信传输的影响。
所述从芯片端U200，包括：
上级信号收发单元U201，用于通过双绞线10接收指令脉冲信号。
在一示例中，上级信号收发单元U201具体用于通过双绞线接收主芯片端发送的指令脉冲信号。
从信号控制单元U202，用于按照预设编码规则，将所述指令脉冲信号解析为指令隔离通信数据。
从数据转换单元U203，用于将所述指令隔离通信数据转换为指令信息。
在串行隔离通信系统中，位于从芯片端一侧通常还包括功能单元，该功能单元用于执行与所述指令信息相对应的功能，从芯片端在得到指令信息后，会将该指令信息发送给相应的功能单元。
在一示例中，所述功能单元与从芯片端位于同一侧，两者之间并不存在电气隔离，所以可通过标准的串行通信接口(如SPI接口、IIC接口)进行指令信息的传输。
所述预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系用于表征一比特数据的值。
其中，所述指令脉冲信号包括至少一组脉冲信号。
在一示例中，所述从芯片端在获得所述指令信息后，还可以生成与所述指令信息相对应的应答信息，并通过上级信号收发单元U201将所述应答信息反馈给主芯片端。相应地，所述主信号收发单元U104，还用于通过双绞线10接收从芯片端发送的应答脉冲信号；所述主信号控制单元U103，还用于按照所述预设编码规则，将所述应答脉冲信号解析为应答隔离通信数据；所述主数据转换单元U102，还用于将所述应答隔离通信数据转换为应答信息。
更进一步地，所述从芯片端还可以包括：
从应答生成单元，用于响应于所述指令信息，生成应答信息；
所述从数据转换单元U203，还用于将所述应答信息转换为应答隔离通信数据；
所述从信号控制单元U202，还用于按照所述预设编码规则，生成与所述应答隔离通讯数据相对应的应答脉冲信号；
上级信号收发单元U201，还用于通过双绞线10将所述应答脉冲信号发送至主芯片端。
其中，所述主芯片端与所述从芯片端之间可通过电磁耦合进行通信。
本实施例提供的串行隔离通信系统，利用所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系来表征一比特数据的值，而不再是利用具有相同宽度的正脉冲与负脉冲的先后次序来表征一比特的值，从而在主芯片端生成指令脉冲信号以及从芯片端解码指令脉冲信号的过程中，采用各自的内部时钟即可保证所生成的指令脉冲信号的有效性、传输过程中指令脉冲信号的可靠性以及对指令脉冲信号的解码准确性，整个过程无需依赖于统一的时钟信号，无需通过复杂的耦合电路来接入同一时钟源，从而实现了准确、可靠的串行隔离通信过程。
请参阅图8，图8为本申请实施例提供的串行隔离通信系统的另一种结构示意图。
本实施例的串行隔离通信系统，用于实施前述实施例的串行隔离通信方法，如图8所示，所述系统包括前述实施例中的主芯片端U100与从芯片端U200，主芯片端U100与所述从芯片端U200之间相互电气隔离。并且，所述串行隔离通信系统包括多个从芯片端U200，所述多个从芯片端U200之间相互级联(菊花链模式)。
需要注意的是，图8中仅示意性地示出了两个相互级联的从芯片端，但这并不限制所述多个从芯片端仅包括两个，所述多个从芯片端的个数可大于2，更多个从芯片端之间的连接结构可参照图8所示的两个从芯片端。
所述从芯片端U200，还包括：
下级信号收发单元U204，用于通过双绞线20将所述指令脉冲信号发送至下一级从芯片端；
所述上级信号收发单元U201，还具体用于通过双绞线20接收上一级从芯片端发送的指令脉冲信号。
在一示例中，所述从芯片端还可以通过下级信号收发单元U204接收下一级从芯片端向主芯片端发送的应答信息，并通过上级信号收发单元U201将该应答信息向主芯片端转发，相应地，所述下级信号收发单元U204，还用于通过双绞线20接收下一级从芯片端发送的应答脉冲信号；所述上级信号收发单元U201，还用于通过双绞线10将下一级从芯片端发送的应答脉冲信号发送至主芯片端或上一级从芯片端。
在一示例中，所述所述主信号控制单元U103，具体用于利用所述主芯片端的内部时钟信号，按照预设编码规则，生成与所述指令隔离通讯数据相对应的指令脉冲信号；具体还用于利用所述主芯片端的内部时钟信号，按照所述预设编码规则，将所述应答脉冲信号解析为应答隔离通信数据；
所述从信号控制单元U202，具体用于利用所述从芯片端的内部时钟信号，按照预设编码规则，将所述指令脉冲信号解析为指令隔离通信数据；具体还用于利用所述从芯片端的内部时钟信号，按照所述预设编码规则，生成与所述应答隔离通讯数据相对应的应答脉冲信号。
进一步地，所述主芯片端的内部时钟信号与所述从芯片端的内部时钟信号可互为异步时钟信号，无需进行时钟信号的同步操作。
图9为一个主芯片端与两个从芯片端的指令脉冲信号的传输示意图。其中，主芯片ISOH+为主芯片端发送的指令脉冲信号，从芯片1ISOL+为从芯片端1接收到的指令脉冲信号，从芯片1ISOH+为从芯片端1发送的指令脉冲信号，从芯片2ISOL+为从芯片端2接收到的指令脉冲信号，从芯片2ISOH+为从芯片端2发送的指令脉冲信号。
主芯片端与从芯片端在采用内部振荡器产生的内部时钟信号来进行指令脉冲信号的发送与指令脉冲信号解析时，指令脉冲信号的传输速率会受到内部时钟精准度的影响。
优选的，设置内部时钟信号的频率范围为10～20MHz(15Mhz为中心频率)。在10～20MHz的内部时钟的频率范围内，主芯片端与从芯片端之间以及从芯片端与从芯片端之间可以保证数据传输的准确性。例如，主芯片端或从芯片端以10MHz的内部时钟信号来将隔离通讯数据转换为指令脉冲信号并予以发送，从芯片端可以10MHz的内部时钟信号来接收指令脉冲信号并解析为指令隔离通信数据。
在一示例中，主芯片端与从芯片端均包括一脉冲配置单元。所述脉冲配置单元，用于：
获取用户的脉冲宽度配置参数；
根据所述脉冲配置参数，配置所述正脉冲的宽度与所述负脉冲的宽度。
具体地，用户根据主芯片端与从芯片端的内部时钟信号的频率差异，来设置脉冲宽度配置参数，使得所述正脉冲的宽度与所述负脉冲的宽度，能够很好地适应主芯片端与从芯片端的内部时钟信号的频率差异，保证脉冲信号的准确解析。
在另一示例中，所述脉冲配置单元还可用于配置连续两个所述脉冲信号之间的时间间隔，以进一步保证脉冲信号的正确解析，该时间间隔为前述实施例中所述零脉冲的预设时间周期。
在再一示例中，预设编码规则中可以严格限定各组脉冲信号中正脉冲与负脉冲的先后顺序保持一致，即每组脉冲信号中的正脉冲与负脉冲的先后顺序是相同的。例如，每一组脉冲信号中均为正脉冲在前，负脉冲在后；或者，每一组脉冲信号中均为负脉冲在前，正脉冲在后。这样便可以根据正脉冲或负脉冲来识别各组脉冲信号的开始与结束，而无需通过各组脉冲信号之间的零脉冲来识别各组脉冲信号的开始与结束，进而所述脉冲配置单元将连续两个所述脉冲信号之间的时间间隔设置为0，即零脉冲的预设时间周期为0CLK，也同样可以保证各组脉冲信号的准确识别，保证指令脉冲信号的正确解析。而且，由于节省了各组脉冲信号之间的零脉冲的耗时，所以能够有效提高信号传输速率。
在其他实施例中，串行隔离通信系统可以包括两个主芯片端以及多个从芯片端，所述两个主芯片端与同一微控制器相连接，所述多个从芯片端相互级联构成一条从芯片链路，所述从芯片链路的两端分别与所述两个主芯片端相连接，从而由一个微控制器、两个主芯片端以及多个从芯片端组成一条闭合的环状链路。
在一示例中，当微控制器需要通过主芯片端向任一从芯片端发送指令信号时，可以选择与该从芯片端距离最近的主芯片段向该从芯片端发送指令信号；相应地，当任一从芯片端需要发送应答信号至微控制器时，也可选择与该从芯片端距离最近的主芯片端发送该应答信号。从而，该示例方案提高了指令信号与应答信号传输途径的多样性与灵活性。
在另一示例中，当微控制器需要通过一主芯片端向任一从芯片端发送指令信号，并检测到该主芯片端与该从芯片端之间的链路故障时，可以选择另一主芯片端向该从芯片端发送指令信号；相应地，当任一从芯片端需要通过一主芯片端发送应答信号至微控制器，并检测到该从芯片端与该主芯片端之间的链路故障时，也可以选择向另一主芯片端发送应答信号。从而，该示例方案在链路单向故障时可以通过链路的另一方向来保证指令信号与应答信号的可靠传输，提高了通信可靠性。
在实际应用中，主芯片端与从芯片端均可采用相同的接口电路来实现，并根据具体使用需求选择接口电路中相应的模块执行其功能即可。
图10为本申请实施例提供的一种通信接口电路的结构示意图，该通信接口电路可应用于本发明的主芯片端与从芯片端的
如图10所示，数字控制器1可用于实现前述实施例中的主指令获取单元U101、主数据转换单元U102、主信号控制单元U103、从信号控制单元U202与从数据转换单元U203的功能；收发单元2可用于实现前述实施例中的主信号收发单元U104与下级信号收发单元U204的功能；收发单元3可用于实现前述实施例中的上级信号收发单元U201的功能。双绞线4与双绞线5用于传输脉冲信号。
在一示例中，该通信接口电路用作主芯片端。
数字控制器1与外部微控制器的串行通信接口相连，接收标准串行接口指令，并将其转换为隔离通讯所需的数字信号，再通过使能相应的选择器，将数字信号发送至收发单元2中发送模块TX-H的DataoutH+接口和DataoutH-接口，收发单元2中的发送模块TX-H将数字信号转换为脉冲信号，发送至双绞线4。并且，收发单元2中接收模块RX-H通过其双绞线接口ISOH+与ISOH-接收双绞线4上的脉冲信号，将其解析为数字信号后，通过其DatainH+与DatainH-接口数字信号传递至数字控制器1，数字控制器1将收到的数字信号转换为应答数据后对外部微控制器作出应答。
在该示例中，收发单元3不工作。
在另一示例中，该通信接口电路用作单独的从芯片端。
收发单元3中接收模块RX-L将其双绞线接口ISOL+与ISOL-上接收到的脉冲信号解析为数字信号，将通过其DatainL+与DatainL-接口将数字信号传递至数字控制器1，数字控制器1将数字信号转换为指令信息，并通过内部通讯接口与硬件控制电路通信(功能单元)，并将应答信息转换为数字信号，通过控制选择器发送至收发单元3中发送模块TX-L的DataoutL+和DataoutL-接口，收发单元3的发送模块TX-L通过双绞线5向主芯片端发送应答数据。
在该示例中，收发单元2不工作。
在又一示例中，串行隔离通信系统中包括多个从芯片端，且，多个从芯片端相互级联，该通信接口电路用作相互级联的从芯片端。
在该示例中，收发单元3中接收模块RX-L将其双绞线接口ISOL+与ISOL-上接收到的脉冲信号解析为数字信号，将通过其DatainL+与DatainL-接口将数字信号发送至数字控制器1以及收发单元2中的发送模块TX-H，数字控制器1将数字信号转换为指令信息，收发单元2中发送模块TX-H将接收到的信号发送至下一级从芯片端的收发单元3；并且，数字控制器1判断是否需要应答该指令信息，若需要，通过控制选择器将应答数据发送至收发单元3中发送模块TX-L，收发单元3的发送模块TX-L将应答信号通过双绞线5向主芯片端方向发送。
在该示例中，收发单元2通过双绞线接口ISOH+与ISOH-接收下一级从芯片端发送的应答信号，将其解析为数字信号，再通过其接收模块RX-H的DatainH+与DatainH-接口发送至收发单元3的发送模块TX-L，收发单元3的发送模块TX-L通过双绞线5将其发送至上一级从芯片端的收发单元2，若上一级为主芯片端，则直接发送至主芯片端的收发单元2。
优选的，还可以增加主芯片端与从芯片端内部时钟自校准机制，由于生产工艺原因，各芯片的OSC默认频率会有一定范围内的偏差，且OSC有8档频率可调，通过双绞线传送一组参考定时，各芯片完成芯片内部时钟的档位调节，使所有芯片内部时钟工作在一个较小工作区间内，可以提高通讯速率。此条指令需要在通讯开始阶段执行，若通讯过程中发现菊花链中某颗芯片异常，也可再次执行次校准功能。
本实施例提供的串行隔离通信系统，利用所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系来表征一比特数据的值，而不再是利用具有相同宽度的正脉冲与负脉冲的先后次序来表征一比特的值，从而在主芯片端生成指令脉冲信号以及从芯片端解码指令脉冲信号的过程中，采用各自的内部时钟即可保证所生成的指令脉冲信号的有效性、传输过程中指令脉冲信号的可靠性以及对指令脉冲信号的解码准确性，整个过程无需依赖于统一的时钟信号，无需通过复杂的耦合电路来接入同一时钟源，从而实现了准确、可靠的串行隔离通信过程。
最后，还需要说明的是，在本文中，诸如第一和第一等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的硬件平台的方式来实现，当然也可以全部通过硬件来实施，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案对背景技术做出贡献的全部或者部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本申请的限制。
Claims (16)
1.一种串行隔离通信方法，其特征在于，应用于串行隔离通信系统中的主芯片端，所述串行隔离通信系统还包括从芯片端，所述主芯片端与所述从芯片端之间相互电气隔离；所述方法包括：
获取指令信息；
将所述指令信息转换为指令隔离通信数据，所述指令隔离通信数据包括至少一比特数据；
按照预设编码规则，生成与所述指令隔离通讯数据相对应的指令脉冲信号；所述预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系用于表征一比特数据的值；所述指令脉冲信号包括至少一组脉冲信号；
通过双绞线将所述指令脉冲信号发送至从芯片端。
2.如权利要求1所述的方法，其特征在于，在所述通过双绞线将所述指令脉冲信号发送至从芯片端之后，所述方法还包括：
通过双绞线接收从芯片端发送的应答脉冲信号，所述应答脉冲信号包括至少一组脉冲信号；
按照所述预设编码规则，将所述应答脉冲信号解析为应答隔离通信数据；
将所述应答隔离通信数据转换为应答信息。
3.一种串行隔离通信方法，其特征在于，应用于串行隔离通信系统中的从芯片端，所述串行隔离通信系统还包括主芯片端，所述主芯片端与所述从芯片端之间相互电气隔离；所述方法包括：
通过双绞线接收指令脉冲信号；
按照预设编码规则，将所述指令脉冲信号解析为指令隔离通信数据；所述预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系用于表征一比特数据的值；所述指令脉冲信号包括至少一组脉冲信号；
将所述指令隔离通信数据转换为指令信息。
4.如权利要求3所述的方法，其特征在于，在所述将所述指令隔离通信数据转换为指令信息之后，所述方法还包括：
响应于所述指令信息，生成应答信息；
将所述应答信息转换为应答隔离通信数据；
按照所述预设编码规则，生成与所述应答隔离通讯数据相对应的应答脉冲信号；
通过双绞线将所述应答脉冲信号发送至主芯片端。
5.如权利要求3所述的方法，其特征在于，所述串行隔离通信系统包括多个从芯片端，所述多个从芯片端之间相互级联；所述方法还包括：
通过双绞线将所述指令脉冲信号发送至下一级从芯片端。
6.如权利要求5所述的方法，其特征在于，所述通过双绞线接收指令脉冲信号包括：
通过双绞线接收主芯片端发送的指令脉冲信号；
或者，
通过双绞线接收上一级从芯片端发送的指令脉冲信号。
7.如权利要求6所述的方法，其特征在于，在所述通过双绞线将所述指令脉冲信号发送至下一级从芯片端之后，所述方法还包括：
通过双绞线接收下一级从芯片端发送的应答脉冲信号；
通过双绞线将下一级从芯片端发送的应答脉冲信号发送至主芯片端或上一级从芯片端。
8.一种串行隔离通信系统，其特征在于，所述串行隔离通信系统包括主芯片端与从芯片端，主芯片端与所述从芯片端之间相互电气隔离；
所述主芯片端，包括：
主指令获取单元，用于获取指令信息；
主数据转换单元，用于将所述指令信息转换为指令隔离通信数据，所述指令隔离通信数据包括至少一比特数据；
主信号控制单元，用于按照预设编码规则，生成与所述指令隔离通讯数据相对应的指令脉冲信号；
主信号收发单元，用于通过双绞线将所述指令脉冲信号发送至从芯片端；
所述从芯片端，包括：
上级信号收发单元，用于通过双绞线接收指令脉冲信号；
从信号控制单元，用于按照预设编码规则，将所述指令脉冲信号解析为指令隔离通信数据；
从数据转换单元，用于将所述指令隔离通信数据转换为指令信息；
其中，所述预设编码规则包括：一比特数据与一组脉冲信号相对应，一组脉冲信号包括一个正脉冲和一个负脉冲，所述正脉冲与所述负脉冲的宽度不同，所述正脉冲的宽度与所述负脉冲的宽度之间的大小关系用于表征一比特数据的值；所述指令脉冲信号包括至少一组脉冲信号。
9.如权利要求8所述的系统，其特征在于，
所述主信号收发单元，还用于通过双绞线接收从芯片端发送的应答脉冲信号；
所述主信号控制单元，还用于按照所述预设编码规则，将所述应答脉冲信号解析为应答隔离通信数据；
所述主数据转换单元，还用于将所述应答隔离通信数据转换为应答信息。
10.如权利要求9所述的系统，其特征在于，所述从芯片端还包括：
从应答生成单元，用于响应于所述指令信息，生成应答信息；
所述从数据转换单元，还用于将所述应答信息转换为应答隔离通信数据；
所述从信号控制单元，还用于按照所述预设编码规则，生成与所述应答隔离通讯数据相对应的应答脉冲信号；
上级信号收发单元，还用于通过双绞线将所述应答脉冲信号发送至主芯片端。
11.如权利要求8所述的系统，其特征在于，所述串行隔离通信系统包括多个从芯片端，所述多个从芯片端之间相互级联；从芯片端还包括：
下级信号收发单元，用于通过双绞线将所述指令脉冲信号发送至下一级从芯片端。
12.如权利要求11所述的系统，其特征在于，所述上级信号收发单元具体用于：
通过双绞线接收主芯片端发送的指令脉冲信号；
或者，
通过双绞线接收上一级从芯片端发送的指令脉冲信号。
13.如权利要求11中所述的系统，其特征在于，
所述下级信号收发单元，还用于通过双绞线接收下一级从芯片端发送的应答脉冲信号；
所述上级信号收发单元，还用于通过双绞线将下一级从芯片端发送的应答脉冲信号发送至主芯片端或上一级从芯片端。
14.如权利要求9中任一项所述的系统，其特征在于，
所述主信号控制单元，具体用于利用所述主芯片端的内部时钟信号，按照预设编码规则，生成与所述指令隔离通讯数据相对应的指令脉冲信号；具体还用于利用所述主芯片端的内部时钟信号，按照所述预设编码规则，将所述应答脉冲信号解析为应答隔离通信数据；
所述从信号控制单元，具体用于利用所述从芯片端的内部时钟信号，按照预设编码规则，将所述指令脉冲信号解析为指令隔离通信数据；具体还用于利用所述从芯片端的内部时钟信号，按照所述预设编码规则，生成与所述应答隔离通讯数据相对应的应答脉冲信号。
15.如权利要求8所述的系统，其特征在于，所述主芯片端与所述从芯片端均包括一脉冲配置单元；所述脉冲配置单元，用于：
获取用户的脉冲宽度配置参数；
根据所述脉冲配置参数，配置所述正脉冲的宽度与所述负脉冲的宽度。
16.如权利要求8所述的系统，其特征在于，所述主芯片端与所述从芯片端之间通过电磁耦合通信。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711480473.6A CN108153688A (zh) | 2017-12-29 | 2017-12-29 | 串行隔离通信方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711480473.6A CN108153688A (zh) | 2017-12-29 | 2017-12-29 | 串行隔离通信方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108153688A true CN108153688A (zh) | 2018-06-12 |
Family
ID=62460168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711480473.6A Pending CN108153688A (zh) | 2017-12-29 | 2017-12-29 | 串行隔离通信方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108153688A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110324035A (zh) * | 2019-06-28 | 2019-10-11 | 长安大学 | 一种隔离式串行通信接口电路 |
| CN110489373A (zh) * | 2019-08-21 | 2019-11-22 | 格威半导体(厦门)有限公司 | 一种串行隔离通信方法、装置及系统 |
| CN111382018A (zh) * | 2018-12-29 | 2020-07-07 | 上海复控华龙微系统技术有限公司 | 串行通信的故障检测方法及装置、可读存储介质 |
| CN112865761A (zh) * | 2019-11-12 | 2021-05-28 | 联发科技股份有限公司 | 多芯片系统以及脉冲宽度监测和校准方法 |
| CN114070348A (zh) * | 2021-09-27 | 2022-02-18 | 南京矽力微电子技术有限公司 | 单线隔离通信模块、系统和通信方法 |
| US11454943B2 (en) * | 2020-11-21 | 2022-09-27 | Geo Micro Devices (Xiamen) Co., Ltd | Serial isolation communication method, device and system |
| CN116667858A (zh) * | 2023-08-01 | 2023-08-29 | 上海芯炽科技集团有限公司 | 一种用于检测mipi aphy高速差分信号的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1707457A (zh) * | 2004-06-07 | 2005-12-14 | 佳能株式会社 | 数据传输方法和数据传输装置 |
| CN101276202A (zh) * | 2007-03-26 | 2008-10-01 | 卡西欧计算机株式会社 | 时刻信息接收装置以及电波钟表 |
| CN101604161A (zh) * | 2009-04-17 | 2009-12-16 | 北京铱钵隆芯科技有限责任公司 | 位同步解码方法 |
| CN102279834A (zh) * | 2011-06-10 | 2011-12-14 | 深圳市骏普科技开发有限公司 | 一种串行通讯方法 |
-
2017
- 2017-12-29 CN CN201711480473.6A patent/CN108153688A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1707457A (zh) * | 2004-06-07 | 2005-12-14 | 佳能株式会社 | 数据传输方法和数据传输装置 |
| CN101276202A (zh) * | 2007-03-26 | 2008-10-01 | 卡西欧计算机株式会社 | 时刻信息接收装置以及电波钟表 |
| CN101604161A (zh) * | 2009-04-17 | 2009-12-16 | 北京铱钵隆芯科技有限责任公司 | 位同步解码方法 |
| CN102279834A (zh) * | 2011-06-10 | 2011-12-14 | 深圳市骏普科技开发有限公司 | 一种串行通讯方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111382018A (zh) * | 2018-12-29 | 2020-07-07 | 上海复控华龙微系统技术有限公司 | 串行通信的故障检测方法及装置、可读存储介质 |
| CN110324035A (zh) * | 2019-06-28 | 2019-10-11 | 长安大学 | 一种隔离式串行通信接口电路 |
| CN110324035B (zh) * | 2019-06-28 | 2023-02-28 | 长安大学 | 一种隔离式串行通信接口电路 |
| CN110489373A (zh) * | 2019-08-21 | 2019-11-22 | 格威半导体(厦门)有限公司 | 一种串行隔离通信方法、装置及系统 |
| CN110489373B (zh) * | 2019-08-21 | 2021-07-20 | 格威半导体(厦门)有限公司 | 一种串行隔离通信方法、装置及系统 |
| CN112865761A (zh) * | 2019-11-12 | 2021-05-28 | 联发科技股份有限公司 | 多芯片系统以及脉冲宽度监测和校准方法 |
| US11454943B2 (en) * | 2020-11-21 | 2022-09-27 | Geo Micro Devices (Xiamen) Co., Ltd | Serial isolation communication method, device and system |
| CN114070348A (zh) * | 2021-09-27 | 2022-02-18 | 南京矽力微电子技术有限公司 | 单线隔离通信模块、系统和通信方法 |
| CN116667858A (zh) * | 2023-08-01 | 2023-08-29 | 上海芯炽科技集团有限公司 | 一种用于检测mipi aphy高速差分信号的方法 |
| CN116667858B (zh) * | 2023-08-01 | 2023-10-27 | 上海芯炽科技集团有限公司 | 一种用于检测mipi aphy高速差分信号的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108153688A (zh) | 串行隔离通信方法及系统 | |
| US9059724B2 (en) | Differential decoder | |
| Fang et al. | Design and simulation of UART serial communication module based on VHDL | |
| US10673565B2 (en) | Confirming data accuracy in a distributed control system | |
| EP1158477A2 (en) | Communication bus connecting sensor modules to a master module | |
| CN104954096B (zh) | 一种一主多从的高速同步串行通信数据传输方法 | |
| CN101431390B (zh) | 一种数据串行传输的电路和方法 | |
| CN101646986B (zh) | 基于usb的同步和定时系统 | |
| KR101532332B1 (ko) | 고속 데이터 전송 방법 및 상응하는 장치들 | |
| CN103763090B (zh) | 一种数据传输装置及方法 | |
| CN112003775B (zh) | 一种单电平单线全双工总线通信方法和系统 | |
| CN106374925A (zh) | 供测量数据采集之用的方法和装置 | |
| CN101729237A (zh) | 串行信号接收装置、串行发送系统、和串行发送方法 | |
| EP3319249A1 (en) | Transmission checking method, node, system and computer storage medium | |
| CN107911288B (zh) | 列车通信网卡及列车控制管理系统 | |
| CN213461779U (zh) | 基于以太网线的时钟同步装置及系统 | |
| CN114301991B (zh) | 通信方法、设备、系统及计算机可读存储介质 | |
| CN110489373B (zh) | 一种串行隔离通信方法、装置及系统 | |
| CN113872837B (zh) | 一种信号处理方法、装置及系统 | |
| US11454943B2 (en) | Serial isolation communication method, device and system | |
| RU2291560C1 (ru) | Декодер дифференциального сигнала кода rz | |
| Liu et al. | Design and Implementation of IP Core for 1553B bus test | |
| CN116974975A (zh) | 具有隔离spi接口的电池管理系统中的高速数据传输 | |
| CN102866647B (zh) | 信号控制方法与信号传输方法、相关设备及系统 | |
| CN112769513A (zh) | 一种基于irig-b码的ttfc网络时钟同步系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180612 |
|
| RJ01 | Rejection of invention patent application after publication |