CN110324035B - 一种隔离式串行通信接口电路 - Google Patents

Abstract

本发明提供了一种隔离式串行通信接口电路，包括信号收发单元和脉冲鉴定与转换单元，还包括变压器隔离单元；所述变压器隔离单元、脉冲鉴定与转换单元分别与信号收发单元相连接；所述变压器隔离单元用于使器件两侧的电气绝对绝缘；所述信号收发单元用于接收由变压器隔离单元所发送的脉冲信号和发送脉冲信号至脉冲鉴定与转换单元；所述脉冲鉴定与转换单元用于实现对SPI信号和两线式脉冲信号的相互转换。采用本发明的电路能够对数据进行安全可靠的传递，并可应用于多种信号收发单元，具有传输速度快、抗干扰性能强、易于级联等优点。

Description

一种隔离式串行通信接口电路

技术领域

本发明属于数据通信领域，涉及串行通信接口技术，具体涉及一种隔离式串行通信接口电路。

背景技术

隔离式串行通信接口技术是串行通信接口技术中的关键技术，其主要功能就是实现对数据信号的隔离传输，具有显著的应用价值。

两线式隔离型接口是一种隔离型串行外设接口，该接口通过双绞线电缆来实现器件之间的连接，它是专门针对低包差错率而设计，隔离是通过外部一个变压器或者一个电容隔离势垒来实现的。

现有的数据通信技术主要是通过SPI接口通信方式来进行数据通信，如图5所示，SPI接口主要包括了四个端口，分别是片选信号(CS)、数据主控器输出从控器输入(MOSI)、数据主控器输入从控器输出(MISO)和时钟控制信号(SCK)。这种通过SPI接口的数据传输方式虽然具有一定的可行性，但是随着使用器件数量增多，微处理器也需要大量的端口来进行通讯，导致成本变高，可靠性降低，同时也会增加电路和版图的复杂性。

即，现有的用于数据通信的串行通信接口通过SPI接口微处理器通过SCK和MOSI向各个器件传递数据信息，并通过片选信号CS来为给各个器件分配相应的地址，接着MISO端口将接收所有的数据信息，并通过MOSI端口输出数据信息，最终传递给主控制器，不能实现对数据进行隔离传输。因此，设计一种能够对数据进行隔离传输的串行通信接口很有现实意义。

发明内容

针对现有技术中存在的不足，本发明的目的在于，提供一种用于隔离式数据传输的串行通信接口电路，以解决现有技术中的不能对数据进行隔离传输的技术问题。

为了解决上述技术问题，本申请采用如下技术方案予以实现：

一种隔离式串行通信接口电路，包括信号收发单元和脉冲鉴定与转换单元，还包括变压器隔离单元；所述变压器隔离单元、脉冲鉴定与转换单元分别与信号收发单元相连接；所述变压器隔离单元用于使器件两侧的电气绝对绝缘；所述信号收发单元用于接收由变压器隔离单元所发送的脉冲信号和发送脉冲信号至脉冲鉴定与转换单元；所述脉冲鉴定与转换单元用于实现对SPI信号和两线式脉冲信号的相互转换。

进一步的，所述信号收发单元的输出端c、d、e、f、g、h分别连接所述脉冲鉴定与转换单元的输入端i、j、k、l、m、n，所述信号收发单元的输入端a、b分别连接变压器隔离单元的OUTP和OUTM；所述脉冲鉴定与转换单元的输出端o、p、q、r分别连接输出信号SCK、CS、MOSI、MISO。

进一步的，所述脉冲鉴定与转换单元包括逻辑控制模块、脉冲鉴定模块和状态检测模块；所述逻辑控制模块、状态检测模块分别连接脉冲鉴定模块。

进一步的，所述逻辑控制模块的输入端DIN＝-1与信号收发单元的输出端c连接、DIN＝0与信号收发单元的输出端d连接、DIN＝+1与信号收发单元的输出端e连接、DOUT＝-1与信号收发单元的输出端f连接、DOUT＝0与信号收发单元的输出端g连接、DOUT＝+1与信号收发单元的输出端h连接；

所述逻辑控制模块的输出信号s端与脉冲判定模块b1端连接、输出信号t端与脉冲判定模块c1端连接、输出信号u端与脉冲判定模块d1端连接、输出信号v端与脉冲判定模块e1端连接、输出信号w端与脉冲判定模块f1端连接、输出信号x端与脉冲判定模块g1端连接、输出信号y端与脉冲判定模块h1端连接、输出信号z端与脉冲判定模块i1端连接、输出信号a1端与脉冲判定模块j1端连接；

所述脉冲判定模块的输出端k1与状态检测模块的输入端o1连接、输出端l1与状态检测模块的输入端p1连接、输出端m1与状态检测模块的输入端q1连接、输出端n1与状态检测模块的输入端r1连接；

进一步的，DIN＝-1信号为输入为-1脉冲、DIN＝0信号为输入低电平、DIN＝+1信号为输入为+1脉冲、DOUT＝-1信号为输出为-1脉冲、DOUT＝-1信号为输出为低电平、DOUT＝+1信号为输出为+1脉冲，ngt_o_cs为CS为负脉冲、pst_o_cs为CS为正脉冲、low_first为检测低电平信号、high_first为检测高电平信号、det_start为开始检测信号、pulse_cnt为脉冲计数信号、pst_o_sck为时钟输出信号、pst_o_t为正脉冲计数输出信号、ngt_o_t为负脉冲计数输出信号；short1_pulse_det为短1脉冲检测信号、short0_pulse_det为低电平检测信号、long1_pulse_det为长1脉冲检测信号、long0_pulse_det为低电平检测信号。

进一步的，所述信号收发单元包括电阻R₂、电阻R₃、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M9、NMOS管M6、NMOS管M7、NMOS管M8、NMOS管M10、NMOS管M11和反相器，其中：

所述电阻R₂与电阻R₃串联，电阻R₂的另一端分别与OUTP、NMOS管M6的栅极、PMOS管M2的漏极连接，电阻R₃的另一端分别与OUTM、NMOS管M10的漏极、PMOS管M1的漏极和NMOS管M7的栅极连接，电阻R₂与R₃的分压点连接至PMOS管M9的源极，PMOS管M9的栅极由电压信号V2控制，PMOS管M9的漏极与电压源V₁的一端连接，电压源V₁的另一端连接至地；PMOS管M1的源极分别与电源VCC、PMOS管M2的源极连接，栅极由脉冲信号PST控制；PMOS管M2的栅极由NGT的反向信号控制，NMOS管M10的源极接地，栅极由NGT信号控制，NMOS管M11的漏极与PMOS管M2的漏极连接，栅极由脉冲信号PST的反向信号控制，源极接地；PMOS管M3的源极与电压源VCC连接，栅极与PMOS管M4的漏极连接，漏极与NMOS管M6的漏极连接；PMOS管M4的源极与电源VCC和PMOS管M5的源极连接，栅极与PMOS管M3的漏极连接，漏极分别与NMOS管M7的漏极和NMOS管M8的栅极连接；NMOS管M6的源极与NMOS管M7的源极连接至地；NMOS管M8的源极连接至地，漏极分别与PMOS管M5的漏极和反向器的输入端连接，反相器的输出端输出信号VOUT。

进一步的，所述信号收发单元包括电阻R₄、电阻R₅、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M19、NMOS管M17、NMOS管M18、NMOS管M20、NMOS管M21和反相器；其中：

所述电阻R₄与电阻R₅串联，电阻R₄的另一端分别与OUTP、NMOS管M17的栅极、PMOS管M13的漏极连接，电阻R₅的另一端分别与OUTM、NMOS管M20的漏极、PMOS管M12的漏极和NMOS管M18的栅极连接，电阻R₄与R₅的分压点连接至PMOS管M19的源极，PMOS管M19的栅极由电压信号V4控制，PMOS管M19的漏极与电压源V₃的一端连接，电压源V₃的另一端连接至地；PMOS管M12的源极分别与电源VCC、PMOS管M13的源极、PMOS管M14的源极、PMOS管M15的源极和PMOS管M16的源极连接，栅极由脉冲信号PST控制；PMOS管M13的栅极由NGT的反向信号控制，NMOS管M20的源极接地，栅极由NGT信号控制，NMOS管M21的漏极与PMOS管M13的漏极连接，栅极由脉冲信号PST的反向信号控制，源极接地；PMOS管M14的栅极分别与PMOS管M15的栅极、PMOS管M14的漏极和PMOS管M17的漏极连接；PMOS管M15的漏极分别与NMOS管M18的漏极和PMOS管M16的栅极连接；NMOS管M17的源极分别与NMOS管M18的源极和电流源I₁的一端连接，电流源I₁的另一端接地；PMOS管M16的漏极分别与反向器的输入端和电流源I₂的一端连接，电流源I₂的另一端接地；反相器的输出端输出信号VOUT。

本发明与现有技术相比，有益的技术效果是：

(Ⅰ)本发明电路采用信号收发单元可应用于信号比较结构，电路能够实现对两线式脉冲信号的接收与发送，并具有可靠性高、传输速度快等优点；

(Ⅱ)本发明采用的脉冲鉴定与转换单元能够实现对SPI信号和两线式脉冲信号的转换，具有传输速度快、抗干扰性能强、易于级联等优点。

附图说明

图1是本发明的电路结构示意图；

图2是脉冲鉴定与转换单元结构示意图；

图3是信号收发单元结构示意图；

图4是另一种信号收发单元结构示意图；

图5是现有的信号传输的串行通信接口结构示意图；

图中各个标号的含义为：1-变压器隔离单元，2-信号收发单元，3-脉冲鉴定与转换单元。

以下结合实施例对本发明的具体内容作进一步详细解释说明。

具体实施方式

遵从上述技术方案，以下给出本发明的具体实施例，需要说明的是本发明并不局限于以下具体实施例，凡在本申请技术方案基础上做的等同变换均落入本发明的保护范围。下面结合实施例对本发明做进一步详细说明。

实施例1：

本实施例给出一种隔离式串行通信接口电路，如图1至3所示，包括信号收发单元2和脉冲鉴定与转换单元3，还包括变压器隔离单元1；其中，变压器隔离单元1、脉冲鉴定与转换单元3分别与信号收发单元2相连接；

变压器隔离单元1用于使器件两侧的电气绝对绝缘，并消除部分谐波，降低零地电压，通过磁饱和原理消除浪涌。变压器隔离的优点是传输速度高，能够有效地进行隔离线圈两侧产生的电流影响；输出信号OUTP连接至信号收发单元2的输入端a，输出信号OUTM连接至信号收发单元2的输入端b；

信号收发单元2用于接收由变压器隔离单元1所发送的脉冲信号和发送脉冲信号至脉冲鉴定与转换单元3；

脉冲鉴定与转换单元3用于实现对SPI信号和两线式脉冲信号的相互转换，SPI接口包括四个端口：片选信号(CS)、数据主控器输出从控器输入(MOSI)、数据主控器输入从控器输出(MISO)和时钟控制信号(SCK)。两线式脉冲信号是指信号收发单元2的输入端a连接的OUTP信号和输入端b连接的OUTM信号。

作为本实施例的一种具体方案，本实施例的信号收发单元2的输出端c、d、e、f、g、h分别连接脉冲鉴定与转换单元3的输入端i、j、k、l、m、n，所述的信号收发单元2的输入端a、b分别连接变压器隔离单元1的OUTP和OUTM；

脉冲鉴定与转换单元3的输出端o、p、q、r分别连接输出信号SCK、CS、MOSI、MISO。

本实施例的电路具有传输速度快、传递方式简单、结构通用、配置简单、低EMI敏感度和抗辐射的优点。

作为本实施例的一种具体方案，如图2所示，本实施例的脉冲鉴定与转换单元3包括逻辑控制模块、脉冲鉴定模块和状态检测模块，其中，逻辑控制模块、状态检测模块分别连接脉冲鉴定模块；

逻辑控制模块的输入端DIN＝-1与信号收发单元的输出端c连接、DIN＝0与信号收发单元的输出端d连接、DIN＝+1与信号收发单元的输出端e连接、DOUT＝-1与信号收发单元的输出端f连接、DOUT＝0与信号收发单元的输出端g连接、DOUT＝+1与信号收发单元的输出端h连接；

逻辑控制模块的输出信号s端与脉冲判定模块b1端连接、输出信号t端与脉冲判定模块c1端连接、输出信号u端与脉冲判定模块d1端连接、输出信号v端与脉冲判定模块e1端连接、输出信号w端与脉冲判定模块f1端连接、输出信号x端与脉冲判定模块g1端连接、输出信号y端与脉冲判定模块h1端连接、输出信号z端与脉冲判定模块i1端连接、输出信号a1端与脉冲判定模块j1端连接；

脉冲判定模块的输出端k1与状态检测模块的输入端o1连接、输出端l1与状态检测模块的输入端p1连接、输出端m1与状态检测模块的输入端q1连接、输出端n1与状态检测模块的输入端r1连接；

本实施例中的DIN＝-1信号为输入为-1脉冲、DIN＝0信号为输入低电平、DIN＝+1信号为输入为+1脉冲、DOUT＝-1信号为输出为-1脉冲、DOUT＝-1信号为输出为低电平、DOUT＝+1信号为输出为+1脉冲，ngt_o_cs为CS为负脉冲、pst_o_cs为CS为正脉冲、low_first为检测低电平信号、high_first为检测高电平信号、det_start为开始检测信号、pulse_cnt为脉冲计数信号、pst_o_sck为时钟输出信号、pst_o_t为正脉冲计数输出信号、ngt_o_t为负脉冲计数输出信号；short1_pulse_det为短1脉冲检测信号、short0_pulse_det为低电平检测信号、long1_pulse_det为长1脉冲检测信号、long0_pulse_det为低电平检测信号。

上述脉冲鉴定与转换单元2具有传输速度快、传递方式简单、电路规模小的优点。

本实施例的信号收发单元2的结构如图3所示，包括电阻R₂、电阻R₃、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M9、NMOS管M6、NMOS管M7、NMOS管M8、NMOS管M10、NMOS管M11和反相器，其中：

电阻R₂与电阻R₃串联，电阻R₂的另一端分别与OUTP、NMOS管M6的栅极、PMOS管M2的漏极连接，电阻R₃的另一端分别与OUTM、NMOS管M10的漏极、PMOS管M1的漏极和NMOS管M7的栅极连接，电阻R₂与R₃的分压点连接至PMOS管M9的源极，PMOS管M9的栅极由电压信号V2控制，PMOS管M9的漏极与电压源V₁的一端连接，电压源V₁的另一端连接至地；PMOS管M1的源极分别与电源VCC、PMOS管M2的源极连接，栅极由脉冲信号PST控制；PMOS管M2的栅极由NGT的反向信号控制，NMOS管M10的源极接地，栅极由NGT信号控制，NMOS管M11的漏极与PMOS管M2的漏极连接，栅极由脉冲信号PST的反向信号控制，源极接地；PMOS管M3的源极与电压源VCC连接，栅极与PMOS管M4的漏极连接，漏极与NMOS管M6的漏极连接；PMOS管M4的源极与电源VCC和PMOS管M5的源极连接，栅极与PMOS管M3的漏极连接，漏极分别与NMOS管M7的漏极和NMOS管M8的栅极连接；NMOS管M6的源极与NMOS管M7的源极连接至地；NMOS管M8的源极连接至地，漏极分别与PMOS管M5的漏极和反向器的输入端连接，反相器的输出端输出信号VOUT；

本实施例的信号收发单元2的PMOS管M1、PMOS管M2、PMOS管M9、NMOS管M10和NMOS管M11用作开关管，电阻R₂和电阻R₃用来设置分压点，设置输入输出信号的共模电压。

上述信号收发单元2具有对隔离式信号传输可靠性高、功耗低、面积小、结构通用、配置简单的优点。

实施例2：

本实施例给出一种隔离式串行通信接口技术电路，如图1、2、4所示，本实施例与实施例1的区别在于信号收发单元2的结构。

如图4所示，本实施例的信号收发单元2包括电阻R₄、电阻R₅、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M19、NMOS管M17、NMOS管M18、NMOS管M20、NMOS管M21和反相器；其中：

电阻R₄与电阻R₅串联，电阻R₄的另一端分别与OUTP、NMOS管M17的栅极、PMOS管M13的漏极连接，电阻R₅的另一端分别与OUTM、NMOS管M20的漏极、PMOS管M12的漏极和NMOS管M18的栅极连接，电阻R₄与R₅的分压点连接至PMOS管M19的源极，PMOS管M19的栅极由电压信号V4控制，PMOS管M19的漏极与电压源V₃的一端连接，电压源V₃的另一端连接至地；PMOS管M12的源极分别与电源VCC、PMOS管M13的源极、PMOS管M14的源极、PMOS管M15的源极和PMOS管M16的源极连接，栅极由脉冲信号PST控制；PMOS管M13的栅极由NGT的反向信号控制，NMOS管M20的源极接地，栅极由NGT信号控制，NMOS管M21的漏极与PMOS管M13的漏极连接，栅极由脉冲信号PST的反向信号控制，源极接地；PMOS管M14的栅极分别与PMOS管M15的栅极、PMOS管M14的漏极和PMOS管M17的漏极连接；PMOS管M15的漏极分别与NMOS管M18的漏极和PMOS管M16的栅极连接；NMOS管M17的源极分别与NMOS管M18的源极和电流源I₁的一端连接，电流源I₁的另一端接地；PMOS管M16的漏极分别与反向器的输入端和电流源I₂的一端连接，电流源I₂的另一端接地；反相器的输出端输出信号VOUT；

本实施例的信号收发单元2的PMOS管M12、PMOS管M13、PMOS管M19、NMOS管M20和NMOS管M21用作开关管，电阻R₄和电阻R₅用来设置分压点，设置输入输出信号的共模电压。

本实施例给出的信号收发单元2具有对隔离式信号传输可靠性高、功耗低、面积小、结构通用、配置简单的优点。

本发明的用于隔离式串行通信接口电路的使用和工作过程可通过如下所述方式进行：

本发明设置了变压器隔离单元1、信号收发单元2和脉冲鉴定与转换单元3，能够有效解决传统串行通信接口数据不能进行安全可靠传递的问题。经试验，本发明的传输速率可达到1Mbps，而且隔离式串行通信接口只占用两个端口，分别为OUTP和OUTM，能够节省端口个数，并且具有传输速度快、传递方式简单、结构通用、配置简单、低EMI敏感度和抗辐射等优点。

本发明的用于数据通信的隔离式串行通信接口电路适用于信号收发单元的电路结构，不限制于本发明的两个实施例中的信号收发单元2。

当本发明的隔离式串行通信接口在工作时，变压器隔离单元1分别将输出信号OUTP和OUTM传递给信号收发单元2的输入端a和输入端b，以便实现对信号的接收；信号收发单元2将接收到的脉冲信号进行发送，分别通过输出端口c、d、e、f、g、h传递给脉冲鉴定与转换单元，以便实现对信号的发送；脉冲鉴定与转换单元3接收来自信号收发单元2的信号，并在其内部实现对SPI信号和两线式脉冲信号的相互转换，以便实现数据与主控制器间的通信。

Claims (4)

1.一种隔离式串行通信接口电路，其特征在于，包括信号收发单元和脉冲鉴定与转换单元，还包括变压器隔离单元；所述变压器隔离单元、脉冲鉴定与转换单元分别与信号收发单元相连接；所述变压器隔离单元用于使器件两侧的电气绝对绝缘；所述信号收发单元用于接收由变压器隔离单元所发送的脉冲信号和发送脉冲信号至脉冲鉴定与转换单元；所述脉冲鉴定与转换单元用于实现对SPI信号和两线式脉冲信号的相互转换；

所述脉冲鉴定与转换单元包括逻辑控制模块、脉冲鉴定模块和状态检测模块；所述逻辑控制模块、状态检测模块分别连接脉冲鉴定模块；

所述逻辑控制模块的输入端DIN＝-1与信号收发单元的输出端c连接、DIN＝0与信号收发单元的输出端d连接、DIN＝+1与信号收发单元的输出端e连接、DOUT＝-1与信号收发单元的输出端f连接、DOUT＝0与信号收发单元的输出端g连接、DOUT＝+1与信号收发单元的输出端h连接；

所述逻辑控制模块的输出信号s端与脉冲判定模块b1端连接、输出信号t端与脉冲判定模块c1端连接、输出信号u端与脉冲判定模块d1端连接、输出信号v端与脉冲判定模块e1端连接、输出信号w端与脉冲判定模块f1端连接、输出信号x端与脉冲判定模块g1端连接、输出信号y端与脉冲判定模块h1端连接、输出信号z端与脉冲判定模块i1端连接、输出信号a1端与脉冲判定模块j1端连接；

所述脉冲判定模块的输出端k1与状态检测模块的输入端o1连接、输出端l1与状态检测模块的输入端p1连接、输出端m1与状态检测模块的输入端q1连接、输出端n1与状态检测模块的输入端r1连接；

所述DIN＝-1信号为输入为-1脉冲、DIN＝0信号为输入低电平、DIN＝+1信号为输入为+1脉冲、DOUT＝-1信号为输出为-1脉冲、DOUT＝-1信号为输出为低电平、DOUT＝+1信号为输出为+1脉冲，ngt_o_cs为CS为负脉冲、pst_o_cs为CS为正脉冲、low_first为检测低电平信号、high_first为检测高电平信号、det_start为开始检测信号、pulse_cnt为脉冲计数信号、pst_o_sck为时钟输出信号、pst_o_t为正脉冲计数输出信号、ngt_o_t为负脉冲计数输出信号；short1_pulse_det为短1脉冲检测信号、short0_pulse_det为低电平检测信号、long1_pulse_det为长1脉冲检测信号、long0_pulse_det为低电平检测信号。

2.如权利要求1所述的隔离式串行通信接口电路，其特征在于，所述信号收发单元的输出端c、d、e、f、g、h分别连接所述脉冲鉴定与转换单元的输入端i、j、k、l、m、n，所述信号收发单元的输入端a、b分别连接变压器隔离单元的OUTP和OUTM；所述脉冲鉴定与转换单元的输出端o、p、q、r分别连接输出信号SCK、CS、MOSI、MISO。

3.如权利要求1-2中任一所述的隔离式串行通信接口电路，其特征在于，所述信号收发单元包括电阻R₂、电阻R₃、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M9、NMOS管M6、NMOS管M7、NMOS管M8、NMOS管M10、NMOS管M11和反相器，其中：

所述电阻R₂与电阻R₃串联，电阻R₂的另一端分别与OUTP、NMOS管M6的栅极、PMOS管M2的漏极连接，电阻R₃的另一端分别与OUTM、NMOS管M10的漏极、PMOS管M1的漏极和NMOS管M7的栅极连接，电阻R₂与R₃的分压点连接至PMOS管M9的源极，PMOS管M9的栅极由电压信号V2控制，PMOS管M9的漏极与电压源V₁的一端连接，电压源V₁的另一端连接至地；PMOS管M1的源极分别与电源VCC、PMOS管M2的源极连接，栅极由脉冲信号PST控制；PMOS管M2的栅极由NGT的反向信号控制，NMOS管M10的源极接地，栅极由NGT信号控制，NMOS管M11的漏极与PMOS管M2的漏极连接，栅极由脉冲信号PST的反向信号控制，源极接地；PMOS管M3的源极与电压源VCC连接，栅极与PMOS管M4的漏极连接，漏极与NMOS管M6的漏极连接；PMOS管M4的源极与电源VCC和PMOS管M5的源极连接，栅极与PMOS管M3的漏极连接，漏极分别与NMOS管M7的漏极和NMOS管M8的栅极连接；NMOS管M6的源极与NMOS管M7的源极连接至地；NMOS管M8的源极连接至地，漏极分别与PMOS管M5的漏极和反向器的输入端连接，反相器的输出端输出信号VOUT。

4.如权利要求1-2中任一所述的隔离式串行通信接口电路，其特征在于，所述信号收发单元包括电阻R₄、电阻R₅、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M19、NMOS管M17、NMOS管M18、NMOS管M20、NMOS管M21和反相器；其中：

所述电阻R₄与电阻R₅串联，电阻R₄的另一端分别与OUTP、NMOS管M17的栅极、PMOS管M13的漏极连接，电阻R₅的另一端分别与OUTM、NMOS管M20的漏极、PMOS管M12的漏极和NMOS管M18的栅极连接，电阻R₄与R₅的分压点连接至PMOS管M19的源极，PMOS管M19的栅极由电压信号V4控制，PMOS管M19的漏极与电压源V₃的一端连接，电压源V₃的另一端连接至地；PMOS管M12的源极分别与电源VCC、PMOS管M13的源极、PMOS管M14的源极、PMOS管M15的源极和PMOS管M16的源极连接，栅极由脉冲信号PST控制；PMOS管M13的栅极由NGT的反向信号控制，NMOS管M20的源极接地，栅极由NGT信号控制，NMOS管M21的漏极与PMOS管M13的漏极连接，栅极由脉冲信号PST的反向信号控制，源极接地；PMOS管M14的栅极分别与PMOS管M15的栅极、PMOS管M14的漏极和PMOS管M17的漏极连接；PMOS管M15的漏极分别与NMOS管M18的漏极和PMOS管M16的栅极连接；NMOS管M17的源极分别与NMOS管M18的源极和电流源I₁的一端连接，电流源I₁的另一端接地；PMOS管M16的漏极分别与反向器的输入端和电流源I₂的一端连接，电流源I₂的另一端接地；反相器的输出端输出信号VOUT。

Images