CN111919306A - 控制装置形状以改善磁性穿隧接面装置效能 - Google Patents
控制装置形状以改善磁性穿隧接面装置效能 Download PDFInfo
- Publication number
- CN111919306A CN111919306A CN201880072891.8A CN201880072891A CN111919306A CN 111919306 A CN111919306 A CN 111919306A CN 201880072891 A CN201880072891 A CN 201880072891A CN 111919306 A CN111919306 A CN 111919306A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- approximately
- bottom electrode
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/06—Thin magnetic films, e.g. of one-domain structure characterised by the coupling or physical contact with connecting or interacting conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
- H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
- H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
- H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
可依序形成连续层状物于对称的弧形电极上,以客制化层状薄膜装置如MTJ(磁性穿隧接面)装置的形状。一开始成形电极,使其具有凹面表面或凸面表面。依序形成的层状物可与上述形状共形,使其具有应变并造成多种结晶缺陷迁移远离对称轴,而保留于对称轴周围的区域为相对无缺陷。接着可图案化堆叠,只保留相对无缺陷的区域。
Description
技术领域
本发明实施例一般关于磁性存储器装置,更特别关于装置形状对效能的效果。
背景技术
磁性存储器装置结构的结晶特性,在装置效能上扮演非常重要的角色,特别是MTJ(磁性穿隧接面)装置的铁磁/氧化镁穿隧阻障界面。具体而言,结构中的应变可明显改变装置特性,其理由将说明如下。
磁性存储器装置包括层状物的堆叠,其中两个铁磁层(通常视作参考层与自由层)隔有薄的非磁性介电层(称作阻障层)。在古典物理机制中,电子流无法由一铁磁层穿过不导电的阻障层流向另一铁磁层。但依据量子机制,若穿隧的电子自旋与阻障层两侧上的两个铁磁层的磁化方向存在正确条件,电子可穿隧通过阻障层。电子成功穿隧的必要条件亦取决于阻障层与铁磁层之间的界面。界面中的缺陷难以达到高TMR(穿隧磁阻)值,其可在符合适当的磁化条件时测量电子成功穿隧的能力。铁磁层与非磁性阻障层之间的晶格位错,以及在材料的结晶成长时产生的缺陷会造成这些缺陷。这些不想要的品质会与应变相关,进而降低穿隧磁阻值。这些现象已记载于文献中,比如Li Ming Long等人于ScientificReports 4,Article number 6505(2014)发表的"Strain-enhanced tunnelingmagnetoresistance in MgO magnetic tunnel junctions",以及Zhang Hao等人于Chinese Physics B,Volume 24,Number 7-077501发表的"Tuning the magneticanisotropy of CoFeB grown on flexible substrates"。
事实上,结晶层的形状会影响层状物中的应变与应力,进而影响层中的缺陷成长。控制层状物的形状可对应地控制(甚至是刻意操作)磁性穿隧接面膜堆叠中的应变。因此控制形状的制程可改善装置效能,比如改善装置的穿隧磁阻与矫顽力。具体而言,若适当地设计与产生装置的新形状,可期望降低界面缺陷浓度并改善界面晶格外延,以改善装置效能。
已知的现有技术尝试控制形状以影响装置效能,比如Ahn等人(US 7,998,758)与Kim等人(US 9,305,928)。然而这些尝试未采用此处说明的相同方法或产生此处说明的相同效果。
发明内容
本发明实施例的第一主题为提供控制层状磁性穿隧接面装置的形状,以改善其效能的方法。
本发明实施例的第二主题为提供减少界面缺陷浓度、减少晶格位错、并改善晶格外延的方法,以产生可测量的穿隧磁阻改良。
本发明实施例的第三主题为提供方法以在制作层状装置时控制并操作其形状,以有效客制化其形状。
本发明实施例的第四主题为控制磁性穿隧接面层状膜或类似装置结构的形状以控制其中的应变,使应变造成的结晶缺陷朝之后可移除的结构区域迁移。
经由设计与制作图案化的层状磁性穿隧接面装置可达到这些主题。以这些方式控制装置的形状,可使堆叠中的结晶缺陷如空位、针孔、与位错移动至不想要的弱区(之后可移除)。装置中相对无缺陷的其余部分可具有较高的矫顽力与改善的穿隧磁阻值。因此新的装置形状可降低界面缺陷浓度,并改善界面的晶格外延,这都会改善装置效能(比如由改善的穿隧磁阻值所测量)。
附图说明
图1显示现有技术的磁性穿隧接面装置的附图。
图2显示依据本发明实施例的方法形成的图1中的装置,其具有圆顶形的底电极。
图3显示层状磁性穿隧接面堆叠的效应,且堆叠形成于图2的圆顶形电极上。
图4显示图案化图3的堆叠的效应,其消除堆叠的横向设置区,且横向设置区含有因堆叠形成于圆顶形电极上所造成的缺陷。
图5显示其他电极,其为凹面而非凸面如圆顶形电极。
图6显示的结构与图3类似,但形成磁性穿隧接面堆叠于图5的凹面电极上。
图7显示图案化图6的堆叠的效应,其消除堆叠的横向设置区,且横向设置区含有因堆叠形成于凹面电极上所造成的缺陷。
具体实施方式
首先如图1所示,标准的图案化MTJ(磁性穿隧接面)层状装置已常用于随机存取存储器(RAM)阵列。虽然不必采用特定基板定义装置,但出于特殊考量,我们将考虑在功能基板如互补式金属氧化物半导体基板上形成的装置。功能基板可包含电路与导电通孔,以存取随机存取存储器阵列中的装置的各种单元。
装置的形成通过先提供互补式金属氧化物半导体基板10,以在其上形成装置。毯覆性地沉积底电极(BE)20于互补式金属氧化物半导体基板上,以适当地接触基板中的通孔。接着依序沉积一系列水平层于底电极20的顶部上,且水平层将包含磁性穿隧接面堆叠。这些层状物包括晶种层30、钉扎磁性层40、穿隧阻障层50、自由磁性层60、与盖层70。沉积硬遮罩80于盖层上。接着以标准光微影制程图案化硬遮罩(未图示),接着采用图案化的硬遮罩作为指引以图案化膜堆叠。值得注意的是,亦图案化底电极如图示,并以介电填充材料90横向围绕底电极。
形成图1所示的一般现有技术的磁性穿隧接面的制程步骤详述如上,其可总结于表1的流程图如下。
表1:图1的制程流程
我们接着将搭配图2至图4说明本发明实施例的方法。我们注意到,起初方法将以磁性穿隧接面装置作说明,但其可实施于预期在成长时累积多种缺陷的任何层状结晶结构。
与图1中的制程流程图所述的现有技术的上述方法类似,本发明实施例的方法也由互补式金属氧化物半导体基板10开始(尽管其他基板也可能),且在这个基板上沉积导电材料形成的底电极层20。然而如图2所示,此方法不同于上述的现有技术方法,可图案化与蚀刻电极以形成“圆顶”(即对称凸面)形状25。值得注意的是,”圆顶”或凸面形状为轴向对称(依据水平轴),因此更正确地说法是圆柱体(若凸面的横截面为半圆形,则为半圆柱体)。
有几种方法可使电极具有凸面或圆柱状的表面,或者实际上可使电极具有凸面之外的各种表面形状,比如下述的凹面。举例来说,可在电极材料层上进行初始蚀刻,以产生实心的矩形棱柱。接着可进部分蚀刻(或一系列的部分蚀刻),依序移除电极角落以得圆润化的表面形状。此外,可进行溅镀蚀刻以产生圆润的表面形状。为形成凹面表面,可进行等向物理蚀刻。
依序沉积制程的结果如图3所示,其先沉积晶种层35于凸面的柱状电极25上,接着沉积钉扎层45、阻障层55、自由层65、盖层75、与硬遮罩层85。这些层状物的每一层依序地与下方层的形状共形,因此全部的层状物与电极共形。为了确定起见,我们注意到上述制程步骤可实施于一般的磁性穿隧接面结构,其具有厚度介于近似(埃)至之间的钽、钌、钨、或镍铬的晶种层、厚度介于近似至之间的硼化钴铁且用于钉扎或自由层的铁磁层、厚度介于近似至之间的氧化铝或氧化镁的穿隧阻障层、以及厚度介于近似至的钽、钨、或镁的盖层。凸面电极的厚度可介于近似100nm至1000nm之间,且宽度可介于近似50nm至500nm之间。
由于下方的凸面形状,随着形成连续层与发展其结晶结构,可自连续形成的每一层的凸面顶部移动或迁移结晶成长机制所产生的不可避免缺陷(例如针孔,空位、和位错),使缺陷累积在下方电极的弧形变为水平层的角落处。此为结构的“弱”区(请见椭圆90围绕的区域)。
在凸面结构峰的任一侧包含小区域的堆叠,其区域相对无缺陷。通过控制凸度的斜率(曲率)可操作膜应力,且可在对称地位于凸面结构峰任一侧的所需区域中降低晶格位错与界面缺陷的浓度。值得注意的是,视作相对无缺陷的凸面其宽度可覆盖大部分弧形区的所有宽度,而不覆盖角落的弱区90。在大部分的情况下,以最高点为中心的凸面其一半以上的宽度可视作无缺陷。举例来说,底宽为200nm的电极,可产生至少100nm的无缺陷装置形状。
在图案化凸面结构以产生垂直堆叠之后,其实际上为图4所示的圆柱切面,且侧部110的间隙可填有填隙介电材料(未图示),并平坦化与研磨堆叠与周围的介电层的上表面,可移除遮罩层以准备后续的制程整合。值得注意的是,下述表2所示的制程流程简述形成图4中结构的步骤顺序,如上所述。
表2.图4的制程流程
如图5所示,本制程其他实施例的底电极27成形为具有凹面的上表面,且为轴向对称。
如图6所示,可沉积磁性穿隧接面的膜堆叠(或任何层状的结晶结构)于凹面的底电极27上,且沉积方法如同沉积于前述凸面电极上的方法。依序沉积制程的结果如图6所示,其先沉积晶种层37于凹面电极27上,接着沉积钉扎层47、阻障层57、自由层67、盖层77、与硬遮罩层87。这些层状物的每一层依序地与下方的凹面形状层共形,因此全部的层状物与电极的凹面形状共形。值得注意的是,材料层的材料与尺寸可与凸面结构所用的上述材料与尺寸相同。
由于下方的凹面形状,随着形成连续层与发展其晶体结构,可自每一层的凹面底部移动或迁移因晶体生长机制所产生的不可避免缺陷(例如针孔,空位、与位错),使缺陷累积在凹面与基板10的水平层不连续地合并的上侧角落。在凹面最小值的任一侧包含小区的堆叠的区域相对无缺陷。围绕不连续的区域被称作“弱”区,如椭圆形区域100封闭的区域所示。缺陷将累积于弱区。控制电极27的形状,可控制依序沉积的层状物中的膜应变,并减小特定区域中的晶格不匹配与界面缺陷浓度。
在图案化凹面形状的结构以产生垂直堆叠之后,垂直堆叠具有无缺陷的凹陷底部,如图7所示。之后可将两个侧部110的间隙填入填隙介电材料,并平坦化与研磨堆叠与周围的介电层的上表面,以准备后续制程整合(未图示)。
值得注意的是,下述表3所示的制程流程简述形成图7的步骤顺序,如上所述。
表3.图7的制程流程图
如本技术领域人士最终理解的,上述的详细内容用于说明本发明实施例而非局限本发明实施例。可调整与修改材料、结构、与尺寸,以形成和提供层状结晶磁性装置如磁性穿隧接面装置,且在形成层状物时控制层应变以减少晶体缺陷,进而改善装置效能。同时依据所附权利要求所定义的本发明实施例的精神和范围,形成并提供这些结构与其形成方法。
Claims (17)
1.一种在形成磁性薄膜装置时控制层状物应变的方法,包括:
提供一基板,且该基板具有平坦上表面;
形成一电极层于该基板上,且该电极层具有平坦上表面;
使该电极层的平坦上表面对称地成形,以形成具有一对称轴的弧形表面;
依序沉积一层状装置结构于该电极的对称成形的上表面上,且所述层状装置结构中的每一层具有与该电极的对称成形的上表面对应的形状,且在该基板的平坦上表面上具有横向延伸的部分;
接着采用硬遮罩层作为指引,移除该层状装置结构的多个对称部分,且所述对称部分横向地位于该对称轴的每一侧;
因此保留该层状装置结构的一其余部分,其中移除的部分包含一弱区,且在该弱区中的弧形表面与周围的平坦表面相交,
其中移除的部分中的层状物包含在形成该层状装置结构时,迁移到该弱区并聚集其中的空位,结晶缺陷,针孔、与位错,且其中该层状装置结构的该其余部分相对无空位、结晶缺陷、针孔、与位错。
2.如权利要求1所述的方法,还包括以一介电填充层围绕该层状装置结构的该其余部分,并使介电填充层围绕的该其余部分平坦化,以准备后续的制程整合。
3.如权利要求1所述的方法,其中所述层状物的曲率造成空位、结晶缺陷、针孔、与位错迁移至横向设置区。
4.如权利要求1所述的方法,其中弧形区为凸面。
5.如权利要求1所述的方法,其中弧形区为凹面。
6.如权利要求1所述的方法,其中该层状装置结构包括;
一底电极,具有对称于一轴的弧形表面,其上依序形成:
一晶种层;
一铁磁钉扎层;
一穿隧接面层;
一铁磁自由层;
一盖层;以及
一硬遮罩层。
8.如权利要求6所述的方法,其中该电极的厚度介于近似100nm至1000nm之间,且宽度介于近似50nm至500nm之间。
9.如权利要求8所述的方法,其中对称地位于该层状装置结构的对称轴两侧的两个区域被移除,而该层状结构的其余部分的宽度介于近似50nm至500nm之间。
10.一种控制形状的磁性层状装置,其具有无应变且无缺陷的结晶层,包括:
一底电极,具有初始轴向对称的弧型表面;
依序形成于弧形电极上的多个层状物,且依序形成的所述层状物具有结晶结构,其中所述层状物顺应性地形成于底电极的弧形表面上,以控制所述层状物中的应变,
其中所述层状物的每一者在对称于该电极的对称轴的第一区中不具有缺陷,但缺陷集中在横向设置于第一区之外的第二区中,其中第二区已被移除,而其余的第一区不具有缺陷。
11.如权利要求10所述的装置,其中一介电填充层沉积至第一区的两侧,且上表面被平坦化与研磨以准备后续整合。
12.如权利要求10所述的装置,其中该底电极的初始表面形状为凸面。
13.如权利要求10所述的装置,其中该底电极的初始表面形状为凹面。
14.如权利要求11所述的装置,其中所述层状物包括磁性穿隧接面装置,其包括:
一底电极;
一晶种层;
一铁磁钉扎层;
一穿隧阻障层;
一铁磁自由层;以及
一盖层。
16.如权利要求15所述的装置,其中该底电极一开始形成为具有凹面的轴向对称表面形状。
17.如权利要求15所述的装置,其中该底电极一开始形成为具有凸面的轴向对称表面形状。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/810,494 US10944049B2 (en) | 2017-11-13 | 2017-11-13 | MTJ device performance by controlling device shape |
US15/810,494 | 2017-11-13 | ||
PCT/US2018/059802 WO2019094577A1 (en) | 2017-11-13 | 2018-11-08 | Improving mtj device performance by controlling device shape |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111919306A true CN111919306A (zh) | 2020-11-10 |
Family
ID=64572499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880072891.8A Pending CN111919306A (zh) | 2017-11-13 | 2018-11-08 | 控制装置形状以改善磁性穿隧接面装置效能 |
Country Status (5)
Country | Link |
---|---|
US (3) | US10944049B2 (zh) |
KR (1) | KR102231916B1 (zh) |
CN (1) | CN111919306A (zh) |
DE (1) | DE112018004449T5 (zh) |
WO (1) | WO2019094577A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10944049B2 (en) * | 2017-11-13 | 2021-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | MTJ device performance by controlling device shape |
JP2019161163A (ja) * | 2018-03-16 | 2019-09-19 | 東芝メモリ株式会社 | 磁気デバイス |
US10475987B1 (en) * | 2018-05-01 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a magnetic tunneling junction (MTJ) structure |
US11682514B2 (en) * | 2020-08-19 | 2023-06-20 | Globalfoundries U.S. Inc. | Memory cell having a free ferromagnetic material layer with a curved, non-planar surface and methods of making such memory cells |
US20220181061A1 (en) * | 2020-12-08 | 2022-06-09 | Jannier Maximo Roiz-Wilson | Warped Magnetic Tunnel Junctions and Bit-Patterned media |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314049A (ja) * | 2001-04-18 | 2002-10-25 | Nec Corp | 磁性メモリ及びその製造方法 |
JP3831353B2 (ja) | 2003-03-27 | 2006-10-11 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US8173551B2 (en) * | 2006-09-07 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Defect reduction using aspect ratio trapping |
WO2010026831A1 (ja) | 2008-09-03 | 2010-03-11 | 富士電機ホールディングス株式会社 | 磁気メモリ素子およびそれを用いる記憶装置 |
US7998758B2 (en) | 2008-11-05 | 2011-08-16 | Seagate Technology Llc | Method of fabricating a magnetic stack design with decreased substrate stress |
US20110133266A1 (en) * | 2009-12-03 | 2011-06-09 | Sanh Tang | Flash Memory Having a Floating Gate in the Shape of a Curved Section |
KR20130008836A (ko) * | 2011-07-13 | 2013-01-23 | 에스케이하이닉스 주식회사 | 자기터널 접합 소자 및 그 제조방법 |
US8921959B2 (en) * | 2011-07-26 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method thereof |
US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
JP2014049497A (ja) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | 不揮発性半導体記憶装置及びその動作方法 |
KR101684916B1 (ko) * | 2012-11-02 | 2016-12-09 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR102054834B1 (ko) | 2013-03-15 | 2019-12-12 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
US9236565B2 (en) * | 2014-04-29 | 2016-01-12 | National University Of Singapore | Method for fabricating a magnetoresistive device |
US10020444B2 (en) * | 2014-08-29 | 2018-07-10 | Toshiba Memory Corporation | Magnetic memory device and method of manufacturing the same |
US9385298B2 (en) * | 2014-10-01 | 2016-07-05 | Ricoh Company, Ltd. | Electromechanical conversion element, liquid drop discharge head and image forming apparatus |
US9666790B2 (en) | 2015-07-17 | 2017-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Manufacturing techniques and corresponding devices for magnetic tunnel junction devices |
JP6291608B1 (ja) * | 2017-03-17 | 2018-03-14 | 株式会社東芝 | 磁気記憶装置 |
US9905282B1 (en) * | 2017-05-30 | 2018-02-27 | Globalfoundries Singapore Pte. Ltd. | Top electrode dome formation |
US10944049B2 (en) * | 2017-11-13 | 2021-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | MTJ device performance by controlling device shape |
-
2017
- 2017-11-13 US US15/810,494 patent/US10944049B2/en active Active
-
2018
- 2018-11-08 DE DE112018004449.1T patent/DE112018004449T5/de active Pending
- 2018-11-08 WO PCT/US2018/059802 patent/WO2019094577A1/en active Application Filing
- 2018-11-08 CN CN201880072891.8A patent/CN111919306A/zh active Pending
- 2018-11-08 KR KR1020207009893A patent/KR102231916B1/ko active IP Right Grant
-
2021
- 2021-03-08 US US17/195,317 patent/US11527711B2/en active Active
-
2022
- 2022-12-12 US US18/064,808 patent/US11963457B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
DE112018004449T5 (de) | 2020-05-20 |
US20190148630A1 (en) | 2019-05-16 |
US11527711B2 (en) | 2022-12-13 |
US20230107977A1 (en) | 2023-04-06 |
US11963457B2 (en) | 2024-04-16 |
WO2019094577A1 (en) | 2019-05-16 |
US10944049B2 (en) | 2021-03-09 |
US20210193915A1 (en) | 2021-06-24 |
KR102231916B1 (ko) | 2021-03-26 |
KR20200045560A (ko) | 2020-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111919306A (zh) | 控制装置形状以改善磁性穿隧接面装置效能 | |
US10658576B2 (en) | Magnetoresistive stack/structure and method of manufacturing same | |
US8865008B2 (en) | Two step method to fabricate small dimension devices for magnetic recording applications | |
US7595520B2 (en) | Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same | |
US6852550B2 (en) | MRAM sense layer area control | |
KR101872176B1 (ko) | 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체 | |
KR20170033258A (ko) | Mtj 메모리 디바이스를 제조하는 방법 | |
US20070206411A1 (en) | Magnetic Random Access Memory Devices Including Contact Plugs Between Magnetic Tunnel Junction Structures and Substrates and Related Methods | |
US10319900B1 (en) | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density | |
KR20220029288A (ko) | 테이퍼링된 프로파일을 갖는 하드 마스크를 형성하기 위한 방법 | |
US9653679B1 (en) | Magnetoresistive structures with stressed layer | |
US10868236B2 (en) | Method for manufacturing reduced pitch magnetic random access memory pillar | |
US10038138B1 (en) | High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions | |
CN112310273B (zh) | 磁性隧道结及其制备方法 | |
EP3958261B1 (en) | Method for forming an mtj device | |
KR101348503B1 (ko) | 난수 발생기 및 이의 제조방법 | |
KR20170051603A (ko) | 막 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법 | |
US20120068280A1 (en) | Magnetic Nano-Ring Device and Method of Fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |