CN111916015A - 栅极驱动电路及显示装置 - Google Patents

栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN111916015A
CN111916015A CN202010381985.2A CN202010381985A CN111916015A CN 111916015 A CN111916015 A CN 111916015A CN 202010381985 A CN202010381985 A CN 202010381985A CN 111916015 A CN111916015 A CN 111916015A
Authority
CN
China
Prior art keywords
gate
line
gate driving
driving signal
active state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010381985.2A
Other languages
English (en)
Other versions
CN111916015B (zh
Inventor
陈泓翔
简佐桦
唐煌钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN111916015A publication Critical patent/CN111916015A/zh
Application granted granted Critical
Publication of CN111916015B publication Critical patent/CN111916015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开一种用于双栅结构的显示装置的栅极驱动电路。栅极驱动电路包括一电路，用以对于该显示装置的一第一显示线产生一第一栅极驱动信号及一第二栅极驱动信号以分别驱动第一显示线的一第一栅极线及一第二栅极线。第一栅极驱动信号处于用以驱动第一栅极线的一激活状态的一第一时间与第二栅极驱动信号处于用以驱动第二栅极线的激活状态的一第二时间不重叠。

Description

栅极驱动电路及显示装置
技术领域
本发明涉及一种栅极驱动电路及显示装置。
背景技术
由于双栅(Dual-gate)架构可让显示装置的驱动集成电路的源极通道数量减半以降低成本，使得双栅架构广泛地被运用在中大型尺寸的显示装置上。近年来，为了增加移动电话的屏占比(screen-to-body ratio)，双栅架构逐渐被应用在小尺寸显示装置以减少移动电话的边框大小。然而，在双栅架构中，栅极线的数量会增加为两倍。相邻两条栅极线之间的距离缩小，导致寄生电容影响增加，进而产生多条具有不同亮度的垂直线。
发明内容
本发明一实施例公开一种用于双栅结构的显示装置的栅极驱动电路。栅极驱动电路包括一电路，用以对于该显示装置的一第一显示线产生一第一栅极驱动信号及一第二栅极驱动信号以分别驱动第一显示线的一第一栅极线及一第二栅极线。第一栅极驱动信号处于用以驱动第一栅极线的一激活状态的一第一时间与第二栅极驱动信号处于用以驱动第二栅极线的激活状态的一第二时间不重叠。
本发明另一实施例公开一种使用双栅结构的显示装置。显示装置包括多条显示线及一栅极驱动电路。各显示线包括多个子像素、一第一栅极线及一第二栅极线。栅极驱动电路耦接至显示线，且被配置用以对于显示线中的一第一显示线产生一第一栅极驱动信号及一第二栅极驱动信号以分别驱动第一显示线的一第一栅极线及一第二栅极线。第一栅极驱动信号处于用以驱动第一栅极线的一激活状态的一第一时间与第二栅极驱动信号处于用以驱动第二栅极线的激活状态的一第二时间不重叠。
本发明又一实施例公开一种用于使用双栅结构的一显示装置的栅极驱动控制电路。显示装置包括一栅极驱动电路及一显示面板。显示面板包括多条显示线。各显示线包括多个子像素、一第一栅极线及一第二栅极线。栅极驱动控制电路包括一电路，用以产生多个控制信号以控制栅极驱动电路产生多个栅极驱动信号以扫描显示面板的第一栅极线及第二栅极线。栅极驱动电路被控制以对于显示线中一第一显示线产生一第一栅极驱动信号及一第二栅极驱动信号以分别驱动第一显示线的第一栅极线及第二栅极线。第一栅极驱动信号的一时序与第二栅极驱动信号的一时序被配置以降低第一显示线的第一栅极线与第二栅极线之间的耦合效应。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下。
附图说明
图1绘示的是根据本发明一实施例的显示装置的方块图。
图2绘示的是显示线DL1的二个子像素的等效电路图。
图3绘示的是使用传统GOA电路产生的栅极驱动信号下受到寄生电容影响的子像素R、G的电压变化示意图。
图4A绘示的是根据本发明一实施例的栅极驱动信号的时序图。
图4B绘示的是根据本发明一实施例的第一栅极驱动信号与第二栅极驱动信号的时序图。
图5绘示的是使用根据本发明一实施例的GOA电路产生的栅极驱动信号下受到寄生电容影响的子像素R、G的电压变化示意图。
图6绘示的是根据本发明另一实施例的显示装置的方块图。
图7A绘示的是根据本发明另一实施例的栅极驱动信号的时序图。
图7B绘示的是根据本发明另一实施例的第一栅极驱动信号与第二栅极驱动信号的时序图。
图8绘示的是根据本发明又一实施例的显示装置的方块图。
图9A绘示的是根据本发明又一实施例的栅极驱动信号的时序图。
图9B绘示的是根据本发明又一实施例的第一栅极驱动信号与第二栅极驱动信号的时序图。
图10绘示的是根据本发明又一实施例的显示装置的方块图。
图11绘示的是根据本发明又一实施例的栅极驱动信号的时序图。
符号说明
10、60、80、100：显示装置
102、1002：栅极驱动电路
602a、802a：第一栅极驱动电路
602b、802b：第二栅极驱动电路
104：驱动集成电路
DL1～DLm：显示线
GL1-1～GLm-2：栅极线
SL1～SLn：源极线
D1～Dn：数据线
R、G、B：子像素
具体实施方式
请参照图1，图1绘示依据本发明一实施例的显示装置的方块图。显示装置10包括一显示面板，显示面板包括多条显示线DL1～DLm以及多条源极线SL1～SLn。此外，显示装置10可进一步包括一栅极驱动(gate on array，GOA)电路102，其可被设置于显示面板上。此外，显示装置10可包括一驱动集成电路104。在一些实施例中，栅极驱动电路102可与驱动集成电路104分开设置。在一些实施例中，栅极驱动电路102可被整合在驱动集成电路104中。各显示线DL1～DLm包括一第一栅极线GL1-1～GLm-1、一第二栅极线GL1-2～GLm-2以及多个子像素R、G、B。对于各显示线DL1～DLm，一半的子像素耦接至第一栅极线，另一半的子像素耦接至第二栅极线。栅极驱动电路102可耦接至栅极线GL1-1、GL1-2～GLm-1、GLm-2。各源极线SL1～SLn可耦接至二列子像素。驱动集成电路104可通过数据线D1～Dn分别耦接至源极线SL1～SLn。驱动集成电路104用以通过数据线D1～Dn输出像素数据。此外，显示装置10进一步包括一栅极驱动控制电路(未绘示)，耦接至栅极驱动电路102。栅极驱动控制电路用以产生多个控制信号，控制信号用以控制栅极驱动电路102的操作。例如，栅极驱动控制电路可控制栅极驱动电路102产生多个栅极驱动信号以扫描显示面板的栅极线。在一实施例中，栅极驱动控制电路可被整合在驱动集成电路104。在另一实施例中，栅极驱动控制电路可为独立于驱动集成电路104与栅极驱动电路102的电路。
请参照图2，图2绘示的是同一条显示线(例如显示线DL1)的二个子像素的等效电路。如图2所示，一第一子像素，例如子像素R可通过一晶体管M1耦接至栅极线GL1-2以及源极线SL1，且一第二子像素，例如子像素G可通过晶体管M2耦接至栅极线GL1-1以及源极线SL1。在实际的情况下，一寄生电容C1存在于子像素R以及栅极线GL1-1之间，且一寄生电容C2存在于子像素G以及栅极线GL1-2之间。由于寄生电容C1的影响，栅极线GL1-1上的信号电压的变化会影响到已经写入到子像素R的像素数据。相似的，由于寄生电容C2的影响，栅极线GL1-2上的信号电压的变化会影响到已经写入到子像素G的像素数据。于是，子像素R与子像素G的亮度可能会不同。
图3绘示的是受到寄生电容影响的图2的子像素R、G的电压变化示意图。于一第一时间点T1，完成子像素G的像素数据写入，但储存于子像素G的像素数据的电压由于栅极线GL1-1上的栅极驱动信号由高转低而被向下耦合。于第二时间点T2，完成子像素R的像素数据写入，但储存于子像素R的像素数据的电压由于栅极线GL1-2上的栅极驱动信号由高转低而被向下耦合。同时，储存于子像素G的像素数据的电压由于栅极线GL1-2上的栅极驱动信号由高转低通过寄生电容C2而被再次向下耦合。这将使得子像素G中的像素数据的电压与一共同电压VCOM的电压差ΔV1不同于子像素R中的像素数据的电压与共同电压VCOM的电压差ΔV2。ΔV1不同于ΔV2会造成子像素G的亮度不同于子像素R的亮度。进而造成显示装置10的显示画面呈现亮度不均的视觉体验。
为了解决上述问题，根据本发明一实施例，显示装置10的栅极驱动电路，可受控于栅极驱动控制电路(未绘示)，且可包括一电路，该电路被配置用以产生多个如图4A所示的栅极驱动信号。也就是，对于显示线DL1～DLm，栅极驱动电路102被配置用以产生多个栅极驱动信号DS1-1～DS8-2。各栅极驱动信号DS1-1～DS8-2可采用分时多工的方式驱动一或多条栅极线。例如，栅极驱动信号DS1-1～DS8-2可分别被传送到栅极线GL1-1～GL8-2。栅极驱动信号DS1-1～DS8-2也可被传送到图中未明确示出的其他栅极线。栅极驱动信号DS1-1可用以于不同的时间驱动栅极线GL1-1以及栅极线GL9-1(未绘示)。一第一栅极驱动信号DS1-1的一激活状态A1-1可被传送至显示线DL1的第一栅极线GL1-1以激活显示线DL1的第一栅极线GL1-1。第一栅极驱动信号DS1-1的另一激活状态A9-1可被传送至显示线DL9的第一栅极线GL9-1以驱动显示线DL9的第一栅极线GL9-1。一第二栅极驱动信号DS1-2的一激活状态A1-2可被传送至显示线DL1的第二栅极线GL1-2以激活显示线DL1的第二栅极线GL1-2。第二栅极驱动信号DS1-2的另一激活状态A9-2可被传送至显示线DL9的第二栅极线GL9-2以驱动显示线DL9的第二栅极线GL9-2。第一栅极驱动信号DS1-1处于用以驱动显示线DL1的第一栅极线GL1-1的激活状态A1-1的一第一时间P1与第二栅极驱动信号DS1-2处于用以驱动显示线DL1的第二栅极线GL1-2的激活状态A1-2的一第二时间P2不重叠。此外，虽然图4A没有明确绘示，但可从图4B看出，第一栅极驱动信号DS1-1处于用以驱动显示线DL9的第一栅极线GL9-1的激活状态A9-1的一第三时间P3与第二栅极驱动信号DS1-2处于用以驱动显示线DL9的第二栅极线GL9-2的激活状态A9-2的一第四时间P4不重叠。
在此实施例中，第一栅极驱动信号DS1-1处于用以驱动显示线DL9的第一栅极线GL9-1的激活状态A9-1的第三时间P3与第二栅极驱动信号DS1-2处于用以驱动显示线DL1的第二栅极线GL1-2的激活状态A1-2的第二时间P2不重叠。也就是说，第一栅极驱动信号可包括处于激活状态的多个时间，而第二栅极驱动信号可包括处于激活状态的多个时间，第一栅极驱动信号处于激活状态的此些时间与第二栅极驱动信号处于激活状态的此些时间不重叠。也就是说，第一栅极驱动信号DS1-1没有任何激活状态与第二栅极驱动信号DS1-2的激活状态重叠。
在此实施例中，激活状态为逻辑高准位，且一非激活状态为逻辑低准位。
对于各条数据线D1～Dn，驱动集成电路104用以通过分时多工的方式输出对应于被激活的栅极线的像素数据。
图5绘示的是使用依据本发明一实施例的栅极驱动电路产生的栅极驱动信号下受到寄生电容影响的子像素R、G的电压变化示意图。图5所示的情况为栅极线GL1-1先被充电，而栅极线GL1-2后被充电。于时间点T3，完成子像素G的像素数据写入，但储存于子像素G的像素数据的电压受到栅极线GL1-1上的第一栅极驱动信号由高转低的影响而被向下耦合。于时间点T5，完成子像素R的像素数据写入，但储存于子像素R的像素数据的电压受到栅极线GL1-2上的第二栅极驱动信号由高转低的影响而被向下耦合。与此同时，储存于子像素G的像素数据的电压因寄生电容C2而受到栅极线GL1-2上的第二栅极驱动信号由高转低的影响而被再次向下耦合。然而，由于储存于子像素G的像素数据的电压于时间点T4因寄生电容C2而受到栅极线GL1-2上的第二驱动信号由低转高的影响被向上耦合，使得时间点T5的寄生电容C2造成的影响被补偿。因此，储存于子像素G的像素数据的电压与一共同电压VCOM之间的电压差ΔV3可相同于储存于子像素R的像素数据的电压与共同电压VCOM之间的电压差ΔV4。需要注意的是，图5所示的情况可简单地变换到相反的情况，即栅极线GL1-2先被充电且栅极线GL1-1后被充电。
请参照图6、图7A及图7B，图6绘示的是根据本发明另一实施例的显示装置的方块图。图7A绘示的是图6的第一栅极驱动电路及第二栅极驱动电路产生的栅极驱动信号的时序图。图7B绘示的是图6的第一栅极驱动电路及第二栅极驱动电路产生的第一栅极驱动信号与第二栅极驱动信号的时序图。显示装置60类似于显示装置10，差别在于显示装置60包括一第一栅极驱动电路602a以及一第二栅极驱动电路602b，且对于各条显示线DL1～DLm，其中一条的栅极线GL1-1～GLm-1耦接至第一栅极驱动电路602a，另一条栅极线GL1-2～GLm-2耦接至第二栅极驱动电路602b。对于各条显示线DL1～DLm，第一栅极驱动电路602a用以产生一第一栅极驱动信号DS1-1、DS2-1、…、DS8-1，且第二栅极驱动电路602b用以产生一第二栅极驱动信号DS1-2、DS2-2、…、DS8-2。第一栅极驱动信号DS1-1～DS8-1被分别传送至栅极线GL1-1、GL2-1、…、GL8-1，第二栅极驱动信号DS1-2～DS8-2被分别传送至GL1-2、GL2-2、…、GL8-2。各第一栅极驱动信号DS1-1～DS8-1及第二栅极驱动信号DS1-2～DS8-2可采用分时多工的方式驱动一或多条栅极线。例如，栅极驱动信号DS1-1～DS8-2可分别被传送到栅极线GL1-1～GL8-2。例如，第一栅极驱动信号DS1-1可用以于不同的时间驱动栅极线GL1-1以及栅极线GL9-1(未绘示)。第一栅极驱动信号DS1-1的一激活状态A’1-1可被传送至显示线DL1的第一栅极线GL1-1以激活显示线DL1的第一栅极线GL1-1。第一栅极驱动信号DS1-1的另一激活状态A’9-1可被传送至显示线DL9的第一栅极线GL9-1以驱动显示线DL9的第一栅极线GL9-1。一第二栅极驱动信号DS1-2的一激活状态A’1-2可被传送至显示线DL1的第二栅极线GL1-2以激活显示线DL1的第二栅极线GL1-2。第一栅极驱动信号DS1-1处于用以驱动显示线DL1的第一栅极线GL1-1的激活状态A’1-1的一第一时间P1’与第二栅极驱动信号DS1-2处于用以驱动显示线DL1的第二栅极线GL1-2的激活状态A’1-2的一第二时间P2’不重叠。
在此实施例中，第一栅极驱动信号DS1-1处于用以驱动显示线DL9的第一栅极线GL9-1的激活状态A’9-1的第三时间P3’与第二栅极驱动信号DS1-2处于用以驱动显示线DL1的第二栅极线GL1-2的激活状态A’1-2的第二时间P2’部分重叠。也就是说，第一栅极驱动信号可包括处于激活状态的多个时间，而第二栅极驱动信号可包括处于激活状态的多个时间，第二栅极驱动信号处于激活状态的此些时间与第一栅极驱动信号处于激活状态的此些时间的至少其中之一重叠。然而，被重叠于第二驱动信号的该激活状态(例如A’1-2)的第一栅极驱动信号的该激活状态(例如A’9-1)激活的第一栅极线与被重叠于第一驱动信号的该激活状态(例如A’9-1)的第二栅极驱动信号的该激活状态(例如A’1-2)激活的第二栅极线属于不同的显示线。
请参照图8、图9A及图9B，图8绘示的是根据本发明又一实施例的显示装置的方块图。图9A绘示的是图8的第一栅极驱动电路及第二栅极驱动电路产生的栅极驱动信号的时序图。图9B绘示的是图8的第一栅极驱动电路及第二栅极驱动电路产生的第一栅极驱动信号与第二栅极驱动信号的时序图。显示装置60类似于显示装置60，差别在于部分的显示线耦接至第一栅极驱动电路802a，其他的显示线耦接至第二栅极驱动电路802b。栅极驱动信号绘示于图9。需要注意的是用于显示线DL1的栅极驱动信号为栅极驱动信号DS1-1及栅极驱动信号DS5-1，用于显示线DL2的栅极驱动信号为栅极驱动信号DS1-2及栅极驱动信号DS5-2，以此类推。激活状态A”1-1是用以激活显示线DL1的栅极线GL1-1，激活状态A”1-2是用以激活显示线DL1的栅极线GL5-1，激活状态A”9-1是用以激活显示线DL9的栅极线GL9-1。
类似于前面的实施例，第一栅极驱动信号处于用以驱动第一显示线的第一栅极线的激活状态(A”1-1)的一第一时间P1”与第二栅极驱动信号处于用以驱动第一显示线的第二栅极线的激活状态(A”1-2)的一第二时间P2”不重叠。
在此实施例中，第二栅极驱动信号DS5-1处于用以驱动显示线DL1的第二栅极线GL5-1的激活状态A”1-2的第二时间P2”的下降边缘与第一栅极驱动信号DS1-1处于用以驱动显示线DL9的第一栅极线GL9-1的激活状态A”9-1的一第三时间P3”的上升边缘之间配置有一时间间隔。也就是说，第一栅极驱动信号DS1-1处于用以驱动显示线DL9的第一栅极线GL9-1的激活状态A”9-1的一第三时间P3”与第二栅极驱动信号DS5-1处于用以驱动显示线DL1的第二栅极线GL5-1的激活状态A”1-2的第二时间P2”不重叠。
请参照图10、图11，图10绘示的是根据本发明又一实施例的显示装置的方块图。图11绘示的是栅极驱动电路1002产生的栅极驱动信号的时序图。栅极驱动信号DS1-1、DS1-2、…、DS8-1、DS8-2分别被产生给栅极线GL1-1、GL1-2、…、GL8-1、GL8-2。
类似于前面的实施例，第一栅极驱动信号DS1-1处于用以驱动显示线DL1的第一栅极线GL1-1的激活状态A”’1-1的一第一时间P1”’与第二栅极驱动信号DS1-2处于用以驱动显示线DL1的第二栅极线GL1-2的激活状态A”’1-2的一第二时间P2”’不重叠。
在此实施例中，第一栅极驱动信号DS1-1处于用以驱动显示线DL1的第一栅极线GL1-1的激活状态A”’1-1的第一时间P1”’的下降边缘与第二栅极驱动信号DS1-2处于用以驱动显示线DL1的第二栅极线GL1-2的激活状态A”’1-2的第二时间P2”’的上升边缘之间配置有一第一时间间隔。第二栅极驱动信号DS1-2处于用以驱动显示线DL1的第二栅极线GL1-2的激活状态A”’1-2的第二时间P2”’的下降边缘与第一栅极驱动信号DS9-1处于用以驱动显示线DL9的第一栅极线GL9-1的激活状态A”’9-1的第三时间P3”’的上升边缘之间配置有一第二时间间隔。第二栅极驱动信号DS1-2处于激活状态A”’9-2的一第四时间P4”’是用以激活显示线DL9的第二栅极线GL9-2。在一些实施例中，第一时间间隔等于第二时间间隔。
总结来说，本发明公开的实施例可应用于使用双栅结构的显示装置。通过本发明的实施例，于同一条显示线中，驱动两条栅极线的两个栅极驱动信号的时序配置能够降低或改善两条栅极线之间的耦合效应。举例来说，同一条显示线的二条栅极线可于二个不重叠的时间内被驱动，可以解决使用双栅结构的显示装置受到耦合于子像素与相邻的栅极线之间的寄生电容影响而导致的亮度不均的问题。本发明并不限制为上述各实施例所列示的特定面板结构和特定时序配置，任何面板种类及/或栅极驱动信号的时序配置，若能够降低或改善两条栅极线之间的耦合效应，使得像素数据的电压更为精确，均可利用，并属于本发明的范围内。
综上所述，虽然本发明已以实施例公开如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，应当可作各种的更动与润饰。因此，本发明的保护范围应当视权利要求所界定者为准。

Claims (24)

1.一种用于双栅结构的显示装置的栅极驱动电路，包括：
一驱动电路，用以对于该显示装置的一第一显示线产生一第一栅极驱动信号及一第二栅极驱动信号以分别驱动该第一显示线的一第一栅极线及一第二栅极线；
其中该第一栅极驱动信号处于用以驱动该第一栅极线的一激活状态的一第一时间与该第二栅极驱动信号处于用以驱动该第二栅极线的该激活状态的一第二时间不重叠。
2.如权利要求1所述的栅极驱动电路，其中该第一栅极驱动信号具有处于该激活状态的多个时间，该第二栅极驱动信号具有处于该激活状态的多个时间，且该第二栅极驱动信号处于该激活状态的该些时间与该第一栅极驱动信号处于该激活状态的该些时间不重叠。
3.如权利要求1所述的栅极驱动电路，其中该第一栅极驱动信号具有处于该激活状态的多个时间，该第二栅极驱动信号具有处于该激活状态的多个时间，且该第二栅极驱动信号处于该激活状态的该些时间与该第一栅极驱动信号处于该激活状态的该些时间中的至少其中之一重叠。
4.如权利要求3所述的栅极驱动电路，其中该第一栅极驱动信号的重叠的该至少一时间所激活的该第一栅极线与该第二栅极驱动信号的重叠的该至少一时间所激活的该第二栅极线属于该显示装置的不同的显示线。
5.如权利要求3所述的栅极驱动电路，其中该电路进一步用以，对于该显示装置的一第二显示线的一第一栅极线及一第二栅极线，分别产生该第一栅极驱动信号及该第二栅极驱动信号，其中该第一栅极驱动信号处于用以激活该第二显示线的该第一栅极线的该激活状态的一第三时间与该第二栅极驱动信号处于用以激活该第二显示线的该第二栅极线的该激活状态的一第四时间不重叠，且该第三时间不同于该第一时间，该第四时间不同于该第二时间。
6.如权利要求5所述的栅极驱动电路，其中该第一栅极驱动信号处于用以激活该第二显示线的该第一栅极线的该激活状态的该第三时间与该第二栅极驱动信号处于用以激活该第一显示线的该第二栅极线的该激活状态的该第二时间不重叠。
7.如权利要求5所述的栅极驱动电路，其中该第一栅极驱动信号处于用以激活该第二显示线的该第一栅极线的该激活状态的该第三时间与该第二栅极驱动信号处于用以激活该第一显示线的该第二栅极线的该激活状态的该第二时间至少部分重叠。
8.如权利要求1所述的栅极驱动电路，其中该第一栅极驱动信号的一时序与该第二栅极驱动信号的一时序能够降低该第一显示线的该第一栅极线与该第二栅极线之间的耦合效应。
9.一种使用双栅结构的显示装置，包括：
多条显示线，各该显示线包括多个子像素、一第一栅极线及一第二栅极线；以及
一栅极驱动电路，耦接至该些显示线，且被配置用以对于该些显示线中的一第一显示线产生一第一栅极驱动信号及一第二栅极驱动信号以分别驱动该第一显示线的一第一栅极线及一第二栅极线；
其中该第一栅极驱动信号处于用以驱动该第一栅极线的一激活状态的一第一时间与该第二栅极驱动信号处于用以驱动该第二栅极线的该激活状态的一第二时间不重叠。
10.如权利要求9所述的显示装置，其中该第一栅极驱动信号具有处于该激活状态的多个时间，该第二栅极驱动信号具有处于该激活状态的多个时间，且该第二栅极驱动信号处于该激活状态的该些时间与该第一栅极驱动信号处于该激活状态的该些时间不重叠。
11.如权利要求9所述的显示装置，其中该第一栅极驱动信号具有处于该激活状态的多个时间，该第二栅极驱动信号具有处于该激活状态的多个时间，且该第二栅极驱动信号处于该激活状态的该些时间与该第一栅极驱动信号处于该激活状态的该些时间中的至少其中之一重叠。
12.如权利要求11所述的显示装置，其中该第一栅极驱动信号的重叠的该至少一时间所激活的该第一栅极线与该第二栅极驱动信号的重叠的该至少一时间所激活的该第二栅极线属于该显示装置的不同的显示线。
13.如权利要求11所述的显示装置，其中该电路进一步用以，对于该显示装置的一第二显示线的一第一栅极线及一第二栅极线，分别产生该第一栅极驱动信号及该第二栅极驱动信号，其中该第一栅极驱动信号处于用以激活该第二显示线的该第一栅极线的该激活状态的一第三时间与该第二栅极驱动信号处于用以激活该第二显示线的该第二栅极线的该激活状态的一第四时间不重叠，且该第三时间不同于该第一时间，该第四时间不同于该第二时间。
14.如权利要求13所述的显示装置，其中该第一栅极驱动信号处于用以激活该第二显示线的该第一栅极线的该激活状态的该第三时间与该第二栅极驱动信号处于用以激活该第一显示线的该第二栅极线的该激活状态的该第二时间不重叠。
15.如权利要求13所述的显示装置，其中该第一栅极驱动信号处于用以激活该第二显示线的该第一栅极线的该激活状态的该第三时间与该第二栅极驱动信号处于用以激活该第一显示线的该第二栅极线的该激活状态的该第二时间至少部分重叠。
16.如权利要求9所述的显示装置，其中该第一栅极驱动信号的一时序与该第二栅极驱动信号的一时序能够降低该第一显示线的该第一栅极线与该第二栅极线之间的耦合效应。
17.一种用于使用双栅结构的一显示装置的栅极驱动控制电路，该显示装置包括一栅极驱动电路及一显示面板，该显示面板包括多条显示线，各该显示线包括多个子像素、一第一栅极线及一第二栅极线，该栅极驱动控制电路包括：
一电路，用以产生多个控制信号以控制该栅极驱动电路产生多个栅极驱动信号以扫描该显示面板的该些第一栅极线及该些第二栅极线；
其中该栅极驱动电路被控制以对于显示线中一第一显示线产生一第一栅极驱动信号及一第二栅极驱动信号以分别驱动该第一显示线的该第一栅极线及该第二栅极线，
其中该第一栅极驱动信号的一时序与该第二栅极驱动信号的一时序被配置以降低该第一显示线的该第一栅极线与该第二栅极线之间的耦合效应。
18.如权利要求17所述的栅极驱动控制电路，其中该第一栅极驱动信号处于用以驱动该第一栅极线的一激活状态的一第一时间与该第二栅极驱动信号处于用以驱动该第二栅极线的该激活状态的一第二时间不重叠。
19.如权利要求18所述的栅极驱动控制电路，其中该第一栅极驱动信号具有处于该激活状态的多个时间，该第二栅极驱动信号具有处于该激活状态的多个时间，且该第二栅极驱动信号处于该激活状态的该些时间与该第一栅极驱动信号处于该激活状态的该些时间不重叠。
20.如权利要求18所述栅极驱动控制电路，其中该第一栅极驱动信号具有处于该激活状态的多个时间，该第二栅极驱动信号具有处于该激活状态的多个时间，且该第二栅极驱动信号处于该激活状态的该些时间与该第一栅极驱动信号处于该激活状态的该些时间中的至少其中之一重叠。
21.如权利要求20所述的栅极驱动控制电路，其中该第一栅极驱动信号的重叠的该至少一时间所激活的该第一栅极线与该第二栅极驱动信号的重叠的该至少一时间所激活的该第二栅极线属于该显示装置的不同的显示线。
22.如权利要求20所述的栅极驱动控制电路，其中该电路进一步用以，对于该显示装置的一第二显示线的一第一栅极线及一第二栅极线，分别产生该第一栅极驱动信号及该第二栅极驱动信号，其中该第一栅极驱动信号处于用以激活该第二显示线的该第一栅极线的该激活状态的一第三时间与该第二栅极驱动信号处于用以激活该第二显示线的该第二栅极线的该激活状态的一第四时间不重叠，且该第三时间不同于该第一时间，该第四时间不同于该第二时间。
23.如权利要求22所述的栅极驱动控制电路，其中该第一栅极驱动信号处于用以激活该第二显示线的该第一栅极线的该激活状态的该第三时间与该第二栅极驱动信号处于用以激活该第一显示线的该第二栅极线的该激活状态的该第二时间不重叠。
24.如权利要求22所述的栅极驱动控制电路，其中该第一栅极驱动信号处于用以激活该第二显示线的该第一栅极线的该激活状态的该第三时间与该第二栅极驱动信号处于用以激活该第一显示线的该第二栅极线的该激活状态的该第二时间至少部分重叠。
CN202010381985.2A 2019-05-10 2020-05-08 栅极驱动电路及显示装置 Active CN111916015B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962845903P 2019-05-10 2019-05-10
US62/845,903 2019-05-10

Publications (2)

Publication Number Publication Date
CN111916015A true CN111916015A (zh) 2020-11-10
CN111916015B CN111916015B (zh) 2023-07-25

Family

ID=73237559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010381985.2A Active CN111916015B (zh) 2019-05-10 2020-05-08 栅极驱动电路及显示装置

Country Status (2)

Country Link
CN (1) CN111916015B (zh)
TW (1) TWI737293B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564217A (zh) * 2022-01-28 2023-08-08 群创光电股份有限公司 电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140747A (zh) * 2007-10-16 2008-03-12 友达光电股份有限公司 双边栅极驱动式液晶显示器及像素结构
CN101577104A (zh) * 2008-05-06 2009-11-11 奇景光电股份有限公司 双栅极液晶显示器的栅极驱动器及其方法
CN101667390A (zh) * 2009-09-29 2010-03-10 友达光电股份有限公司 平面显示器及其栅极驱动方法
US20110102414A1 (en) * 2009-11-04 2011-05-05 Chin-Hao Lin Double-gate liquid crystal display device
CN102136261A (zh) * 2010-11-11 2011-07-27 友达光电股份有限公司 液晶面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101429905B1 (ko) * 2006-09-29 2014-08-14 엘지디스플레이 주식회사 액정표시장치
KR101295878B1 (ko) * 2008-10-30 2013-08-12 엘지디스플레이 주식회사 액정표시장치
TWI397038B (zh) * 2008-11-05 2013-05-21 Au Optronics Corp 使用半源極驅動架構之顯示面板及其顯示資料供應方法
KR101341906B1 (ko) * 2008-12-23 2013-12-13 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140747A (zh) * 2007-10-16 2008-03-12 友达光电股份有限公司 双边栅极驱动式液晶显示器及像素结构
CN101577104A (zh) * 2008-05-06 2009-11-11 奇景光电股份有限公司 双栅极液晶显示器的栅极驱动器及其方法
CN101667390A (zh) * 2009-09-29 2010-03-10 友达光电股份有限公司 平面显示器及其栅极驱动方法
US20110102414A1 (en) * 2009-11-04 2011-05-05 Chin-Hao Lin Double-gate liquid crystal display device
TW201117177A (en) * 2009-11-04 2011-05-16 Chunghwa Picture Tubes Ltd Double gate liquid crystal display device
CN102136261A (zh) * 2010-11-11 2011-07-27 友达光电股份有限公司 液晶面板

Also Published As

Publication number Publication date
TWI737293B (zh) 2021-08-21
CN111916015B (zh) 2023-07-25
TW202042199A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
US8405593B2 (en) Liquid crystal device with multi-dot inversion
US9922589B2 (en) Emission electrode scanning circuit, array substrate and display apparatus
JP5483517B2 (ja) 液晶表示装置
CN111048025B (zh) 移位寄存器和使用该移位寄存器的显示装置
US7755591B2 (en) Display panel and device utilizing the same and pixel structure
US20090278782A1 (en) Gate Driving Waveform Control
US10540938B2 (en) Shift-buffer circuit, gate driving circuit, display panel and driving method
KR101904277B1 (ko) 액정 디스플레이 장치
KR20180049377A (ko) 게이트 구동 회로와 이를 이용한 표시장치
US8159431B2 (en) Electrooptic device and electronic apparatus
US20130300681A1 (en) Low complexity gate line driver circuitry
US20190385517A1 (en) Foldable display panel and driving method thereof
JP6588344B2 (ja) トランジスタ基板及び表示装置
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
KR102353736B1 (ko) 액정표시장치
CN100377199C (zh) 液晶显示装置的驱动电路
KR20190036461A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
US20220020313A1 (en) Driving method of a display panel
CN107204168B (zh) 用于显示面板的驱动方法
CN111916015B (zh) 栅极驱动电路及显示装置
US11164536B2 (en) Gate on array circuit and display device
CN111103717A (zh) 一种阵列基板、显示面板
US8665408B2 (en) Liquid crystal display device
KR20190036447A (ko) 표시패널과 이를 이용한 oled 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant