CN101667390A

CN101667390A - 平面显示器及其栅极驱动方法

Info

Publication number: CN101667390A
Application number: CN200910179203A
Authority: CN
Inventors: 陈勇志; 蔡宗廷; 苏国彰; 刘俊欣
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2009-09-29
Filing date: 2009-09-29
Publication date: 2010-03-10
Anticipated expiration: 2029-09-29
Also published as: CN101667390B

Abstract

本发明公开一种平面显示器及其栅极驱动方法。所述平面显示器包括有第一与第二像素列、第一至第三栅极线及栅极驱动电路。第一栅极线用以决定是否开启第一像素列的像素中的一部分，第二栅极线用以决定是否开启第一像素列的像素中的另一部分，第三栅极线用以决定是否开启第二像素列的像素的一部分。栅极驱动电路用以分别提供第一、第二及第三栅极驱动脉冲至第一、第二及第三栅极线。其中，第一栅极驱动脉冲与第二栅极驱动脉冲在时间上互不重叠，而第三栅极驱动脉冲与第一栅极驱动脉冲及第二栅极驱动脉冲中的一个存在时间上的部分重叠。

Description

平面显示器及其栅极驱动方法

技术领域

本发明是有关于显示器领域的技术，且特别是涉及一种平面显示器及其栅极驱动方法。

背景技术

为了降低显示面板的成本，有许多节省面板周边IC(integrated circuit，译为集成电路)的技术被开发出来，其中有一种称为HSD(halfsource driver，译为半源级驱动)的技术即被广泛地应用。图1即为用以搭配HSD技术的面板的示意图。如图1所示，此面板包括有多条栅极线(如标示G₁～G_m所示)、多条源极线(如标示S₁～S_n所示)、多个晶体管102及多个像素104。其中，m及n皆为自然数。由图1所示的像素耦接方式可知，在此种面板中，同一列(row)的像素乃是被分别耦接至二条不同的栅极线。

图2绘示传统的栅极驱动脉冲时序，运用于图1所示的面板。请参照图2，每一个栅极驱动脉冲(如标示202所示)皆用以开启对应的像素，以便让这些开启的像素进行充电而载入对应的数据电压，从而显示所需画面。然而，由于显示器不断地朝高解析度与高画质的方向发展，使得栅极驱动脉冲的脉冲宽度也必须跟着缩短，因而逐渐压缩到像素的充电时间。如此一来，图2所示的传统驱动技术对于像素的充电能力便显得不足。因此，有一种采用预充电(pre-charge)的驱动技术便被发展出来，如图3所示。

图3绘示另一种栅极驱动脉冲时序。请参照图3，此种驱动技术乃是增加栅极驱动脉冲的脉冲宽度，并使相邻二栅极驱动脉冲在时间上的部分重叠。由于脉冲宽度的增加，这种新型驱动技术对于像素的充电能力较旧有技术对于像素的充电能力来得强。然而，这种新型驱动技术会使得同一像素列中的相邻二像素的亮度不同，因而降低了显示画面的品质，以图4来说明。

图4为图3所述技术的缺点的说明图。此图绘示有栅极线G_k与G_k+1、源极线S_j与S_j+1、晶体管406与416、像素408与414。其中k、j皆为自然数。另外，此图还绘示有寄生电容(parasitic capacitance)410、412、418与420。至于标示402与404的信号则是分别提供至栅极线G_k与G_k+1的栅极驱动脉冲。如图4所示，在栅极驱动脉冲402的致能期间，栅极驱动脉冲404被传送至栅极线G_k+1，以开启像素414。在像素408与414开启的期间，就可分别对这二个像素载入对应的数据电压。然而，像素408所载入的数据电压会因为寄生电容的耦合作用而受到影响，而像素414所载入的数据电压也会因为寄生电容的耦合作用而受到影响，详细说明如下。

当栅极驱动脉冲402的致能期间结束时，栅极线G_k上的电位就会由高电位转低电位，因此栅极线G_k会通过寄生电容410的耦合作用而将像素408所载入的数据电压下拉。随后，栅极驱动脉冲404的致能期间也跟着结束，栅极线G_k+1上的电位也会由高电位转低电位，故栅极线G_k+1会通过寄生电容420的耦合作用而将像素414所载入的数据电压下拉，并且栅极线G_k+1也会通过寄生电容412的耦合作用而将像素408所载入的数据电压再次下拉。因此可知，在显示同一画面时，像素408与414所载入的数据电压被下拉的次数会不同，因而造成这二个像素的亮度的差异。

发明内容

本发明的目的在于提供一种平面显示器，其所采用的栅极驱动脉冲的脉冲宽度不必缩短，且像素亮度受影响的程度也相近。

本发明的另一目在于提供一种栅极驱动方法，其可使平面显示器所采用的栅极驱动脉冲的脉冲宽度不必缩短，且平面显示器的像素亮度受影响的程度也相近。

本发明提出一种平面显示器，其包括有相邻设置的第一像素列及第二像素列、相邻设置的第一栅极线及第二栅极线、第三栅极线及栅极驱动电路。每一第一像素列与第二像素列包括有多个像素。第一像素列设置于第一栅极线与第二栅极线之间，且第一栅极线用以决定是否开启第一像素列的像素中的一部分，而第二栅极线用以决定是否开启第一像素列的像素中的另一部分。第三栅极线与第二栅极线相邻设置，以至于第二栅极线位于第一栅极线与第三栅极线之间，且第三栅极线用以决定是否开启第二像素列的像素的一部分。栅极驱动电路用以向第一栅极线、第二栅极线及第三栅极线分别提供第一栅极驱动脉冲、第二栅极驱动脉冲及第三栅极驱动脉冲。其中，第一栅极驱动脉冲与第二栅极驱动脉冲在时间上互不重叠，第三栅极驱动脉冲与第一栅极驱动脉冲及第二栅极驱动脉冲中的一个存在时间上的部分重叠。

本发明另提出一种栅极驱动方法，适用于具半源极驱动架构的平面显示器，而所述平面显示器包括有相邻设置的第一像素列及第二像素列、相邻设置的第一栅极线及第二栅极线、第三栅极线。每一第一像素列与第二像素列包括有多个像素。第一像素列设置于第一栅极线与第二栅极线之间，且第一栅极线用以决定是否开启第一像素列的像素中的一部分，而第二栅极线用以决定是否开启第一像素列的像素中的另一部分。第三栅极线与第二栅极线相邻设置，以至于第二栅极线位于第一栅极线与第三栅极线之间，且第三栅极线用以决定是否开启第二像素列的像素的一部分。所述的栅极驱动方法包括有下列步骤：产生第一栅极驱动脉冲、第二栅极驱动脉冲及第三栅极驱动脉冲；以及将第一栅极驱动脉冲、第二栅极驱动脉冲及第三栅极驱动脉冲分别提供至第一栅极线、第二栅极线及第三栅极线。其中，第一栅极驱动脉冲与第二栅极驱动脉冲在时间上互不重叠，第三栅极驱动脉冲与第一栅极驱动脉冲及第二栅极驱动脉冲中的一个存在时间上的部分重叠。

依照本发明一实施例所述，上述的平面显示器可以是一液晶显示器。

本发明乃是通过在同一像素列中，将耦接不同栅极线的像素的导通时间分开，使得像素所载入的数据电压被下拉的次数相同。因此，平面显示器所采用的栅极驱动脉冲的脉冲宽度不必缩短，且像素亮度受影响的程度也相近。

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

附图说明

图1为用以搭配HSD技术的面板的示意图；

图2绘示传统的栅极驱动脉冲时序；

图3绘示另一种栅极驱动脉冲时序；

图4为图3所述技术的缺点的说明图；

图5为依照本发明一实施例的平面显示器的示意图；

图6为图5所述技术的优点的说明图；

图7为采用二个传统栅极阵列电路来进行操作的说明图；

图8为依照本发明另一实施例的平面显示器的示意图；

图9为依照本发明一实施例的栅极驱动方法。

其中，附图标记

102、406、416、502、606、616、802：晶体管

104、408、414、504、608、614、804：像素

202、402、404、520～534、602、604、702～716、710a～716a、820～842：栅极驱动脉冲

410、412、418、420、610、612、618、620：寄生电容

506、750、806：栅极驱动电路

751、752：栅极阵列电路

CK1、CK2：时钟脉冲信号

G₁～G_m、G_k、G_k+1：栅极线

L₁～L₁₂：输出线

S902、S904：步骤

S₁～S_n、S_j、S_j+1：源极线

ST：起始脉冲

具体实施方式

第一实施例

此实施例乃是采用一种新式的栅极驱动电路来进行操作，以图5来说明。图5为依照本发明一实施例的平面显示器的示意图。在本实施例中，此平面显示器可以是一液晶显示器。此平面显示器包括有多条栅极线(如标示G₁～G₈所示)、多条源极线(如标示S₁～S₂所示)、多个晶体管502、多个像素504及栅极驱动电路506。这些栅极线、源极线、晶体管及像素的耦接方式与图1所示的耦接方式相同。如图5所示，栅极线G₁与G₂用以耦接像素列1中的像素，栅极线G₃与G₄用以耦接像素列2中的像素，栅极线G₅与G₆用以耦接像素列3中的像素，而栅极线G₇与G₈用以耦接像素列4中的像素。由此可知，这些像素列乃是相邻设置，且同一列的像素乃是被分别耦接至二条不同的栅极线。

至于栅极驱动电路506，其用以依据起始脉冲ST、时钟脉冲信号CK1及CK2产生栅极驱动脉冲520～534，并将产生的栅极驱动脉冲分别提供至栅极线G₁～G₈。在此例中，栅极驱动电路506乃是采用栅极阵列(gate driver on array，GOA)电路来实现，当然，栅极驱动电路506也可以是采用栅极驱动集成电路(gate driver IC)来实现。而由图中所示的栅极驱动脉冲时序可知，栅极驱动脉冲520与522于时间上互不重叠，栅极驱动脉冲524与526于时间上互不重叠，栅极驱动脉冲528与530于时间上互不重叠，而栅极驱动脉冲532与534于时间上也互不重叠。换句话说，在同一像素列中，耦接不同栅极线的像素的导通时间会被隔开。而如此一来，平面显示器所采用的栅极驱动脉冲的脉冲宽度也不必缩短。以图6来说明这么做的好处。

图6为图5所述技术的优点的说明图。此图绘示有栅极线G_k与G_k+1、源极线S_j与S_j+1、晶体管606与616、像素608与614。其中k、j皆为自然数。另外，此图还绘示有寄生电容(parasitic capacitance)610、612、618与620。至于标示602与604则是分别提供至栅极线G_k与G_k+1的栅极驱动脉冲。如图6所示，在栅极驱动脉冲602的致能期间结束时，栅极驱动脉冲604才会被传送至栅极线G_k+1。因此，对于像素608而言，其所载入的数据电压只会在栅极驱动脉冲602的致能期间结束时被下拉一次；而对于像素614而言，其所载入的数据电压只会在栅极驱动脉冲604的致能期间结束时被下拉一次。因此可知，在显示同一画面时，像素608与614所载入的数据电压被下拉的次数会相同，因而这二个像素的亮度受影响的程度相近。也就是说，利用这样的操作方式可以使平面显示器的像素亮度具有较高的均匀性，进而得到较佳的画面品质。

请再参照图5，以便说明栅极驱动电路506如何产生栅极驱动脉冲520～534。如图5所示，栅极驱动电路506包括有多条输出线(如标示L₁～L₈所示)与多个级联耦接(cascade coupling)的级(如图中标示级1～级8所示)。所述的这些级即是一般所熟知的移位寄存器(shift register)。输出线L₁～L₈的其中一端分别电性耦接栅极线G₁～G₈，而特别的是，输出线L₂的另一端乃是电性耦接至级3的栅极驱动脉冲输出端，输出线L₃的另一端乃是电性耦接至级2的栅极驱动脉冲输出端，输出线L₆的另一端乃是电性耦接至级7的栅极驱动脉冲输出端，而输出线L₇的另一端乃是电性耦接至级6的栅极驱动脉冲输出端。也就是说，输出线L₂跨越输出线L₃，而输出线L₆跨越输出线L₇。

由于第i个级所产生的栅极驱动脉冲在时序上，会领先第i+1个级所产生的栅极驱动脉冲长达一半的脉冲致能时间(i为1～7的自然数)，因此按照前述的输出线耦接方式，就会使得耦接同一像素列的栅极线在接收栅极驱动脉冲的时间上完全错开。如此一来，在同一像素列中，耦接不同栅极线的像素的导通时间也就会被隔开。

值得一提的是，由于栅极驱动脉冲524的上升沿(rising edge)介于栅极驱动脉冲520及522这二者的上升沿之间，而栅极驱动脉冲524的下降沿(fallingedge)介于栅极驱动脉冲520及522这二者的下降沿之间，故栅极驱动脉冲524会与栅极驱动脉冲520及522这二者存在时间上的部分重叠。同理，栅极驱动脉冲522、524及526也会有类似的情形。此外，由上述输出线的耦接方式亦可知，栅极驱动脉冲520～534的时序是以每四个为一循环来做变化，故栅极驱动脉冲528～534在时间上的重叠方式与栅极驱动脉冲520～526在时间上的重叠方式相同。

第二实施例

由第一实施例的教示可知，通过变更输出线L₁～L₈的耦接方式，就可以进一步改变栅极线G₁～G₈接收栅极驱动脉冲的顺序。同理，图5所示的平面显示器亦可以是改采用一个传统的栅极驱动电路，只要变更栅极驱动电路与栅极线G₁～G₈间的走线(trace)的耦接方式，亦可以进一步改变栅极线G₁～G₈接收栅极驱动脉冲的顺序。

第三实施例

此实施例乃是采用二个传统的栅极阵列电路来进行操作，以图7来说明。图7为采用二个传统栅极阵列电路来进行操作的说明图。如图所示，标示750表示为栅极驱动电路，此栅极驱动电路750包括有栅极阵列电路751与752。当然，栅极驱动电路750也可以是采用二个栅极驱动集成电路来实现。栅极阵列电路751与752各用以产生四个在时间上互不重叠的栅极驱动脉冲(如标示702～716所示)，且栅极阵列电路751与752所产生的栅极驱动脉冲的时序为相同。接着，将栅极驱动脉冲710～716延迟一半的脉冲致能时间(如标示710a～716a所示)，并将栅极驱动脉冲702～708及710a～716a依序划分为四组，每组具有二个栅极驱动脉冲。然后，将第二组(即栅极驱动脉冲706与708)与第三组(即栅极驱动脉冲710a与712a)这二个组别的排列顺序对调，以形成如图5所示的栅极驱动脉冲时序。

在此例中，将上述第二组与第三组的排列顺序对调的方式，可以是采用如第二实施例所述，通过变更走线的耦接方式来达到。

第四实施例

由第三实施例的教示可知，图7所述的各项操作亦可整合在栅极驱动电路750中，只要在栅极驱动电路750中增加一些适当的电路便可以实现。

第五实施例

此实施例为第一实施例的其中一扩展，如图8所示。图8为依照本发明另一实施例的平面显示器的示意图。在本实施例中，平面显示器也可以是一液晶显示器，亦可以是电泳式显示器(electrophoretic display，EDP)等其他形式的显示器。此平面显示器包括有多条栅极线(如标示G₁～G₁₂所示)、多条源极线(如标示S₁～S₂所示)、多个晶体管802、多个像素804及栅极驱动电路806。栅极驱动电路806包括有多条输出线(如标示L₁～L₁₂所示)与多个级联耦接的级(如标示级1～级12所示)。此栅极驱动电路806用以输出栅极驱动脉冲820～842。而通过输出线L₁～L₁₂的耦接方式可知，此实施例与第一实施例的不同之处在于，这个实施例的栅极驱动脉冲820～842的时序是以每六个为一循环来做变化，故栅极驱动脉冲832～842在时间上的重叠方式与栅极驱动脉冲820～830在时间上的重叠方式相同。

统合上述各实施例的教示，可以归纳出一个基本的操作方式，如图9所示。图9为依照本发明一实施例的栅极驱动方法，适用于具半源极驱动结构的平面显示器。所述的平面显示器包括有相邻设置的第一像素列及第二像素列、相邻设置的第一栅极线及第二栅极线、第三栅极线。每一第一像素列与第二像素列包括有多个像素。第一像素列设置于第一栅极线与第二栅极线之间，且第一栅极线用以决定是否开启第一像素列的像素中的一部分，而第二栅极线用以决定是否开启第一像素列的像素中的另一部分。第三栅极线与第二栅极线相邻设置，以至于第二栅极线位于第一栅极线与第三栅极线之间，且第三栅极线用以决定是否开启第二像素列的像素的一部分。所述的栅极驱动方法包括有下列步骤：首先，产生第一栅极驱动脉冲、第二栅极驱动脉冲及第三栅极驱动脉冲，其中，第一栅极驱动脉冲与第二栅极驱动脉冲在时间上互不重叠，而第三栅极驱动脉冲与第一栅极驱动脉冲及第二栅极驱动脉冲中的一个存在时间上的部分重叠(如步骤S902所示)。接着，将第一栅极驱动脉冲、第二栅极驱动脉冲及第三栅极驱动脉冲分别提供至第一栅极线、第二栅极线及第三栅极线(如步骤S904所示)。

综上所述，本发明乃是通过在同一像素列中，将耦接不同栅极线的像素的导通时间分开，使得像素所载入的数据电压被下拉的次数相同。因此，平面显示器所采用的栅极驱动脉冲的脉冲宽度不必缩短，且像素亮度受影响的程度也相近。值得一提的是，在上述实施例中，虽然是以液晶显示器来举例说明，但是本发明所提出的驱动方法亦可以用来改善有机发光显示器、电泳式显示器、可挠式显示器(flexible display)或是具有触控功能的触控屏幕显示器(touchscreen active matrix display)等平面显示器。通过在同一像素列中，将耦接不同栅极线的像素的导通时间分开，以提高画面品质。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1、一种平面显示器，其特征在于，包括：

相邻设置的一第一像素列及一第二像素列，每一该第一像素列与该第二像素列包括多个像素；

相邻设置的一第一栅极线及一第二栅极线，该第一像素列设置于该第一栅极线与该第二栅极线之间，该第一栅极线用以决定是否开启该第一像素列的所述像素中的一部分，该第二栅极线用以决定是否开启该第一像素列的所述像素中的另一部分；

一第三栅极线，与该第二栅极线相邻设置以至于该第二栅极线位于该第一栅极线与该第三栅极线之间，该第三栅极线用以决定是否开启该第二像素列的所述像素的一部分；以及

一栅极驱动电路，该栅极驱动电路用以向该第一栅极线、该第二栅极线及该第三栅极线分别提供一第一栅极驱动脉冲、一第二栅极驱动脉冲及一第三栅极驱动脉冲；

其中，该第一栅极驱动脉冲与该第二栅极驱动脉冲在时间上互不重叠，该第三栅极驱动脉冲与该第一栅极驱动脉冲及该第二栅极驱动脉冲中的一个存在时间上的部分重叠。

2、根据权利要求1所述的平面显示器，其特征在于，该栅极驱动电路为一栅极阵列电路，该栅极阵列电路包括多个级联耦接的级，该第一栅极驱动脉冲、该第二栅极驱动脉冲及该第三栅极驱动脉冲由所述级中的三个级提供；其中，提供该第二栅极驱动脉冲的该级的与该第二栅极线相电性耦接的输出线跨越提供该第三栅极驱动脉冲的该级的与该第三栅极线相电性耦接的另一输出线。

3、根据权利要求2所述的平面显示器，其特征在于，提供该第二栅极驱动脉冲的该级与提供该第三栅极驱动脉冲的该级相邻。

4、根据权利要求3所述的平面显示器，其特征在于，提供该第二栅极驱动脉冲的该级提供该第三栅极驱动脉冲的该级的后一级。

5、根据权利要求1所述的平面显示器，其特征在于，该栅极驱动电路包括一第一栅极阵列电路及一第二栅极阵列电路，每一该第一栅极阵列电路与该第二栅极阵列电路用以产生多个互不重叠的栅极驱动脉冲；该第一栅极驱动脉冲及该第二栅极驱动脉冲由该第一栅极阵列电路提供，该第三栅极驱动脉冲由该第二栅极阵列电路提供。

6、根据权利要求1所述的平面显示器，其特征在于，该栅极驱动电路为一栅极驱动集成电路。

7、根据权利要求1所述的平面显示器，其特征在于，该栅极驱动电路包括一第一栅极驱动集成电路及一第二栅极驱动集成电路，每一该第一栅极驱动集成电路与该第二栅极驱动集成电路用以产生多个互不重叠的栅极驱动脉冲；该第一栅极驱动脉冲及该第二栅极驱动脉冲由该第一栅极驱动集成电路提供，该第三栅极驱动脉冲由该第二栅极驱动集成电路提供。

8、根据权利要求1所述的平面显示器，其特征在于，所述平面显示器包含液晶显示器、有机发光显示器、电泳式显示器、可挠式显示器或触控屏幕显示器。

9、一种栅极驱动方法，适用于具半源极驱动结构的平面显示器，其特征在于，该平面显示器包括：

相邻设置的一第一栅极线及一第二栅极线，该第一像素列设置于该第一栅极线与该第二栅极线之间，该第一栅极线用以决定是否开启该第一像素列的所述像素中的一部分，该第二栅极线用以决定是否开启该第一像素列的所述像素中的另一部分；以及

一第三栅极线，与该第二栅极线相邻设置以至于该第二栅极线位于该第一栅极线与该第三栅极线之间，该第三栅极线用以决定是否开启该第二像素列的所述像素的一部分；

该栅极驱动方法包括步骤：

产生一第一栅极驱动脉冲、一第二栅极驱动脉冲及一第三栅极驱动脉冲；以及

将该第一栅极驱动脉冲、该第二栅极驱动脉冲及该第三栅极驱动脉冲分别提供至该第一栅极线、该第二栅极线及该第三栅极线；

其中，该第一栅极驱动脉冲与该第二栅极驱动脉冲互不重叠，该第三栅极驱动脉冲与该第一栅极驱动脉冲及该第二栅极驱动脉冲中的一个存在时间上的部分重叠。

10、根据权利要求9所述的栅极驱动方法，其特征在于，该第三栅极驱动脉冲开始提供的时间点先于该第二栅极驱动脉冲开始提供的时间点而后于该第一栅极驱动脉冲开始提供的时间点。

11、根据权利要求9所述的栅极驱动方法，其特征在于，该第三栅极驱动脉冲开始提供的时间点后于该第一栅极驱动脉冲的时间点及该第二栅极驱动脉冲开始提供的时间点。

12、根据权利要求9所述的栅极驱动方法，其特征在于，该第一栅极驱动脉冲、该第二栅极驱动脉冲及该第三栅极驱动脉冲由同一栅极阵列电路产生。

13、根据权利要求9所述的栅极驱动方法，其特征在于，该第一栅极驱动脉冲、该第二栅极驱动脉冲及该第三栅极驱动脉冲由同一栅极驱动集成电路产生。

14、根据权利要求9所述的栅极驱动方法，其特征在于，该第一栅极驱动脉冲及该第二栅极驱动脉冲由一第一栅极阵列电路产生，该第三栅极驱动脉冲由一第二栅极阵列电路产生。

15、根据权利要求9所述的栅极驱动方法，其特征在于，该第一栅极驱动脉冲及该第二栅极驱动脉冲由一第一栅极驱动集成电路产生，该第三栅极驱动脉冲由一第二栅极驱动集成电路产生。