CN111913100A - 一种时钟信号丢失检测电路 - Google Patents

一种时钟信号丢失检测电路 Download PDF

Info

Publication number
CN111913100A
CN111913100A CN202010794230.5A CN202010794230A CN111913100A CN 111913100 A CN111913100 A CN 111913100A CN 202010794230 A CN202010794230 A CN 202010794230A CN 111913100 A CN111913100 A CN 111913100A
Authority
CN
China
Prior art keywords
phase inverter
tube
clock
detection circuit
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010794230.5A
Other languages
English (en)
Other versions
CN111913100B (zh
Inventor
严仁辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Chuantu Microelectronics Co Ltd
Original Assignee
Shanghai Chuantu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Chuantu Microelectronics Co Ltd filed Critical Shanghai Chuantu Microelectronics Co Ltd
Priority to CN202010794230.5A priority Critical patent/CN111913100B/zh
Publication of CN111913100A publication Critical patent/CN111913100A/zh
Application granted granted Critical
Publication of CN111913100B publication Critical patent/CN111913100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种时钟信号丢失检测电路，包括触发器、第一反相器、或门、延时电路、第二反相器、第一PMOS管；所述触发器的数据输入端连接固定的高电平，时钟输入端连接待检测时钟信号，输出端连接第一反相器的输入端，所述第一反相器的输出端分别连接所述第一PMOS管的栅极和所述或门的输入端的一端，所述或门的输入端的另一端连接信号检测电路的输出端，或门的输出端经过所述延时电路后与所述第二反相器的输入端连接，所述第二反相器的输出端与所述触发器的复位端连接。本发明无需额外的参考时钟就能够对时钟信号本身丢失与否进行检测并产生相应的指示信号，便于系统的复位。

Description

一种时钟信号丢失检测电路
技术领域
本发明涉及集成电路技术领域，尤其是涉及一种时钟信号丢失检测电路。
背景技术
时钟信号是数字集成电路和数模混合电路工作的基准信号,可能在电路系统的内部或外部产生，决定了电路的很多功能能否正常实现。由于晶体振荡器具有很高的品质因数,目前集成电路设计使用的时钟信号大多数都由晶体振荡器提供,时钟信号的准确度和稳定度决定了电路系统功能的可靠性。而时钟信号的缺失和时钟频率的快慢对电路的工作状态有很大的影响，可能导致电路系统无法正常操作或性能下降,因此在电路系统中需要设计一个时钟丢失检测电路来监测时钟，当时钟丢失时产生相应的复位信号，确保系统不会进入无序状态。
现有技术通常使用额外的参考时钟对主时钟信号的丢失与否进行检测，该技术主要存在以下缺陷：一方面是需要额外的时钟资源，成本高；另一方面是当参考时钟和主时钟都丢失时检测功能无法正常实现。
发明内容
本发明的目的是提供一种时钟信号丢失检测电路，无需额外的参考时钟就能够对时钟信号本身丢失与否进行检测并产生相应的指示信号，便于系统的复位。
为了达到上述目的，本发明提供如下技术方案：
一种时钟信号丢失检测电路，包括一个触发器、一个第一反相器、一个或门、一个延时电路、一个第二反相器、一个第一PMOS管；所述触发器的数据输入端连接固定的高电平，时钟输入端连接待检测时钟信号，输出端连接第一反相器的输入端，所述第一反相器的输出端分别连接所述第一PMOS管的栅极和所述或门的输入端的一端，所述或门的输入端的另一端连接信号检测电路的输出端，或门的输出端经过所述延时电路后与所述第二反相器的输入端连接，所述第二反相器的输出端与所述触发器的复位端连接；
所述信号检测电路包括电容、第二PMOS管、施密特触发器和第三反相器；所述第二PMOS管的输入端连接所述第一反相器的输出端；所述电容设置于第二PMOS管与第一反相器的连接电路中，所述第二PMOS管的输出端连接所述施密特触发器的输入端，所述施密特触发器的输出端连接第三反相器，由所述第三反相器输出时钟检测信号；所述第三反相器的输出端与所述或门的输入端的另一端连接。
在一种优选的实施方式中，所述触发器在时钟上升沿期间被触发，并且能够异步低电平复位。
在一种优选的实施方式中，所述信号检测电路还包括第一NMOS管、第二NMOS管和第三NMOS管，所述第一NMOS管、第二NMOS管和第三NMOS管以电流镜拷贝形式连接。
在一种优选的实施方式中，所述第一NMOS管的栅极和漏极短接，形成二极管连接的形式，该NMOS管的栅极还与所述第二NMOS管以及第三NMOS管的栅极连接。
在一种优选的实施方式中，所述第一NMOS管、第二NMOS管和第三NMOS管的源级均连接到地电位。
在一种优选的实施方式中，所述第一NMOS管的漏极通过一个电流源连接到电源。
在一种优选的实施方式中，所述第二NMOS管的漏极和第一PMOS管的漏极相连，同时和第二PMOS管的栅极以及电容的一个极板相连。
在一种优选的实施方式中，还包括第三PMOS管，所述第二PMOS管的源级通过二极管连接第三PMOS管到电源，第二PMOS管的漏极同时与所述第三NMOS管的漏极和所述施密特触发器的输入端连接。
本发明的时钟信号丢失检测电路，其有益效果在于：本发明中，无需额外的参考时钟就能够对时钟信号本身丢失与否进行检测并产生相应的指示信号，便于系统的复位。另外，该电路结构简单，工作可靠，便于不同工艺节点的移植和复用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的时钟信号丢失检测电路示意图；
图2是图1电路图中的关键信号波形图。
具体实施方式
下面将结合本发明的附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
根据图1所示，说明本发明的时钟信号丢失检测电路的具体电路实现。
该时钟信号丢失检测电路包括一个触发器U1、一个第一反相器U2、一个或门U3、一个延时电路U4、一个第二反相器U5、一个第一PMOS管MP1；所述触发器U1数据输入端D连接固定的高电平VCC，时钟输入端CP连接需要检测的时钟信号clk，输出端Q通向第一反相器U2的输入端。
所述第一反相器U2的输出既连接第一PMOS管MP1的栅极，又连接或门U3的其中一个输入端；所述或门U3的另一个输入端连接信号检测电路的输出端，或门U3输出端经过延时电路U4后与第二反相器U5的输入端相连；所述第二反相器U5的输出与触发器U1的复位端RSTN相连；
所述信号检测电路包括电容C1、第二PMOS管MP2、施密特触发器U6和第三反相器U7；所述第二PMOS管MP2的输入端连接所述第一反相器U2的输出端；所述电容C1设置于第二PMOS管MP2与第一反相器U2的连接电路中，所述第二PMOS管MP2的输出端连接所述施密特触发器U6的输入端，所述施密特触发器U6的输出端连接第三反相器U7，由所述第三反相器U7输出时钟检测信号；所述第三反相器U7的输出端与所述或门U3的输入端的另一端连接。
所述触发器U1在时钟clk上升沿期间被触发，并且能够异步低电平复位。上述异步低电平复位是指复位信号是低电平就执行复位操作，不需要等待时钟的有效沿。
所述第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3以电流镜拷贝形式连接，即第一NMOS管MN1的栅极既和本身的漏极短接，形成二极管连接的形式，又和第二NMOS管MN2以及第三NMOS管MN3的栅极相连。所述第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的源级均连接到地电位的源级均连接到地电位。第一NMOS管MN1的漏极通过一个电流源Ib1连接到电源VCC。
所述第二NMOS管MN2的漏极和第一PMOS管MP1的漏极相连，同时和第二PMOS管MP2的栅极以及到地电容C1的另一个极板相连。
还包括第三PMOS管MP3，所述第二PMOS管MP2的源级通过二极管连接的第三PMOS管MP3到电源，漏极既和第三NMOS管MN3的漏极相连，又和施密特触发器U6的输入端相连。
所述施密特触发器U6的输出端与第三反相器U7的输入端相连；所述第三反相器U7的输出即为整个检测电路的输出检测信号(missing_flag)。
当输入时钟clk正常的时候，在clk上升沿期间，触发器U1的输出Q被置高，经过第一反相器U2反相后拉低，使得第一PMOS管MP1导通，由于MP1的导通电阻很小，电容C1的一个极板被拉至电源，此时第二PMOS管MP2关断，由于第一NMOS管MN1和第三NMOS管MN3电流镜拷贝的存在，MP2的漏极被拉低，经过施密特触发器U6和第三反相器U7整形后输出，此时输出missing_flag为低电平。此时或门U3的两个输入均为低电平，因此输出为高，经过延时电路U4与第二反相器U5变低到达触发器U1的复位端，然后触发器U1被复位，输出Q被拉低，经过第一反相器U2反相后变高，接着第一PMOS管MP1关断，同时经过或门U3、延时电路U4和第二反相器U5的处理后，触发器U1的复位端变高，复位结束。由于第一NMOS管MN1和第二NMOS管MN2的电流镜拷贝关系，电容C1上的电荷会被缓慢释放，第二PMOS管MP2的栅极电压慢慢降低。在设计时将放电的电流设计得足够小，同时将电容C1得值取得较大，因此在一个时钟周期内第二PMOS管MP2的栅极电压变化很小不会下降到导致自己导通，当下一个时钟周期到来后，第一PMOS管MP1又被重新导通，电容C1的一个极板又被拉至电源VCC，如此循环往复，输出missing_flag一直保持为低电平。
当输入时钟clk丢失后，触发器U1无法被触发和复位，输出保持之前的状态为低电平，经过第一反相器U2反相后变为高，第一PMOS管MP1一直被关断，电容C1的电荷得不到补充，电压逐渐降低，导致第二PMOS管MP2导通，其漏极被拉高，经过施密特触发器U6和第三反相器U7整形后输出，此时输出missing_flag由之前的低电平变为高电平，指示时钟丢失的状态。
当输入时钟clk恢复正常后，检测电路又正常工作，经过前面分析的同样步骤后，输出missing_flag恢复为低电平，表明时钟恢复。
附图2是附图1中关键信号的波形，其中VA为第一反相器U2的输出波形，VB为触发器U1的复位端RSTN的波形。
记输入时钟clk丢失到检测输出missing_flag由低变高的延时为tdelay，同时在设计时第一NMOS管MN1和第二NMOS管MN2的电流镜拷贝关系为一比一，高电平为VCC，则可计算：tdelay＝(VCC*C1)/Ib1。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种时钟信号丢失检测电路，其特征在于：包括触发器、第一反相器、或门、延时电路、第二反相器、第一PMOS管；所述触发器的数据输入端连接固定的高电平，时钟输入端连接待检测时钟信号，输出端连接第一反相器的输入端，所述第一反相器的输出端分别连接所述第一PMOS管的栅极和所述或门的输入端的一端，所述或门的输入端的另一端连接信号检测电路的输出端，或门的输出端经过所述延时电路后与所述第二反相器的输入端连接，所述第二反相器的输出端与所述触发器的复位端连接；
所述信号检测电路包括电容、第二PMOS管、施密特触发器和第三反相器；所述第二PMOS管的输入端连接所述第一反相器的输出端；所述电容设置于第二PMOS管与第一反相器的连接电路中，所述第二PMOS管的输出端连接所述施密特触发器的输入端，所述施密特触发器的输出端连接第三反相器，由所述第三反相器输出时钟检测信号；所述第三反相器的输出端与所述或门的输入端的另一端连接。
2.根据权利要求1所述的时钟信号丢失检测电路，其特征在于：所述触发器在时钟上升沿期间被触发，并且能够异步低电平复位。
3.根据权利要求1所述的时钟信号丢失检测电路，其特征在于：所述信号检测电路还包括第一NMOS管、第二NMOS管和第三NMOS管，所述第一NMOS管、第二NMOS管和第三NMOS管以电流镜拷贝形式连接。
4.根据权利要求3所述的时钟信号丢失检测电路，其特征在于：所述第一NMOS管的栅极和漏极短接，形成二极管连接的形式，该NMOS管的栅极还与所述第二NMOS管以及第三NMOS管的栅极连接。
5.根据权利要求4所述的时钟信号丢失检测电路，其特征在于：所述第一NMOS管、第二NMOS管和第三NMOS管的源级均连接到地电位。
6.根据权利要求5所述的时钟信号丢失检测电路，其特征在于：所述第一NMOS管的漏极通过一个电流源连接到电源。
7.根据权利要求6所述的时钟信号丢失检测电路，其特征在于：所述第二NMOS管的漏极和第一PMOS管的漏极相连，同时和第二PMOS管的栅极以及电容的一个极板相连。
8.根据权利要求7所述的时钟信号丢失检测电路，其特征在于：还包括第三PMOS管，所述第二PMOS管的源级通过二极管连接第三PMOS管到电源，第二PMOS管的漏极同时与所述第三NMOS管的漏极和所述施密特触发器的输入端连接。
CN202010794230.5A 2020-08-10 2020-08-10 一种时钟信号丢失检测电路 Active CN111913100B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010794230.5A CN111913100B (zh) 2020-08-10 2020-08-10 一种时钟信号丢失检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010794230.5A CN111913100B (zh) 2020-08-10 2020-08-10 一种时钟信号丢失检测电路

Publications (2)

Publication Number Publication Date
CN111913100A true CN111913100A (zh) 2020-11-10
CN111913100B CN111913100B (zh) 2023-07-25

Family

ID=73283405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010794230.5A Active CN111913100B (zh) 2020-08-10 2020-08-10 一种时钟信号丢失检测电路

Country Status (1)

Country Link
CN (1) CN111913100B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113364432A (zh) * 2021-04-26 2021-09-07 西安交通大学 一种参考时钟信号丢失检测电路
CN114089812A (zh) * 2022-01-20 2022-02-25 南京芯驰半导体科技有限公司 一种时钟丢失监测电路及实现方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU839034A1 (ru) * 1979-09-04 1981-06-15 Предприятие П/Я Р-6971 Формирователь импульсов
JP2002076856A (ja) * 2000-08-30 2002-03-15 Sony Corp バイアス信号生成回路、遅延回路、発振回路およびクロック群発生回路
US6668334B1 (en) * 2000-06-27 2003-12-23 Lucent Technologies Inc. Apparatus for detecting clock failure within a fixed number of cycles of the clock
US20060188048A1 (en) * 2005-02-02 2006-08-24 Sanyo Electric Co., Ltd Clock Extracting Circuit
CN101359033A (zh) * 2007-07-03 2009-02-04 阿尔特拉公司 用于可编程逻辑器件的高速串行接口的信号丢失检测器
CN102130666A (zh) * 2011-05-03 2011-07-20 四川和芯微电子股份有限公司 占空比调节电路及方法
CN104320121A (zh) * 2014-09-30 2015-01-28 山东华芯半导体有限公司 一种延迟时间稳定的时钟树驱动电路
US9118308B1 (en) * 2014-02-07 2015-08-25 Via Technologies, Inc. Duty cycle corrector
CN107872208A (zh) * 2016-09-28 2018-04-03 深圳市中兴微电子技术有限公司 一种时钟信号丢失检测的装置
CN108768161A (zh) * 2018-05-17 2018-11-06 深圳市芯澜电子技术有限公司 一种内置补偿的固定导通时间电路
CN209151132U (zh) * 2018-11-20 2019-07-23 杭州晟元数据安全技术股份有限公司 一种时钟信号丢失检测电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU839034A1 (ru) * 1979-09-04 1981-06-15 Предприятие П/Я Р-6971 Формирователь импульсов
US6668334B1 (en) * 2000-06-27 2003-12-23 Lucent Technologies Inc. Apparatus for detecting clock failure within a fixed number of cycles of the clock
JP2002076856A (ja) * 2000-08-30 2002-03-15 Sony Corp バイアス信号生成回路、遅延回路、発振回路およびクロック群発生回路
US20060188048A1 (en) * 2005-02-02 2006-08-24 Sanyo Electric Co., Ltd Clock Extracting Circuit
CN101359033A (zh) * 2007-07-03 2009-02-04 阿尔特拉公司 用于可编程逻辑器件的高速串行接口的信号丢失检测器
CN102130666A (zh) * 2011-05-03 2011-07-20 四川和芯微电子股份有限公司 占空比调节电路及方法
US9118308B1 (en) * 2014-02-07 2015-08-25 Via Technologies, Inc. Duty cycle corrector
CN104320121A (zh) * 2014-09-30 2015-01-28 山东华芯半导体有限公司 一种延迟时间稳定的时钟树驱动电路
CN107872208A (zh) * 2016-09-28 2018-04-03 深圳市中兴微电子技术有限公司 一种时钟信号丢失检测的装置
CN108768161A (zh) * 2018-05-17 2018-11-06 深圳市芯澜电子技术有限公司 一种内置补偿的固定导通时间电路
CN209151132U (zh) * 2018-11-20 2019-07-23 杭州晟元数据安全技术股份有限公司 一种时钟信号丢失检测电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
微处理机: "基于单稳态结构的时钟丢失检测电路设计", 《微处理机》 *
微处理机: "基于单稳态结构的时钟丢失检测电路设计", 《微处理机》, 31 August 2017 (2017-08-31), pages 20 - 22 *
李月香: "基于单稳态结构的时钟丢失检测电路设计", 微处理机, no. 4, pages 20 - 22 *
陈婷 等: "一种高速延迟锁相环和占空比校正器", 中国集成电路, vol. 28, no. 3, pages 28 - 30 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113364432A (zh) * 2021-04-26 2021-09-07 西安交通大学 一种参考时钟信号丢失检测电路
CN113364432B (zh) * 2021-04-26 2023-06-09 西安交通大学 一种参考时钟信号丢失检测电路
CN114089812A (zh) * 2022-01-20 2022-02-25 南京芯驰半导体科技有限公司 一种时钟丢失监测电路及实现方法
CN114089812B (zh) * 2022-01-20 2022-05-20 南京芯驰半导体科技有限公司 一种时钟丢失监测电路及实现方法

Also Published As

Publication number Publication date
CN111913100B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US7653850B2 (en) Delay fault detection using latch with error sampling
CN108667443B (zh) 一种上电复位电路
CN111913100A (zh) 一种时钟信号丢失检测电路
US11971740B2 (en) Timing error detection and correction circuit
US20120299622A1 (en) Internal Clock Gating Apparatus
CN109884873B (zh) 一种采用动态阈值技术的时间数字转换器
WO2003073616A1 (fr) Circuit integre semi-conducteur et son procede de reinitialisation
US6707320B2 (en) Clock detect indicator
US12119074B2 (en) Data correction of redundant data storage
US10164613B2 (en) Phase-inverted clock generation circuit and register
CN109088618B (zh) C2mos触发器
CN117175768A (zh) 电源切换电路及存储器
US11879938B2 (en) Method for detecting perturbations in a logic circuit and logic circuit for implementing this method
CN204633750U (zh) 自适应启动的环形振荡器
CN103413567B (zh) 参考电压提供电路
KR100618688B1 (ko) 파워업 회로
US10454457B1 (en) Self-gating flip-flop
CN112285602B (zh) 漏电流检测电路、漏电流处理电路及处理器系统
US20100001788A1 (en) System to evaluate charge pump outputs and associated methods
US8994416B2 (en) Adaptive multi-stage slack borrowing for high performance error resilient computing
US12055571B2 (en) Frequency detection device for clock signal and detection method thereof
CN202145636U (zh) 分频器复位电路
US20200153417A1 (en) Oscillator and method for operating an oscillator
CN118098302A (zh) 复位冗余电路及抗单粒子翻转的复位冗余寄存器
Kumar A Single Node Upset Hardened Latch Design in NTV Regime

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant