CN111901533B - 一种图像数据通道分时复用的采集方法和系统 - Google Patents
一种图像数据通道分时复用的采集方法和系统 Download PDFInfo
- Publication number
- CN111901533B CN111901533B CN202010623254.4A CN202010623254A CN111901533B CN 111901533 B CN111901533 B CN 111901533B CN 202010623254 A CN202010623254 A CN 202010623254A CN 111901533 B CN111901533 B CN 111901533B
- Authority
- CN
- China
- Prior art keywords
- image data
- ddr2
- cache
- signal
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/66—Remote control of cameras or camera parts, e.g. by remote control devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
Abstract
本发明公开了一种图像数据通道分时复用的采集方法和系统，该采集方法包括：FPGA芯片接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号，并将四路读缓存触发信号发送至对应的四个数字后背；各数字后背根据接收到的相应的读缓存触发信号同时开始曝光，得到四个图像数据；FPGA芯片将接收到的四个图像数据分别缓存至相对应的DDR2缓存；FPGA芯片根据传四个输完成信号产生读缓存开始信号S，并基于读缓存开始信号S，从四个DDR2缓存中依次读取出缓存的图像数据，并输出。本发明实现了计算机对多个后背的采集和控制，对要实现的功能进行仿真验证。
Description
技术领域
本发明属于视频成像技术领域，尤其涉及一种图像数据通道分时复用的采集方法和系统。
背景技术
目前，千兆多媒体串行链路(GSML)技术主要应用于汽车领域，是由Maxim公司针对汽车应用推出的技术，支持高清视频、音频、传感器数据控制信息进行传输，很少应用于航空遥感视频成像领域，与之相匹配的接口采集方式也很少。另外，一套标准的采集系统只能采集一个数字后背，不可能同时采集多个数字后背，即使安装了多个采集卡，如果没有控制方法，也会造成数据总线的冲突而产生丢帧现象。
发明内容
本发明的技术解决问题：克服现有技术的不足，提供一种图像数据通道分时复用的采集方法和系统，实现了计算机对多个后背的采集和控制，对要实现的功能进行仿真验证。
为了解决上述技术问题，本发明公开了一种图像数据通道分时复用的采集方法，包括：
FPGA芯片接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，并将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4；
数字后背H1、H2、H3和H4根据接收到的相应的读缓存触发信号R1、R2、R3和R4，同时开始曝光，得到四个图像数据T1、T2、T3和T4；其中，图像数据T1、T2、T3和T4中分别携带有用于指示图像数据输出完成的传输完成信号E1、E2、E3和E4；
FPGA芯片将接收到的图像数据T1、T2、T3和T4分别缓存至相对应的DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ；
FPGA芯片根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，并基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出。
在上述图像数据通道分时复用的采集方法中，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，包括：
在曝光开始信号CC1的上升沿时刻，生成四路读缓存触发信号R1、R2、R3和R4；其中，在生成四路读缓存触发信号时，四路读缓存触发信号R1、R2、R3和R4同时变为高电平并保持；
将四路读缓存触发信号R1、R2、R3和R4产生的上升沿分别作为四个数字后背的曝光开始时间。
在上述图像数据通道分时复用的采集方法中，将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4，包括：
四路读缓存触发信号R1、R2、R3和R4分别通过四个接口芯片A1、A2、A3和A4、四个同轴连接器B1、B2、B3和B4发送至对应的四个数字后背H1、H2、H3和H4；其中，一个数字后背依次连接一个同轴连接器、一个接口芯片后接入FPGA芯片。
在上述图像数据通道分时复用的采集方法中，FPGA芯片根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，包括：包括：
通过比较，确定传输完成信号E1、E2、E3和E4中最后完成传输的信号；
确定所述最后完成传输的信号的下降沿，并在所述最后完成传输的信号的下降沿时刻，产生读缓存开始信号S。
在上述图像数据通道分时复用的采集方法中，基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出，包括：
在读缓存开始信号S的下降沿，将读缓存触发信号R1变为低电平，并将产生的下降沿作为DDR2缓存Ⅰ的读使能信号，同时保持一通道占用时间；
在读缓存触发信号R1低电平保持所述通道占用时间的过程中，FPGA芯片读取DDR2缓存Ⅰ中缓存的图像数据T1；
将读取的DDR2缓存Ⅰ中缓存的图像数据T1通过LVDS信号转换芯片转换成Cameralink图像数据，并通过Cameralink接口输出；
当读缓存触发信号R1通道的通道占用时间结束后，将读缓存触发信号R2变为低电平，并将产生的下降沿作为DDR2缓存Ⅱ的读使能信号，同时保持一通道占用时间，在读缓存触发信号R2低电平保持所述通道占用时间的过程中，FPGA芯片读取DDR2缓存Ⅱ中缓存的图像数据T2；将读取的DDR2缓存Ⅱ中缓存的图像数据T2通过LVDS信号转换芯片转换成Cameralink图像数据，并通过Cameralink接口输出；
依次类推，读取DDR2缓存Ⅲ中缓存的图像数据T3,通过Cameralink接口输出；读取DDR2缓存Ⅳ中缓存的图像数据T4,通过Cameralink接口输出。
在上述图像数据通道分时复用的采集方法中，在基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次提取出缓存的图像数据，并输出的过程中，四路读缓存触发信号R1、R2、R3和R4所保持的通道占用时间相同。
在上述图像数据通道分时复用的采集方法中，还包括：
将DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ、DDR2缓存Ⅳ、接口芯片A1、接口芯片A2、接口芯片A3、接口芯片A4和LVDS信号转换芯片分别与FPGA芯片连接；
将数字后背H1通过同轴连接器B1与接口芯片A1连接，将数字后背H2通过同轴连接器B2与接口芯片A2连接，将数字后背H3通过同轴连接器B3与接口芯片A3连接，将数字后背H4通过同轴连接器B4与接口芯片A4连接；
将Cameralink接口与LVDS信号转换芯片进行连接。
在上述图像数据通道分时复用的采集方法中，各接口芯片将GSML信号转换成5对差分信号，接口芯片的差分输出端分别与FPGA芯片的差分管脚连接，通过FPGA芯片将串行数据转换并行数据。
在上述图像数据通道分时复用的采集方法中，
数字后背为：千兆多媒体串行链路接口的数字后背；
同轴连接器为：千兆多媒体串行链路同轴连接器；
接口芯片为：千兆多媒体串行链路接口芯片。
相应的，本发明还公开了一种图像数据通道分时复用的采集系统，包括：
FPGA芯片，用于接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，并将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4；以及，将接收到的图像数据T1、T2、T3和T4分别缓存至相对应的DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ；以及，根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，并基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出；
数字后背H1，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T1中携带有用于指示图像数据T1输出完成的传输完成信号E1；
数字后背H2，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T2中携带有用于指示图像数据T2输出完成的传输完成信号E2；
数字后背H3，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T3中携带有用于指示图像数据T3输出完成的传输完成信号E3；
数字后背H4，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T4中携带有用于指示图像数据T4输出完成的传输完成信号E4；
其中，四个数字后背H1、H2、H3和H4同时开始曝光；
DDR2缓存Ⅰ，用于缓存图像数据T1；
DDR2缓存Ⅱ，用于缓存图像数据T2；
DDR2缓存Ⅲ，用于缓存图像数据T3；
DDR2缓存Ⅳ，用于缓存图像数据T4。
本发明具有以下优点：
本发明公开了一种图像数据通道分时复用的采集方法和系统，通过GMSL接口到Cameralink接口的转换，计算机可直接采集GMSL接口的数字后背，实现了计算机对多个后背的采集和控制，对要实现的功能进行仿真验证。其次，多后背通过一个接口输出，节省了成本和硬件资源，操作简单方便。
附图说明
图1是本发明实施例中一种图像数据通道分时复用的采集方法的步骤流程图；
图2是本发明实施例中一种图像数据通道分时复用的采集方法的控制时序图；
图3是本发明实施例中一种图像数据通道分时复用的采集系统的结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明公开的实施方式作进一步详细描述。
在本发明实施例公开了一种图像数据通道分时复用的采集方法，在该图像数据通道分时复用的采集方法执行之前，可以先通过如下步骤将各器件连接在一起：将DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ、DDR2缓存Ⅳ、接口芯片A1、接口芯片A2、接口芯片A3、接口芯片A4和LVDS信号转换芯片分别与FPGA芯片连接；将数字后背H1通过同轴连接器B1与接口芯片A1连接，将数字后背H2通过同轴连接器B2与接口芯片A2连接，将数字后背H3通过同轴连接器B3与接口芯片A3连接，将数字后背H4通过同轴连接器B4与接口芯片A4连接；将Cameralink接口与LVDS信号转换芯片进行连接。其中，各接口芯片将GSML信号转换成5对差分信号，接口芯片的差分输出端分别与FPGA芯片的差分管脚连接，通过FPGA芯片将串行数据转换并行数据。
如图1和图2，在本实施例中，该图像数据通道分时复用的采集方法具体可以包括如下步骤：
步骤101，FPGA芯片接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，并将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4。
在本实施例中，如图2，在曝光开始信号CC1的上升沿时刻，生成四路读缓存触发信号R1、R2、R3和R4；也即，在生成四路读缓存触发信号时，四路读缓存触发信号R1、R2、R3和R4同时变为高电平并保持；同时，将四路读缓存触发信号R1、R2、R3和R4产生的上升沿分别作为四个数字后背的曝光开始时间。
进一步的，四路读缓存触发信号R1、R2、R3和R4分别通过四个接口芯片A1、A2、A3和A4、四个同轴连接器B1、B2、B3和B4发送至对应的四个数字后背H1、H2、H3和H4。如前所述，一个数字后背依次连接一个同轴连接器、一个接口芯片后接入FPGA芯片。
步骤102，数字后背H1、H2、H3和H4根据接收到的相应的读缓存触发信号R1、R2、R3和R4，同时开始曝光，得到四个图像数据T1、T2、T3和T4；其中，图像数据T1、T2、T3和T4中分别携带有用于指示图像数据输出完成的传输完成信号E1、E2、E3和E4。
步骤103，FPGA芯片将接收到的图像数据T1、T2、T3和T4分别缓存至相对应的DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ。
步骤104，FPGA芯片根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S。
在本实施例中，如图2，由于时延，每个传输完成信号可能不在同一时刻，所以，需要判断传输完成信号E1、E2、E3和E4当中最后传输完成的信号，也即，通过比较，确定传输完成信号E1、E2、E3和E4中最后完成传输的信号；然后，确定所述最后完成传输的信号的下降沿，并在所述最后完成传输的信号的下降沿时刻，产生读缓存开始信号S。
步骤105，FPGA芯片基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出。
在本实施例中，如图2，在读缓存开始信号S的下降沿，将读缓存触发信号R1变为低电平，并将产生的下降沿作为DDR2缓存Ⅰ的读使能信号，同时保持一通道占用时间；然后，在读缓存触发信号R1低电平保持所述通道占用时间的过程中，FPGA芯片读取DDR2缓存Ⅰ中缓存的图像数据T1；最后，将读取的DDR2缓存Ⅰ中缓存的图像数据T1通过LVDS信号转换芯片转换成Cameralink图像数据，并通过Cameralink接口输出；至此，完成了图像数据T1的输出。
进一步的，当读缓存触发信号R1通道的通道占用时间结束后，将读缓存触发信号R2变为低电平，并将产生的下降沿作为DDR2缓存Ⅱ的读使能信号，同时保持一通道占用时间，在读缓存触发信号R2低电平保持所述通道占用时间的过程中，FPGA芯片读取DDR2缓存Ⅱ中缓存的图像数据T2；将读取的DDR2缓存Ⅱ中缓存的图像数据T2通过LVDS信号转换芯片转换成Cameralink图像数据，并通过Cameralink接口输出；可见，整个过程与图像数据T1的输出相类似。
依次类推，读取DDR2缓存Ⅲ中缓存的图像数据T3,通过Cameralink接口输出；读取DDR2缓存Ⅳ中缓存的图像数据T4,通过Cameralink接口输出。
其中，需要说明的是，在本实施例中仅是示例性说明，按照图像数据T1→图像数据T2→图像数据T3→图像数据T4的顺序将图像数据依次输出，实现各通道的分时控制。在实际应用过程中，也可按照其他任意适当的顺序依次输出各图像数据，本实施例对此不作限制。
此外，在基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次提取出缓存的图像数据，并输出的过程中，四路读缓存触发信号R1、R2、R3和R4所保持的通道占用时间是相同的。也即，通道占用时间是一个定值，可以根据数据带宽、时钟频率、帧频确定，根据系统不同而不同。
其中，需要说明的是，数字后背具体可以是：千兆多媒体串行链路接口的数字后背；同轴连接器具体可以是：千兆多媒体串行链路同轴连接器；接口芯片具体可以是：千兆多媒体串行链路接口芯片，如MAX9278；DDR2缓存可以采用MT47H128M16HG；FPGA芯片可以采用XC5VLX155T-1F1136；Cameralink接口可以采用DS90CR286。上述均是示例性说明，不应作为对本发明的限制。
在上述实施例的基础上，如图3，本发明还公开了一种图像数据通道分时复用的采集系统，具体可以包括：FPGA芯片、数字后背H1、数字后背H2、数字后背H3、数字后背H4、DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ。
其中：
FPGA芯片，用于接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，并将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4；以及，将接收到的图像数据T1、T2、T3和T4分别缓存至相对应的DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ；以及，根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，并基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出；
数字后背H1，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T1中携带有用于指示图像数据T1输出完成的传输完成信号E1；
数字后背H2，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T2中携带有用于指示图像数据T2输出完成的传输完成信号E2；
数字后背H3，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T3中携带有用于指示图像数据T3输出完成的传输完成信号E3；
数字后背H4，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T4中携带有用于指示图像数据T4输出完成的传输完成信号E4；
其中，四个数字后背H1、H2、H3和H4同时开始曝光；
DDR2缓存Ⅰ，用于缓存图像数据T1；
DDR2缓存Ⅱ，用于缓存图像数据T2；
DDR2缓存Ⅲ，用于缓存图像数据T3；
DDR2缓存Ⅳ，用于缓存图像数据T4。
进一步优选的，如图2，该图像数据通道分时复用的采集系统还可以包括：接口芯片A1、接口芯片A2、接口芯片A3、接口芯片A4、轴连接器B1、轴连接器B2、轴连接器B3、轴连接器B4、LVDS信号转换芯片、Cameralink接口。
其中：
FPGA芯片通过接口芯片A1、轴连接器B1，将读缓存触发信号R1发送至数字后背H1；
FPGA芯片通过接口芯片A2、轴连接器B2，将读缓存触发信号R2发送至数字后背H2；
FPGA芯片通过接口芯片A3、轴连接器B3，将读缓存触发信号R3发送至数字后背H3；
FPGA芯片通过接口芯片A4、轴连接器B4，将读缓存触发信号R4发送至数字后背H4；
FPGA芯片将读取的缓存的图像数据通过LVDS信号转换芯片转换成Cameralink图像数据，并通过Cameralink接口输出。
对于系统实施例而言，由于其与方法实施例相对应，所以描述的比较简单，相关之处参见方法实施例部分的说明即可。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。
Claims (8)
1.一种图像数据通道分时复用的采集方法，其特征在于，包括：
将DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ、DDR2缓存Ⅳ、接口芯片A1、接口芯片A2、接口芯片A3、接口芯片A4和LVDS信号转换芯片分别与FPGA芯片连接；将数字后背H1通过同轴连接器B1与接口芯片A1连接，将数字后背H2通过同轴连接器B2与接口芯片A2连接，将数字后背H3通过同轴连接器B3与接口芯片A3连接，将数字后背H4通过同轴连接器B4与接口芯片A4连接；将Cameralink接口与LVDS信号转换芯片进行连接；
FPGA芯片接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，并将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4；
数字后背H1、H2、H3和H4根据接收到的相应的读缓存触发信号R1、R2、R3和R4，同时开始曝光，得到四个图像数据T1、T2、T3和T4；其中，图像数据T1、T2、T3和T4中分别携带有用于指示图像数据输出完成的传输完成信号E1、E2、E3和E4；
FPGA芯片将接收到的图像数据T1、T2、T3和T4分别缓存至相对应的DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ；
FPGA芯片根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，并基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出；
其中，
将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4，包括：四路读缓存触发信号R1、R2、R3和R4分别通过四个接口芯片A1、A2、A3和A4、四个同轴连接器B1、B2、B3和B4发送至对应的四个数字后背H1、H2、H3和H4；其中，一个数字后背依次连接一个同轴连接器、一个接口芯片后接入FPGA芯片。
2.根据权利要求1所述的图像数据通道分时复用的采集方法，其特征在于，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，包括：
在曝光开始信号CC1的上升沿时刻，生成四路读缓存触发信号R1、R2、R3和R4；其中，在生成四路读缓存触发信号时，四路读缓存触发信号R1、R2、R3和R4同时变为高电平并保持；
将四路读缓存触发信号R1、R2、R3和R4产生的上升沿分别作为四个数字后背的曝光开始时间。
3.根据权利要求1所述的图像数据通道分时复用的采集方法，其特征在于，FPGA芯片根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，包括：
通过比较，确定传输完成信号E1、E2、E3和E4中最后完成传输的信号；
确定所述最后完成传输的信号的下降沿，并在所述最后完成传输的信号的下降沿时刻，产生读缓存开始信号S。
4.根据权利要求3所述的图像数据通道分时复用的采集方法，其特征在于，基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出，包括：
在读缓存开始信号S的下降沿，将读缓存触发信号R1变为低电平，并将产生的下降沿作为DDR2缓存Ⅰ的读使能信号，同时保持一通道占用时间；
在读缓存触发信号R1低电平保持所述通道占用时间的过程中，FPGA芯片读取DDR2缓存Ⅰ中缓存的图像数据T1；
将读取的DDR2缓存Ⅰ中缓存的图像数据T1通过LVDS信号转换芯片转换成Cameralink图像数据，并通过Cameralink接口输出；
当读缓存触发信号R1通道的通道占用时间结束后，将读缓存触发信号R2变为低电平，并将产生的下降沿作为DDR2缓存Ⅱ的读使能信号，同时保持一通道占用时间，在读缓存触发信号R2低电平保持所述通道占用时间的过程中，FPGA芯片读取DDR2缓存Ⅱ中缓存的图像数据T2；将读取的DDR2缓存Ⅱ中缓存的图像数据T2通过LVDS信号转换芯片转换成Cameralink图像数据，并通过Cameralink接口输出；
依次类推，读取DDR2缓存Ⅲ中缓存的图像数据T3,通过Cameralink接口输出；读取DDR2缓存Ⅳ中缓存的图像数据T4,通过Cameralink接口输出。
5.根据权利要求4所述的图像数据通道分时复用的采集方法，其特征在于，在基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次提取出缓存的图像数据，并输出的过程中，四路读缓存触发信号R1、R2、R3和R4所保持的通道占用时间相同。
6.根据权利要求5所述的图像数据通道分时复用的采集方法，其特征在于，各接口芯片将GSML信号转换成5对差分信号，接口芯片的差分输出端分别与FPGA芯片的差分管脚连接，通过FPGA芯片将串行数据转换并行数据。
7.根据权利要求5所述的图像数据通道分时复用的采集方法，其特征在于，
数字后背为：千兆多媒体串行链路接口的数字后背；
同轴连接器为：千兆多媒体串行链路同轴连接器；
接口芯片为：千兆多媒体串行链路接口芯片。
8.一种图像数据通道分时复用的采集系统，其特征在于，包括：
FPGA芯片，用于接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，并将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4；以及，将接收到的图像数据T1、T2、T3和T4分别缓存至相对应的DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ；以及，根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，并基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出；
数字后背H1，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T1中携带有用于指示图像数据T1输出完成的传输完成信号E1；
数字后背H2，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T2中携带有用于指示图像数据T2输出完成的传输完成信号E2；
数字后背H3，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T3中携带有用于指示图像数据T3输出完成的传输完成信号E3；
数字后背H4，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T4中携带有用于指示图像数据T4输出完成的传输完成信号E4；
其中，四个数字后背H1、H2、H3和H4同时开始曝光；
DDR2缓存Ⅰ，用于缓存图像数据T1；
DDR2缓存Ⅱ，用于缓存图像数据T2；
DDR2缓存Ⅲ，用于缓存图像数据T3；
DDR2缓存Ⅳ，用于缓存图像数据T4；
其中：
DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ、DDR2缓存Ⅳ、接口芯片A1、接口芯片A2、接口芯片A3、接口芯片A4和LVDS信号转换芯片分别与FPGA芯片连接；数字后背H1通过同轴连接器B1与接口芯片A1连接，数字后背H2通过同轴连接器B2与接口芯片A2连接，数字后背H3通过同轴连接器B3与接口芯片A3连接，数字后背H4通过同轴连接器B4与接口芯片A4连接；Cameralink接口与LVDS信号转换芯片进行连接；
FPGA芯片在将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4时，包括：四路读缓存触发信号R1、R2、R3和R4分别通过四个接口芯片A1、A2、A3和A4、四个同轴连接器B1、B2、B3和B4发送至对应的四个数字后背H1、H2、H3和H4；其中，一个数字后背依次连接一个同轴连接器、一个接口芯片后接入FPGA芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010623254.4A CN111901533B (zh) | 2020-06-30 | 2020-06-30 | 一种图像数据通道分时复用的采集方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010623254.4A CN111901533B (zh) | 2020-06-30 | 2020-06-30 | 一种图像数据通道分时复用的采集方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111901533A CN111901533A (zh) | 2020-11-06 |
| CN111901533B true CN111901533B (zh) | 2022-02-01 |
Family
ID=73191359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010623254.4A Active CN111901533B (zh) | 2020-06-30 | 2020-06-30 | 一种图像数据通道分时复用的采集方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111901533B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112950806A (zh) * | 2021-03-23 | 2021-06-11 | 功智域控科技(苏州)有限公司 | 一种车载adas数据记录仪及其使用方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105611177A (zh) * | 2016-03-11 | 2016-05-25 | 北京全景思维科技有限公司 | 实现全景相机的多个摄像头同时拍摄的方法及全景相机 |
| GB2553648A (en) * | 2016-07-13 | 2018-03-14 | Bosch Gmbh Robert | Pixel unit for an image sensor, image sensor, method for sensing a light signal, method for actuating a pixel unit and method for generating an image using a |
| CN108270955A (zh) * | 2018-01-31 | 2018-07-10 | 中北大学 | 一种单色窄脉冲主动光源分时复用照明的高速成像方法 |
| CN109672869A (zh) * | 2019-02-11 | 2019-04-23 | 湖南国科微电子股份有限公司 | 一种分时复用图像处理装置、方法以及电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103115888B (zh) * | 2013-02-02 | 2015-04-08 | 中国科学院安徽光学精密机械研究所 | 一种差分吸收激光雷达数据采集系统时分复用系统 |
| CN108712626B (zh) * | 2018-03-22 | 2020-08-04 | 苏州艾微视图像科技有限公司 | 一种多通道图像采集系统 |
-
2020
- 2020-06-30 CN CN202010623254.4A patent/CN111901533B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105611177A (zh) * | 2016-03-11 | 2016-05-25 | 北京全景思维科技有限公司 | 实现全景相机的多个摄像头同时拍摄的方法及全景相机 |
| GB2553648A (en) * | 2016-07-13 | 2018-03-14 | Bosch Gmbh Robert | Pixel unit for an image sensor, image sensor, method for sensing a light signal, method for actuating a pixel unit and method for generating an image using a |
| CN108270955A (zh) * | 2018-01-31 | 2018-07-10 | 中北大学 | 一种单色窄脉冲主动光源分时复用照明的高速成像方法 |
| CN109672869A (zh) * | 2019-02-11 | 2019-04-23 | 湖南国科微电子股份有限公司 | 一种分时复用图像处理装置、方法以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111901533A (zh) | 2020-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112100119B (zh) | 一种基于fpga的高速以太网帧重构系统 | |
| US8676362B2 (en) | Encapsulation of high definition audio data over an input/output interconnect | |
| CN111901533B (zh) | 一种图像数据通道分时复用的采集方法和系统 | |
| CN110933382A (zh) | 一种基于fpga实现的车载视频图像画中画显示方法 | |
| CN111954070A (zh) | 一种基于fpga的视频分辨率转换方法及终端 | |
| CN114598843A (zh) | 一种应用于大型汽车多路摄像头的图像处理系统及方法 | |
| CN113132552A (zh) | 视频流处理方法及装置 | |
| CN111639047B (zh) | 一种星载数据合路复接器测试装置及方法 | |
| CN110636219B (zh) | 一种视频数据流的传输方法及装置 | |
| CN109660746B (zh) | 一种mipi信号距离传输装置及方法 | |
| US8922676B2 (en) | Video frame buffer | |
| CN115905067A (zh) | 数据传输控制方法、芯片、装置及存储介质 | |
| WO2022134976A1 (zh) | 配置方法及装置 | |
| CN102497514B (zh) | 一种三通道视频转发设备和转发方法 | |
| CN211791821U (zh) | 一种视频数据对地直传的星载视频压缩装置 | |
| CN111930176B (zh) | 多路lvds数据处理装置及方法 | |
| US20200193135A1 (en) | Image processing method and device, and unmanned aerial vehicle | |
| US20230198802A1 (en) | Vehicle Control Device and Data Transfer Control Method | |
| CN109831274B (zh) | 一种数据传输方法和设备以及接收机 | |
| CN100481913C (zh) | 实时图像异步采集接口装置 | |
| CN113726693A (zh) | 一种fpga片间低速并行异步通信方法及通信系统 | |
| CN113806277A (zh) | 基于srio协议的fpga与dsp的数据传输系统 | |
| KR101193057B1 (ko) | 복수의 센서 데이터 입력 방법 및 장치 | |
| CN107608654B (zh) | 多路异步信息的传输控制装置及方法 | |
| CN216301005U (zh) | 一种驾驶辅助系统的传感器采集设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |