CN109831274B - 一种数据传输方法和设备以及接收机 - Google Patents
一种数据传输方法和设备以及接收机 Download PDFInfo
- Publication number
- CN109831274B CN109831274B CN201711180688.6A CN201711180688A CN109831274B CN 109831274 B CN109831274 B CN 109831274B CN 201711180688 A CN201711180688 A CN 201711180688A CN 109831274 B CN109831274 B CN 109831274B
- Authority
- CN
- China
- Prior art keywords
- data
- speed data
- speed
- clock
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明实施例提供了一种数据传输方法和设备以及接收机，方法包括：接收到高速数据后，从该高速数据中恢复出时钟信号，对该时钟信号进行去抖动处理，得到参考时钟，利用该参考时钟传输该高速数据；由此可见，应用本方案，第一方面，不需要设置DDR芯片，不需要等待DDR芯片写满后才能读取数据、传输数据，而是利用参考时钟直接传输高速数据，减少了数据传输延时；第二方面，该参考时钟是经过去抖动处理的时钟，能够满足高速数据对时钟的稳定性要求。
Description
技术领域
本发明涉及通信技术领域，特别是涉及一种数据传输方法和设备以及接收机。
背景技术
对于一些传输速率较高的数据来说，比如，HD-SDI(high definition serialdigital interface，高清-数字串行接口)，速率能够达到1.485Gb/s，或者，3G-SDI(3Gserial digital interface，3G-数字串行接口)速率能够达到2.97Gb/s，等等，时钟抖动对这些高速数据造成的影响较大，换句话说，高速数据对时钟的稳定性要求较高。
现有方案中，通常利用DDR(DDR＝Dual Data Rate，双倍数据速率)芯片对这些高速数据进行处理，以减小时钟抖动。具体的，设备接收到高速数据后，先从该高速数据中恢复出时钟信号，利用恢复出的时钟信号将高速数据写入DDR芯片中，然后再利用该设备本地的时钟从DDR芯片中读取该高速数据，对所读取的数据进行传输。
DDR芯片的读写都是成块进行的，将高速数据写入DDR芯片，只有当写满一个块时，才能读取该块中的数据。因此，利用DDR芯片减少时钟偏差，数据传输延时较大。
发明内容
本发明实施例的目的在于提供一种数据传输方法和设备以及接收机，以减少数据传输延时。
为达到上述目的，本发明实施例提供一种数据传输方法，其特征在于，应用于数据传输设备，所述方法包括：
接收一路高速数据；
从所述一路高速数据中，恢复得到时钟信号；
对所述时钟信号进行去抖动处理，得到参考时钟；
利用所述参考时钟，传输所述一路高速数据。
可选的，所述数据传输设备为发送机；在所述对所述时钟信号进行去抖动处理，得到参考时钟的步骤之后，还可以包括：
对所述参考时钟进行分频处理，得到分频后的时钟；
利用所述分频后的时钟，接收一路或者多路低速数据。
可选的，在所述对所述时钟信号进行去抖动处理，得到参考时钟的步骤之后，还可以包括：
对所述一路高速数据进行压缩，得到压缩数据；
所述利用所述参考时钟，传输所述一路高速数据的步骤，可以包括：
利用所述参考时钟，传输所述压缩数据及所述低速数据。
可选的，所述利用所述参考时钟，传输所述压缩数据及所述低速数据的步骤，可以包括：
确定所述压缩数据及所述低速数据的数据量之和；
判断所述数据量之和是否等于预设数据量；
如果是，利用所述参考时钟，传输所述压缩数据及所述低速数据；
如果否，利用所述参考时钟，传输所述压缩数据、所述低速数据及填充数据，所述压缩数据、所述低速数据及填充数据的数据量之和等于所述预设数据量。
可选的，在所述从所述一路高速数据中，恢复得到时钟信号的步骤之后，还可以包括：
利用恢复得到的时钟信号，将所述一路高速数据写入第一缓存中；
所述对所述一路高速数据进行压缩，得到压缩数据的步骤，可以包括：
利用所述参考时钟，读取所述第一缓存中的一路高速数据；
对所读取的数据进行压缩，得到压缩数据；
在所述利用所述分频后的时钟，接收一路或者多路低速数据之后，还包括：
利用所述分频后的时钟，将所述低速数据写入第二缓存中；
所述利用所述参考时钟，传输所述压缩数据及所述低速数据的步骤，包括：
利用所述参考时钟，传输所述压缩数据及所述第二缓存中的低速数据。
为达到上述目的，本发明实施例还提供一种数据传输方法，应用于接收机，所述方法包括：
接收高速混合数据，所述高速混合数据中包含一路原高速数据和至少一路原低速数据；
从所述高速混合数据中，恢复得到时钟信号；
对恢复得到的时钟信号进行去抖动处理，得到参考时钟；
将所述高速混合数据分离得到所述一路原高速数据和所述至少一路原低速数据；
利用所述参考时钟，传输所述一路原高速数据；
对所述参考时钟进行分频处理，得到分频后的时钟；
利用所述分频后的时钟，传输所述至少一路原低速数据。
可选的，在所述将所述高速混合数据分离得到所述一路原高速数据和所述至少一路原低速数据的步骤之后，还可以包括：
对所述一路原压缩高速数据进行解压缩处理，得到解压缩后的高速数据；
所述利用所述参考时钟，传输所述一路原高速数据的步骤，可以包括：
利用所述参考时钟，传输所述解压缩后的高速数据。
可选的，在所述将所述高速混合数据分离得到所述一路原高速数据和所述至少一路原低速数据的步骤之后，还可以包括：
利用恢复得到的时钟信号，将所述一路原压缩高速数据写入第三缓存中；
利用恢复得到的时钟信号，将所述至少一路原低速数据写入第四缓存中；
所述对所述一路原压缩高速数据进行解压缩处理，得到解压缩后的高速数据的步骤，可以包括：
利用所述参考时钟，读取所述第三缓存中的所述一路原压缩高速数据；
对所读取的所述一路原压缩高速数据进行解压缩，得到解压缩后的高速数据；
所述利用所述分频后的时钟，传输所述至少一路原低速数据的步骤，包括：
利用所述分频后的时钟，传输所述第四缓存中的低速数据。
为达到上述目的，本发明实施例还提供一种数据传输设备，包括：
数据接收及时钟恢复模块，用于接收一路高速数据；并从所述一路高速数据中，恢复得到时钟信号；
时钟去抖模块，用于对所述时钟信号进行去抖动处理，得到参考时钟；
传输模块，用于利用所述参考时钟，传输所述一路高速数据。
可选的，所述设备为发送机，所述发送机还可以包括：
分频模块，用于对所述参考时钟进行分频处理，得到分频后的时钟；
低速数据接收模块，用于利用所述分频后的时钟，接收一路或者多路低速数据。
可选的，所述发送机还可以包括：
压缩模块，用于对所述一路高速数据进行压缩，得到压缩数据；
所述传输模块，具体用于：利用所述参考时钟，传输所述压缩数据及所述低速数据。
可选的，所述传输模块，具体可以用于：
确定所述压缩数据及所述低速数据的数据量之和；
判断所述数据量之和是否等于预设数据量；
如果是，利用所述参考时钟，传输所述压缩数据及所述低速数据；
如果否，利用所述参考时钟，传输所述压缩数据、所述低速数据及填充数据，所述压缩数据、所述低速数据及填充数据的数据量之和等于所述预设数据量。
可选的，所述发送机还可以包括：第一缓存模块和第二缓存模块；
所述数据接收及时钟恢复模块，还用于利用恢复得到的时钟信号，将所述一路高速数据写入第一缓存模块中；
所述压缩模块，具体用于：利用所述参考时钟，读取所述第一缓存模块中的一路高速数据；对所读取的数据进行压缩，得到压缩数据；
所述低速数据接收模块，还用于利用所述分频后的时钟，将所述低速数据写入第二缓存模块中；
所述传输模块，具体可以用于：
利用所述参考时钟，传输所述压缩数据及所述第二缓存模块中的低速数据。
为达到上述目的，本发明实施例还提供一种接收机，包括：
数据接收及时钟恢复模块，用于接收高速混合数据，所述高速混合数据中包含一路原高速数据和至少一路原低速数据；并从所述高速混合数据中，恢复得到时钟信号；
时钟去抖模块，用于对恢复得到的时钟信号进行去抖动处理，得到参考时钟；
数据分离模块，用于将所述高速混合数据分离得到所述一路原高速数据和所述至少一路原低速数据；
分频模块，用于对所述参考时钟进行分频处理，得到分频后的时钟；
传输模块，用于利用所述参考时钟，传输所述一路原高速数据；并且利用所述分频后的时钟，传输所述至少一路原低速数据。
可选的，所述接收机还可以包括：
解压缩模块，用于对所述一路原压缩高速数据进行解压缩处理，得到解压缩后的高速数据；
所述传输模块，具体可以用于：利用所述参考时钟，传输所述解压缩后的高速数据。
可选的，所述接收机还可以包括：第三缓存模块和第四缓存模块；
所述数据接收及时钟恢复模块，还用于利用恢复得到的时钟信号，将所述一路原压缩高速数据写入第三缓存模块中；利用恢复得到的时钟信号，将所述至少一路原低速数据写入第四缓存模块中；
所述解压缩模块，具体可以用于：利用所述参考时钟，读取所述第三缓存模块中的所述一路原压缩高速数据；对所读取的所述一路原压缩高速数据进行解压缩，得到解压缩后的高速数据；
所述传输模块，具体可以用于：利用所述分频后的时钟，传输所述第四缓存模块中的低速数据。
应用本发明实施例，接收到高速数据后，从该高速数据中恢复出时钟信号，对该时钟信号进行去抖动处理，得到参考时钟，利用该参考时钟传输该高速数据；由此可见，应用本方案，第一方面，不需要设置DDR芯片，不需要等待DDR芯片写满后才能读取数据、传输数据，而是利用参考时钟直接传输高速数据，减少了数据传输延时；第二方面，该参考时钟是经过去抖动处理的时钟，能够满足高速数据对时钟的稳定性要求。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的应用于发送机的数据传输方法的第一种流程示意图；
图2为本发明实施例提供的应用于发送机的数据传输方法的第二种流程示意图；
图3为本发明实施例提供的应用于接收机的数据传输方法的第一种流程示意图；
图4为本发明实施例提供的应用于接收机的数据传输方法的第二种流程示意图；
图5为一种发送机与接收机之间数据交互方式示意图；
图6为另一种发送机与接收机之间数据交互方式示意图；
图7为本发明实施例提供的一种数据传输设备的结构示意图；
图8为本发明实施例提供的一种发送机的结构示意图；
图9为本发明实施例提供的一种接收机的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了解决上述技术问题，本发明实施例提供了一种数据传输方法和设备以及接收机，该方法可以应用于数据传输设备，该数据传输设备可以为发送机也可以为接收机，下面首先介绍应用于发送机的数据传输方法。
图1为本发明实施例提供的应用于发送机的数据传输方法的第一种流程示意图，包括：
S101：接收一路高速数据。
对于发送机来说，S101中接收到的一路高速数据可以为HD-SDI，或者，3G-SDI，等等，具体不做限定。
S102：从该一路高速数据中，恢复得到时钟信号。
本领域技术人员可以理解，一般来说，设备之间传输的数据通常为串行数据，而设备内部大多只能对并行数据进行处理，因此，设备接收到串行数据后，需要先将串行数据转换为并行数据，对该并行数据进行内部处理后，再将并行数据转换为串行数据发往另一个设备。
因此，发送机接收到数据后，需要将串行数据转换为并行数据，这里将接收到的高速数据进行解串处理，并恢复得到其中的时钟信号。本领域技术人员可以理解，恢复得到的时钟一般抖动较大，不能直接用于数据传输或其他处理。
S103：对该时钟信号进行去抖动处理，得到参考时钟。
对恢复得到的时钟信号进行去抖动处理后，能够满足高速数据对时钟的稳定性要求，可以利用该参考时钟，对高速数据进行后续处理。
S104：利用该参考时钟，传输该一路高速数据。
作为发送机来说，可以将该一路高速数据传输至接收机。
作为一种实施方式，发送机还可以接收一路或多路低速数据，低速数据是相对于高速数据来说，传输速度较低、对时钟稳定性要求较低的数据。发送机接收高速数据与接收低速数据的接口可以不同。
需要说明的是，发送机可以利用S103中生成的参考时钟，传输该低速数据。但是，发送机通常不利用该参考时钟接收低速数据，发送机通常对该参考时钟进行分频处理，得到分频后的时钟，再利用该分频后的时钟，接收低速数据。
如果发送机或者接收机同时传输高速数据及一路或多路低速数据，可以利用时间片的方式传输数据。
举例来说，假设传输一路高速数据、一路低速数据，则可以把每秒的时间进行分片，前0.9秒传输该高速数据，后0.1秒传输该低速数据。
再举个例子，假设传输一路高速数据、十路低速数据，则可以把每秒的时间进行分片，前0.9秒传输该高速数据，后0.1秒传输该低速数据，进一步的，再将后0.1秒的时间进行分片，每0.01秒传输一路低速数据。
上述时间片的划分仅为举例说明，并不对具体传输方式构成限定。
应用本发明图1实施例，接收到高速数据后，从该高速数据中恢复出时钟信号，对该时钟信号进行去抖动处理，得到参考时钟，利用该参考时钟传输该高速数据；由此可见，应用本方案，第一方面，不需要设置DDR芯片，不需要等待DDR芯片写满后才能读取数据、传输数据，而是利用参考时钟直接传输高速数据，减少了数据传输延时；第二方面，该参考时钟是经过去抖动处理的时钟，能够满足高速数据对时钟的稳定性要求；第三方面，省去DDR芯片，减少了设备成本。
作为一种实施方式，在S103之后，发送机可以对该一路高速数据进行压缩，得到压缩数据，这种实施方式下，S104为：发送机利用该参考时钟，传输该压缩数据。
或者，在发送机既接收高速收据，又接收低速数据的情况下，如图2所示，发送机执行如下步骤：
S201：接收一路高速数据。
S202：从该一路高速数据中，恢复得到时钟信号。
S203：对恢复得到的时钟信号进行去抖动处理，得到参考时钟。
S204：对该参考时钟进行分频处理，得到分频后的时钟。
S205：利用该分频后的时钟，接收一路或者多路低速数据。
S206：对该一路高速数据进行压缩，得到压缩数据。
S207：利用该参考时钟，传输该压缩数据及该低速数据。
在图2实施例中，S206可以在S203之后、S207之前执行，S206并不一定在S205之后执行。
如果发送机接收到多路低速数据，在发送机中可以由一个模块或接口接收高速数据，一个模块或接口接收低速数据；或者，也可以每路数据分别对应不同模块或不同接口。
作为一种实施方式，可以在发送机中设定不同的缓存区域，将接收到的高速数据写入第一缓存，将接收到的低速数据写入第二缓存。这里为了区分描述，将发送机中缓存高速数据的区域或模块称为第一缓存，将发送机中缓存低速数据的区域或模块称为第二缓存。
或者，也可以每路数据分别写入不同的缓存，具体不做限定。也就是说上述第二缓存可以包含一个区域/模块，也可以包含多个区域/模块，每个区域/模块中写入一路低速数据。
作为一种实施方式，可以利用S202中恢复得到的时钟信号，将接收到的一路高速数据写入第一缓存中；S206可以包括：
利用所述参考时钟，读取所述第一缓存中的一路高速数据；
对所读取的数据进行压缩，得到压缩数据；
在S205之后，还可以包括：
利用所述分频后的时钟，将所述低速数据写入第二缓存中；
S207可以包括：
利用所述参考时钟，传输所述压缩数据及所述第二缓存中的低速数据。
作为一种实施方式，S207可以包括：
确定所述压缩数据及所述低速数据的数据量之和；
判断所述数据量之和是否等于预设数据量；
如果是，利用所述参考时钟，传输所述压缩数据及所述低速数据；
如果否，利用所述参考时钟，传输所述压缩数据、所述低速数据及填充数据，所述压缩数据、所述低速数据及填充数据的数据量之和等于所述预设数据量。
本领域技术人员可以理解，对于发送机来说，单位时间内的传输数据量一般是固定的，将高速数据进行压缩后，再混合一路或多路低速数据后，数据量可能达不到该固定的数据量。
基于此，本实施方式中，先判断待传输的压缩数据、以及一路或多路低速数据的数据量之和是否小于预设数据量，该预设数据量即为上述固定的数据量。如果等于，则进行传输；如果小于，则在待传输的混合数据(压缩数据、以及一路或多路)中进行数据填充，填充至达到该预设数据量为止，然后传输填充后的数据(压缩数据、以及一路或多路低速数据、填充数据)。该填充数据可以为无效数据也可以为其他，具体不做限定。
在本发明实施例中，发送机向接收机传输的数据有多种情况，比如：只有一路高速数据，或者，包含一路压缩后的高速数据和至少一路低速数据的混合数据，或者，包含一路压缩后的高速数据、至少一路低速数据和填充数据的混合数据，等等，具体不做限定。
需要说明的是，S207中传输上述这些数据时，高速数据与低速数据在传输过程中的传输速度一致，因此，对于接收机来说，其接收到的数据并无速度上的差别，但是，为了区分描述，将接收机接收到的发送机发送的高速数据称为原高速数据，将接收机接收到的发送机发送的低速数据称为原低速数据。
下面对应用于接收机侧的数据传输方法进行介绍：
图3为本发明实施例提供的应用于接收机的数据传输方法的第一种流程示意图，包括：
S301：接收一路高速数据。
如上所述，发送机向接收机传输的数据有多种情况，而在图3所示实施例中，发送机仅将一路高速数据发送至接收机，或者说，接收机接收到的数据中仅包含一路原高速数据。
S302：从该一路高速数据中，恢复得到时钟信号。
S303：对该时钟信号进行去抖动处理，得到参考时钟。
S304：利用该参考时钟，传输该一路高速数据。
接收机可以将该一路高速数据传输至其他设备，也可以将该一路高速数据传输至内部的其他模块，具体不做限定。
应用本发明图3实施例，接收到高速数据后，从该高速数据中恢复出时钟信号，对该时钟信号进行去抖动处理，得到参考时钟，利用该参数时钟传输该高速数据；由此可见，应用本方案，第一方面，不需要设置DDR芯片，不需要等待DDR芯片写满后才能读取数据、传输数据，而是利用参数时钟直接传输高速数据，减少了数据传输延时；第二方面，该参考时钟是经过去抖动处理的时钟，能够满足高速数据对时钟的稳定性要求；第三方面，省去DDR芯片，减少了设备成本。
图4为本发明实施例提供的应用于接收机的数据传输方法的第二种流程示意图，包括：
S401：接收高速混合数据，该高速混合数据中包含一路原高速数据和至少一路原低速数据。
如上所述，发送机向接收机传输的数据有多种情况，而在图4所示实施例中，发送机将至少包含一路高速数据和一路低速数据的混合数据发送至接收机，或者说，接收机接收到的数据至少包含一路原高速数据和一路原低速数据。
发送机与接收机之间可以通过光纤通道或者其他通道传输数据，该通道中传输的数据速度均较高，因此，将接收机接收到的混合数据均称为高速混合数据。
S402：从该高速混合数据中，恢复得到时钟信号。
S403：对恢复得到的时钟信号进行去抖动处理，得到参考时钟。
S404：将该高速混合数据分离得到一路原高速数据和至少一路原低速数据。
本领域技术人员可以理解，发送机传输高速数据及低速数据时，可以将高速数据与低速数据进行混合后传输，发送机可以与接收机预先约定具体的混合方式及对应的分离方式，接收机根据该混合方式对应的分离方式对该高速混合数据进行分离。
或者，发送机传输高速数据及低速数据时，也可以对高速数据及低速数据进行标记，接收机根据该标记，对该高速混合数据进行分离。
S405：利用该参考时钟，传输该一路原高速数据。
接收机可以将该一路原高速数据传输至其他设备，也可以将该一路原高速数据传输至内部的其他模块，具体不做限定。
S406：对该参考时钟进行分频处理，得到分频后的时钟。
S407：利用该分频后的时钟，传输该至少一路原低速数据。
接收机可以将该至少一路原低速数据传输至其他设备，也可以将该至少一路原低速数据传输至内部的其他模块，具体不做限定。
在图4实施例中，S406-S407可以在S403之后执行，并不一定在S405之后执行，比如，S406-S407与S405可以同时执行，或者，S406-S407也可以在S405之前执行。另外，S404与S403的顺序也可以互换，或者同时执行，具体不做限定。
作为一种实施方式，在S403之后，可以对所述一路原压缩高速数据进行解压缩处理，得到解压缩后的高速数据；S405可以包括：利用所述参考时钟，传输所述解压缩后的高速数据。
在本实施方式中，可以在接收机中设定不同的缓存区域，将分离得到的一路原压缩高速数据写入第三缓存，将分离得到的一路或多路原低速数据写入第四缓存。这里为了区分描述，将接收机中缓存原压缩高速数据的区域或模块称为第三缓存，将接收机中缓存原低速数据的区域或模块称为第四缓存。
或者，也可以每路数据分别写入不同的缓存，具体不做限定。也就是说，第四缓存可以包含一个区域/模块，也可以包含多个区域/模块，每个区域/模块中写入一路原低速数据。
下面提供一个具体的实施例，如图5所示，图5中的实线箭头表示数据走向，比如高速数据走向、或者低速数据走向，虚线箭头表示时钟走向，比如恢复得到的时钟信号走向、或者参考时钟走向：
先介绍发送机侧：
1、发送机的“数据接收及时钟恢复模块”接收到待传输的高速串行数据，该模块将该高速串行数据转换为并行数据，并恢复出该高速串行数据中的时钟信号；该模块利用恢复得到的时钟信号将转换为并行数据的高速数据写入“第一缓存模块”中，并将恢复出的时钟信号发送至“时钟去抖模块”。
2、发送机的“时钟去抖模块”对上述恢复出的时钟信号进行去抖动处理，得到参考时钟。
需要说明的是，该“时钟去抖模块”可以与本地时钟相连接。如果“时钟去抖模块”接收到“数据接收及时钟恢复模块”恢复出的时钟信号，则“时钟去抖模块”对该时钟信号进行去抖动处理，得到参考时钟，输出该参考时钟；如果“时钟去抖模块”未接收到“数据接收及时钟恢复模块”恢复出的时钟信号，则“时钟去抖模块”参考本地时钟输出参考时钟。
3、“第一缓存模块”将自身缓存的高速数据发送至“压缩模块”进行压缩，得到压缩数据。
4、发送机的“分频模块”对“时钟去抖模块”输出的参考时钟进行分频处理，得到分频后的时钟。
5、发送机的“低速数据接收模块”利用该分频后的时钟，接收待传输的低速数据，该低速数据可以为一路或多路低速数据，该“低速数据接收模块”将这一路或多路低速数据分别写入“第二缓存模块”中。
6、发送机的“传输模块”利用该参考时钟传输“压缩模块”中的压缩数据及“第二缓存模块”中的低速数据。
需要说明的是，该“传输模块”将并行数据转换为串行数据发送至接收机。该“传输模块”可以利用时间片的方式进行传输：假设传输一路高速数据、十路低速数据，则可以把每秒的时间进行分片，前0.9秒传输该高速数据，后0.1秒传输该低速数据，进一步的，再将后0.1秒的时间进行分片，每0.01秒传输一路低速数据。
再介绍接收机侧：
1、接收机的“数据接收及时钟恢复模块”接收到发送机发送的高速混合串行数据，该高速混合数据中包含一路原压缩高速数据及至少一路原低速数据。该“数据接收及时钟恢复模块”将该接收到的串行数据转换为并行数据，并恢复出高速混合数据的时钟信号。“数据接收及时钟恢复模块”将转换为并行数据的混合数据发送至“数据分离模块”中，并将恢复出的时钟信号发送至“时钟去抖模块”。
2、接收机的“时钟去抖模块”对上述恢复出的时钟信号进行去抖动处理，得到参考时钟。
需要说明的是，该“时钟去抖模块”可以与本地时钟相连接。如果“时钟去抖模块”接收到“数据接收及时钟恢复模块”恢复出的时钟信号，则“时钟去抖模块”对该时钟信号进行去抖动处理，得到参考时钟，输出该参考时钟；如果“时钟去抖模块”未接收到“数据接收及时钟恢复模块”恢复出的时钟信号，则“时钟去抖模块”参考本地时钟输出参考时钟。
3、接收机的“数据分离模块”将该混合数据分离为一路原压缩高速数据及至少一路原低速数据，并将一路原压缩高速数据发送至“第三缓存模块”，将该至少一路原低速数据发送至“第四缓存模块”。
4、接收机的“第三缓存模块”将自身缓存的原高速数据发送至“解压缩模块”进行解压缩，得到解压缩后的高速数据。
5、接收机的“第四缓存模块”将自身缓存的原低速数据发送至“传输模块”。
6、接收机的“分频模块”对“时钟去抖模块”输出的参考时钟进行分频处理，得到分频后的时钟。
7、接收机的“传输模块”利用该分频后的时钟传输“第四缓存模块”中的原低速数据，并利用该参考时钟，传输解压缩后的高速数据。
作为一种实施方式，接收机中传输高速数据的传输模块与传输低速数据的传输模块可以分别设置，比如图5中，第一传输模块传输高速数据，第二传输模块传输低速数据。
或者作为另一种实施方式，接收机中传输高速数据的传输模块与传输低速数据的传输模块也可以为相同的模块，具体不做限定。
作为一种实施方式，该“传输模块”将并行数据转换为串行数据发送至接收机外部、或者接收机内部其他部件。或者，该“传输模块”不进行并串转换，直接将该并行数据发送至接收机内部其他部件，具体不做限定。
作为一种实施方式，如图6所示，发送机中的“数据接收及时钟恢复模块”、“第一缓存模块”、“压缩模块”、“分频模块”、“第二缓存模块”和“传输模块”可以设置于发送机中的FPGA/SOC芯片；接收机中的“数据接收及时钟恢复模块”、“数据分离模块”“第三缓存模块”、“解压缩模块”、“分频模块”、“第四缓存模块”和“传输模块”可以设置于接收机中的FPGA/SOC芯片。
与上述方法实施例相对应，本发明实施例还提供一种数据传输设备。
图7为本发明实施例提供的一种数据传输设备的结构示意图，该数据传输设备可以为发送机，也可以为接收机，该设备包括：
数据接收及时钟恢复模块701，用于接收一路高速数据；并从所述一路高速数据中，恢复得到时钟信号；
时钟去抖模块702，用于对所述时钟信号进行去抖动处理，得到参考时钟；
传输模块703，用于利用所述参考时钟，传输所述一路高速数据。
作为一种实施方式，所述设备为发送机，如图8所示，所述发送机还可以包括：
分频模块706，用于对所述参考时钟进行分频处理，得到分频后的时钟；
低速数据接收模块704，具体可以用于：利用所述分频后的时钟，接收一路或者多路低速数据。
作为一种实施方式，所述设备为发送机，如图8所示，所述发送机还可以包括：
压缩模块705，用于对所述一路高速数据进行压缩，得到压缩数据；
传输模块703，具体可以用于：利用所述参考时钟，传输所述压缩数据及所述低速数据。
作为一种实施方式，所述设备为发送机，传输模块703，具体用于：
确定所述压缩数据及所述低速数据的数据量之和；
判断所述数据量之和是否等于预设数据量；
如果是，利用所述参考时钟，传输所述压缩数据及所述低速数据；
如果否，利用所述参考时钟，传输所述压缩数据、所述低速数据及填充数据，所述压缩数据、所述低速数据及填充数据的数据量之和等于所述预设数据量。
作为一种实施方式，所述设备为发送机，如图8所示，所述发送机还可以包括：第一缓存模块707和第二缓存模块708；
数据接收及时钟恢复模块701，还用于利用恢复得到的时钟信号，将所述一路高速数据写入第一缓存模块中；
压缩模块705，具体可以用于：利用所述参考时钟，读取所述第一缓存模块中的一路高速数据；对所读取的数据进行压缩，得到压缩数据；
低速数据接收模块704，还用于利用所述分频后的时钟，将所述低速数据写入第二缓存模块中；
传输模块703，具体可以用于：
利用所述参考时钟，传输压缩模块705中的压缩数据及第二缓存模块708中的低速数据。
图7所示的数据传输设备还可以为接收机，如图9所示，在所述接收机中：
数据接收及时钟恢复模块701，用于接收高速混合数据，所述高速混合数据中包含一路原高速数据和至少一路原低速数据；并从所述高速混合数据中，恢复得到时钟信号；
时钟去抖模块702，用于对恢复得到的时钟信号进行去抖动处理，得到参考时钟；
数据分离模块709，用于将所述高速混合数据分离得到所述一路原高速数据和所述至少一路原低速数据；
分频模块710，用于对所述参考时钟进行分频处理，得到分频后的时钟；
传输模块，用于利用所述参考时钟，传输所述一路原高速数据；并且利用所述分频后的时钟，传输所述至少一路原低速数据。
在图9中，传输模块包括第一传输模块7031和第二传输模块7032，其中，第一传输模块7031，用于利用所述参考时钟，传输所述一路原高速数据；第二传输模块7032，用于利用所述分频后的时钟，传输所述至少一路原低速数据。
作为一种实施方式，如图9所示，所述接收机还可以包括：
解压缩模块711，用于对所述一路原压缩高速数据进行解压缩处理，得到解压缩后的高速数据；
第一传输模块7031，具体可以用于：利用所述参考时钟，传输所述解压缩后的高速数据。
作为一种实施方式，如图9所示，所述接收机还可以包括：第三缓存模块712和第四缓存模块713；
数据接收及时钟恢复模块701，还用于利用恢复得到的时钟信号，将所述一路原压缩高速数据写入第三缓存模块中；利用恢复得到的时钟信号，将所述至少一路原低速数据写入第四缓存模块中；
解压缩模块711，具体用于：利用所述参考时钟，读取所述第三缓存模块中的所述一路原压缩高速数据；对所读取的所述一路原压缩高速数据进行解压缩，得到解压缩后的高速数据；
第二传输模块7032，具体用于：利用所述分频后的时钟，传输所述第四缓存模块中的低速数据。
需要说明的是，在接收机中，传输高速数据的传输模块与传输低速数据的传输模块可以为不同的模块，或者，也可以为相同的模块，具体不做限定。
下面提供一个具体的实施例，如图5所示，图5中的实线箭头表示数据走向，比如高速数据走向、或者低速数据走向，虚线箭头表示时钟走向，比如恢复得到的时钟信号走向、或者参考时钟走向：
先介绍发送机侧：
1、发送机的“数据接收及时钟恢复模块”接收到待传输的高速串行数据，该模块将该高速串行数据转换为并行数据，并恢复出该高速串行数据中的时钟信号；该模块利用恢复得到的时钟信号将转换为并行数据的高速数据写入“第一缓存模块”中，并将恢复出的时钟信号发送至“时钟去抖模块”。
2、发送机的“时钟去抖模块”对上述恢复出的时钟信号进行去抖动处理，得到参考时钟。
需要说明的是，该“时钟去抖模块”可以与本地时钟相连接。如果“时钟去抖模块”接收到“数据接收及时钟恢复模块”恢复出的时钟信号，则“时钟去抖模块”对该时钟信号进行去抖动处理，得到参考时钟，输出该参考时钟；如果“时钟去抖模块”未接收到“数据接收及时钟恢复模块”恢复出的时钟信号，则“时钟去抖模块”参考本地时钟输出参考时钟。
3、“第一缓存模块”将自身缓存的高速数据发送至“压缩模块”进行压缩，得到压缩数据。
4、发送机的“分频模块”对“时钟去抖模块”输出的参考时钟进行分频处理，得到分频后的时钟。
5、发送机的“低速数据接收模块”利用该分频后的时钟，接收待传输的低速数据，该低速数据可以为一路或多路低速数据，该“低速数据接收模块”将这一路或多路低速数据分别写入“第二缓存模块”中。
6、发送机的“传输模块”利用该参考时钟传输“压缩模块”中的压缩数据及“第二缓存模块”中的低速数据。
需要说明的是，该“传输模块”将并行数据转换为串行数据发送至接收机。该“传输模块”可以利用时间片的方式进行传输：假设传输一路高速数据、十路低速数据，则可以把每秒的时间进行分片，前0.9秒传输该高速数据，后0.1秒传输该低速数据，进一步的，再将后0.1秒的时间进行分片，每0.01秒传输一路低速数据。
再介绍接收机侧：
1、接收机的“数据接收及时钟恢复模块”接收到发送机发送的高速混合串行数据，该高速混合数据中包含一路原压缩高速数据及至少一路原低速数据。该“数据接收及时钟恢复模块”将该接收到的串行数据转换为并行数据，并恢复出高速混合数据的时钟信号。“数据接收及时钟恢复模块”将转换为并行数据的混合数据发送至“数据分离模块”中，并将恢复出的时钟信号发送至“时钟去抖模块”。
2、接收机的“时钟去抖模块”对上述恢复出的时钟信号进行去抖动处理，得到参考时钟。
需要说明的是，该“时钟去抖模块”可以与本地时钟相连接。如果“时钟去抖模块”接收到“数据接收及时钟恢复模块”恢复出的时钟信号，则“时钟去抖模块”对该时钟信号进行去抖动处理，得到参考时钟，输出该参考时钟；如果“时钟去抖模块”未接收到“数据接收及时钟恢复模块”恢复出的时钟信号，则“时钟去抖模块”参考本地时钟输出参考时钟。
3、接收机的“数据分离模块”将该混合数据分离为一路原压缩高速数据及至少一路原低速数据，并将一路原压缩高速数据发送至“第三缓存模块”，将该至少一路原低速数据发送至“第四缓存模块”。
4、接收机的“第三缓存模块”将自身缓存的原高速数据发送至“解压缩模块”进行解压缩，得到解压缩后的高速数据。
5、接收机的“第四缓存模块”将自身缓存的原低速数据发送至“传输模块”。
6、接收机的“分频模块”对“时钟去抖模块”输出的参考时钟进行分频处理，得到分频后的时钟。
7、接收机的“传输模块”利用该分频后的时钟传输“第四缓存模块”中的原低速数据，并利用该参考时钟，传输解压缩后的高速数据。
作为一种实施方式，接收机中传输高速数据的传输模块与传输低速数据的传输模块可以分别设置，比如图5中，第一传输模块传输高速数据，第二传输模块传输低速数据。
或者作为另一种实施方式，接收机中传输高速数据的传输模块与传输低速数据的传输模块也可以为相同的模块，具体不做限定。
作为一种实施方式，该“传输模块”将并行数据转换为串行数据发送至接收机外部、或者接收机内部其他部件。或者，该“传输模块”不进行并串转换，直接将该并行数据发送至接收机内部其他部件，具体不做限定。
作为一种实施方式，如图6所示，发送机中的“数据接收及时钟恢复模块”、“第一缓存模块”、“压缩模块”、“分频模块”、“第二缓存模块”和“传输模块”可以设置于发送机中的FPGA/SOC芯片；接收机中的“数据接收及时钟恢复模块”、“数据分离模块”“第三缓存模块”、“解压缩模块”、“分频模块”、“第四缓存模块”和“传输模块”可以设置于接收机中的FPGA/SOC芯片。
本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一种数据传输方法。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于图7所示的数据传输设备实施例、图8所示的发送机实施例、图9所示的接收机实施例、以及上述计算机可读存储介质实施例而言，由于其基本相似于图1-6所示的数据传输方法实施例，所以描述的比较简单，相关之处参见图1-6所示的数据传输方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (12)
1.一种数据传输方法，其特征在于，应用于数据传输设备，所述数据传输设备为发送机，所述方法包括：
接收一路高速数据；
从所述一路高速数据中，恢复得到时钟信号；
对所述时钟信号进行去抖动处理，得到参考时钟；
对所述参考时钟进行分频处理，得到分频后的时钟；
利用所述分频后的时钟，接收一路或者多路低速数据；
对所述一路高速数据进行压缩，得到压缩数据；
利用所述参考时钟，传输所述压缩数据及所述低速数据。
2.根据权利要求1所述的方法，其特征在于，所述利用所述参考时钟，传输所述压缩数据及所述低速数据的步骤，包括：
确定所述压缩数据及所述低速数据的数据量之和；
判断所述数据量之和是否等于预设数据量；
如果是，利用所述参考时钟，传输所述压缩数据及所述低速数据；
如果否，利用所述参考时钟，传输所述压缩数据、所述低速数据及填充数据，所述压缩数据、所述低速数据及填充数据的数据量之和等于所述预设数据量。
3.根据权利要求1所述的方法，其特征在于，在所述从所述一路高速数据中，恢复得到时钟信号的步骤之后，还包括：
利用恢复得到的时钟信号，将所述一路高速数据写入第一缓存中；
所述对所述一路高速数据进行压缩，得到压缩数据的步骤，包括：
利用所述参考时钟，读取所述第一缓存中的一路高速数据；
对所读取的数据进行压缩，得到压缩数据；
在所述利用所述分频后的时钟，接收一路或者多路低速数据之后，还包括：
利用所述分频后的时钟，将所述低速数据写入第二缓存中；
所述利用所述参考时钟，传输所述压缩数据及所述低速数据的步骤，包括：
利用所述参考时钟，传输所述压缩数据及所述第二缓存中的低速数据。
4.一种数据传输方法，其特征在于，应用于接收机，所述方法包括：
接收高速混合数据，所述高速混合数据中包含一路原压缩高速数据和至少一路原低速数据；
从所述高速混合数据中，恢复得到时钟信号；
对恢复得到的时钟信号进行去抖动处理，得到参考时钟；
将所述高速混合数据分离得到所述一路原压缩高速数据和所述至少一路原低速数据；
利用所述参考时钟，传输所述一路原压缩高速数据；
对所述参考时钟进行分频处理，得到分频后的时钟；
利用所述分频后的时钟，传输所述至少一路原低速数据。
5.根据权利要求4所述的方法，其特征在于，在所述将所述高速混合数据分离得到所述一路原压缩高速数据和所述至少一路原低速数据的步骤之后，还包括：
对所述一路原压缩高速数据进行解压缩处理，得到解压缩后的高速数据；
所述利用所述参考时钟，传输所述一路原压缩高速数据的步骤，包括：
利用所述参考时钟，传输所述解压缩后的高速数据。
6.根据权利要求5所述的方法，其特征在于，在所述将所述高速混合数据分离得到所述一路原压缩高速数据和所述至少一路原低速数据的步骤之后，还包括：
利用恢复得到的时钟信号，将所述一路原压缩高速数据写入第三缓存中；
利用恢复得到的时钟信号，将所述至少一路原低速数据写入第四缓存中；
所述对所述一路原压缩高速数据进行解压缩处理，得到解压缩后的高速数据的步骤，包括：
利用所述参考时钟，读取所述第三缓存中的所述一路原压缩高速数据；
对所读取的所述一路原压缩高速数据进行解压缩，得到解压缩后的高速数据；
所述利用所述分频后的时钟，传输所述至少一路原低速数据的步骤，包括：
利用所述分频后的时钟，传输所述第四缓存中的低速数据。
7.一种数据传输设备，其特征在于，所述设备为发送机，所述发送机包括：
数据接收及时钟恢复模块，用于接收一路高速数据；并从所述一路高速数据中，恢复得到时钟信号；
时钟去抖模块，用于对所述时钟信号进行去抖动处理，得到参考时钟；
分频模块，用于对所述参考时钟进行分频处理，得到分频后的时钟；
低速数据接收模块，用于利用所述分频后的时钟，接收一路或者多路低速数据；
压缩模块，用于对所述一路高速数据进行压缩，得到压缩数据；
传输模块，用于利用所述参考时钟，传输所述压缩数据及所述低速数据。
8.根据权利要求7所述的设备，其特征在于，所述传输模块，具体用于：
确定所述压缩数据及所述低速数据的数据量之和；
判断所述数据量之和是否等于预设数据量；
如果是，利用所述参考时钟，传输所述压缩数据及所述低速数据；
如果否，利用所述参考时钟，传输所述压缩数据、所述低速数据及填充数据，所述压缩数据、所述低速数据及填充数据的数据量之和等于所述预设数据量。
9.根据权利要求7所述的设备，其特征在于，所述发送机还包括：第一缓存模块和第二缓存模块；
所述数据接收及时钟恢复模块，还用于利用恢复得到的时钟信号，将所述一路高速数据写入第一缓存模块中；
所述压缩模块，具体用于：利用所述参考时钟，读取所述第一缓存模块中的一路高速数据；对所读取的数据进行压缩，得到压缩数据；
所述低速数据接收模块，还用于利用所述分频后的时钟，将所述低速数据写入第二缓存模块中；
所述传输模块，具体用于：
利用所述参考时钟，传输所述压缩数据及所述第二缓存模块中的低速数据。
10.一种接收机，其特征在于，包括：
数据接收及时钟恢复模块，用于接收高速混合数据，所述高速混合数据中包含一路原压缩高速数据和至少一路原低速数据；并从所述高速混合数据中，恢复得到时钟信号；
时钟去抖模块，用于对恢复得到的时钟信号进行去抖动处理，得到参考时钟；
数据分离模块，用于将所述高速混合数据分离得到所述一路原压缩高速数据和所述至少一路原低速数据；
分频模块，用于对所述参考时钟进行分频处理，得到分频后的时钟；
传输模块，用于利用所述参考时钟，传输所述一路原压缩高速数据；并且利用所述分频后的时钟，传输所述至少一路原低速数据。
11.根据权利要求10所述的接收机，其特征在于，所述接收机还包括：
解压缩模块，用于对所述一路原压缩高速数据进行解压缩处理，得到解压缩后的高速数据；
所述传输模块，具体用于：利用所述参考时钟，传输所述解压缩后的高速数据。
12.根据权利要求11所述的接收机，其特征在于，所述接收机还包括：第三缓存模块和第四缓存模块；
所述数据接收及时钟恢复模块，还用于利用恢复得到的时钟信号，将所述一路原压缩高速数据写入第三缓存模块中；利用恢复得到的时钟信号，将所述至少一路原低速数据写入第四缓存模块中；
所述解压缩模块，具体用于：利用所述参考时钟，读取所述第三缓存模块中的所述一路原压缩高速数据；对所读取的所述一路原压缩高速数据进行解压缩，得到解压缩后的高速数据；
所述传输模块，具体用于：利用所述分频后的时钟，传输所述第四缓存模块中的低速数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711180688.6A CN109831274B (zh) | 2017-11-23 | 2017-11-23 | 一种数据传输方法和设备以及接收机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711180688.6A CN109831274B (zh) | 2017-11-23 | 2017-11-23 | 一种数据传输方法和设备以及接收机 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109831274A CN109831274A (zh) | 2019-05-31 |
| CN109831274B true CN109831274B (zh) | 2021-07-20 |
Family
ID=66859322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711180688.6A Active CN109831274B (zh) | 2017-11-23 | 2017-11-23 | 一种数据传输方法和设备以及接收机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109831274B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112311458B (zh) * | 2019-08-02 | 2022-03-08 | 杭州海康威视数字技术股份有限公司 | 信号的传输方法、装置、设备以及系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101621346A (zh) * | 2009-07-09 | 2010-01-06 | 中兴通讯股份有限公司 | 一种具有自适应反馈的源同步接收装置及源同步方法 |
| CN203181107U (zh) * | 2013-03-20 | 2013-09-04 | 天津市亚安科技股份有限公司 | 一种具有改善高清视频时钟信号抖动的装置 |
| CN103714036A (zh) * | 2013-12-20 | 2014-04-09 | 武汉精立电子技术有限公司 | 支持批量读取校验的i2c多路复用器及控制方法 |
| CN103945158A (zh) * | 2013-01-18 | 2014-07-23 | 索尼公司 | 源设备及其控制方法和通信系统 |
| US9379878B1 (en) * | 2013-12-27 | 2016-06-28 | Clariphy Communications, Inc. | Deskew in a high speed link |
-
2017
- 2017-11-23 CN CN201711180688.6A patent/CN109831274B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101621346A (zh) * | 2009-07-09 | 2010-01-06 | 中兴通讯股份有限公司 | 一种具有自适应反馈的源同步接收装置及源同步方法 |
| CN103945158A (zh) * | 2013-01-18 | 2014-07-23 | 索尼公司 | 源设备及其控制方法和通信系统 |
| CN203181107U (zh) * | 2013-03-20 | 2013-09-04 | 天津市亚安科技股份有限公司 | 一种具有改善高清视频时钟信号抖动的装置 |
| CN103714036A (zh) * | 2013-12-20 | 2014-04-09 | 武汉精立电子技术有限公司 | 支持批量读取校验的i2c多路复用器及控制方法 |
| US9379878B1 (en) * | 2013-12-27 | 2016-06-28 | Clariphy Communications, Inc. | Deskew in a high speed link |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109831274A (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210152183A1 (en) | Data compression method, data decompression method, and related apparatus, electronic device, and system | |
| US8913196B2 (en) | Video processing device and video processing method including deserializer | |
| US20150120964A1 (en) | Peripheral device complying with sdio standard and method for managing sdio command | |
| US11671678B2 (en) | Method and device, equipment, and storage medium for data processing | |
| CN102801948B (zh) | 高清数字串行接口数据转换方法及装置 | |
| CN111556322A (zh) | 基于fpga的快速图像压缩与传输系统 | |
| CN109831274B (zh) | 一种数据传输方法和设备以及接收机 | |
| CN111954070A (zh) | 一种基于fpga的视频分辨率转换方法及终端 | |
| CN116578542A (zh) | 基于可配置逻辑的自适应压缩算法的硬件实现方法及系统 | |
| CN1984228A (zh) | 图像形成系统及其方法 | |
| KR20180021998A (ko) | 영상 수신을 위한 무선 수신 장치, 데이터 처리 모듈 및 그 방법 | |
| CN107483868B (zh) | Vbo信号的处理方法、fpga及激光电视 | |
| CN113141520B (zh) | 视频流传输方法、装置、电子设备及存储介质 | |
| EP3013025A1 (en) | Multimedia data transmission method, and apparatus | |
| KR102231222B1 (ko) | 통신 시스템에서 비디오 데이터를 송신하기 위한 장치 및 방법 | |
| CN103024055A (zh) | 用于移动终端的网页压缩方法、系统和云端服务器 | |
| CN111935237B (zh) | 日志处理方法及系统、电子设备及存储介质 | |
| WO2020077625A1 (zh) | 数据处理方法及装置 | |
| CN105704215A (zh) | 文件共享系统及相应的文件发送、接收方法及装置 | |
| CN111901533B (zh) | 一种图像数据通道分时复用的采集方法和系统 | |
| CN104219537A (zh) | 视频数据处理的方法、装置及系统 | |
| CN112436919B (zh) | 流数据传输方法、装置、设备及计算机可读存储介质 | |
| KR20230012872A (ko) | 프론트홀 다중화 장치 | |
| EP4040735A1 (en) | Vehicle control device and data transfer control method | |
| CN115136667A (zh) | 用于bb-rf接口的电力节省技术 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |