CN111883526A - 一种高速开关通道esd的保护结构 - Google Patents

一种高速开关通道esd的保护结构 Download PDF

Info

Publication number
CN111883526A
CN111883526A CN202010584009.7A CN202010584009A CN111883526A CN 111883526 A CN111883526 A CN 111883526A CN 202010584009 A CN202010584009 A CN 202010584009A CN 111883526 A CN111883526 A CN 111883526A
Authority
CN
China
Prior art keywords
diode
esd
transistor
ground
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010584009.7A
Other languages
English (en)
Other versions
CN111883526B (zh
Inventor
吕宇强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DIAO MICROELECTRONICS CO LTD
Original Assignee
DIAO MICROELECTRONICS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DIAO MICROELECTRONICS CO LTD filed Critical DIAO MICROELECTRONICS CO LTD
Priority to CN202010584009.7A priority Critical patent/CN111883526B/zh
Publication of CN111883526A publication Critical patent/CN111883526A/zh
Application granted granted Critical
Publication of CN111883526B publication Critical patent/CN111883526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种高速开关通道ESD的保护结构，包括电晶体、第一二极管、第二二极管及ESD管DX电路。电晶体的第一端连接输入端。第一二极管的阳极连接电晶体的体区，第一二极管的阴极连电晶体的第一端和输入端。第二二极管的阳极连接电晶体的体区和第一二极管的阳极，第二二极管的阴极连接电晶体的第二端及输出端。其中，当输入端的管脚或输出端的管脚对地的发生负向ESD模式时，电流路径为由地流经ESD管DX电路的第一电流模式或第二电流模式。

Description

一种高速开关通道ESD的保护结构
技术领域
本发明涉及于半导体集成电路器件领域，尤其涉及一种高速开关通道ESD的保护结构。
背景技术
高速开关集成电路(IC)是在移动便携式设备中广泛用到的一类集成电路，例如移动产业处理器接口(MIPI)开关、USB2.0、USB 3.0开关等等，高速开关IC的高速通道上看到的任何对地寄生电容都会对通过该通道的信号产生衰减，降低可通过信号的带宽，所以需要尽量降低高速开关通道上的所有对地寄生电容。由于高速开关通道上直接连接的主要就是MOS开关，输入和输出的ESD保护结构，那这些对地寄生电容就主要包括有MOS开关本身的对地寄生电容，两端管脚上ESD保护结构的对地寄生电容以及压焊盘(PAD)和通道金属的对衬底地的寄生电容。
图1为典型的现有技术的一路高速开关示意图，以典型的ESD diode方案为例：输入和输出各有对电源的一个ESD diode和对地一个ESD diode,电源到地有ESD钳位管保护，图1中ESD二极管1为输入端对电源正偏连接，ESD二极管2为输入端对地反偏连接，ESD二极管3为输出端对电源正偏连接，ESD二极管4为输出端对地反偏连接的，MOS开关5为设置于高速通道上，其栅极由框图内的保护结构进行开关控制，其体区接在体区偏置电路上。在正常工作状态下，输入或者输出端口电压在地和电源之间，两个ESD diode均为反偏关闭状态。
本专利主要涉及到降低输入输出两端管脚对地的ESD保护结构中对地寄生电容的问题。目前高速开关通道的ESD保护方案通常都是二极管保护方案，因为二极管正偏时压降低，泄放ESD能力非常强，使用很小的结面积就可以达到满足要求的ESD泄放能力，而降低结面积即降低寄生二极管电容，例如，同等ESD泄放能力的二极管寄生电容只有最常用的ESD保护器件GGNMOS的大约1/5。另外由于ESD防护需要正反双向都可以泄放，所有通常在输入(Input)管脚或输出(Output)管脚会放置正偏和反偏两个二极管，连接关系为从输入或输出看过去，正偏二极管到电源，反偏二极管到地，或者另一种方案是，输入或输出看过去，正偏ESD二极管串接GGNMOS到地,而反偏二极管的阳极会直接接到地，正常工作状态下，此正偏串入的二极管阴极与GGNMOS之间的节点的会被偏置到一个高电位，所以正常工作时，高速通道与该中间节点之间的ESD二极管仍然处于反偏状态，以防止正常工作漏电以及降低寄生电容。无论是上面哪一种现有方案，输入或输出的高速通道上，最少都会直接连接两个逆向ESD二极管，就是看到两个ESD二极管的电容。综上所述，发展一种解决上述公知技术所遭遇的问题和缺陷的保护结构成为必须。
发明内容
鉴于上述问题，在此本申请提出一种高速开关通道ESD的保护结构。
本发明提出一种高速开关通道ESD的保护结构，所述保护结构包括：
电晶体，包括第一端、体区及第二端，所述第一端连接输入端；
第一二极管，所述第一二极管的阳极连接所述电晶体的体区，所述第一二极管的阴极连所述电晶体的第一端和所述输入端；
第二二极管，所述第二二极管的阳极连接所述电晶体的体区和所述所述第一二极管的阳极，所述第二二极管的阴极连接所述电晶体的第二端及输出端；
ESD管DX电路，所述ESD管DX电路的第一端连接地，所述ESD管DX电路的第二端连接所述第一二极管的阳极、所述电晶体的体区和所述第二二极管的阳极，其中，当所述输入端的管脚或所述输出端的管脚对地的发生负向ESD模式时，电流路径为由地流经所述ESD管DX电路、所述电晶体的第一端、体区、所述第一二极管的第一电流模式或流经所述ESD管DX电路、所述电晶体的第二端、体区、所述第二二极管的第二电流模式。
本发明的技术方案具有以下有益效果：
本发明公开一种高速开关通道ESD的保护结构。目前高速开关通道的ESD保护方案通常都是ESD二极管保护方案，在高速开关的输入端和输出端的管脚通道结点上，可以在正偏位置及逆偏位置各看到两个ESD二极管,本专利采用利用MOS开关(视为电晶体)固有的体区和源极以及体区和漏极的寄生二极管，在体区加入ESD管DX电路，使得高速通道上输入结点和输出结点只需要直接连接一个ESD二极管即可以实现双向保护。由于高速开关要求尽量减小对地寄生电容，以减少高速信号衰减，提高信号带宽，所以本专利方案的有益效果是在输入端和输出端均减少近一半的ESD寄生电容，而由于ESD电容也是影响高速开关带宽的主要因素之一，所以本专利方案可以大大减少ESD部分的寄生电容，从而有效提升通道的信号带宽。而且不增加工艺和电路难度。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明实施例的某些实施例，因此不应被看作是对本发明实施例范围的限定。
图1为典型的现有技术的一路高速开关示意图；
图2依照本发明实施例的一种高速开关通道ESD的保护结构示意图；
图3依照本发明实施例的ESD管DX电路示意图。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明实施例一部分实施例，而不是全部的实施例。因此，以下对在附图中提供的本发明实施例的详细描述并非旨在限制要求保护的本发明实施例的范围，而是仅仅表示本发明实施例的选定实施例。基于本发明实施例的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明实施例保护的范围。
下面结合具体的实施例对本发明实施例进行详细说明。
请参照图2，图2依照本发明实施例的一种高速开关通道ESD的保护结构示意图。
按照附图2所示，保护结构100包含电晶体5、第一二极管6、第二二极管7及ESD管DX电路8。电晶体5包括第一端、体区及第二端。电晶体5的第一端连接输入端IN。第一二极管6的阳极连接电晶体5的体区，第一二极管6的阴极连电晶体5的第一端和输入端IN。第二二极管7的阳极连接电晶体5的体区和第一二极管6的阳极，第二二极管7的阴极连接电晶体5的第二端及输出端OUT。ESD管DX电路8的第一端连接地，ESD管DX电路8的第二端连接第一二极管6的阳极、电晶体5的体区和第二二极管7的阳极。例如，本申请所述的连接可以视为电性连接或耦接。其中，开关保护结构、开关管体区偏置电路及第四二极管3为本领域技术员可得知，在此不再赘述。第三二极管1的阳极连接第一二极管6的阴极、输入端IN及电晶体5的第一端。第四二极管3连接第二二极管7的阴极、输出端OUT及电晶体5的第二端。电源连接第三二极管1的阴极及第四二极管3的阴极。电源到地ESD钳位电路的第一端连接第三二极管1的阴极、第四二极管3的阴极及电源。
在一实施例，当输入端IN的管脚或输出端OUT的管脚对地的发生负向ESD模式时，电流路径为由地从流经ESD管DX电路8、电晶体5的第一端、体区、第一二极管6的第一电流模式或流经从ESD管DX电路8、电晶体5的第二端、体区、第二二极管7的第二电流模式。与图1相比，图2中标注的元件符号1,3,5,6,7与图1完全相同，不同的是图2中减掉了输入端IN对地反偏连接的ESD二极管2以及输出端OUT对地反偏连接的ESD二极管4，例如，二极管2可以是ESD二极管，二极管4可以是ESD二极管。而在电晶体5的体区结点上，增加了ESD管DX电路8。例如，电晶体5可以是MOS开关管。本专利针对在MOS高速开关要尽量降低高速通道对地寄生电容的问题，提出了一种高速通道的输入输出管脚的超低ESD电容的ESD保护的结构，该方案可与现有的两个ESD二极管技术相比可以减少一个从高速通道到地的反偏ESD二极管(视为二极管4)，也就是高速通道的输入或者输出管脚的ESD保护可以只用一个ESD二极管便可实现到地正负双向ESD保护,与现有技术常用的高速通道输入输出管脚ESD用两个ESDdiode的低电容方案相比进一步减少近一半的ESD寄生电容，从而降低高频信号传输衰减，提升信号收发品质。换言之，本专利提出了一种新的高速通道ESD方案，可以在现有的低电容ESD方案技术基础上，进一步去掉高速通道输入或者输出管脚直接连接到地的反偏二极管。可以实现ESD保护部分的对地寄生电容由两个ESD二极管的寄生电容变为一个，与现有技术相比降低近一半的ESD寄生电容。大大降低ESD部分带来的对地寄生电容，提升电路带宽性能。
在一实施例，本申请主要提出一种针对高速开关电路高速通道的输入端的管脚和输出端的管脚进一步降低对地寄生电容的ESD方案。本申请主要改进之处为输入端或输出端管脚对地的负向ESD通路。由现有技术的输入或输出管脚直接有一个或多个ESD二极管或等效于ESD二极管反偏连接到地的负向ESD泄放通路，变为输入端的或输出端的管脚直接对地没有ESD器件，而是在MOS开关管体区与地之间新加入一个对地的反偏ESD二极管或者等效于ESD二极管的ESD器件。由于MOS开关管的源区和漏区与它自身的体区自身存在反偏的二极管，所以当体区与地之间同样有一个或多个等效于反偏的二极管保护的ESD管时，衬底地与源极和漏极就相当于有了一个单向的ESD放电通路，当输入端的或输出端的管脚对地的负向ESD发生时，ESD泄放电流会先从地经由电晶体5的体区与地之间的ESD管DX电路8(例如，可等效为一个或多个串联的正偏的二极管)，然后再经由电晶体5的体区与漏极或者源极的正偏二极管(可视为第一二极管6或第二二极管7)流到输入端或者输出端管脚，由于整个泄放通路是串联的正偏二极管，导通压降同样很低，所以其ESD泄放能力也是很强的，可以实现有效的ESD保护。另外，由于利用的是高速开关管自身电晶体5的体区与漏极和源极的正偏二极管(可视为第一二极管6或第二二极管7)，高速开关通道上不用像现有技术一样额外加入对地的负向ESD保护器件(可视为ESD管DX电路8)，也就是减少了一半的ESD器件，效果也就相当于本案减少了近一半的ESD寄生电容，也可以提高频宽。
在一实施例，保护结构100还包括第三二极管1、电源及电源到地ESD钳位电路。第三二极管1的阳极连接第一二极管6的阴极、输入端IN及电晶体5的第一端。电源连接第三二极管1的阴极。电源到地ESD钳位电路的第一端连接第三二极管1的阴极及电源。ESD管DX电路8根据地对输入端IN的管脚的电压位准的压差范围及地对输出端OUT的管脚的电压位准的压差范围。ESD管DX电路8控制流经电晶体5的第一端、体区、第一二极管6、第三二极管1及电源到地ESD钳位电路的第一电流模式以及第二电流模式的比例系数。本申请为通过高速开关IC(可视为电晶体5)应用，输入端和输出端直接分别接在MOS开关管(可视为电晶体5)的源极或漏极的电路中，利用增加体区到地接ESD保护器件(可视为ESD管DX电路8)，实现输入端或输出端到地的负向ESD通路的方案。其中电晶体5的体区到地接入的ESD保护器件(可视为ESD管DX电路8)，ESD管DX电路8可以是二极管或者任何可以等效为二极管的一个或多个同向串联的器件，其连接关系是二极管阳极接地，阴极接到输入端或者输出端，即从地到电晶体5的体区为一个正向二极管或者多个正向二极管串联的连接关系。从输入端或者输出端对地的负向ESD发生时，泄流通路为地到电晶体5的体区，再到电晶体5的源极或漏极，即到输入端或输出端，泄流路径上连接的是地到电晶体5的体区的正偏ESD二极管(视为第三二极管1)，以及体区到源或者漏端的MOS开关管寄生体二极管。输入端或输出端到地的正向泄放通路可以是本文中提到的第三二极管1到电源，再通过电源到地ESD钳位电路到地的方案，或者利用正向二极管串接栅极耦合NMOS管，其中间结点偏置到高电位等等方案，无论输入或输出到地是哪种正向方案，只输入端或输出端要到地的负向ESD方案是本专利阐述的思想，其整体方案均可以在本申请的权利要求范围之内。
参阅图3，图3依照本发明实施例的ESD管DX电路示意图。例如，ESD管DX电路8可以包括至少一个ESD二极管，ESD管DX电路8根据地对输入端IN的管脚的电压位准的压差范围及地对输出端OUT的管脚的电压位准的压差范围决定使用ESD管DX电路8中ESD二极管9的数量为x(例如1～10个)。例如，ESD管DX电路8包括ESD二极管或至少一个GGN电晶体，其中，ESD二极管及GGN电晶体为串联连接，ESD管DX电路8根据地对输入端IN的管脚的电压位准的压差范围及地对输出端OUT的管脚的电压位准的压差范围决定使用其中ESD二极管的数量为y(例如0～10个)或GGN电晶体10的数量为z(例如1～5个)。
以上所述，仅为本发明实施例的具体实施方式，但本发明实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明实施例的保护范围之内。因此，本发明实施例的保护范围应所述以权利要求的保护范围为准。

Claims (4)

1.一种高速开关通道ESD的保护结构，其特征在于，所述保护结构包括：
电晶体，包括第一端、体区及第二端，所述第一端连接输入端；
第一二极管，所述第一二极管的阳极连接所述电晶体的体区，所述第一二极管的阴极连所述电晶体的第一端和所述输入端；
第二二极管，所述第二二极管的阳极连接所述电晶体的体区和所述所述第一二极管的阳极，所述第二二极管的阴极连接所述电晶体的第二端及输出端；
ESD管DX电路，所述ESD管DX电路的第一端连接地，所述ESD管DX电路的第二端连接所述第一二极管的阳极、所述电晶体的体区和所述第二二极管的阳极，其中，当所述输入端的管脚或所述输出端的管脚对地的发生负向ESD模式时，电流路径为由地流经所述ESD管DX电路、所述电晶体的第一端、体区、所述第一二极管的第一电流模式或流经所述ESD管DX电路、所述电晶体的第二端、体区、所述第二二极管的第二电流模式。
2.根据权利要求1所述的保护结构，其特征在于，所述保护结构还包括：
第三二极管，所述第三二极管的阳极连接所述第一二极管的阴极、所述输入端及所述电晶体的第一端；
第四二极管，所述第四二极管连接所述第二二极管的阴极、所述输出端及所述电晶体的第二端。
电源，所述电源连接所述第三二极管的阴极及所述第四二极管的阴极；
电源到地ESD钳位电路，所述电源到地ESD钳位电路的第一端连接所述第三二极管的阴极、第四二极管的阴极及所述电源。
3.根据权利要求1所述的保护结构，其特征在于，所述ESD管DX电路包括至少一个ESD二极管，各ESD二极管为由地向所述电晶体顺向串联连接。
4.根据权利要求1所述的保护结构，其特征在于，所述ESD管DX电路包括ESD二极管或至少一个GGN电晶体，其中，ESD二极管及GGN电晶体为由地向所述电晶体顺向串联连接。
CN202010584009.7A 2020-06-23 2020-06-23 一种高速开关通道esd的保护结构 Active CN111883526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010584009.7A CN111883526B (zh) 2020-06-23 2020-06-23 一种高速开关通道esd的保护结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010584009.7A CN111883526B (zh) 2020-06-23 2020-06-23 一种高速开关通道esd的保护结构

Publications (2)

Publication Number Publication Date
CN111883526A true CN111883526A (zh) 2020-11-03
CN111883526B CN111883526B (zh) 2024-05-24

Family

ID=73156911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010584009.7A Active CN111883526B (zh) 2020-06-23 2020-06-23 一种高速开关通道esd的保护结构

Country Status (1)

Country Link
CN (1) CN111883526B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092357A (ja) * 2001-09-17 2003-03-28 Yamaha Corp 入力保護回路
JP2003100877A (ja) * 2001-09-21 2003-04-04 Yamaha Corp 入力保護回路
US20050134384A1 (en) * 2003-12-18 2005-06-23 Matsushita Electric Industrial Co., Ltd. Amplification device with a bias circuit
CN101019292A (zh) * 2004-07-26 2007-08-15 沙诺夫公司 用于有混合和超低电压源的高速技术的静电放电保护结构
CN103531631A (zh) * 2012-06-29 2014-01-22 飞思卡尔半导体公司 带有通过电阻器电路互联的载流区域和隔离结构的半导体器件和驱动电路、及其制作方法
CN103745976A (zh) * 2014-01-15 2014-04-23 帝奥微电子有限公司 一种静电放电保护结构
US20140369520A1 (en) * 2013-06-18 2014-12-18 Texas Instruments Incorporated Negative Audio Signal Voltage Protection Circuit and Method for Audio Ground Circuits
CN104409456A (zh) * 2014-11-28 2015-03-11 中国科学院上海微系统与信息技术研究所 一种soi esd两级保护网络
CN104916632A (zh) * 2014-03-14 2015-09-16 创杰科技股份有限公司 一种静电放电保护电路
CN109391234A (zh) * 2017-08-08 2019-02-26 株式会社村田制作所 差动放大电路
CN213601871U (zh) * 2020-06-23 2021-07-02 江苏帝奥微电子股份有限公司 一种高速开关通道esd的保护结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092357A (ja) * 2001-09-17 2003-03-28 Yamaha Corp 入力保護回路
JP2003100877A (ja) * 2001-09-21 2003-04-04 Yamaha Corp 入力保護回路
US20050134384A1 (en) * 2003-12-18 2005-06-23 Matsushita Electric Industrial Co., Ltd. Amplification device with a bias circuit
CN101019292A (zh) * 2004-07-26 2007-08-15 沙诺夫公司 用于有混合和超低电压源的高速技术的静电放电保护结构
CN103531631A (zh) * 2012-06-29 2014-01-22 飞思卡尔半导体公司 带有通过电阻器电路互联的载流区域和隔离结构的半导体器件和驱动电路、及其制作方法
US20140369520A1 (en) * 2013-06-18 2014-12-18 Texas Instruments Incorporated Negative Audio Signal Voltage Protection Circuit and Method for Audio Ground Circuits
CN103745976A (zh) * 2014-01-15 2014-04-23 帝奥微电子有限公司 一种静电放电保护结构
CN104916632A (zh) * 2014-03-14 2015-09-16 创杰科技股份有限公司 一种静电放电保护电路
CN104409456A (zh) * 2014-11-28 2015-03-11 中国科学院上海微系统与信息技术研究所 一种soi esd两级保护网络
CN109391234A (zh) * 2017-08-08 2019-02-26 株式会社村田制作所 差动放大电路
CN213601871U (zh) * 2020-06-23 2021-07-02 江苏帝奥微电子股份有限公司 一种高速开关通道esd的保护结构

Also Published As

Publication number Publication date
CN111883526B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
US7463068B2 (en) Apparatus and method for over-voltage, under-voltage and over-current stress protection for transceiver input and output circuitry
CN101930974A (zh) 用于配置超低电压瞬态电压抑制器的底部源极n型金属氧化物半导体触发的齐纳箝位
US7342281B2 (en) Electrostatic discharge protection circuit using triple welled silicon controlled rectifier
US5894230A (en) Modified keeper half-latch receiver circuit
CN213601871U (zh) 一种高速开关通道esd的保护结构
KR0166509B1 (ko) 정전기 보호 회로
CN112563262A (zh) 一种双向稳压静电浪涌全芯片保护集成电路
CN108847836A (zh) 静电放电自保护电路和自保护方法
CN111883526B (zh) 一种高速开关通道esd的保护结构
CN211789010U (zh) 一种消除静电释放器件寄生电容的高速开关电路
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
CN116931631A (zh) 一种无偏置电流的高压输入级电路
CN116631999A (zh) 用于具有双接地端的电路系统及防护设备
CN111508952A (zh) 一种消除静电释放器件寄生电容的高速开关电路
US6269042B1 (en) I/O circuit of semiconductor integrated device
CN112018104A (zh) 用于高压电路的静电保护结构
KR100631956B1 (ko) 정전기 방전 보호 회로
CN218183327U (zh) 一种模拟开关
CN218243491U (zh) 一种开关电路
US11508716B2 (en) Integrated circuit and electrostatic discharge protection method
US20220200272A1 (en) Transient voltage suppression device
CN112234805B (zh) 钳位源级驱动碳化硅半导体场效应管的电路
CN211743125U (zh) 过渡电压保护装置
KR100532384B1 (ko) 반도체 장치용 esd 보호회로
US20240039537A1 (en) High-voltage fault protection circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 6 / F, building 8, Zilang science and Technology City, Nantong innovation District, 60 Chongzhou Avenue, Nantong City, Jiangsu Province, 226017

Applicant after: Jiangsu Dior Microelectronics Co.,Ltd.

Address before: No.16, Wei 14 Road, Sutong science and Technology Industrial Park, Chongchuan District, Nantong City, Jiangsu Province, 226017

Applicant before: DIOO MICROCIRCUITS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant