CN111880376A - 光学控制模块、掩模版及包括光控模块和掩模版的方法 - Google Patents

光学控制模块、掩模版及包括光控模块和掩模版的方法 Download PDF

Info

Publication number
CN111880376A
CN111880376A CN202010303264.XA CN202010303264A CN111880376A CN 111880376 A CN111880376 A CN 111880376A CN 202010303264 A CN202010303264 A CN 202010303264A CN 111880376 A CN111880376 A CN 111880376A
Authority
CN
China
Prior art keywords
reticle
exposure field
ocm
reticle exposure
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010303264.XA
Other languages
English (en)
Inventor
L·麦克金
J·科布森
A·H·J·坎普赫尤斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN111880376A publication Critical patent/CN111880376A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70141—Illumination system adjustment, e.g. adjustments during exposure or alignment during assembly of illumination system
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/359—Working by laser beam, e.g. welding, cutting or boring for surface treatment by providing a line or line pattern, e.g. a dotted break initiation line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本公开涉及光学控制模块、掩模版及包括光控模块和掩模版的方法。用于集成电路装置图案化的光学控制模块、掩模版及包括光学控制模块和掩模版的方法。方法包括经由掩模版在半导体衬底的表面上曝光初始掩模版曝光场和后续掩模版曝光场。初始掩模版曝光场和后续掩模版曝光场在半导体衬底上图案化相应的阵列区域和边缘区域。初始掩模版曝光场与所述后续掩模版曝光场部分重叠，使得在初始掩模版曝光场的曝光期间图案化的初始光学控制模块(OCM)和在后续掩模版曝光场的曝光期间图案化的后续OCM都定位在单个控制模块管芯内。掩模版包括可以在方法期间使用或可以形成所述集成电路装置的掩模版。集成电路装置包括使用方法或掩模版形成的集成电路装置。

Description

光学控制模块、掩模版及包括光控模块和掩模版的方法
技术领域
本公开大体上涉及光刻，且更具体地说，涉及用于在图案化集成电路装置期间对准相邻掩模版曝光场的光学控制模块。
背景技术
通常在单个半导体衬底上制造多个集成电路装置。该制造工艺包括利用光刻技术在半导体衬底上图案化集成电路装置的单独层。这样的光刻技术利用分离的掩模版，该掩模版包括关于单独层的图案化信息，以图案化集成电路装置的每个单独层。实际上，该掩模版仅用于图案化多个集成电路装置的一部分，例如可以限定在该掩模版的掩模版场内。为了图案化将在半导体衬底上制造的所有集成电路装置，使掩模版场跨越半导体衬底的表面步进，从而在半导体衬底的表面上图案化掩模版曝光场的重复实例。
光学控制模块(OCM)用于对准相邻掩模版曝光场。光刻系统可以在图案化工艺期间利用OCM作为参考结构，从而允许相邻掩模版曝光场在半导体衬底的表面上以规则网格或图案对准。
历史上，OCM定位在分离的相邻集成电路装置的划线内。这样的方法对于宽划线是有效的，例如可以在经由机械锯切技术分割集成电路装置时使用。然而，半导体工业正朝着较窄的划线发展，以便增加半导体衬底上的集成电路装置的密度。在这些系统中，利用激光划片技术分割集成电路装置，并且划线内OCM的存在通常可能不利于这样的激光划线技术。
最近，给定掩模版曝光场的四个角管芯各自包括相应的OCM。这样的配置允许无结构的划线，从而允许激光划线技术。然而，在每一掩模版曝光场内，必须牺牲四个管芯作为OCM，从而减少可以在半导体衬底上图案化的可销售的集成电路装置的总数目。
发明内容
根据本发明的第一方面，提供一种制造集成电路装置的方法，所述方法包括：
将掩模版和半导体衬底相对于彼此定位，其中
(i)所述掩模版包括阵列区域和边缘区域；
(ii)所述阵列区域包括图案化，所述图案化表示多个集成电路装置的装置层并且被布置成二维网格，所述二维网格包括分离所述多个集成电路装置的相邻集成电路装置的相邻装置层的划线；
(iii)所述阵列区域另外包括控制模块管芯，所述控制模块管芯包括表示所述装置层的第一光学控制模块(OCM)的图案化；且
(iv)所述边缘区域在所述阵列区域的外部，并且包括表示所述装置层的第二OCM的图案化、表示所述装置层的第三OCM的图案化以及表示所述装置层的第四OCM的图案化；
经由所述掩模版在所述半导体衬底的表面上曝光初始掩模版曝光场，以在所述半导体衬底上图案化初始阵列区域和初始边缘区域；以及
经由所述掩模版在所述半导体衬底的所述表面上曝光后续掩模版曝光场，以在所述半导体衬底上图案化后续阵列区域和后续边缘区域，其中所述后续掩模版曝光场与所述初始掩模版曝光场部分重叠，使得在所述曝光所述初始掩模版曝光场期间图案化的初始OCM和在所述曝光所述后续掩模版曝光场期间图案化的后续OCM都定位在单个控制模块管芯内。
在一个或多个实施例中，所述曝光所述初始掩模版曝光场和所述曝光所述后续掩模版曝光场包括引导电磁辐射穿过所述掩模版并且入射到涂覆所述半导体衬底的所述表面的光致抗蚀剂层上，以选择性地将所述光致抗蚀剂层曝光于所述电磁辐射。
在一个或多个实施例中，(i)在所述定位之前，所述方法另外包括用光致抗蚀剂层涂覆所述半导体衬底的所述表面；且
(ii)在所述曝光所述初始掩模版曝光场和所述曝光所述后续掩模版曝光场之后，所述方法另外包括使所述光致抗蚀剂层显影以在所述半导体衬底的所述表面上形成光致抗蚀剂图案。
在一个或多个实施例中，所述掩模版是包括第一阵列区域和第一边缘区域的第一掩模版，其中所述光致抗蚀剂层是第一光致抗蚀剂层，并且另外其中所述方法包括：
(i)在所述半导体衬底上限定所述多个集成电路装置的所述装置层；
(ii)从所述半导体衬底移除所述光致抗蚀剂图案；
(iii)用第二光致抗蚀剂层涂覆所述半导体衬底的所述表面；以及
(iv)用包括第二阵列区域和第二边缘区域的第二掩模版重复所述定位、所述曝光所述初始掩模版曝光场和所述曝光所述后续掩模版曝光场。
在一个或多个实施例中，所述重复包括：
(i)在所述重复所述曝光所述初始掩模版曝光场期间，将经由所述第二掩模版曝光的所述初始掩模版曝光场的所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM与经由所述第一掩模版曝光的所述初始掩模版曝光场的所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM对准，以提供所述初始掩模版曝光场的层间对准；以及
(ii)在所述重复所述曝光所述后续掩模版曝光场期间，将经由所述第二掩模版曝光的所述后续掩模版曝光场的所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM与经由所述第一掩模版曝光的所述后续掩模版曝光场的所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM对准，以提供所述后续掩模版曝光场的层间对准。
在一个或多个实施例中，所述方法另外包括经由所述掩模版在所述半导体衬底的所述表面上曝光第三掩模版曝光场，以在所述半导体衬底上图案化第三阵列区域和第三边缘区域，其中所述第三掩模版曝光场与所述初始掩模版曝光场以及所述后续掩模版曝光场部分重叠，使得在所述曝光所述第三掩模版曝光场期间图案化的第三OCM定位在所述单个控制模块管芯内，所述单个控制模块管芯还包括在所述曝光所述初始掩模版曝光场期间图案化的所述初始OCM和在所述曝光所述后续掩模版曝光场期间图案化的所述后续OCM。
在一个或多个实施例中，所述方法另外包括经由所述掩模版在所述半导体衬底的所述表面上曝光第四掩模版曝光场，以在所述半导体衬底上图案化第四阵列区域和第四边缘区域，其中所述第四掩模版曝光场与所述初始掩模版曝光场、所述后续掩模版曝光场以及所述第三掩模版曝光场部分重叠，使得在所述曝光所述第四掩模版曝光场期间图案化的第四OCM定位在所述单个控制模块管芯内，所述单个控制模块管芯还包括在所述曝光所述初始掩模版曝光场期间图案化的所述初始OCM、在所述曝光所述后续掩模版曝光场期间图案化的所述后续OCM以及在所述曝光所述第三掩模版曝光场期间图案化的所述第三OCM。
在一个或多个实施例中，所述控制模块管芯另外包括表示至少一个工艺控制模块(PCM)的图案化，并且另外其中所述单个控制模块管芯包括相应的PCM，所述相应的PCM仅在所述曝光所述初始掩模版曝光场、所述曝光所述后续掩模版曝光场、所述曝光所述第三掩模版曝光场以及所述曝光所述第四掩模版曝光场中的一个期间被图案化。
在一个或多个实施例中，(i)在所述曝光所述初始掩模版曝光场期间图案化的第二OCM、在所述曝光所述初始掩模版曝光场期间图案化的第三OCM以及在所述曝光所述初始掩模版曝光场期间图案化的第四OCM中的两个在第二掩模版曝光场的外部；且
(ii)在所述曝光所述后续掩模版曝光场期间图案化的第一OCM、在所述曝光所述后续掩模版曝光场期间图案化的第三OCM以及在所述曝光所述后续掩模版曝光场期间图案化的第四OCM中的两个在第一掩模版曝光场的外部。
在一个或多个实施例中，所述方法另外包括将所述半导体衬底分割成多个不同的集成电路装置。
在一个或多个实施例中，所述方法另外包括封装所述多个不同的集成电路装置以限定多个不同的封装电子装置。
根据本发明的第二方面，提供一种掩模版，所述掩模版被配置成在光刻系统内使用以在半导体衬底上图案化相应的多个集成电路装置的装置层，所述掩模版包括：
阵列区域，所述阵列区域包括表示所述装置层的图案化，其中
(i)在所述阵列区域内，表示所述装置层的所述图案化被布置成二维网格，所述二维网格包括分离所述多个集成电路装置的相邻集成电路装置的相邻装置层的划线；且
(ii)所述阵列区域包括控制模块管芯，所述控制模块管芯包括表示第一光学控制模块(OCM)的图案化；以及
边缘区域，所述边缘区域在所述阵列区域的外部，并且沿着所述阵列区域的至少两个相邻侧延伸，其中所述边缘区域包括
(i)表示第二OCM的图案化；
(ii)表示第三OCM的图案化；以及
(iii)表示第四OCM的图案化。
在一个或多个实施例中，所述阵列区域另外包括表示工艺控制模块(PCM)的图案化。
在一个或多个实施例中，所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM在所述掩模版上相对于彼此布置成使得在所述半导体衬底上用所述光刻系统图案化所述掩模版的四个相邻掩模版曝光场时，由初始曝光形成的初始OCM、由后续曝光形成的后续OCM、由第三曝光形成的第三OCM和由第四曝光形成的第四OCM定位在单个控制模块管芯内。
在一个或多个实施例中，所述阵列区域是形成四个角的矩形阵列区域，其中：
(i)所述第一OCM在所述矩形阵列区域内并且靠近所述四个角中的第一角；
(ii)所述第二OCM在所述矩形阵列区域的外部并且靠近所述四个角中的第二角；
(iii)所述第三OCM在所述矩形阵列区域的外部并且靠近所述四个角中的第三角；且
(iv)所述第四OCM在所述矩形阵列区域的外部并且靠近所述四个角中的第四角。
在一个或多个实施例中，所述阵列区域是形成四个角的矩形阵列区域，其中所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM中的每个OCM靠近所述四个角中的相应的角，并且另外其中每个OCM与所述相应的角之间的距离对于每个OCM是不同的。
在一个或多个实施例中，所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM都定位在所述划线之外。
根据本发明的第三方面，提供一种半导体衬底，包括：
多个集成电路装置，所述多个集成电路装置在所述半导体衬底的表面上被布置成管芯阵列；
多个划线，所述多个划线分离所述多个集成电路装置的相邻集成电路装置；以及
多个控制模块管芯，所述多个控制模块管芯在所述管芯阵列内间隔开，其中
(i)所述多个控制模块管芯中的每个控制模块管芯包括第一光学控制模块(OCM)、第二OCM、第三OCM和第四OCM；
(ii)所述管芯阵列形成由多个部分重叠的掩模版曝光场形成的重复图案；且
(iii)所述多个部分重叠的掩模版曝光场中的每个掩模版曝光场包括定位在所述多个控制模块管芯的不同控制模块管芯内的相应的第一OCM、相应的第二OCM、相应的第三OCM和相应的第四OCM。
在一个或多个实施例中，所述多个部分重叠的掩模版曝光场包括第一矩形掩模版曝光场、与所述第一矩形掩模版曝光场部分重叠的第二矩形掩模版曝光场、与所述第一矩形掩模版曝光场和所述第二矩形掩模版曝光场部分重叠的第三矩形掩模版曝光场以及与所述第一矩形掩模版曝光场、所述第二矩形掩模版曝光场和所述第三矩形掩模版曝光场部分重叠的第四矩形掩模版曝光场。
在一个或多个实施例中，所述第一矩形掩模版曝光场、所述第二矩形掩模版曝光场、所述第三矩形掩模版曝光场和所述第四矩形掩模版曝光场全部在形成所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM的重叠区域内重叠。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
本发明通过实例进行说明，并且不受附图的限制，在附图中，相同的附图标记指示相似的元件。附图中的元件是为了简单和清楚而示出的，并且不一定按比例绘制。
图1是根据本公开的可以包括多个光学控制模块的半导体衬底的实例的示意图。
图2为根据本公开的可以在半导体衬底上形成四个相邻掩模版曝光场的实例的示意图。
图3是根据本公开的可以用来图案化半导体衬底的掩模版的实例的示意图。
图4是根据本公开的多个光学控制模块之间的相对定向的实例的示意图。
图5是根据本公开的多个光学控制模块之间的相对定向的实例的示意图。
图6是根据本公开的多个光学控制模块之间的相对定向的实例的示意图。
图7是描绘了根据本公开的在半导体衬底的表面上形成多个集成电路装置的方法的流程图。
图8是图7的方法的一部分的实例的示意图。
图9是图7的方法的一部分的实例的示意图。
图10是图7的方法的一部分的实例的示意图。
图11是图7的方法的一部分的实例的示意图。
具体实施方式
根据本公开的半导体衬底或掩模版包括光学控制模块(OCM)，该光学控制模块布置在给定掩模版曝光场内，使得在半导体衬底的表面上图案化四个相邻掩模版曝光场时，由该四个相邻掩模版曝光场中的每一个所形成的相应的OCM定位在单个控制模块管芯内。在一些实施例中，四个相邻掩模版曝光场彼此重叠，使得来自每个掩模版曝光场的相应的OCM定位在单个控制模块管芯内。在一些实施例中，根据本公开的掩模版可以仅包括包括OCM的单个电路管芯或电路管芯位置，并且由掩模版图案化的其它OCM定位在由掩模版限定的管芯阵列的外部。这样的半导体衬底或掩模版以及形成半导体衬底或利用掩模版的方法可以增加在给定半导体衬底上形成的集成电路装置的总数目。这可以减少在集成电路装置的制造期间所经历的工艺开销或者可以降低制造成本。当与其中每个掩模版曝光场的四个管芯或管芯位置包括OCM的常规半导体衬底或掩模版相比时，尤其如此。
图1是根据本公开的可以包括多个光学控制模块60的半导体衬底10的实例的示意图。图2是根据本公开的可以形成在半导体衬底10上的四个相邻掩模版曝光场70的实例的更详细但仍为示意图。如图1-图2所示，半导体衬底10包括在半导体衬底的表面12上被布置成管芯阵列20的多个集成电路装置22。半导体衬底10还包括多个划线30，并且划线30分离相邻集成电路装置22。半导体衬底10另外包括在管芯阵列20内间隔开的多个控制模块管芯40。控制模块管芯40包括光学控制模块(OCM)60，并且还可以包括工艺控制模块(PCM)50。
如图2的中央控制模块管芯40所示，每个控制模块管芯包括第一OCM 61、第二OCM62、第三OCM 63和第四OCM 64。还如图2中所示，管芯阵列20形成由多个部分重叠的掩模版曝光场70形成的重复图案。应理解，集成电路装置22包括多个单独装置层；并且在此背景下，图2中所示的掩模版曝光场70可以为与集成电路装置的单个装置层相关联或用于形成集成电路装置的单个装置层的掩模版曝光场。
在图2的实例中，掩模版曝光场70包括第一或初始掩模版曝光场71、第二或后续掩模版曝光场72、第三掩模版曝光场73或第四掩模版曝光场74。第一掩模版曝光场71在本文中也可以称为或可以为第一矩形掩模版曝光场71，并且第二掩模版曝光场72在本文中也可以称为或可以为第二矩形掩模版曝光场72。类似地，第三掩模版曝光场73在本文中也可以称为或可以为第三矩形掩模版曝光场73，并且第四掩模版曝光场74在本文中也可以称为或可以为第四矩形掩模版曝光场74。
如图所示，第一掩模版曝光场71沿着一侧与第二掩模版曝光场72部分重叠，并且沿着相邻侧与第三掩模版曝光场73部分重叠。类似地，第二掩模版曝光场72沿着一侧与第一掩模版曝光场71部分重叠，并且沿着相邻侧与第四掩模版曝光场74部分重叠。另外，第三掩模版曝光场73沿着一侧与第一掩模版曝光场71部分重叠，并且沿着相邻侧与第四掩模版曝光场74部分重叠。类似地，第四掩模版曝光场74沿着一侧与第二掩模版曝光场72部分重叠，并且沿着相邻侧与第三掩模版曝光场73部分重叠。另外，第一掩模版曝光场71、第二掩模版曝光场72、第三掩模版曝光场73和第四掩模版曝光场74都在重叠区域76内彼此重叠。
为简单起见，图2仅示出了四个掩模版曝光场70。在图案化或完全图案化的半导体衬底10上，图2中所示的掩模版曝光场70可以至少部分或甚至完全由其它类似或相同的掩模版曝光场70围绕。
在图2中，由第一掩模版曝光场71形成的结构(例如集成电路装置22、PCM 50或OCM60)没有阴影示出，而由第二掩模版曝光场72形成的结构用虚线阴影示出。另外，由第三掩模版曝光场73形成的结构用水平线阴影示出，而由第四掩模版曝光场74形成的结构用水平虚线阴影示出。
继续参考图2，每个掩模版曝光场70包括相应的第一OCM 61、相应的第二OCM 62、相应的第三OCM 63和相应的第四OCM 64。由给定掩模版曝光场70形成的相应的第一OCM、相应的第二OCM、相应的第三OCM和相应的第四OCM定位在不同的控制模块管芯40中，使得给定控制模块管芯40包括四个光学控制模块60，并且给定控制模块管芯40内的每个光学控制模块60由不同的掩模版曝光场70形成。
参考在图2的特定实例中示出的中央控制模块管芯41，用虚线填充示出的第一OCM61可以由第二掩模版曝光场72形成；用水平虚线阴影示出的以及第二OCM 62可以由第四掩模版曝光场74形成。类似地，用水平线阴影示出的第三OCM 63可以由第三掩模版曝光场73形成；并且没有阴影示出的第四OCM 64可以由第一掩模版曝光场71形成。
如所示及所论述的，掩模版曝光场70在重叠区域76内彼此重叠，从而允许由不同的掩模版曝光场图案化的相应的第一OCM、第二OCM、第三OCM和第四OCM定位在同一控制模块管芯(即，图2中的中央控制模块管芯41)内。同样如图所示，每个掩模版曝光场70还包括不与其它掩模版曝光场70重叠的无重叠区域78。
对于给定掩模版曝光场70内的OCM 60的上述相对配置或相对定向，以及相邻掩模版曝光场70之间的重叠，可以允许掩模版曝光场70彼此对准或相对对准，而无需利用或牺牲管芯阵列20内的四个集成电路装置位置作为控制模块管芯40。利用上述相对配置或相对定向，OCM 60可以允许每个掩模版曝光场70包括邻近掩模版曝光场的四个角的四个不同的OCM 60(例如，第一OCM 61、第二OCM 62、第三OCM 63和第四OCM 64)，而无需将所有四个OCM并入到管芯阵列内的单独或专用集成电路装置位置中。
因此，与利用相应的管芯阵列的四个角管芯位置作为控制模块管芯的现有技术的半导体衬底相比，根据本公开的一些实施例的半导体衬底10可以产生更多数量的集成电路装置22。附加地或可替换地，由于所有OCM 60是在划线30的外部、在划线30之外、或者不定位在划线30内，所以与将相应的光学控制模块定位在相应的划线内的现有技术的半导体衬底相比，根据本公开的一些实施例的半导体衬底10可以、可以更精确地、或者可以更容易地利用管芯分离技术进行分割。当使用激光划线管芯分离技术时尤其如此，因为这样的管芯分离技术可能对划线内的光学反射结构敏感。
光学控制模块60可以包括任何合适的结构，该结构可以用于在半导体衬底10上的集成电路装置22的形成或图案化期间，使掩模版曝光场70与半导体衬底10定向或对准，或者使掩模版曝光场70彼此定向或对准。例如，光学控制模块60可以包括可以用于在半导体衬底10上制造集成电路装置22的工艺期间自动对准掩模版的结构。
光学控制模块60的实例包括矩形干涉场，该矩形干涉场可以由肉眼或由计算机辅助检测装置检测，并且用于掩模版调整或层厚度测试的。作为更特定实例，光学控制模块60可以包括可以由利用掩模版的步进器自动检测的正方形、矩形或十字形场。这些场在本文中也可以称为干涉场。作为实例，利用光学控制模块的自动对准可以通过使低能量激光束穿过掩模版上的对准标记并将它们反射离开晶片衬底上的相应的对准标记(即光学控制模块)来实现。光学控制模块可具有三维结构，使得其可以在集成电路装置22的制造期间用于每个曝光步骤。这样的三维结构可以允许或促进集成电路装置的各个单独或竖直地堆叠的层之间的层间对准。
如所论述的，控制模块管芯40可以包括PCM 50。PCM 50可以由单个掩模版曝光场70形成或限定。作为实例，并且如所论述的，第一掩模版曝光场71可以形成在图2中没有阴影示出的PCM 50，第二掩模版曝光场72可以形成在图2中用虚线阴影示出的PCM 50，第三掩模版曝光场73可以形成在图2中用水平线阴影示出的PCM 50，以及第四掩模版曝光场74可以形成在图2中用水平虚线阴影示出的PCM 50。在一个实施例中，每个掩模版曝光场70可以形成相应的控制模块管芯40的相应的PCM 50或单个相应的控制模块管芯40的相应的PCM50。在另一个实施例中，可以由单个掩模版曝光场70形成给定PCM 50的全部。然而，其它实施例可以不包括这些特征。
PCM 50可以包括可以用于监视集成电路装置22的制造工艺的任何合适的结构。PCM 50的实例包括：指示指示集成电路装置22的制造工艺的一个或多个电性质的电测试结构；指示指示集成电路装置22的制造工艺的一个或多个膜性质的膜性质测试结构；或者指示指示集成电路装置22的制造工艺的一个或多个光刻性质的光刻测试结构。PCM 50的更特定实例包括电测试电路、薄膜厚度测试区域、薄膜质量测试区域或临界尺寸测试区域。
集成电路装置22可以包括可以在半导体衬底10上形成的任何合适的结构。附加地或可替换地，集成电路装置22可以包括任何合适的结构，该结构可以经由沿着划线30切割半导体衬底10被分割或分离，以产生单独芯片或管芯，该单独芯片或管芯可以包括处理器、存储器、晶体管、光电子装置、逻辑元件、电路元件、数字电子装置、模拟电子装置或任何其它合适的基于半导体的装置。
半导体衬底10可以包括任何合适的半导体衬底。半导体衬底10的实例包括硅衬底、砷化锗衬底、氮化镓或III-V半导体衬底。
图3是根据本公开的可以用于图案化半导体衬底(例如图1-图2的半导体衬底10)的掩模版100的实例的示意图。掩模版100可以与光刻系统98一起使用或在光刻系统98内使用，以在半导体衬底上图案化多个集成电路装置，例如图1-图2的集成电路装置22。图3示出了在光刻系统98的透镜180的视场190情况下的掩模版100。
掩模版100包括阵列区域110和边缘区域140。阵列区域110包括表示多个集成电路装置的装置层118的图案化112。在阵列区域110内，图案化112被布置成二维网格114，该二维栅格114包括分离相邻装置层118的划线116。划线116可以是水平的或竖直的。二维网格在本文中也可以称为晶格场、阵列、或多个行和列。水平划线可以彼此等距并且可以平行于行延伸。类似地，竖直划线可以彼此等距并且可以平行于列延伸。阵列区域还包括表示控制模块管芯120的图案化，该控制模块管芯120在本文中也可以称为控制模块管芯120。控制模块管芯120包括表示第一光学控制模块(OCM)160的图案化，如161所示。在本文中公开了光学控制模块的实例。
边缘区域140在阵列区域110的外部，使得边缘区域140在装置层118的外部或在装置层118之外，并且也在划线116的外部或在划线116之外。边缘区域140沿着阵列区域110的至少两个相邻侧延伸，并且包括表示第二OCM 160的图案化(如162所示)、表示第三OCM 160的图案化(如163所示)以及表示第四OCM 160的图案化(如164所示)。
如本文中更详细论述的，表示OCM 160的图案化被布置或具有相对间隔，使得在衬底的表面上图案化四个相邻掩模版曝光场102时，第一OCM、第二OCM、第三OCM和第四OCM全部在相应的或单个控制模块管芯内进行图案化。即使掩模版100或由此形成的单个掩模版曝光场仅包括在表示控制模块管芯120的图案化内的表示单个OCM 160的图案化，如图3中所示。表示第一OCM的图案化、表示第二OCM的图案化、表示第三OCM的图案化以及表示第四OCM的图案化可以布置在掩模版100上并且彼此相对，使得由第一曝光形成的第一OCM、由第二曝光形成的第二OCM、由第三曝光形成的第三OCM和由第四曝光形成的第四OCM全部定位在单个控制模块管芯内。这样的配置可以减少包括表示控制模块管芯120的图案化的二维网格114内的管芯位置的总部分，从而增加可以在给定衬底上形成的集成电路装置的数目，如在本文中所述。
阵列区域110可以是形成或限定四个角111的矩形阵列区域110。在这样的配置中，每个OCM 160可以靠近阵列区域的相应的角111。然而，每个OCM 160与相应的角之间的距离或平均距离对于每个OCM可以不同。在半导体衬底上图案化四个相邻掩模版曝光场时，这样的配置可以允许或促进单个控制模块管芯120内的四个OCM 160的相对定向，如在本文中所论述的。
作为特定实例，并且继续参考图3，表示第一OCM 161的图案化可以在矩形阵列区域内并且靠近四个角的第一角111。相反，表示第二OCM 162的图案化可以在矩形阵列区域的外部并且靠近四个角的第二角111；表示第三OCM 163的图案化可以在矩形阵列区域的外部并且靠近四个角的第三角111；以及表示第四OCM 164的图案化可以在矩形阵列区域的外部并且靠近四个角的第四角111。第一角、第二角、第三角和第四角是矩形阵列区域的不同角。
在OCM 160之间或OCM 160与相应的角111之间的空间关系的上下文中，当与给定OCM与另一个角111之间的距离相比时，术语“靠近”可以指给定OCM 160与相应的角111之间的相对距离。作为更特定实例，装置层118可以具有最大尺寸119，并且每个OCM 160距离相应的拐角111可以小于最大尺寸119，但是距离其它拐角111可以大于最大尺寸。
如图3中所示，阵列区域110可以包括表示工艺控制模块(PCM)150的图案化。如图所示，表示工艺控制模块150的图案化可以定位在控制模块管芯120内。此外，二维网格114内的一个或多个其它位置或管芯位置可以包括表示工艺控制模块150的图案化。公开了工艺控制模块的实例。
如在本文中所使用的，短语“表示的图案化”可以指可以由掩模版100上的光学不透明区域与光学透明区域的组合限定的图案化、结构、模板或标记。当在光刻系统内使用掩模版时，或者当电磁辐射通过掩模版照射到衬底上时，该图案化将装置层118的图像、控制模块管芯120的图像、PCM 150的图像和OCM 160的图像投影到衬底上。这样的图案化在本文中也可以称为对应于的图案化或限定的图案化。
图4-图6是根据本公开的可以在半导体衬底10上形成的多个OCM 60之间的相对定向的实例的示意图。图4-图6示出了可以并入到图1-图2的半导体衬底10中的OCM 60的相对布置的变化。此外，尽管图4-图6示出了在半导体衬底10上进行图案化的情况下的OCM 60，但是本领域的普通技术人员将理解，用于在图3的掩模版100上的表示OCM 160的图案化的类似的相对定向也在本公开的范围内。此外，图4-图6的实例只是实例，并且单个控制模块管芯40内的四个OCM 60的任何相对布置(其中每个OCM 60由不同的掩模版曝光场形成)也在本公开的范围内。
如图4中所示，OCM 60可以彼此相邻或彼此接触布置并且被布置成行。如图5中所示，OCM 60可以彼此相邻或彼此接触布置并且被布置成矩形或正方形，其中每个OCM 60形成矩形或正方形的相应的角或象限。如图6中所示，OCM 60可以彼此间隔开，或者可以限定控制模块管芯40的相应的角。
图7是描绘了根据本公开的制造集成电路装置的方法200的流程图。图8-图11是图7的方法的部分的实例的示意图。方法200可以包括在210处用光致抗蚀剂层涂覆半导体衬底的表面，并且包括在220处定位掩模版和半导体衬底。方法200还包括在230处曝光初始掩模版曝光场，并且可以包括在240处重新定位掩模版和半导体衬底。方法200另外包括在250处曝光后续掩模版曝光场，并且可以包括在260处曝光第三掩模版曝光场、在270处曝光第四掩模版曝光场或在280处使光致抗蚀剂层显影。方法200还可以包括在290处执行附加处理或在295处重复该方法的至少一部分。
在210处用光致抗蚀剂层涂覆半导体衬底的表面可以包括以任何合适的方式用任何合适的光致抗蚀剂层涂覆半导体衬底的表面。作为实例，在210处的涂覆可以包括用光致抗蚀剂层旋涂半导体衬底的表面。光致抗蚀剂层的实例包括负光致抗蚀剂层和正光致抗蚀剂层。可以在方法200期间以任何合适的定时或序列来执行在210处的涂覆。作为实例，在210处的涂覆可以在220处的定位之前或在230处的曝光之前执行。在本文中参考图1-图2和图4-图6的半导体衬底10公开了半导体衬底的实例。
在220处定位该掩模版与该半导体衬底可以包括将该掩模版和该半导体衬底相对于彼此定位或定位，使得在230处的曝光期间，该初始掩模版曝光场定位在该半导体衬底的表面上的预定或所需位置处。在220处的定位可以用、经由或利用例如步进器的光刻系统来执行，并且可以包括相对于半导体衬底移动掩模版或相对于掩模版移动半导体衬底。在本文中参考图3的掩模版100公开了掩模版的实例。
在230处曝光该初始掩模版曝光场可以包括经由该掩模版在该半导体衬底的表面上曝光该初始掩模版曝光场。如在本文中所论述的，掩模版可以包括阵列区域和边缘区域。所述阵列区域可以包括图案化，该图案化表示多个集成电路装置的装置层并且被布置成二维网格，该二维网格包括分离多个集成电路装置的相邻集成电路装置的相邻装置层的划线。阵列区域还可以包括控制模块管芯，该控制模块管芯包括表示装置层的第一光学控制模块(OCM)的图案化。如在本文中还论述的，边缘区域在阵列区域的外部，并且包括表示装置层的第二OCM的图案化、表示装置层的第三OCM的图案化以及表示装置层的第四OCM的图案化。考虑到这一点，在230处的曝光可以包括在半导体衬底上曝光以图案化、形成或限定初始阵列区域和初始边缘区域。在本文中参考图3的掩模版100公开了阵列区域和边缘区域的实例。
图8中示出了在230处的曝光。如其中所示，以71指示并且以虚线示出的初始掩模版曝光场70或第一掩模版曝光场70可以在半导体衬底10的表面上曝光、形成或限定相应的阵列区域80和相应的边缘区域90。在230处的曝光在本文中也可以称为初始曝光。
在240处重新定位掩模版和半导体衬底可以包括重新定位，使得在250处的曝光期间所曝光的后续掩模版曝光场定位在与初始掩模版曝光场相邻的半导体衬底的表面上的预定或所需位置处。在240处的重新定位可以用、经由或利用光刻系统来执行，并且可以包括相对于半导体衬底移动掩模版或相对于掩模版移动半导体衬底。附加地或可替换地，在240处的重新定位可以包括利用在230处的曝光期间被图案化的第一OCM、第二OCM、第三OCM或第四OCM来将后续掩模版曝光场与初始掩模版曝光场对准。
在250处曝光该后续掩模版曝光场可以包括经由该掩模版在该半导体衬底的表面上曝光该后续掩模版曝光场。这可以包括在半导体衬底上曝光以图案化、形成或限定后续阵列区域和后续边缘区域。在250处的曝光可以包括曝光，使得后续掩模版曝光场与初始掩模版曝光场部分重叠，或使得在曝光初始掩模版曝光场期间图案化的初始OCM和在曝光后续掩模版曝光场期间图案化的后续OCM都定位在同一控制模块管芯内或单个控制模块管芯内。
如所论述的，在250处的曝光包括曝光，使得后续掩模版曝光场与初始掩模版曝光场重叠或至少部分重叠。作为实例，在曝光初始掩模版曝光场期间图案化的第一OCM、在曝光初始掩模版曝光场期间图案化的第二OCM、在曝光初始掩模版曝光场期间图案化的第三OCM以及在曝光初始掩模版曝光场期间图案化的第四OCM中的至少一个或甚至两个可以至少部分地或甚至完全地定位在后续掩模版曝光场内。类似地，在曝光后续掩模版曝光场期间图案化的第一OCM、在曝光后续掩模版曝光场期间图案化的第二OCM、在曝光后续掩模版曝光场期间图案化的第三OCM以及在曝光后续掩模版曝光场期间图案化的第四OCM中的至少一个或甚至两个可以至少部分地或甚至完全地定位在初始掩模版曝光场内。
附加地或可替换地，在曝光初始掩模版曝光场期间图案化的第一OCM、在曝光初始掩模版曝光场期间图案化的第二OCM、在曝光初始掩模版曝光场期间图案化的第三OCM以及在曝光初始掩模版曝光场期间图案化的第四OCM中的至少一个或甚至两个可以至少部分地或甚至完全地定位在后续掩模版曝光场的外部。类似地，在曝光后续掩模版曝光场期间图案化的第一OCM、在曝光后续掩模版曝光场期间图案化的第二OCM、在曝光后续掩模版曝光场期间图案化的第三OCM以及在曝光后续掩模版曝光场期间图案化的第四OCM中的至少一个或甚至两个可以至少部分地或甚至完全地定位在初始掩模版曝光场的外部。
图9中示出了在250处的曝光。如其中所示，以72指示并且以虚线示出的后续掩模版曝光场70或第二掩模版曝光场70可以在半导体衬底10的表面上曝光、形成或限定相应的阵列区域80和相应的边缘区域90。同样如其中所示，以91指示并且在230处的曝光期间图案化的初始OCM 60在单个控制模块管芯40内，该单个控制模块管芯40还包括以92指示并且在250处的曝光期间图案化的后续OCM 60。在250处的曝光在本文中也可以称为后续曝光。
在250处的曝光之后并且在260处的曝光之前，方法200可以包括在240处重复重新定位。这可以包括重复，使得在260处的曝光期间曝光的第三掩模版曝光场定位在与后续掩模版曝光场相邻的、与初始掩模版曝光场相邻的或与初始掩模版曝光场以及后续掩模版曝光场部分重叠的半导体衬底的表面上的预定或所需位置处。
在260处曝光第三掩模版曝光场可以包括经由掩模版使第三掩模版曝光场曝光于半导体衬底的表面。这可以包括在半导体衬底上曝光以图案化、形成或限定第三阵列区域和第三边缘区域。在260处的曝光可以包括曝光，使得第三掩模版曝光场与初始掩模版曝光场以及后续掩模版曝光场部分重叠。附加地或可替换地，在260处的曝光可以包括曝光，使得在曝光初始掩模版曝光场期间图案化的初始OCM、在曝光后续掩模版曝光场期间图案化的后续OCM以及在曝光第三掩模版曝光场期间图案化的第三OCM全部定位在同一控制模块管芯内或单个控制模块管芯内。
图10中示出了在260处的曝光。如其中所示，以73指示并且以虚线示出的第三掩模版曝光场70可以在半导体衬底10的表面上曝光、形成或限定相应的阵列区域80和相应的边缘区域90。同样如其中所示，以93指示并且在260处的曝光期间图案化的第三OCM 60在单个控制模块管芯内，该单个控制模块管芯还包括初始OCM 91和后续OCM 92。在260处的曝光在本文中也可以称为第三曝光。
在260处的曝光之后并且在270处的曝光之前，方法200可以包括在240处重复重新定位。这可以包括重复，使得在270处的曝光期间曝光的第四掩模版曝光场定位在与后续掩模版曝光场相邻的、与初始掩模版曝光场相邻的、与第三掩模版曝光场相邻的或与初始掩模版曝光场、后续掩模版曝光场和第三掩模版曝光场部分重叠的半导体衬底的表面上的预定或所需位置处。
在270处曝光第四掩模版曝光场可以包括经由掩模版使第四掩模版曝光场曝光于半导体衬底的表面。这可以包括在半导体衬底上曝光以图案化、形成或限定第四阵列区域和第四边缘区域。在270处的曝光可以包括曝光，使得第四掩模版曝光场与初始掩模版曝光场、后续掩模版曝光场以及第三掩模版曝光场部分重叠。附加地或可替换地，在270处的曝光可以包括曝光，使得在曝光初始掩模版曝光场期间图案化的初始OCM、在曝光后续掩模版曝光场期间图案化的后续OCM、在曝光第三掩模板曝光场期间图案化的第三OCM和在曝光第四掩模板曝光场的期间图案化的第四OCM全部被定位在同一控制模块管芯内或单个控制模块管芯内。
图11中示出了在270处的曝光。如其中所示，以74指示并且以虚线示出的第四掩模版曝光场70可以在半导体衬底10的表面上曝光、形成或限定相应的阵列区域80和相应的边缘区域90。同样如其中所示，以94指示并且在270处的曝光期间图案化的第四OCM 60在单个控制模块管芯内，该单个控制模块管芯还包括初始OCM 91、后续OCM 92和第三OCM 93。在280处的曝光在本文中也可以称为第四曝光。
如图8-图11所示，掩模版的控制模块管芯还可以包括表示至少一个工艺控制模块(PCM)的图案化。在这些条件下，单个控制模块管芯还可以包括相应的PCM，如图8-图11中50所示。包括在单个控制模块管芯内的相应的PCM可以仅在230处的曝光、在250处的曝光、在260处的曝光和在270处的曝光中的一个期间被图案化。
本文所公开的方法200是在230处曝光初始掩模版曝光场、在250处曝光后续掩模版曝光场、在260处曝光第三掩模版曝光场以及在270处曝光第四掩模版曝光场的情况下进行的。为了方便，使用形容词初始、后续、第三和第四，并且在本发明的实施例的范围内，可以以任何合适的顺序或序列来执行在230处的曝光、在250处的曝光、在260处的曝光和在270处的曝光。
在280处使光致抗蚀剂层显影可以包括显影以在半导体衬底的表面上形成或限定光致抗蚀剂图案。在280处的显影可以包括移除或溶解光致抗蚀剂层的区域以形成图案，其中基于在230处的曝光、在250处的曝光、在260处的曝光或在270处的曝光来限定光致抗蚀剂层的这些区域。
在290处执行附加处理可以包括执行半导体衬底的任何合适的附加或常规处理或在半导体衬底上执行任何合适的附加或常规处理，以形成、限定或制造集成电路装置。作为实例，该掩模版可以为包括第一阵列区域和第一边缘区域的第一掩模版，并且光致抗蚀剂层可以为第一光致抗蚀剂层。在此实例中，并且在280处的显影之后，在290处的执行可以包括在半导体衬底上限定多个集成电路装置的装置层。作为实例，可以通过利用第一光致抗蚀剂层作为掩模或模板蚀刻或植入半导体衬底来限定装置层。
在290处的执行还可以包括从半导体衬底移除光致抗蚀剂图案。可以在限定装置层之后，例如通过溶解或烧掉光致抗蚀剂图案，从半导体衬底移除光致抗蚀剂图案。
在295处重复方法200的至少一部分可以包括以任何合适的顺序重复方法200的任何合适的部分。作为实例，在290处的执行之后，在295处的重复可以包括在210处重复涂覆，以用第二光致抗蚀剂层涂覆半导体衬底的表面。
作为另一个实例，在295处的重复可以包括用或利用包括第二阵列区域和第二边缘区域的第二掩模版，重复在220处的定位、重复在230处的曝光以及重复在250处的曝光。第二掩模版可以不同于第一掩模版。第二掩模版可以包括相应的第一OCM、相应的第二OCM、相应的第三OCM和相应的第四OCM。
在重复250处的曝光期间，在295处的重复可以包括将经由第二掩模版曝光的后续掩模版曝光场的第一OCM、第二OCM、第三OCM和第四OCM与经由第一掩模版曝光的后续掩模版曝光场的第一OCM、第二OCM、第三OCM和第四OCM对准。这样的方法可以在由第一掩模版限定的后续掩模版曝光场和由第二掩模版限定的后续掩模版曝光场之间提供层间对准。
在290处的执行和在295处的重复可以执行任何合适的次数，以形成或限定多个集成电路装置的任何合适的层数。在形成多个集成电路装置的所有或所有所需的层之后，在290处的执行另外可以包括分割多个集成电路装置，例如以限定多个不同的集成电路装置。这可以包括利用管芯分离技术切割衬底，其实例在本文中公开。
在分割之后，在290处的执行可以包括将多个不同的集成电路装置封装以形成多个不同的封装集成电路装置，或将多个封装集成电路装置中的一个或多个实施到电子系统中。集成电路装置的实例包括处理器、数字装置、模拟装置、存储器装置、传感器、可编程逻辑装置或离散装置。
尽管在本文中参考特定实施例描述了本发明，但是在不脱离所附权利要求中阐述的本发明的范围的情况下，可以进行各种修改和改变。例如，并且如所论述的，OCM 60可以在控制模块管芯40内具有任何合适的位置。作为另一个实例，由给定掩模版曝光场70限定的OCM 60的第一、第二、第三和第四的标签是任意使用的，并且不旨在表示OCM 60的特定顺序或序列。类似地，用于掩模版曝光场70的初始、后续、第三和第四的标签是任意使用的，并且不旨在表示限定或定位掩模版曝光场的特定次序或序列。因此，说明书和附图被认为是说明性的而不是限制性的，并且所有这样的修改旨在被包括在本发明的范围内。本文中关于特定实施例描述的任何益处、优点或问题的解决方案不旨在被解释为任何权利要求的关键的、必需的或基本的特征或元件。
除非另有说明，否则例如“第一”、“第二”、“第三”和“第四”的术语用于任意区分这些术语描述的元件。因此，这些术语不一定旨在指示这些元件的时间关系、空间关系或其它优先级。
如在本文中所使用的，术语“适用”和“配置”意味着元件、组件或其它主题被设计成或旨在执行给定功能。因此，术语“适用”和“配置”的使用不应被解释为意味着给定元件、组件或其它主题仅“能够”执行给定功能，而是所述元件、组件或其它主题经特定选择、创建、实施、使用、编程或设计以用于执行功能的目的。在本发明的实施例的范围内，被叙述为适用于执行特定功能的元件、组件或其它所叙述的主题可以附加地或可替换地被描述为被配置成执行该功能，反之亦然。
如在本文中所使用的，当参考根据本公开的一个或多个组件、特征、细节、结构、实施例和/或方法使用时，短语“例如”、短语“作为实例”和/或简单地术语“实例”旨在传达所描述的组件、特征、细节、结构、实施例和/或方法是根据本公开的组件、特征、细节、结构、实施例和/或方法的说明性、非排他性的实例。因此，所描述的组件、特征、细节、结构、实施例和/或方法并非旨在进行限制、要求或排他/详尽；以及其它组件、特征、细节、结构、实施例和/或方法，包括结构和/或功能上类似和/或等效的组件、特征、细节、结构、实施例和/或方法，也在本发明的实施例的范围内。
以下为本发明的各种实施例。
在第一实施例中，提供了一种制造集成电路装置的方法。该方法包括将掩模版和半导体衬底相对于彼此定位。该掩模版包括阵列区域和边缘区域。该阵列区域包括表示多个集成电路装置的装置层的图案化。该阵列区域被布置成二维网格，该二维网格包括分离多个集成电路装置的相邻集成电路装置的相邻装置层的划线。该阵列区域包括控制模块管芯，该控制模块管芯包括表示装置层的第一光学控制模块(OCM)的图案化。边缘区域在阵列区域的外部。边缘区域包括表示装置层的第二OCM的图案化、表示装置层的第三OCM的图案化以及表示装置层的第四OCM的图案化。
该方法包括经由掩模版在半导体衬底的表面上曝光初始掩模版曝光场，以在半导体衬底上图案化初始阵列区域和初始边缘区域。该方法包括经由掩模版在半导体衬底的表面上曝光后续掩模版曝光场，以在半导体衬底上图案化后续阵列区域和后续边缘区域。该后续掩模版曝光场与该初始掩模版曝光场部分重叠，使得在初始掩模版曝光场的曝光期间图案化的初始OCM和在后续掩模版曝光场的曝光期间图案化的后续OCM都定位在单个控制模块管芯内。
曝光初始掩模版曝光场和曝光后续掩模版曝光场可以包括引导例如光的电磁辐射穿过掩模版并且入射到可以涂覆半导体衬底的表面的光致抗蚀剂层上，以选择性地将光致抗蚀剂层曝光于电磁辐射。该方法可以包括在相对于彼此定位掩模版和半导体衬底之前用光致抗蚀剂层涂覆半导体衬底的表面。该方法可以包括在曝光该初始掩模版曝光场和曝光该后续掩模版曝光场之后，使该光致抗蚀剂层显影以在该半导体衬底的表面上形成光致抗蚀剂图案。
该掩模版可以是第一掩模版，该阵列区域可以是第一阵列区域，该边缘区域可以是第一边缘区域，并且该光致抗蚀剂层可以是第一光致抗蚀剂层。该方法可以包括在半导体衬底上限定多个集成电路装置的装置层。该方法可以包括从半导体衬底移除光致抗蚀剂图案。该方法可以包括用第二光致抗蚀剂层涂覆半导体衬底的表面。该方法可以包括将第二掩模版和半导体衬底相对于彼此定位。该方法可以包括经由第二掩模版曝光初始掩模版场。该方法可以包括经由第二掩模版曝光后续掩模版曝光场。第二掩模版可以包括第二阵列区域和第二边缘区域。
该方法可以包括将经由第二掩模版曝光的初始掩模版曝光场的第一OCM、第二OCM、第三OCM和第四OCM与经由第一掩模版曝光的初始掩模版曝光场的第一OCM、第二OCM、第三OCM和第四OCM对准，以提供初始掩模版曝光场的层间对准。该方法可以包括将经由第二掩模版曝光的后续掩模版曝光场的第一OCM、第二OCM、第三OCM和第四OCM与经由第一掩模版曝光的后续掩模版曝光场的第一OCM、第二OCM、第三OCM和第四OCM对准，以提供后续掩模版曝光场的层间对准。
该方法可以包括经由掩模版在半导体衬底的表面上曝光第三掩模版曝光场。第三掩模版曝光场的曝光可以在半导体衬底上图案化第三阵列区域和第三边缘区域。第三掩模版曝光场可以与初始掩模版曝光场以及后续掩模版曝光场部分重叠。可以在第三掩模版曝光场的曝光期间图案化第三OCM。第三OCM可以定位在单个控制模块管芯内，该单个控制模块管芯还包括在初始掩模版曝光场的曝光期间图案化的初始OCM和在后续掩模版曝光场的曝光期间图案化的后续OCM。
该方法可以包括经由掩模版在半导体衬底的表面上曝光的第四掩模版曝光场。第四掩模版曝光场的曝光可以在半导体衬底上图案化第四阵列区域和第四边缘区域。第四掩模版曝光场可以与初始掩模版曝光场、后续掩模版曝光场以及第三掩模版曝光场部分重叠。可以在第四掩模版曝光场的曝光期间图案化第四OCM。第四OCM可以定位在单个控制模块管芯内，该单个控制模块管芯还包括在初始掩模版曝光场的曝光期间图案化的初始OCM、在后续掩模版曝光场的曝光期间图案化的后续OCM以及在第三掩模版曝光场的曝光期间图案化的第三OCM。
控制模块管芯可以包括表示至少一个工艺控制模块(PCM)的图案化。单个控制模块管芯可以包括相应的PCM。可以在初始掩模版曝光场的曝光期间、在后续掩模版曝光场的曝光期间、在第三掩模版曝光场的曝光期间或在第四掩模版曝光场的曝光期间，图案化相应的PCM。
以下中的两个可以在第二掩模版曝光场的外部：(1)可以在初始掩模版曝光场的曝光期间图案化的第二OCM，(2)可以在初始掩模版曝光场的曝光期间图案化的第三OCM，以及(3)可以在初始掩模版曝光场的曝光期间图案化的第四OCM。以下中的两个可以在第一掩模版曝光场的外部：(1)可以在后续掩模版曝光场的曝光期间图案化的第一OCM，(2)可以在后续掩模版曝光场的曝光期间图案化的第三OCM，以及(3)可以在后续掩模版曝光场的曝光期间图案化的第四OCM。
该方法可以包括将半导体衬底分割成多个不同的集成电路装置。该方法可以包括封装多个不同的集成电路装置以限定多个不同的封装电子装置。
在第二实施例中，提供了一种掩模版。该掩模版被配置成在光刻系统内使用以在半导体衬底上图案化相应的多个集成电路装置的装置层。该掩模版包括阵列区域。该阵列区域包括表示装置层的图案化。在阵列区域内，表示装置层的图案化被布置成二维网格。该二维网格包括划线。划线分离多个集成电路装置的相邻集成电路装置的相邻装置层。阵列区域包括控制模块管芯。控制模块管芯包括表示第一光学控制模块(OCM)的图案化。
该掩模版包括在阵列区域外部的边缘区域。边缘区域沿着阵列区域的至少两个相邻侧延伸。边缘区域包括表示第二OCM的图案化、表示第三OCM的图案化以及表示第四OCM的图案化。
阵列区域另外可以包括表示工艺控制模块(PCM)的图案化。
第一OCM、第二OCM、第三OCM和第四OCM可以布置在掩模版上并且彼此相对，使得在半导体衬底上用光刻系统图案化掩模版的四个相邻掩模版曝光场时，由初始曝光形成的初始OCM、由后续曝光形成的后续OCM、由第三曝光形成的第三OCM和由第四曝光形成的第四OCM可以定位在单个控制模块管芯内。
阵列区域可以是形成四个角的矩形阵列区域。第一OCM可以在矩形阵列区域内并且靠近四个角中的第一角。第二OCM可以在矩形阵列区域的外部并且靠近四个角中的第二角。第三OCM可以在矩形阵列区域的外部并且靠近四个角中的第三个角。第四OCM可以在矩形阵列区域的外部并且靠近四个角中的第四角。第一OCM、第二OCM、第三OCM和第四OCM中的每个OCM可以靠近四个角中的相应的角。每个OCM与相应的角之间的距离对于每个OCM可以不同。
第一OCM、第二OCM、第三OCM和第四OCM都可以定位在划线之外。
在第三实施例中，提供了一种半导体衬底。半导体衬底包括多个集成电路装置。多个集成电路装置在半导体衬底的表面上被布置成管芯阵列。半导体衬底包括多个划线。多个划线分离多个集成电路装置的相邻集成电路装置。
半导体衬底包括多个控制模块管芯。该多个控制模块管芯在管芯阵列内间隔开。多个控制模块管芯中的每个控制模块管芯包括第一光学控制模块(OCM)、第二OCM、第三OCM和第四OCM。
管芯阵列形成由多个部分重叠的掩模版曝光场形成的重复图案。该多个部分重叠的掩模版曝光场中的每个掩模版曝光场包括相应的第一OCM、相应的第二OCM、相应的第三OCM和相应的第四OCM。每个相应的OCM定位在多个控制模块管芯的不同控制模块管芯内。
多个部分重叠的掩模版曝光场可以包括第一矩形掩模版曝光场、第二矩形掩模版曝光场、第三矩形掩模版曝光场和第四矩形掩模版曝光场。第二矩形掩模版曝光场可以与第一矩形掩模版曝光场部分重叠。第三矩形掩模版曝光场可以与第一矩形掩模版曝光场和第二矩形掩模版曝光场部分重叠。第四矩形掩模版曝光场可以与第一矩形掩模版曝光场、第二矩形掩模版曝光场和第三矩形掩模版曝光场部分重叠。
第一矩形掩模版曝光场、第二矩形掩模版曝光场、第三矩形掩模版曝光场和第四矩形掩模版曝光场全部可以在重叠区域内重叠。该重叠区域可以形成第一OCM、第二OCM、第三OCM和第四OCM。

Claims (10)

1.一种制造集成电路装置的方法，其特征在于，所述方法包括：
将掩模版和半导体衬底相对于彼此定位，其中
(i)所述掩模版包括阵列区域和边缘区域；
(ii)所述阵列区域包括图案化，所述图案化表示多个集成电路装置的装置层并且被布置成二维网格，所述二维网格包括分离所述多个集成电路装置的相邻集成电路装置的相邻装置层的划线；
(iii)所述阵列区域另外包括控制模块管芯，所述控制模块管芯包括表示所述装置层的第一光学控制模块(OCM)的图案化；且
(iv)所述边缘区域在所述阵列区域的外部，并且包括表示所述装置层的第二OCM的图案化、表示所述装置层的第三OCM的图案化以及表示所述装置层的第四OCM的图案化；
经由所述掩模版在所述半导体衬底的表面上曝光初始掩模版曝光场，以在所述半导体衬底上图案化初始阵列区域和初始边缘区域；以及
经由所述掩模版在所述半导体衬底的所述表面上曝光后续掩模版曝光场，以在所述半导体衬底上图案化后续阵列区域和后续边缘区域，其中所述后续掩模版曝光场与所述初始掩模版曝光场部分重叠，使得在所述曝光所述初始掩模版曝光场期间图案化的初始OCM和在所述曝光所述后续掩模版曝光场期间图案化的后续OCM都定位在单个控制模块管芯内。
2.根据权利要求1所述的方法，其特征在于，所述曝光所述初始掩模版曝光场和所述曝光所述后续掩模版曝光场包括引导电磁辐射穿过所述掩模版并且入射到涂覆所述半导体衬底的所述表面的光致抗蚀剂层上，以选择性地将所述光致抗蚀剂层曝光于所述电磁辐射。
3.根据权利要求1所述的方法，其特征在于：
(i)在所述定位之前，所述方法另外包括用光致抗蚀剂层涂覆所述半导体衬底的所述表面；且
(ii)在所述曝光所述初始掩模版曝光场和所述曝光所述后续掩模版曝光场之后，所述方法另外包括使所述光致抗蚀剂层显影以在所述半导体衬底的所述表面上形成光致抗蚀剂图案。
4.根据权利要求3所述的方法，其特征在于，所述掩模版是包括第一阵列区域和第一边缘区域的第一掩模版，其中所述光致抗蚀剂层是第一光致抗蚀剂层，并且另外其中所述方法包括：
(i)在所述半导体衬底上限定所述多个集成电路装置的所述装置层；
(ii)从所述半导体衬底移除所述光致抗蚀剂图案；
(iii)用第二光致抗蚀剂层涂覆所述半导体衬底的所述表面；以及
(iv)用包括第二阵列区域和第二边缘区域的第二掩模版重复所述定位、所述曝光所述初始掩模版曝光场和所述曝光所述后续掩模版曝光场。
5.根据权利要求4所述的方法，其特征在于，所述重复包括：
(i)在所述重复所述曝光所述初始掩模版曝光场期间，将经由所述第二掩模版曝光的所述初始掩模版曝光场的所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM与经由所述第一掩模版曝光的所述初始掩模版曝光场的所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM对准，以提供所述初始掩模版曝光场的层间对准；以及
(ii)在所述重复所述曝光所述后续掩模版曝光场期间，将经由所述第二掩模版曝光的所述后续掩模版曝光场的所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM与经由所述第一掩模版曝光的所述后续掩模版曝光场的所述第一OCM、所述第二OCM、所述第三OCM和所述第四OCM对准，以提供所述后续掩模版曝光场的层间对准。
6.根据权利要求1所述的方法，其特征在于，所述方法另外包括经由所述掩模版在所述半导体衬底的所述表面上曝光第三掩模版曝光场，以在所述半导体衬底上图案化第三阵列区域和第三边缘区域，其中所述第三掩模版曝光场与所述初始掩模版曝光场以及所述后续掩模版曝光场部分重叠，使得在所述曝光所述第三掩模版曝光场期间图案化的第三OCM定位在所述单个控制模块管芯内，所述单个控制模块管芯还包括在所述曝光所述初始掩模版曝光场期间图案化的所述初始OCM和在所述曝光所述后续掩模版曝光场期间图案化的所述后续OCM。
7.根据权利要求1所述的方法，其特征在于：
(i)在所述曝光所述初始掩模版曝光场期间图案化的第二OCM、在所述曝光所述初始掩模版曝光场期间图案化的第三OCM以及在所述曝光所述初始掩模版曝光场期间图案化的第四OCM中的两个在第二掩模版曝光场的外部；且
(ii)在所述曝光所述后续掩模版曝光场期间图案化的第一OCM、在所述曝光所述后续掩模版曝光场期间图案化的第三OCM以及在所述曝光所述后续掩模版曝光场期间图案化的第四OCM中的两个在第一掩模版曝光场的外部。
8.根据权利要求1所述的方法，其特征在于，所述方法另外包括将所述半导体衬底分割成多个不同的集成电路装置。
9.一种掩模版，所述掩模版被配置成在光刻系统内使用以在半导体衬底上图案化相应的多个集成电路装置的装置层，其特征在于，所述掩模版包括：
阵列区域，所述阵列区域包括表示所述装置层的图案化，其中
(i)在所述阵列区域内，表示所述装置层的所述图案化被布置成二维网格，所述二维网格包括分离所述多个集成电路装置的相邻集成电路装置的相邻装置层的划线；且
(ii)所述阵列区域包括控制模块管芯，所述控制模块管芯包括表示第一光学控制模块(OCM)的图案化；以及
边缘区域，所述边缘区域在所述阵列区域的外部，并且沿着所述阵列区域的至少两个相邻侧延伸，其中所述边缘区域包括
(i)表示第二OCM的图案化；
(ii)表示第三OCM的图案化；以及
(iii)表示第四OCM的图案化。
10.一种半导体衬底，其特征在于，包括：
多个集成电路装置，所述多个集成电路装置在所述半导体衬底的表面上被布置成管芯阵列；
多个划线，所述多个划线分离所述多个集成电路装置的相邻集成电路装置；以及
多个控制模块管芯，所述多个控制模块管芯在所述管芯阵列内间隔开，其中
(i)所述多个控制模块管芯中的每个控制模块管芯包括第一光学控制模块(OCM)、第二OCM、第三OCM和第四OCM；
(ii)所述管芯阵列形成由多个部分重叠的掩模版曝光场形成的重复图案；且
(iii)所述多个部分重叠的掩模版曝光场中的每个掩模版曝光场包括定位在所述多个控制模块管芯的不同控制模块管芯内的相应的第一OCM、相应的第二OCM、相应的第三OCM和相应的第四OCM。
CN202010303264.XA 2019-05-01 2020-04-17 光学控制模块、掩模版及包括光控模块和掩模版的方法 Pending CN111880376A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/400,261 2019-05-01
US16/400,261 US10942444B2 (en) 2019-05-01 2019-05-01 Optical control modules for integrated circuit device patterning and reticles and methods including the same

Publications (1)

Publication Number Publication Date
CN111880376A true CN111880376A (zh) 2020-11-03

Family

ID=69845174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010303264.XA Pending CN111880376A (zh) 2019-05-01 2020-04-17 光学控制模块、掩模版及包括光控模块和掩模版的方法

Country Status (3)

Country Link
US (1) US10942444B2 (zh)
EP (1) EP3734361A1 (zh)
CN (1) CN111880376A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113050308A (zh) * 2021-03-10 2021-06-29 济南晶正电子科技有限公司 用于电光调制器的电光晶体薄膜、制备方法及电子元器件
CN116500856A (zh) * 2023-06-27 2023-07-28 华通芯电(南昌)电子科技有限公司 晶圆正面光罩及背面掩膜板布局校验方法及系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102652099B1 (ko) * 2019-06-27 2024-03-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 계단 구조를 형성할 때의 마킹 패턴
US11367718B1 (en) * 2020-12-16 2022-06-21 Winbond Electronics Corp. Layout for measuring overlapping state
US11803013B2 (en) * 2021-04-02 2023-10-31 Anello Photonics, Inc. Seamless stitching for multi-reticle fabrication of integrated photonics optical components
US20230281779A1 (en) * 2022-03-03 2023-09-07 Kla Corporation Measurement of stitching error using split targets

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988393B2 (ja) 1996-08-29 1999-12-13 日本電気株式会社 露光方法
US6027859A (en) 1997-12-17 2000-02-22 Advanced Micro Devices, Inc. Semiconductor substrate having extended scribe line test structure and method of fabrication thereof
US6486954B1 (en) 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
JP4271939B2 (ja) 2001-02-27 2009-06-03 エヌエックスピー ビー ヴィ プロセス制御モジュールを有する半導体ウェハ
FR2843462B1 (fr) * 2002-08-06 2004-09-24 Thales Sa Procede de fabrication d'une matrice active, dispositifs de visualisation electro-optiques et masque correspondant
CN1265248C (zh) 2003-10-27 2006-07-19 上海宏力半导体制造有限公司 具有微影光阻检测图案的光刻及其检测方法
US7160654B2 (en) 2003-12-02 2007-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of the adjustable matching map system in lithography
JP2007517392A (ja) 2003-12-23 2007-06-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 露光領域において光学制御モジュールを有するウエハ
JP2007516619A (ja) 2003-12-23 2007-06-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｉｃ領域において光学制御モジュールを有するウエハ
JP2006147871A (ja) 2004-11-19 2006-06-08 Riipuru:Kk 重ね合わせ露光方法
KR100787941B1 (ko) 2006-07-13 2007-12-24 삼성전자주식회사 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
CN101689542A (zh) * 2007-07-12 2010-03-31 Nxp股份有限公司 晶片上的集成电路和分离晶片上的集成电路的方法
EP2168155B1 (en) 2007-07-12 2017-09-06 Nxp B.V. Integrated circuits on a wafer and methods for manufacturing integrated circuits
EP2238613A2 (en) * 2007-07-12 2010-10-13 Nxp B.V. Integrated circuits on a wafer and method of producing integrated circuits
EP2168156B1 (en) * 2007-07-12 2010-10-20 Nxp B.V. Integrated circuits on a wafer and methods for manufacturing integrated circuits
US9349662B2 (en) 2012-12-03 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure placement on a semiconductor wafer
US9798228B2 (en) 2015-09-29 2017-10-24 Nxp B.V. Maximizing potential good die per wafer, PGDW
US10095116B2 (en) * 2016-12-14 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography system and lithography method for improving image contrast
US10871708B2 (en) * 2017-01-24 2020-12-22 Nikon Corporation Spatial-frequency matched wafer alignment marks, wafer alignment and overlay measurement and processing using multiple different mark designs on a single layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113050308A (zh) * 2021-03-10 2021-06-29 济南晶正电子科技有限公司 用于电光调制器的电光晶体薄膜、制备方法及电子元器件
CN113050308B (zh) * 2021-03-10 2022-05-10 济南晶正电子科技有限公司 用于电光调制器的电光晶体薄膜、制备方法及电子元器件
CN116500856A (zh) * 2023-06-27 2023-07-28 华通芯电(南昌)电子科技有限公司 晶圆正面光罩及背面掩膜板布局校验方法及系统
CN116500856B (zh) * 2023-06-27 2023-08-22 华通芯电(南昌)电子科技有限公司 晶圆正面光罩及背面掩膜板布局校验方法及系统

Also Published As

Publication number Publication date
US10942444B2 (en) 2021-03-09
US20200348587A1 (en) 2020-11-05
EP3734361A1 (en) 2020-11-04

Similar Documents

Publication Publication Date Title
CN111880376A (zh) 光学控制模块、掩模版及包括光控模块和掩模版的方法
US20140256067A1 (en) Structure and Method for E-Beam In-Chip Overlay Mark
US20060278956A1 (en) Semiconductor wafer with non-rectangular shaped dice
CN110892331B (zh) 对准光刻掩膜板的方法和在半导体材料的晶圆中制造集成电路的相应工艺
US11768443B2 (en) Method for manufacturing semiconductor structure
US8778779B2 (en) Semiconductor device and a method for producing semiconductor device
US6878506B2 (en) Method for manufacturing semiconductor device
US8349708B2 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
EP2168156B1 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
US10119811B2 (en) Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment
US20210398910A1 (en) Integrated circuit with scribe lane patterns for defect reduction
US8198187B2 (en) Manufacturing method of semiconductor device
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
CN101504510A (zh) 进行光刻工艺的方法
CN110286565B (zh) Opc建模装置及其形成方法、opc建模方法
KR100261164B1 (ko) 오버레이 측정 타겟 및 이의 제조방법
US11587889B2 (en) Reduced pattern-induced wafer deformation
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
CN116266550A (zh) 用于基于衍射的叠加测量的设备及方法
WO2009007931A1 (en) Wafer, reticle and method for manufacturing integrated circuits on a wafer
KR20060013811A (ko) 오버레이 키

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination