CN111863621A - 一种自对准四重图形的制作方法 - Google Patents
一种自对准四重图形的制作方法 Download PDFInfo
- Publication number
- CN111863621A CN111863621A CN202010543112.7A CN202010543112A CN111863621A CN 111863621 A CN111863621 A CN 111863621A CN 202010543112 A CN202010543112 A CN 202010543112A CN 111863621 A CN111863621 A CN 111863621A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- mandrel
- side wall
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 74
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000009616 inductively coupled plasma Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 48
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 6
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 272
- 229910052799 carbon Inorganic materials 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种自对准四重图形的制作方法，在第二芯轴掩膜层和掩膜介质层上同时沉积第二侧墙层，在同一个电感耦合等离子体反应腔体内刻蚀去除水平方向的第二侧墙层、第二芯轴掩膜层和掩膜介质层，将掩膜介质层的去除和第二芯轴掩膜层的去除合并在一起处理，避免了现有技术中采用SOC反填的方式去除第一侧墙层和掩膜介质层的工艺，减少了工艺步骤，节省了工艺成本。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种自对准四重图形的制作方法。
背景技术
随着芯片尺寸的持续微缩，在进入FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)技术时代后，特别是从7nm节点开始，由于图形周期(如7nm节点的鳍(Fin)对应的节距(pitch)为30nm)已经超过193nm浸没式光刻机的曝光极限，故引进了自对准四重成像技术(Self-Aligned Quadruple Patterning,SAQP)来定义图形；例如鳍的图形或后段金属层的图形。
传统的SAQP技术在形成第一侧墙层后，从第一侧墙层向第二芯轴层进行图形传递时，会碰到第一侧墙层的去除问题，即第二芯轴层顶部的第一侧墙层和掩膜介质层必须去除掉，避免对后续第二芯轴层的去除形成阻挡。一般去除第一侧墙层和掩膜介质层通常采用的方法是碳涂层(Spin On Carbon，SOC)反填，再进行碳涂层背刻(etch back)，使SOC填充在第一芯轴层间隙，作为底部掩膜介质层的保护层，再利用湿法刻蚀的方法，把顶部第一侧墙层和掩膜介质层去除，最后进行SOC残留物的去除，接着进行第二侧墙层的沉积和刻蚀。现有的去除第一侧墙层的方法在工艺中增加了SOC反填、刻蚀及清除工艺，使得整体工艺复杂，成本较高。
发明内容
本发明的目的是提供一种自对准四重图形的制作方法，可以减少工艺步骤，节省工艺成本，同时减少了工艺缺陷发生的概率。
为了实现上述目的，本发明采用如下技术方案：一种自对准四重图形的制作方法，包括如下步骤：
S01：在衬底上依次沉积第二芯轴层、掩膜介质层、第一芯轴层和光刻层；并对光刻层进行图形化，且图形化之后的光刻层具有第一节距；
S02：以图形化的光刻层为掩膜，对第一芯轴层进行刻蚀，并曝露出掩膜介质层，形成位于掩膜介质层上的第一芯轴掩膜层；
S03：进行第一侧墙层沉积，形成位于掩膜介质层上表面、第一芯轴掩膜层侧壁和上表面的第一侧墙层；
S04：去除掩膜介质层上表面和第一芯轴掩膜层上表面的第一侧墙层，保留位于第一芯轴掩膜层侧壁的第一侧墙层，并去除第一芯轴掩膜层；
S05：以剩余的第一侧墙层为掩膜，依次刻蚀掩膜介质层和第二芯轴层，形成位于衬底上的第二芯轴掩膜层和掩膜介质层；
S06：进行第二侧墙层沉积，形成位于衬底上表面、掩膜介质层上表面、第二芯轴掩膜层和掩膜介质层侧壁的第二侧墙层；
S07：依次去除衬底和掩膜介质层上表面的第二侧墙层，以及掩膜介质层和第二芯轴掩膜层，得到具有第二节距的图形。
进一步地，所述步骤S07具体包括：
S071：去除掩膜介质层上表面的第二侧墙层；
S072：去除掩膜介质层，所述掩膜介质层的刻蚀速率与所述第二侧墙层的刻蚀速率比值大于50；
S073：去除第二芯轴掩膜层，所述掩膜介质层，所述第二芯轴掩膜层的刻蚀速率与第二侧墙层刻蚀速率比值大于100，所述第二芯轴掩膜层的刻蚀速率与衬底的刻蚀速率比值大于100。
进一步地，所述第二芯轴层和第一芯轴层为不定形硅层。
进一步地，所述衬底为氮化硅衬底，所述掩膜介质层为氮化硅层。
进一步地，所述第一侧墙层和第二侧墙层为氧化硅层。
进一步地，所述步骤S071在电感耦合等离子体反应腔体中采用含有CH4、CF4、CHF3、Ar、He的刻蚀气体去除掩膜介质层上表面的第二侧墙层。
进一步地，所述步骤S072在电感耦合等离子体反应腔体中采用含有O2、CH3F、He的刻蚀气体去除掩膜介质层。
进一步地，所述步骤S073在电感耦合等离子体反应腔体中采用含有Cl2、HBr、He的刻蚀气体去除第二芯轴掩膜层。
进一步地，所述S06中进行第二侧墙层沉积时，位于掩膜介质层上表面的第二侧墙层厚度小于位于衬底上表面的第二侧墙层厚度；所述步骤S071中去除掩膜介质层上表面的第二侧墙层时，剩余部分衬底上表面的第二侧墙层；且剩余的衬底上表面的第二侧墙层在去除掩膜介质层和去除第二芯轴掩膜层时被刻蚀去除。
进一步地，所述步骤S05具体包括：
S051：以剩余的第一侧墙层为掩膜，依次刻蚀掩膜介质层和第二芯轴层，形成位于衬底上的第二芯轴掩膜层、掩膜介质层和第一侧墙层；
S052：采用湿法刻蚀去除剩余的第一侧墙层。
本发明具有如下有益效果：本发明在刻蚀之后的掩膜介质层和第二芯轴层上同时沉积第二侧墙层，并在同一刻蚀腔体内去除掩膜介质层、第二芯轴层以及水平的第二侧墙层，避免了现有技术中采用SOC反填的方式去除第一侧墙层和掩膜介质层的工艺，减少了工艺步骤，节省了工艺成本。
附图说明
附图1为本发明自对准四重图形的制作方法的流程图；
附图2为衬底上依次沉积各涂层的完整结构图；
附图3为形成第一芯轴掩膜层的示意图；
附图4为沉积第一侧墙层的示意图；
附图5为去除第一芯轴掩膜层的示意图；
附图6为形成第二芯轴掩膜层、掩膜介质层和第一侧墙层的示意图；
附图7为去除第一侧墙层的示意图；
附图8为沉积第二侧墙层的示意图；
附图9为去除掩膜介质层上表面第二侧墙层的示意图；
附图10为形成的自对准四重图形示意图。
图中：1衬底，2第二芯轴层，21第二芯轴掩膜层，22第二侧墙层，3掩膜介质层，31刻蚀之后的掩膜介质层，4第一芯轴层，41第一芯轴掩膜层，42第一侧墙层，51碳涂层，52SiARC，53光刻胶。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
如附图1所示，本发明提供的一种自对准四重图形的制作方法，包括如下步骤：
S01：如附图2所示，在衬底1上依次沉积第二芯轴层2、掩膜介质层3、第一芯轴层4和光刻层；并对光刻层进行图形化，定义图形化之后的光刻层具有第一节距。
衬底可以但不限于为氮化硅衬底；第二芯轴层和第一芯轴层可以但不限于为不定形硅层，其中第二芯轴层厚度可以为500-900埃，第一芯轴层厚度可以为700-1100埃；掩膜介质层可以但不限于为氮化硅掩膜介质层，其厚度可以为200-500埃。
如附图2所示，光刻层可以为现有技术中任意用于光刻掩膜的材料层，具体地，光刻层自下而上依次包括厚度为1600-2400埃的碳涂层(Spin-On-Carbon,SOC)51、厚度为300-500埃的含硅抗反射层(SiARC)52和厚度为600-1000埃的光刻胶53。其中，光刻层的图形化形状根据最终需要的图形结构来确定，光刻层的图形化过程具体可以为：先将光刻胶53进行图形化，再经过图形传递使得含硅抗反射层52和碳涂层51进行图形化，使得整个光刻层具有与光刻胶相同的图形。
S02：以图形化的光刻层为掩膜，对第一芯轴层进行刻蚀，并曝露出掩膜介质层，形成位于掩膜介质层上的第一芯轴掩膜层。
如附图3所示，上述衬底结构在电感耦合等离子体(Inductively CoupledPlasma，ICP)反应腔体内进行第一芯轴层4刻蚀，其中，经过图形传递之后且具有相同图形的碳涂层51、含硅抗反射层52和光刻胶53共同形成有机复合阻挡层，以有机复合阻挡层为刻蚀阻挡层，刻蚀第一芯轴层，曝露底部的掩膜介质层，经过后续的灰化和湿法清洗，去除剩余的碳涂层和SiARC，形成位于掩膜介质层3上的第一芯轴掩膜层41，此时的第一芯轴掩膜层是以图形化光刻层为掩膜获得的，具有与图形化光刻层相同的形状。
S03：进行第一侧墙层沉积，形成位于掩膜介质层上表面、第一芯轴掩膜层侧壁和上表面的第一侧墙层；
如附图4所示，本步骤中沉积工艺需要采用均匀沉积工艺，需要确保第一侧墙层42均匀沉积在水平面和侧壁上。优选的，采用原子层沉积工艺(Atomic LayerDeposition，ALD)进行第一侧墙层沉积；衬底的第一侧墙层厚度可以为11-14nm。第一侧墙层可以但不限于为氧化硅层。
S04：如附图5所示，去除掩膜介质层3上表面和第一芯轴掩膜层41上表面的第一侧墙层42，保留位于第一芯轴掩膜层侧壁的第一侧墙层42；之后再去除第一侧墙层之间的第一芯轴掩膜层41。
本步骤中去掩膜介质层上表面和第一芯轴掩膜层上表面的第一侧墙层可以根据具体的掩膜介质层材质和第一芯轴掩膜层材质选用现有技术中任意方式进行去除。
本步骤可以采用化学干法刻蚀去除第一芯轴掩膜层，在干法刻蚀过程中，第一芯轴层的刻蚀速率远远大于第一侧墙层和掩膜介质层的刻蚀速率，确保位于第一侧墙层之间的第一芯轴掩膜层被刻蚀掉，而第一侧墙层和底部的掩膜介质层基本无变化。例如，当第一芯轴层为不定形硅，掩膜介质层为氮化硅，第一侧墙层为氧化硅时，可以利用不定形硅对氧化硅和氮化硅的高选择比刻蚀进行第一芯轴掩膜层的去除，其中，高选择比刻蚀需要大于100:1。
S05：以剩余的第一侧墙层为掩膜，依次刻蚀掩膜介质层和第二芯轴层，形成位于衬底上的第二芯轴掩膜层和掩膜介质层，具体包括：
S051：如附图6所示，以剩余的第一侧墙层42为掩膜，依次刻蚀掩膜介质层和第二芯轴层，形成位于衬底上的第二芯轴掩膜层21、刻蚀之后的掩膜介质层31和剩余的第一侧墙层42，该过程也是第一侧墙层图形传递的过程，最终得到的第二芯轴掩膜层的形状与剩余的第一侧墙层形状相同。
S052：如附图7所示，采用湿法刻蚀和清洗工艺，去除顶端残留的第一侧墙层。
S06：如附图8所示，进行第二侧墙层22沉积，形成位于衬底上表面、掩膜介质层31上表面、第二芯轴掩膜层21和掩膜介质层31侧壁的第二侧墙层。由于顶部掩膜介质层的关键尺寸(Critical Dimension，CD)较小，造成沉积膜层顶部(位于掩膜介质层上表面)较薄，与底部沉积膜层(位于衬底上表面)具有微小的厚度差(1～3nm)。
S07：依次去除衬底和掩膜介质层上表面的第二侧墙层，以及掩膜介质层和第二芯轴掩膜层，得到具有第二节距的图形，所述第二节距可以为第一节距的1/4；具体包括如下步骤：
S071：如附图9所示，在电感耦合等离子体反应腔体内去除掩膜介质层31上表面的第二侧墙层，保留第二芯轴掩膜层21之间的第二侧墙层。本步骤中利用较高压力及聚合物较丰富的刻蚀反应，使图形顶部的刻蚀速率快于底部，刻蚀掉顶部第二侧墙层，此时底部第二侧墙层还有残留，起到保护底部衬底的作用。作为其中一种实施例，当衬底为氮化硅衬底，掩膜介质层为氮化硅，第二芯轴层为不定形硅层，第二侧墙层为氧化硅层时，采用含有CH4、CF4、CHF3、Ar、He的刻蚀气体去除掩膜介质层上表面的第二侧墙层。
S072：如附图10所示，在电感耦合等离子体反应腔体内去除掩膜介质层，掩膜介质层的刻蚀速率与第二侧墙层的刻蚀速率比值大于50。本步骤利用高选择比刻蚀，刻蚀掉顶部掩膜介质层。作为其中一种实施例，当掩膜介质层为氮化硅层，第二芯轴层为不定形硅层，第二侧墙层为氧化硅层时，采用含有O2、CH3F、He的刻蚀气体去除掩膜介质层，此时，氮化硅的刻蚀速率：氧化硅的刻蚀速率大于50:1。
S073：如附图10所示，在电感耦合等离子体反应腔体内去除第二芯轴掩膜层，第二芯轴掩膜层的刻蚀速率与第二侧墙层的刻蚀速率比值大于100，且第二芯轴掩膜层的刻蚀速率与衬底的刻蚀速率比值大于100。作为其中一种实施例，当衬底为氮化硅衬底，掩膜介质层为氮化硅层，第二芯轴层为不定形硅层，第二侧墙层为氧化硅层时，采用含有Cl2、HBr、He的刻蚀气体去除掩膜介质层，此时，不定形硅的刻蚀速率：氧化硅的刻蚀速率大于100:1；且不定形硅的刻蚀速率：氮化硅的刻蚀速率大于100:1。
在刻蚀过程中，S071中剩余的衬底上表面的第二侧墙层，在步骤S072和S073的刻蚀过程中会被去除掉，当步骤S073刻蚀完成之后，衬底上表面的第二侧墙层也被刻蚀干净，不再需要进行额外的处理。
本步骤可以在同一个电感耦合等离子体反应腔室内完成刻蚀，作为其中一种实施例，当衬底为氮化硅衬底，掩膜介质层为氮化硅层，厚度为200-500埃；第二芯轴层为不定形硅层，厚度为500-900埃；第二侧墙层为氧化硅层，厚度为11-15nm时，可以采用如下工艺进行刻蚀：
S071：去除不定形硅层上表面的第二侧墙层(氧化硅层)，刻蚀条件为：反应腔压力：20～40mTorr；射频源功率：200W～600W；射频偏压功率：200～500W；刻蚀气体和流速：CH4(10～20sccm)，CF4(60～120sccm)，CHF3(120～240sccm)，Ar(200～400sccm)，He(40～100sccm)；刻蚀时间：6～12秒，使第二芯轴顶部的氧化硅硬掩膜层刻蚀掉，但芯轴间底部仍有部分氧化硅残留。
S072：去除顶部残留掩膜介质层(氮化硅)，刻蚀条件为：反应腔压力：30～40mTorr；射频源功率：200W～600W；射频偏压功率：100～300W；刻蚀气体和流速：O2(80～120sccm)，CH3F(150～250sccm),He(40～600sccm)；刻蚀时间：20～40秒。该步骤具有氮化硅对氧化硅的高刻蚀选择比(氮化硅刻蚀速率：氧化硅刻蚀速率>50:1)，能够在保证顶部氮化硅完全去除的情况下，保持底部衬底上的氧化硅保护层不会被刻蚀掉；
S073：去除第二芯轴掩膜层(不定形硅)，刻蚀条件为：反应腔压力：10～30mTorr；射频源功率：700W～900W；射频偏压功率：20～60W；刻蚀气体和流速：Cl2(30～70sccm)，HBr(150～250sccm)，He(150～190sccm)；刻蚀时间：刻蚀终点自动检测(endpoint)，检测到衬底时即停止刻蚀。该步骤具有不定形硅对氮化硅和氧化硅的高刻蚀选择比，不定形硅的刻蚀速率与氮化硅的刻蚀速率比值大于100，不定形硅的刻蚀速率与氧化硅的刻蚀速率比值大于100。
本发明在刻蚀之后的掩膜介质层和第二芯轴掩膜层上同时沉积第二侧墙层，并在同一刻蚀腔体内去除掩膜介质层、第二芯轴层以及水平的第二侧墙层，避免了现有技术中采用SOC反填的方式去除第一侧墙层和掩膜介质层的工艺，减少了工艺步骤，节省了工艺成本。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。
Claims (10)
1.一种自对准四重图形的制作方法，其特征在于，包括如下步骤：
S01：在衬底上依次沉积第二芯轴层、掩膜介质层、第一芯轴层和光刻层；并对光刻层进行图形化，且图形化之后的光刻层具有第一节距；
S02：以图形化的光刻层为掩膜，对第一芯轴层进行刻蚀，并曝露出掩膜介质层，形成位于掩膜介质层上的第一芯轴掩膜层；
S03：进行第一侧墙层沉积，形成位于掩膜介质层上表面、第一芯轴掩膜层侧壁和上表面的第一侧墙层；
S04：去除掩膜介质层上表面和第一芯轴掩膜层上表面的第一侧墙层，保留位于第一芯轴掩膜层侧壁的第一侧墙层，并去除第一芯轴掩膜层；
S05：以剩余的第一侧墙层为掩膜，依次刻蚀掩膜介质层和第二芯轴层，形成位于衬底上的第二芯轴掩膜层和掩膜介质层；
S06：进行第二侧墙层沉积，形成位于衬底上表面、掩膜介质层上表面、第二芯轴掩膜层和掩膜介质层侧壁的第二侧墙层；
S07：依次去除衬底和掩膜介质层上表面的第二侧墙层，以及掩膜介质层和第二芯轴掩膜层，得到具有第二节距的图形。
2.根据权利要求1所述的一种自对准四重图形的制作方法，其特征在于，所述步骤S07具体包括：
S071：去除掩膜介质层上表面的第二侧墙层；
S072：去除掩膜介质层，所述掩膜介质层的刻蚀速率与所述第二侧墙层的刻蚀速率比值大于50；
S073：去除第二芯轴掩膜层，所述第二芯轴掩膜层的刻蚀速率与第二侧墙层刻蚀速率比值大于100，所述第二芯轴掩膜层的刻蚀速率与衬底的刻蚀速率比值大于100。
3.根据权利要求2所述的一种自对准四重图形的制作方法，其特征在于，所述第二芯轴层和第一芯轴层为不定形硅层。
4.根据权利要求3所述的一种自对准四重图形的制作方法，其特征在于，所述衬底为氮化硅衬底，所述掩膜介质层为氮化硅层。
5.根据权利要求4所述的一种自对准四重图形的制作方法，其特征在于，所述第一侧墙层和第二侧墙层为氧化硅层。
6.根据权利要求5所述的一种自对准四重图形的制作方法，其特征在于，所述步骤S071在电感耦合等离子体反应腔体中采用含有CH4、CF4、CHF3、Ar、He的刻蚀气体去除掩膜介质层上表面的第二侧墙层。
7.根据权利要求5所述的一种自对准四重图形的制作方法，其特征在于，所述步骤S072在电感耦合等离子体反应腔体中采用含有O2、CH3F、He的刻蚀气体去除掩膜介质层。
8.根据权利要求5所述的一种自对准四重图形的制作方法，其特征在于，所述步骤S073在电感耦合等离子体反应腔体中采用含有Cl2、HBr、He的刻蚀气体去除第二芯轴掩膜层。
9.根据权利要求5所述的一种自对准四重图形的制作方法，其特征在于，所述S06中进行第二侧墙层沉积时，位于掩膜介质层上表面的第二侧墙层厚度小于位于衬底上表面的第二侧墙层厚度；所述步骤S071中去除掩膜介质层上表面的第二侧墙层时，剩余部分衬底上表面的第二侧墙层；且剩余的衬底上表面的第二侧墙层在去除掩膜介质层和去除第二芯轴掩膜层时被刻蚀去除。
10.根据权利要求1所述的一种自对准四重图形的制作方法，其特征在于，所述步骤S05具体包括：
S051：以剩余的第一侧墙层为掩膜，依次刻蚀掩膜介质层和第二芯轴层，形成位于衬底上的第二芯轴掩膜层、掩膜介质层和第一侧墙层；
S052：采用湿法刻蚀去除剩余的第一侧墙层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010543112.7A CN111863621B (zh) | 2020-06-15 | 2020-06-15 | 一种自对准四重图形的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010543112.7A CN111863621B (zh) | 2020-06-15 | 2020-06-15 | 一种自对准四重图形的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111863621A true CN111863621A (zh) | 2020-10-30 |
| CN111863621B CN111863621B (zh) | 2024-07-09 |
Family
ID=72986584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010543112.7A Active CN111863621B (zh) | 2020-06-15 | 2020-06-15 | 一种自对准四重图形的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863621B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113066724A (zh) * | 2021-03-15 | 2021-07-02 | 泉芯集成电路制造(济南)有限公司 | 一种鳍式场效应晶体管及其制作方法 |
| CN113078117A (zh) * | 2021-03-30 | 2021-07-06 | 长鑫存储技术有限公司 | 掩膜图形、半导体结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060046200A1 (en) * | 2004-09-01 | 2006-03-02 | Abatchev Mirzafer K | Mask material conversion |
| US9934970B1 (en) * | 2017-01-11 | 2018-04-03 | International Business Machines Corporation | Self aligned pattern formation post spacer etchback in tight pitch configurations |
| US20190378717A1 (en) * | 2018-06-08 | 2019-12-12 | Applied Materials, Inc. | Integration of device regions |
| US20200013619A1 (en) * | 2018-07-06 | 2020-01-09 | Tokyo Electron Limited | Methods to reshape spacers for multi-patterning processes using thermal decomposition materials |
| CN110718460A (zh) * | 2019-11-26 | 2020-01-21 | 上海华力微电子有限公司 | 一种改善sadp中奇偶效应的工艺方法 |
| CN110867369A (zh) * | 2019-11-25 | 2020-03-06 | 长江存储科技有限责任公司 | 自对准四重图案及半导体器件的制造方法 |
| CN110931462A (zh) * | 2019-11-25 | 2020-03-27 | 长江存储科技有限责任公司 | 自对准四重图案及半导体器件的制造方法 |
-
2020
- 2020-06-15 CN CN202010543112.7A patent/CN111863621B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060046200A1 (en) * | 2004-09-01 | 2006-03-02 | Abatchev Mirzafer K | Mask material conversion |
| US9934970B1 (en) * | 2017-01-11 | 2018-04-03 | International Business Machines Corporation | Self aligned pattern formation post spacer etchback in tight pitch configurations |
| US20190378717A1 (en) * | 2018-06-08 | 2019-12-12 | Applied Materials, Inc. | Integration of device regions |
| US20200013619A1 (en) * | 2018-07-06 | 2020-01-09 | Tokyo Electron Limited | Methods to reshape spacers for multi-patterning processes using thermal decomposition materials |
| CN110867369A (zh) * | 2019-11-25 | 2020-03-06 | 长江存储科技有限责任公司 | 自对准四重图案及半导体器件的制造方法 |
| CN110931462A (zh) * | 2019-11-25 | 2020-03-27 | 长江存储科技有限责任公司 | 自对准四重图案及半导体器件的制造方法 |
| CN110718460A (zh) * | 2019-11-26 | 2020-01-21 | 上海华力微电子有限公司 | 一种改善sadp中奇偶效应的工艺方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113066724A (zh) * | 2021-03-15 | 2021-07-02 | 泉芯集成电路制造(济南)有限公司 | 一种鳍式场效应晶体管及其制作方法 |
| CN113078117A (zh) * | 2021-03-30 | 2021-07-06 | 长鑫存储技术有限公司 | 掩膜图形、半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111863621B (zh) | 2024-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI576897B (zh) | 製造方法與圖案化方法 | |
| CN108321079B (zh) | 半导体结构及其形成方法 | |
| US20220367186A1 (en) | Patterning scheme to improve euv resist and hard mask selectivity | |
| US7977242B2 (en) | Double mask self-aligned double patterning technology (SADPT) process | |
| US20120244711A1 (en) | Sidewall image transfer process | |
| US20100009543A1 (en) | Method For Manufacturing Semiconductor Device | |
| US11022878B2 (en) | Critical dimension uniformity | |
| CN107731666B (zh) | 双重图形化的方法 | |
| CN111863621B (zh) | 一种自对准四重图形的制作方法 | |
| TW201543564A (zh) | 半導體製程 | |
| TW202215494A (zh) | 半導體結構的製造方法 | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN110690117B (zh) | 半导体结构及其形成方法 | |
| CN113078058B (zh) | 半导体结构的制作方法 | |
| CN115132572B (zh) | 半导体器件及其制造方法 | |
| JP6123242B2 (ja) | パターン形成方法 | |
| CN106960816B (zh) | 双重图形化的方法 | |
| JP2009032872A (ja) | 半導体装置の製造方法 | |
| US12002682B2 (en) | Tip-to-tip graphic preparation method | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| CN107785252B (zh) | 双重图形化的方法 | |
| CN111584431B (zh) | 一种自对准四重图形形成方法 | |
| US7199034B1 (en) | Flash memory device and method for fabricating the same | |
| US20220148879A1 (en) | Method for treating photoresist and self-aligned double patterning method | |
| CN114203545B (zh) | 半导体结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |