CN111858431B - 一种基于pcie的扩展柜的热插拔方法、装置、设备和介质 - Google Patents
一种基于pcie的扩展柜的热插拔方法、装置、设备和介质 Download PDFInfo
- Publication number
- CN111858431B CN111858431B CN202010658025.6A CN202010658025A CN111858431B CN 111858431 B CN111858431 B CN 111858431B CN 202010658025 A CN202010658025 A CN 202010658025A CN 111858431 B CN111858431 B CN 111858431B
- Authority
- CN
- China
- Prior art keywords
- pcie
- expansion
- chip
- cabinet
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000002093 peripheral effect Effects 0.000 title description 3
- 230000004044 response Effects 0.000 claims abstract description 15
- 238000004590 computer program Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种基于PCIE的扩展柜的热插拔方法,包括:通过逻辑芯片检测主控端与扩展柜之间若干线缆的连接信息;基于连接信息中的在位信号检测已连接的线缆的带宽;响应于检测到带宽达到所需带宽,通过逻辑芯片对PCIE扩展芯片发送指令信号;根据指令信号使PCIE扩展芯片根据PCIE协议重新进行训练,以使连接主控端与扩展柜的线缆重新连接。本发明还公开了一种装置、设备和介质。本发明可以实现在基于PCIE总线进行扩展柜连接的场景下,针对多根线缆实现互联的扩展柜可以达到预期连接宽度。
Description
技术领域
本发明涉及服务器领域,更具体地,特别是指一种基于PCIE的扩展柜的热插拔方法、装置、设备和介质。
背景技术
在这个大数据时代,存储服务器的应用也与日俱增,大数据、云平台等词汇也走入大家的眼帘,随着大家的使用,存储系统的应用日渐频繁,同时信息容量需求也变得越来越高,那么在这种场景下,扩展柜便成了在存储系统中一种扩展存储容量的重要方法,在扩展柜的使用中,通常使用线缆(Cable)进行主柜(主控端)与扩展柜之间的连接。
然而,在现有技术当中,扩展柜与主控柜之间是无法在上电的情况下通过多根线缆连接或在原有线缆的基础上增加线缆,仅能在上电之前根据所需带宽连接好线缆,之后进行上电操作。若需要增加线缆数量,也需要切断电源后增加线缆的数量然后上电。
现有技术中无法在热插拔的情况下实现多根线缆连接或增加线缆的具体原因是由于在热插拔(主控端和扩展柜处于工作状态)的时候因为人为操作是一根一根将Cable接入,根据PCIE(peripheral component interconnect express,一种高速串行计算机扩展总线标准)协议,如果PCIE SW(PCIE开关,即PCIE扩展芯片)端检测到PCIE链路阻抗变化,则会进行Training(训练)动作,从而完成当前状态下的连接,但是完成连接之后,即使其他链路阻抗再进行变化,也不会改变现有状态。例如,当我们插入一根PCIEx4的Cable,主柜(主控端)和扩展柜之间会连接为PCIEx4,当插入第二根Cable的时候,就还是维持PCIEx4不变,所以需要针对该问题提出处理方式。
发明内容
有鉴于此,本发明实施例的目的在于提供一种基于PCIE的扩展柜热插拔处理方式。为了达到存储系统所需接口,使用了包括PCIE SW等PCIE扩展芯片来对CPU接口进行扩展和转换。
基于上述目的,本发明一方面提供了一种基于PCIE的扩展柜的热插拔方法,该方法包括:
通过逻辑芯片检测主控端与扩展柜之间若干线缆的连接信息;
基于连接信息中的在位信号检测已连接的线缆的带宽;
响应于检测到带宽达到所需带宽,通过逻辑芯片对PCIE扩展芯片发送指令信号;
根据指令信号使PCIE扩展芯片根据PCIE协议重新进行训练,以使连接主控端与扩展柜的线缆重新连接。
在本发明的基于PCIE的扩展柜的热插拔方法的一些实施方式中,方法还包括:
将主控端中的CPU连接至主控端中的第一PCIE扩展芯片,将第一PCIE扩展芯片连接至主控端的若干第一PCIE线缆连接器,将扩展柜中的第二PCIE扩展芯片连接至扩展柜中的若干第二PCIE线缆连接器,通过若干线缆连接若干第一PCIE线缆连接器与对应若干第二PCIE线缆连接器。
在本发明的基于PCIE的扩展柜的热插拔方法的一些实施方式中,通过逻辑芯片检测主控端与扩展柜之间若干线缆的连接信息还包括:
通过第一逻辑芯片检测第一PCIE线缆连接器与若干线缆的连接以获取第一连接信息;
通过第二逻辑芯片检测第二PCIE线缆连接器与若干线缆的连接以获取第二连接信息。
在本发明的基于PCIE的扩展柜的热插拔方法的一些实施方式中,响应于检测到带宽达到所需带宽,通过逻辑芯片对PCIE扩展芯片发送指令信号还包括:
响应于检测到第一PCIE线缆连接器已连接的线缆的带宽达到所需带宽,通过第一逻辑芯片将第一指令信号发送至第一PCIE扩展芯片;
响应于检测到第二PCIE线缆连接器已连接的线缆的带宽达到所需带宽,通过第二逻辑芯片将第二指令信号发送至第二PCIE扩展芯片。
在本发明的基于PCIE的扩展柜的热插拔方法的一些实施方式中,根据指令信号使PCIE扩展芯片根据PCIE协议重新进行训练,以使连接主控端与扩展柜的线缆重新连接还包括:
响应于根据第一连接信息中的第一在位信号和第二连接信息中的第二在位信号获取的已连接的线缆的数量相同,且根据第一在位信号和第二在位信号检测到已连接的线缆的带宽达到所需带宽,使PCIE扩展芯片根据PCIE协议重新进行训练。
本发明实施例的另一方面,还提供了一种基于PCIE的扩展柜的热插拔装置,该装置包括:
连接信息检测模块,连接信息监测模块配置为通过逻辑芯片检测主控端与扩展柜之间若干线缆的连接信息;
带宽检测模块,带宽检测模块配置为基于连接信息中的在位信号检测已连接的线缆的带宽;
指令发送模块,指令发送模块配置为响应于检测到带宽达到所需带宽,通过逻辑芯片对PCIE扩展芯片发送指令信号;
重新训练模块,重新训练模块配置为根据指令信号使PCIE扩展芯片根据PCIE协议重新进行训练,以使连接主控端与扩展柜的线缆重新连接。
在本发明的基于PCIE的扩展柜的热插拔装置的一些实施方式中,装置还包括:
PCIE链路连接模块,PCIE链路连接模块配置为将主控端中的CPU连接至主控端中的第一PCIE扩展芯片,将第一PCIE扩展芯片连接至主控端的若干第一PCIE线缆连接器,将扩展柜中的第二PCIE扩展芯片连接至扩展柜中的若干第二PCIE线缆连接器,通过若干线缆连接若干第一PCIE线缆连接器与对应若干第二PCIE线缆连接器。
在本发明的基于PCIE的扩展柜的热插拔装置的一些实施方式中,连接信息检测模块还配置为:
通过第一逻辑芯片检测第一PCIE线缆连接器与若干线缆的连接以获取第一连接信息;
通过第二逻辑芯片检测第二PCIE线缆连接器与若干线缆的连接以获取第二连接信息。
本发明实施例的另一方面,还提供了一种计算机设备,该计算机设备包括:
至少一个处理器;以及
存储器,存储器存储有可在处理器上运行的计算机程序,处理器执行程序时执行前述的基于PCIE的扩展柜的热插拔方法。
本发明实施例的再一方面,还提供了一种计算机可读存储介质,计算机可读存储介质存储有计算机程序,其特征在于,计算机程序被处理器执行时执行前述的基于PCIE的扩展柜的热插拔方法。
本发明至少具有以下有益技术效果:对主控端的主控接口进行扩展和转换,实现了在基于PCIE总线进行扩展柜连接的场景下,针对多根线缆实现互联的扩展柜可以达到预期连接宽度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1示出了根据本发明的基于PCIE的扩展柜的热插拔方法的实施例的示意性框图;
图2示出了根据本发明的基于PCIE的扩展柜的热插拔方法的实施例的连接结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”和“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
基于上述目的,本发明实施例的第一个方面,提出了一种基于PCIE的扩展柜2的热插拔方法的实施例。图1示出的是根据本发明的基于PCIE的扩展柜2的热插拔方法的实施例的示意性框图。如图1所示的实施例中,该方法至少包括如下步骤:
S100、通过逻辑芯片检测主控端1与扩展柜2之间若干线缆9的连接信息;
S200、基于连接信息中的在位信号检测已连接的线缆9的带宽;
S300、响应于检测到带宽达到所需带宽,通过逻辑芯片对PCIE扩展芯片发送指令信号;
S400、根据指令信号使PCIE扩展芯片根据PCIE协议重新进行训练,以使连接主控端1与扩展柜2的线缆9重新连接。
在本发明的一些实施例中,以CPU为中心,通过PCIE进行扩展柜2从x1、x4、x8、x16四种不同宽度的级联动作。其中,增加在位检测和通知信号:图2示出的是根据本发明的基于PCIE的扩展柜2的热插拔方法的实施例的连接结构示意图,如图2所示,在新增部分中,逻辑芯片CPLD与PCIE Cable(线缆)连接器相互连接,以便获取每根线缆9的连接信息,逻辑芯片CPLD与PCIE扩展芯片PCIE SW连接以便逻辑芯片向PCIE SW通知指令信号,当每根Cable插入相应的PCIE线缆连接器时,Cable会将从连接器到逻辑芯片的在位信号拉低,该线缆9的连接信息则会显示在位信号被拉低,即表示该PCIE线缆连接器的线缆9已连接,当我们针对不同场景使用时,根据不同数量的在位信号的拉低来判断是否达到需求链路宽度(即所需宽度),例如在一些实施例中,当我们需求的是x8宽度时,那么逻辑芯片检测到定义组合为x8的两根Cable对应PCIE线缆连接器的在位信号被拉低,则可以确认Cable连接完成,从而通过指令信号通知PCIE SW当前状态可以进行正常连接,当PCIE SW接到指令信号通知时,将PCIE状态从L0状态(即正常工作的状态)跳转到recovery状态(重新训练恢复开始的状态),重新进行Training,从而达到预期所需的连接宽度。当进行热拔除时,PCIE SW检测到PCIE链路阻抗变化,直接根据PCIE协议自动进行重新训练。
根据本发明的基于PCIE的扩展柜2的热插拔方法的一些实施方式,方法还包括:
将主控端1中的CPU连接至主控端1中的第一PCIE扩展芯片5,将第一PCIE扩展芯片5连接至主控端1的若干第一PCIE线缆连接器7,将扩展柜2中的第二PCIE扩展芯片6连接至扩展柜2中的若干第二PCIE线缆连接器8,通过若干线缆9连接若干第一PCIE线缆连接器7与对应若干第二PCIE线缆连接器8。
在本发明的一些实施例中,以CPU为中心,通过PCIE进行扩展柜2从x1、x4、x8、x16四种不同宽度的级联动作。图2示出的是根据本发明的基于PCIE的扩展柜2的热插拔方法的实施例的连接结构示意图,如图2所示,左侧部分为主控端1,也就是包含CPU的控制器部分,其中包含CPU以及一颗用于扩展的PCIE扩展芯片(PCIE SW),右侧为扩展柜2,其中主要包含连接主控端1连接过来的PCIE链路,主控端1和扩展柜2之间则是用于PCIE连接的线缆9,在一些实施例中,因为对PCIE线缆连接器插拔力度及操作考量,使用的Cable为PCIEx4的Cable,4根Cable组成一个x16的PCIE通道。
根据本发明的基于PCIE的扩展柜2的热插拔方法的一些实施方式,步骤S100还包括:
通过第一逻辑芯片3检测第一PCIE线缆连接器7与若干线缆9的连接以获取第一连接信息;
通过第二逻辑芯片4检测第二PCIE线缆连接器8与若干线缆9的连接以获取第二连接信息。
在本发明的一些实施例中,主控端1具有第一逻辑芯片3,通过第一逻辑芯片3检测主控端1的第一PCIE线缆连接器7与线缆9的连接情况;同理,扩展柜2中包含第二逻辑芯片4,通过第二逻辑芯片4检测扩展柜2的第二PCIE线缆连接器8与对应线缆9的连接情况。
根据本发明的基于PCIE的扩展柜2的热插拔方法的一些实施方式,步骤S300还包括:
响应于检测到第一PCIE线缆连接器7已连接的线缆9的带宽达到所需带宽,通过第一逻辑芯片3将第一指令信号发送至第一PCIE扩展芯片5;
响应于检测到第二PCIE线缆连接器8已连接的线缆9的带宽达到所需带宽,通过第二逻辑芯片4将第二指令信号发送至第二PCIE扩展芯片6。
在本发明的一些实施例中,通过第一逻辑芯片3检测主控端1的第一PCIE线缆连接器7已连接的线缆9的带宽,当检测到带宽达到所需带宽,第一逻辑芯片3将第一指令信号发送至第一PCIE扩展芯片5使第一PCIE扩展芯片5根据PCIE协议进行重新训练;同理,通过第二逻辑芯片4检测扩展柜2的第二PCIE线缆连接器8已连接的线缆9的带宽,当检测到带宽达到所需带宽,第二逻辑芯片4将第二指令信号发送至第二PCIE扩展芯片6使第二PCIE扩展芯片6根据PCIE协议进行重新训练。
根据本发明的基于PCIE的扩展柜2的热插拔方法的一些实施方式,步骤S400还包括:
响应于根据第一连接信息中的第一在位信号和第二连接信息中的第二在位信号获取的已连接的线缆9的数量相同,且根据第一在位信号和第二在位信号检测到已连接的线缆9的带宽达到所需带宽,使PCIE扩展芯片根据PCIE协议重新进行训练。
在本发明的一些实施例中,当每根Cable插入相应的PCIE线缆连接器时,Cable会将从连接器到逻辑芯片的在位信号拉低,该线缆9的连接信息则会显示在位信号被拉低,即表示该PCIE线缆连接器的线缆9已连接,因次,当逐个将线缆9与PCIE线缆连接器相连的过程中,第一在位信号表示的连接线缆9的数量和第二在位信号表示的连接线缆9的数量可能不同,因此,当根据第一在位信号和第二在位信号获取的已连接的线缆9的数量相同时,并且监测根据第一在位信号和第二在位信号检测到已连接的线缆9的带宽达到所需带宽时,PCIE扩展芯片根据PCIE协议重新进行训练。
本发明实施例的另一方面,提出了一种基于PCIE的扩展柜2的热插拔装置的实施例。该装置包括:
连接信息检测模块,连接信息监测模块配置为通过逻辑芯片检测主控端1与扩展柜2之间若干线缆9的连接信息;
带宽检测模块,带宽检测模块配置为基于连接信息中的在位信号检测已连接的线缆9的带宽;
指令发送模块,指令发送模块配置为响应于检测到带宽达到所需带宽,通过逻辑芯片对PCIE扩展芯片发送指令信号;
重新训练模块,重新训练模块配置为根据指令信号使PCIE扩展芯片根据PCIE协议重新进行训练,以使连接主控端1与扩展柜2的线缆9重新连接。
根据本发明的基于PCIE的扩展柜2的热插拔装置的一些实施方式,装置还包括:
PCIE链路连接模块,PCIE链路连接模块配置为将主控端1中的CPU连接至主控端1中的第一PCIE扩展芯片5,将第一PCIE扩展芯片5连接至主控端1的若干第一PCIE线缆连接器7,将扩展柜2中的第二PCIE扩展芯片6连接至扩展柜2中的若干第二PCIE线缆连接器8,通过若干线缆9连接若干第一PCIE线缆连接器7与对应若干第二PCIE线缆连接器8。
根据本发明的基于PCIE的扩展柜2的热插拔装置的一些实施方式,连接信息检测模块还配置为:
通过第一逻辑芯片3检测第一PCIE线缆连接器7与若干线缆9的连接以获取第一连接信息;
通过第二逻辑芯片4检测第二PCIE线缆连接器8与若干线缆9的连接以获取第二连接信息。
基于上述目的,本发明实施例的另一方面,还提出了一种计算机设备,该计算机设备包括:至少一个处理器;以及存储器,存储器存储有可在处理器上运行的计算机程序,处理器执行程序时执行前述的基于PCIE的扩展柜的热插拔方法。
本发明实施例的再一方面,还提供了一种计算机可读存储介质,计算机可读存储介质存储有计算机程序,其特征在于,计算机程序被处理器执行时执行前述的基于PCIE的扩展柜的热插拔方法。
同样地,本领域技术人员应当理解,以上针对根据本发明的基于PCIE的扩展柜的热插拔方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的装置、计算机设备和介质。为了本公开的简洁起见,在此不再重复阐述。
需要特别指出的是,上述基于PCIE的扩展柜的热插拔方法、装置、设备和介质的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于基于PCIE的扩展柜的热插拔方法、装置、设备和介质也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在实施例之上。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,基于PCIE的扩展柜的热插拔方法的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外,根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时,执行本发明实施例公开的方法中限定的上述功能。
此外,上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外,应该明白的是,本文的计算机可读存储介质(例如,存储器)可以是易失性存储器或非易失性存储器,或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的,非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM),该RAM可以充当外部高速缓存存储器。作为例子而非限制性的,RAM可以以多种形式获得,比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器,但是可替换地,处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器,使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中,存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中,处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中,功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现,则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质,该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的,该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备,或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外,任何连接都可以适当地称为计算机可读介质。例如,如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件,则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的,磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘,其中磁盘通常磁性地再现数据,而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种基于PCIE的扩展柜的热插拔方法,其特征在于,所述方法包括:
通过逻辑芯片检测主控端与扩展柜之间若干线缆的连接信息;
基于所述连接信息中的在位信号检测已连接的所述线缆的带宽;
响应于检测到所述带宽达到所需带宽,通过所述逻辑芯片对PCIE扩展芯片发送指令信号;
根据所述指令信号使所述PCIE扩展芯片根据PCIE协议重新进行训练,以使连接所述主控端与所述扩展柜的所述线缆重新连接。
2.根据权利要求1所述的基于PCIE的扩展柜的热插拔方法,其特征在于,所述方法还包括:
将所述主控端中的CPU连接至所述主控端中的第一PCIE扩展芯片,将第一PCIE扩展芯片连接至所述主控端的若干第一PCIE线缆连接器,将所述扩展柜中的第二PCIE扩展芯片连接至所述扩展柜中的若干第二PCIE线缆连接器,通过若干所述线缆连接若干所述第一PCIE线缆连接器与对应若干所述第二PCIE线缆连接器。
3.根据权利要求2所述的基于PCIE的扩展柜的热插拔方法,其特征在于,所述通过逻辑芯片检测主控端与扩展柜之间若干线缆的连接信息还包括:
通过第一逻辑芯片检测所述第一PCIE线缆连接器与若干所述线缆的连接以获取第一连接信息;
通过第二逻辑芯片检测所述第二PCIE线缆连接器与若干所述线缆的连接以获取第二连接信息。
4.根据权利要求3所述的基于PCIE的扩展柜的热插拔方法,其特征在于,所述响应于检测到所述带宽达到所需带宽,通过所述逻辑芯片对PCIE扩展芯片发送指令信号还包括:
响应于检测到第一PCIE线缆连接器已连接的所述线缆的所述带宽达到所需带宽,通过所述第一逻辑芯片将第一指令信号发送至所述第一PCIE扩展芯片;
响应于检测到第二PCIE线缆连接器已连接的所述线缆的所述带宽达到所需带宽,通过所述第二逻辑芯片将第二指令信号发送至所述第二PCIE扩展芯片。
5.根据权利要求3所述的基于PCIE的扩展柜的热插拔方法,其特征在于,所述根据所述指令信号使所述PCIE扩展芯片根据PCIE协议重新进行训练,以使连接所述主控端与所述扩展柜的所述线缆重新连接还包括:
响应于根据所述第一连接信息中的第一在位信号和所述第二连接信息中的第二在位信号获取的已连接的所述线缆的数量相同,且根据所述第一在位信号和所述第二在位信号检测到已连接的所述线缆的所述带宽达到所述所需带宽,使所述PCIE扩展芯片根据所述PCIE协议重新进行训练。
6.一种基于PCIE的扩展柜的热插拔装置,其特征在于,所述装置包括:
连接信息检测模块,所述连接信息监测模块配置为通过逻辑芯片检测主控端与扩展柜之间若干线缆的连接信息;
带宽检测模块,所述带宽检测模块配置为基于所述连接信息中的在位信号检测已连接的所述线缆的带宽;
指令发送模块,所述指令发送模块配置为响应于检测到所述带宽达到所需带宽,通过所述逻辑芯片对PCIE扩展芯片发送指令信号;
重新训练模块,所述重新训练模块配置为根据所述指令信号使所述PCIE扩展芯片根据PCIE协议重新进行训练,以使连接所述主控端与所述扩展柜的所述线缆重新连接。
7.根据权利要求6所述的基于PCIE的扩展柜的热插拔装置,其特征在于,所述装置还包括:
PCIE链路连接模块,所述PCIE链路连接模块配置为将所述主控端中的CPU连接至所述主控端中的第一PCIE扩展芯片,将第一PCIE扩展芯片连接至所述主控端的若干第一PCIE线缆连接器,将所述扩展柜中的第二PCIE扩展芯片连接至所述扩展柜中的若干第二PCIE线缆连接器,通过若干所述线缆连接若干所述第一PCIE线缆连接器与对应若干所述第二PCIE线缆连接器。
8.根据权利要求7所述的基于PCIE的扩展柜的热插拔装置,其特征在于,所述连接信息检测模块还配置为:
通过第一逻辑芯片检测所述第一PCIE线缆连接器与若干所述线缆的连接以获取第一连接信息;
通过第二逻辑芯片检测所述第二PCIE线缆连接器与若干所述线缆的连接以获取第二连接信息。
9.一种计算机设备,其特征在于,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时执行如权利要求1-5任意一项所述的方法。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时执行权利要求1-5任意一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010658025.6A CN111858431B (zh) | 2020-07-09 | 2020-07-09 | 一种基于pcie的扩展柜的热插拔方法、装置、设备和介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010658025.6A CN111858431B (zh) | 2020-07-09 | 2020-07-09 | 一种基于pcie的扩展柜的热插拔方法、装置、设备和介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111858431A CN111858431A (zh) | 2020-10-30 |
CN111858431B true CN111858431B (zh) | 2022-08-02 |
Family
ID=73153513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010658025.6A Active CN111858431B (zh) | 2020-07-09 | 2020-07-09 | 一种基于pcie的扩展柜的热插拔方法、装置、设备和介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111858431B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112416828A (zh) * | 2020-11-20 | 2021-02-26 | 苏州浪潮智能科技有限公司 | 利用在位信号保持pcie信号连接的方法、系统、设备及介质 |
CN112783817B (zh) * | 2021-01-29 | 2024-01-05 | 上海联影医疗科技股份有限公司 | 设备接入检测装置、PCIe路由卡、系统、控制方法及介质 |
CN113110269A (zh) * | 2021-05-31 | 2021-07-13 | 上海电气集团股份有限公司 | 一种通用型中高压电力电子设备控制器 |
CN113568855B (zh) * | 2021-07-30 | 2024-05-14 | 福州创实讯联信息技术有限公司 | 一种低成本的pcie热拔插多模式兼容装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108108324A (zh) * | 2018-03-02 | 2018-06-01 | 山东超越数控电子股份有限公司 | 一种pcie扩展方法与装置 |
-
2020
- 2020-07-09 CN CN202010658025.6A patent/CN111858431B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108108324A (zh) * | 2018-03-02 | 2018-06-01 | 山东超越数控电子股份有限公司 | 一种pcie扩展方法与装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111858431A (zh) | 2020-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111858431B (zh) | 一种基于pcie的扩展柜的热插拔方法、装置、设备和介质 | |
CN106104506B (zh) | 用于在usb c型接口中进入附件对接模式的方法、装置和计算机程序产品 | |
CN111143106B (zh) | 一种双端口ssd的修复方法、装置、设备和介质 | |
CN110806964B (zh) | 一种硬盘点灯的方法、设备以及存储介质 | |
CN110502462B (zh) | 一种ocp转接卡和服务器 | |
CN112328440B (zh) | 一种硬盘物理位置确定方法和装置 | |
CN111030892B (zh) | 一种测试bmc ncsi自适应模式下网络功能的方法、设备及介质 | |
CN111124722B (zh) | 一种隔离故障内存的方法、设备及介质 | |
US20160020952A1 (en) | Selective Single-Ended Transmission for High Speed Serial Links | |
CN103490906A (zh) | 供电处理方法和装置及供电系统 | |
CN111417034A (zh) | 一种交换机及其交换板卡热插拔方法、装置和系统 | |
CN109032855B (zh) | 一种双控存储设备 | |
CN111273753A (zh) | 一种基于bmc的机房温度检测控制方法、装置、设备和介质 | |
CN111856257B (zh) | 一种cpld固件检测及保护的方法、系统、设备及介质 | |
CN111858427B (zh) | 一种基于高速连接器实现热插拔的电路、方法和服务器 | |
JP6434630B2 (ja) | Usb otgデバイス識別システムおよび装置 | |
CN111309553B (zh) | 一种监控存储Jbod的方法、系统、设备及介质 | |
CN111193818A (zh) | 一种获取ip地址的方法、系统、设备及介质 | |
CN109343905B (zh) | 一种pcie资源配置系统和方法 | |
CN112416828A (zh) | 利用在位信号保持pcie信号连接的方法、系统、设备及介质 | |
WO2017049973A1 (zh) | 数据传输控制方法、主机设备、usb设备及系统 | |
CN115827543A (zh) | 一种基于FPGA实现eSPI通信方法、系统、设备及介质 | |
CN111858264A (zh) | 一种防止线缆错误拔出的方法、系统、设备及介质 | |
CN115374042A (zh) | 一种总线切换方法、装置、设备及介质 | |
CN113076270A (zh) | 一种io接口的协议配置装置、方法及相关组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |