CN112416828A - 利用在位信号保持pcie信号连接的方法、系统、设备及介质 - Google Patents

利用在位信号保持pcie信号连接的方法、系统、设备及介质 Download PDF

Info

Publication number
CN112416828A
CN112416828A CN202011311071.5A CN202011311071A CN112416828A CN 112416828 A CN112416828 A CN 112416828A CN 202011311071 A CN202011311071 A CN 202011311071A CN 112416828 A CN112416828 A CN 112416828A
Authority
CN
China
Prior art keywords
place
expansion cabinet
signal
main controller
main control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011311071.5A
Other languages
English (en)
Inventor
王凌骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011311071.5A priority Critical patent/CN112416828A/zh
Publication of CN112416828A publication Critical patent/CN112416828A/zh
Priority to PCT/CN2021/121429 priority patent/WO2022105448A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种利用在位信号保持PCIE信号连接的方法、系统、设备和存储介质，方法包括：响应于主控制器与扩展柜之间的PCIE链路中断，基于扩展柜每个端口在位信号判断主控制器与扩展柜之间的线缆是否全部在位；响应于主控制器与扩展柜之间的线缆全部在位，向主控制器的主控芯片发送在位信号；响应于主控芯片接收到在位信号，释放复位信号并解除主控芯片上行口的PCIE链路的复位状态；以及响应于主控芯片上行口的PCIE链路结束复位状态，连通PCIE链路以使得主控制器与扩展柜处于连接状态。本发明通过向主控制器的主控芯片发送在位信号；以及释放复位信号并解除主控芯片上行口的PCIE链路的复位状态，实现了保持主控制器与扩展柜连接的目的，提高了产品的可靠性。

Description

利用在位信号保持PCIE信号连接的方法、系统、设备及介质
技术领域
本发明涉及服务器领域，更具体地，特别是指一种利用在位信号保持PCIE信号连接的方法、系统、计算机设备及可读介质。
背景技术
随着互联网企业的日益增多，所涉及的行业也越来越多。比如电商行业，短视频和微视频行业，在线直播行业以及网络电影网络音乐等等，它们都把实体产品都搬到了网络上，人们现在只要有手机，就能随时随地的享受这些产品。这些虚拟的东西均存在于大型的存储服务器中，存储服务器通过CPU计算处理各类问题，然后将信息存储到挂载的硬盘上。有的存储服务器中CPU主板和硬盘在一起，有的存储服务器中CPU主板和硬盘是两个控制器，即CPU和硬盘不在同一个主板上，可以通过网络连接，也可以通过线缆连接。
某些特殊的应用场合可能要求PCIe设备能够以高可靠性持续不间断运行，为此，PCIe总线采用热插拔(Hot Plug)技术，来实现不关闭系统电源的情况下更换PCIe卡设备。在设备正常运行时，会发生各种各样的问题，其中也包括线缆损坏或者操作人员插错线缆，这类问题都会导致主控制器和扩展柜在相应的节点断开连接，导致控制器由双控变为单控，严重影响产品性能，但要是关闭主控制柜和扩展柜更换线缆，不仅仅是耽误时间，还影响正常业务的交互。
发明内容
有鉴于此，本发明实施例的目的在于提出一种利用在位信号保持PCIE信号连接的方法、系统、计算机设备及计算机可读存储介质，通过向主控制器的主控芯片发送在位信号；以及释放复位信号并解除主控芯片上行口的PCIE链路的复位状态，实现了保持主控制器与扩展柜连接的目的，提高了产品的可靠性。
基于上述目的，本发明实施例的一方面提供了一种利用在位信号保持PCIE信号连接的方法，包括如下步骤：响应于主控制器与扩展柜之间的PCIE链路中断，基于扩展柜每个端口的在位信号判断所述主控制器与所述扩展柜之间的线缆是否全部在位；响应于所述主控制器与所述扩展柜之间的线缆全部在位，向所述主控制器的主控芯片发送在位信号；响应于所述主控芯片接收到所述在位信号，释放复位信号并解除所述主控芯片上行口的PCIE链路的复位状态；以及响应于所述主控芯片上行口的PCIE链路结束复位状态，连通所述PCIE链路以使得所述主控制器与所述扩展柜处于连接状态。
在一些实施方式中，所述基于扩展柜每个端口的在位信号判断所述主控制器与所述扩展柜之间的线缆是否全部在位包括：获取扩展柜每个端口的在位信号，并将每个在位信号取反后与其他在位信号进行与操作，判断结果是否为预设值。
在一些实施方式中，方法还包括：响应于所述主控制器与所述扩展柜之间的线缆没有全部在位，复位所述扩展柜的主控芯片的PCIE信号。
在一些实施方式中，方法还包括：响应于所述主控制柜与所述扩展柜处于连接状态，检测序列表中是否存在所有端口的设备序列；以及响应于序列表中不存在所有端口的设备序列，按照所述序列表中的设备序列设置连接带宽。
本发明实施例的另一方面，还提供了一种利用在位信号保持PCIE信号连接系统，包括：判断模块，配置用于响应于主控制器与扩展柜之间的PCIE链路中断，基于扩展柜每个端口的在位信号判断所述主控制器与所述扩展柜之间的线缆是否全部在位；发送模块，配置用于响应于所述主控制器与所述扩展柜之间的线缆全部在位，向所述主控制器的主控芯片发送在位信号；复位模块，配置用于响应于所述主控芯片接收到所述在位信号，释放复位信号并解除所述主控芯片上行口的PCIE链路的复位状态；以及连接模块，配置用于响应于所述主控芯片上行口的PCIE链路结束复位状态，连通所述PCIE链路以使得所述主控制器与所述扩展柜处于连接状态。
在一些实施方式中，所述判断模块配置用于：获取扩展柜每个端口的在位信号，并将每个在位信号取反后与其他在位信号进行与操作，判断结果是否为预设值。
在一些实施方式中，还包括第二复位模块，配置用于：响应于所述主控制器与所述扩展柜之间的线缆没有全部在位，复位所述扩展柜的主控芯片的PCIE信号。
在一些实施方式中，还包括检测模块，配置用于：响应于所述主控制柜与所述扩展柜处于连接状态，检测序列表中是否存在所有端口的设备序列；以及响应于序列表中不存在所有端口的设备序列，按照所述序列表中的设备序列设置连接带宽。
本发明实施例的又一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现如上方法的步骤。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明具有以下有益技术效果：通过向主控制器的主控芯片发送在位信号；以及释放复位信号并解除主控芯片上行口的PCIE链路的复位状态，实现了保持主控制器与扩展柜连接的目的，提高了产品的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的利用在位信号保持PCIE信号连接的方法的实施例的示意图；
图2为本发明提供的利用在位信号保持PCIE信号连接的计算机设备的实施例的硬件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种利用在位信号保持PCIE信号连接的方法的实施例。图1示出的是本发明提供的利用在位信号保持PCIE信号连接的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：
S1、响应于主控制器与扩展柜之间的PCIE链路中断，基于扩展柜每个端口的在位信号判断主控制器与扩展柜之间的线缆是否全部在位；
S2、响应于主控制器与扩展柜之间的线缆全部在位，向主控制器的主控芯片发送在位信号；
S3、响应于主控芯片接收到在位信号，释放复位信号并解除主控芯片上行口的PCIE链路的复位状态；以及
S4、响应于主控芯片上行口的PCIE链路结束复位状态，连通PCIE链路以使得主控制器与扩展柜处于连接状态。
主控制器和扩展柜之间是通过Mini SAS线缆交互，它们之间是通过PCIE协议进行通信的，虽然是PCIE协议，由于是用Mini SAS线缆，线缆内部只有x16的差分信号，没有其他的sideband(边带)信号，因此主控制器和扩展柜之间是不完整的PCIE协议，在一定程度或者场景下，热拔插线缆就会中断PCIE链路，使主控制器和扩展柜失去交互，使状态机进入Polling(轮询)状态，由于没有其他的sideband，主控制器不能下发PERST(复位)信号给扩展柜，只有重启主控制柜或者扩展柜来解决问题。本实施例在模拟主控制器和扩展柜之间PCIE链路中断时，可以任意热拔插线缆，例如，可以只热拔插扩展柜侧任意线缆数根，也可以只热拔插主控制器端任意线缆数根，也可以在主控制器和扩展柜之间任意热拔插。
响应于主控制器与扩展柜之间的PCIE链路中断，基于扩展柜每个端口的在位信号判断主控制器与扩展柜之间的线缆是否全部在位。在标准的Mini SAS线缆中，都会有线缆在位信号，当一根线缆插入扩展柜时，此端口的在位信号会被拉低，该拉低延时3秒后输入到主控制器或扩展柜的CPLD中，延时的目的是防止由于操作人员抖动无操作而误认为是线缆插入，另外，PCIE状态机的Polling状态有24ms的判断，如果24ms内没有完成Polling_Active，会跳出Polling状态回到Detect(检测)状态。
在一些实施方式中，所述基于扩展柜每个端口的在位信号判断所述主控制器与所述扩展柜之间的线缆是否全部在位包括：获取扩展柜每个端口的在位信号，并将每个在位信号取反后与其他在位信号进行与操作，判断结果是否为预设值。主控制器的CPLD把端口的在位信号“取反”寄存到寄存器中，与其他端口的在位信号进行“与”操作。同样的原理，当扩展柜所有端口的线缆都完全热插入时，CPLD把所有端口的在位信号逐一“取反”进行“与”操作。因为在位信号是低电平，对于CPLD而言就是“0”，与其他端口的在位信号“取反”再进行“与”操作时，如果为“0”，说明至少有一根线缆未插入，如果为“1”，则说明所有的线缆都已经全部插入扩展柜端。
响应于主控制器与扩展柜之间的线缆全部在位，向主控制器的主控芯片发送在位信号。在一些实施方式中，方法还包括：响应于所述主控制器与所述扩展柜之间的线缆没有全部在位，复位所述扩展柜的主控芯片的PCIE信号。定义一个4位的wire类型的变量prsnt_mini_sas[3:0]，每一位代表每个端口的在位状态，当线缆在位时，对应的变量为“0”，线缆不在位时，对应的变量为“1”，不管线缆是否在位，prsnt_mini_sas[3:0]都要取反输出，此时再定义一个变量perst，把4个端口的在位信息输入到该变量：perst＝(prsnt_mini_sas_dly[3:0]＝＝4'b1111)？1'b1:1'b0。如果perst＝0，说明有线缆不在位，一直复位扩展柜的主控芯片的PCIE信号；如果perst＝1，说明4根线缆已全部在位，释放扩展柜的主控芯片的PCIE信号。
响应于主控芯片接收到在位信号，释放复位信号并解除主控芯片上行口的PCIE链路的复位状态。CPLD把所有端口的在位信号输出到主控制器或扩展柜的主控芯片内，用来控制主控芯片上行口的PERST信号，当所有端口的线缆都在位时，CPLD最终会输出“1”(高电平)给主控芯片，主控芯片检测为高电平，就会释放掉PERST信号，使主控芯片上行口的PCIE链路解复位。当所有端口的至少有一根线缆不在位时，及CPLD最终会输出“0”(低电平)给主控芯片，主控芯片检测为低电平，就会一直拉住PERST信号，使主控芯片上行口的PCIE一直处于复位状态，不会Link，状态机一直处于Detect状态。
响应于主控芯片上行口的PCIE链路结束复位状态，连通PCIE链路以使得主控制器与扩展柜处于连接状态。
在一些实施方式中，方法还包括：响应于所述主控制柜与所述扩展柜处于连接状态，检测序列表中是否存在所有端口的设备序列；以及响应于序列表中不存在所有端口的设备序列，按照所述序列表中的设备序列设置连接带宽。当所有线缆都插入后，PCIe总线中的链路初始化与训练，就是开始进入状态机模式，进行Link过程。比如有4个端口，每个端口为x4的带宽，从端口1开始插入，当端口3或者端口4插入后，状态机会从Detect到Polling到Configuration(配置)再到L0，如果在Detect序列中没有端口3和端口4的设备序列，PCIE也没有x12的带宽，那只能Link为前两个端口的带宽，即x8的带宽。但是端口3和端口4最终还是插入到主控制器和扩展柜中，如果主控制器和扩展柜都支持x16 Gen3的高速率传输，会则会自动进入Re-training(再训练)状态，以重新切换速率，最终为Gen3速率和x16的带宽。如果最后插入的是端口1，因为PCIE的机制是从Lane0开始Link的，当端口1还没有插入时，是不会Link的，只有端口1插入时，会进入状态机，直接就是x16的带宽，不需要Re-training机制。
当主控制器和扩展柜处于正常Link状态时，任意热拔插一根线缆，状态机也是会跳转到Detect状态，PCIe设备会去检测自己Link(连接)的另一端是否存在其他PCIe设备。换句话说，就是检测是否存在其他的PCIe设备与其相连接。当线缆恢复后，检测到对端有PCIE设备，就会从Detect状态进入下一个状态，直到L0状态，完成Link。
如果没有使用该判断机制，会增加设备连接不正常的概率，因为在热拔插的过程中，会出现陷入状态机的某个状态中，始终无法跳出，必须把主控芯片复位或者断电操作才能恢复，这样大大降低了工作效率，也会大大增加数据丢失的概率。如果使用该机制，从而避免了上述问题的复现，节省了劳动力，方便操作人员更换线缆，提高了产品的可靠性。
需要特别指出的是，上述利用在位信号保持PCIE信号连接的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于利用在位信号保持PCIE信号连接的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种利用在位信号保持PCIE信号连接的系统，包括：判断模块，配置用于响应于主控制器与扩展柜之间的PCIE链路中断，基于扩展柜每个端口的在位信号判断所述主控制器与所述扩展柜之间的线缆是否全部在位；发送模块，配置用于响应于所述主控制器与所述扩展柜之间的线缆全部在位，向所述主控制器的主控芯片发送在位信号；复位模块，配置用于响应于所述主控芯片接收到所述在位信号，释放复位信号并解除所述主控芯片上行口的PCIE链路的复位状态；以及连接模块，配置用于响应于所述主控芯片上行口的PCIE链路结束复位状态，连通所述PCIE链路以使得所述主控制器与所述扩展柜处于连接状态。
在一些实施方式中，所述判断模块配置用于：获取扩展柜每个端口的在位信号，并将每个在位信号取反后与其他在位信号进行与操作，判断结果是否为预设值。
在一些实施方式中，还包括第二复位模块，配置用于：响应于所述主控制器与所述扩展柜之间的线缆没有全部在位，复位所述扩展柜的主控芯片的PCIE信号。
在一些实施方式中，还包括检测模块，配置用于：响应于所述主控制柜与所述扩展柜处于连接状态，检测序列表中是否存在所有端口的设备序列；以及响应于序列表中不存在所有端口的设备序列，按照所述序列表中的设备序列设置连接带宽。
基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：S1、响应于主控制器与扩展柜之间的PCIE链路中断，基于扩展柜每个端口的在位信号判断主控制器与扩展柜之间的线缆是否全部在位；S2、响应于主控制器与扩展柜之间的线缆全部在位，向主控制器的主控芯片发送在位信号；S3、响应于主控芯片接收到在位信号，释放复位信号并解除主控芯片上行口的PCIE链路的复位状态；以及S4、响应于主控芯片上行口的PCIE链路结束复位状态，连通PCIE链路以使得主控制器与扩展柜处于连接状态。
在一些实施方式中，所述基于扩展柜每个端口的在位信号判断所述主控制器与所述扩展柜之间的线缆是否全部在位包括：获取扩展柜每个端口的在位信号，并将每个在位信号取反后与其他在位信号进行与操作，判断结果是否为预设值。
在一些实施方式中，步骤还包括：响应于所述主控制器与所述扩展柜之间的线缆没有全部在位，复位所述扩展柜的主控芯片的PCIE信号。
在一些实施方式中，步骤还包括：响应于所述主控制柜与所述扩展柜处于连接状态，检测序列表中是否存在所有端口的设备序列；以及响应于序列表中不存在所有端口的设备序列，按照所述序列表中的设备序列设置连接带宽。
如图2所示，为本发明提供的上述利用在位信号保持PCIE信号连接的计算机设备的一个实施例的硬件结构示意图。
以如图2所示的装置为例，在该装置中包括一个处理器301以及一个存储器302，并还可以包括：输入装置303和输出装置304。
处理器301、存储器302、输入装置303和输出装置304可以通过总线或者其他方式连接，图2中以通过总线连接为例。
存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的利用在位信号保持PCIE信号连接的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的利用在位信号保持PCIE信号连接的方法。
存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据利用在位信号保持PCIE信号连接的方法的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置303可接收输入的用户名和密码等信息。输出装置304可包括显示屏等显示设备。
一个或者多个利用在位信号保持PCIE信号连接的方法对应的程序指令/模块存储在存储器302中，当被处理器301执行时，执行上述任意方法实施例中的利用在位信号保持PCIE信号连接的方法。
执行上述利用在位信号保持PCIE信号连接的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行如上方法的计算机程序。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，利用在位信号保持PCIE信号连接的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种利用在位信号保持PCIE信号连接的方法，其特征在于，包括以下步骤：
响应于主控制器与扩展柜之间的PCIE链路中断，基于扩展柜每个端口的在位信号判断所述主控制器与所述扩展柜之间的线缆是否全部在位；
响应于所述主控制器与所述扩展柜之间的线缆全部在位，向所述主控制器的主控芯片发送在位信号；
响应于所述主控芯片接收到所述在位信号，释放复位信号并解除所述主控芯片上行口的PCIE链路的复位状态；以及
响应于所述主控芯片上行口的PCIE链路结束复位状态，连通所述PCIE链路以使得所述主控制器与所述扩展柜处于连接状态。
2.根据权利要求1所述的方法，其特征在于，所述基于扩展柜每个端口的在位信号判断所述主控制器与所述扩展柜之间的线缆是否全部在位包括：
获取扩展柜每个端口的在位信号，并将每个在位信号取反后与其他在位信号进行与操作，判断结果是否为预设值。
3.根据权利要求1所述的方法，其特征在于，还包括：
响应于所述主控制器与所述扩展柜之间的线缆没有全部在位，复位所述扩展柜的主控芯片的PCIE信号。
4.根据权利要求1所述的方法，其特征在于，还包括：
响应于所述主控制柜与所述扩展柜处于连接状态，检测序列表中是否存在所有端口的设备序列；以及
响应于序列表中不存在所有端口的设备序列，按照所述序列表中的设备序列设置连接带宽。
5.一种利用在位信号保持PCIE信号连接的系统，其特征在于，包括：
判断模块，配置用于响应于主控制器与扩展柜之间的PCIE链路中断，基于扩展柜每个端口的在位信号判断所述主控制器与所述扩展柜之间的线缆是否全部在位；
发送模块，配置用于响应于所述主控制器与所述扩展柜之间的线缆全部在位，向所述主控制器的主控芯片发送在位信号；
复位模块，配置用于响应于所述主控芯片接收到所述在位信号，释放复位信号并解除所述主控芯片上行口的PCIE链路的复位状态；以及
连接模块，配置用于响应于所述主控芯片上行口的PCIE链路结束复位状态，连通所述PCIE链路以使得所述主控制器与所述扩展柜处于连接状态。
6.根据权利要求5所述的系统，其特征在于，所述判断模块配置用于：
获取扩展柜每个端口的在位信号，并将每个在位信号取反后与其他在位信号进行与操作，判断结果是否为预设值。
7.根据权利要求5所述的系统，其特征在于，还包括第二复位模块，配置用于：
响应于所述主控制器与所述扩展柜之间的线缆没有全部在位，复位所述扩展柜的主控芯片的PCIE信号。
8.根据权利要求5所述的系统，其特征在于，还包括检测模块，配置用于：
响应于所述主控制柜与所述扩展柜处于连接状态，检测序列表中是否存在所有端口的设备序列；以及
响应于序列表中不存在所有端口的设备序列，按照所述序列表中的设备序列设置连接带宽。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-4任意一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-4任意一项所述方法的步骤。
CN202011311071.5A 2020-11-20 2020-11-20 利用在位信号保持pcie信号连接的方法、系统、设备及介质 Pending CN112416828A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011311071.5A CN112416828A (zh) 2020-11-20 2020-11-20 利用在位信号保持pcie信号连接的方法、系统、设备及介质
PCT/CN2021/121429 WO2022105448A1 (zh) 2020-11-20 2021-09-28 利用在位信号保持pcie信号连接的方法、系统、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011311071.5A CN112416828A (zh) 2020-11-20 2020-11-20 利用在位信号保持pcie信号连接的方法、系统、设备及介质

Publications (1)

Publication Number Publication Date
CN112416828A true CN112416828A (zh) 2021-02-26

Family

ID=74778156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011311071.5A Pending CN112416828A (zh) 2020-11-20 2020-11-20 利用在位信号保持pcie信号连接的方法、系统、设备及介质

Country Status (2)

Country Link
CN (1) CN112416828A (zh)
WO (1) WO2022105448A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113568855A (zh) * 2021-07-30 2021-10-29 福州创实讯联信息技术有限公司 一种低成本的pcie热拔插多模式兼容装置
WO2022105448A1 (zh) * 2020-11-20 2022-05-27 苏州浪潮智能科技有限公司 利用在位信号保持pcie信号连接的方法、系统、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103543961A (zh) * 2013-10-12 2014-01-29 浙江宇视科技有限公司 一种基于PCIe的存储扩展系统及存储扩展方法
CN108108324A (zh) * 2018-03-02 2018-06-01 山东超越数控电子股份有限公司 一种pcie扩展方法与装置
CN111858431A (zh) * 2020-07-09 2020-10-30 苏州浪潮智能科技有限公司 一种基于pcie的扩展柜的热插拔方法、装置、设备和介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183909A (zh) * 2006-11-14 2008-05-21 中兴通讯股份有限公司 一种可实现加速倒换的业务单板及方法
US10372649B2 (en) * 2016-11-03 2019-08-06 International Business Machines Corporation PCIe Link Reset to Minimize Workload Impact
US11928071B2 (en) * 2019-04-29 2024-03-12 Maxlinear, Inc. System communication technique over PCIe® (peripheral component interconnect express) link
CN112416828A (zh) * 2020-11-20 2021-02-26 苏州浪潮智能科技有限公司 利用在位信号保持pcie信号连接的方法、系统、设备及介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103543961A (zh) * 2013-10-12 2014-01-29 浙江宇视科技有限公司 一种基于PCIe的存储扩展系统及存储扩展方法
CN108108324A (zh) * 2018-03-02 2018-06-01 山东超越数控电子股份有限公司 一种pcie扩展方法与装置
CN111858431A (zh) * 2020-07-09 2020-10-30 苏州浪潮智能科技有限公司 一种基于pcie的扩展柜的热插拔方法、装置、设备和介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022105448A1 (zh) * 2020-11-20 2022-05-27 苏州浪潮智能科技有限公司 利用在位信号保持pcie信号连接的方法、系统、设备及介质
CN113568855A (zh) * 2021-07-30 2021-10-29 福州创实讯联信息技术有限公司 一种低成本的pcie热拔插多模式兼容装置
CN113568855B (zh) * 2021-07-30 2024-05-14 福州创实讯联信息技术有限公司 一种低成本的pcie热拔插多模式兼容装置

Also Published As

Publication number Publication date
WO2022105448A1 (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US8656067B2 (en) Peripheral device identification for pairing
US20200250863A1 (en) System and Method for Wiring Management of Multi-chassis Systems in a Datacenter using Augmented Reality and Available Sensor Data
US20170163479A1 (en) Method, Device and System of Renewing Terminal Configuration In a Memcached System
CN112416828A (zh) 利用在位信号保持pcie信号连接的方法、系统、设备及介质
JP7212491B2 (ja) ネットワークサービス持続性管理
CN112445533A (zh) 一种复位pcie设备的方法、系统、设备及介质
CN109474489B (zh) 一种链路检测方法、装置及网络设备
CN107465957B (zh) 智能电视快速连接arc功放设备的方法
CN106797370B (zh) 一种sas系统及sas系统的遍历方法、装置
CN105302673A (zh) 信息备份方法、装置及终端
US10261937B2 (en) Method and system for communication of device information
US7631129B2 (en) Computer monitoring system and monitoring method
US10659251B2 (en) Ring protection network division
US9081614B2 (en) Managing shared resources in a multi-computer system with failover support
CN115412459B (zh) 一种车载以太网的环网测试方法、系统和设备
CN114020678B (zh) 服务器串行控制台重定向方法、装置、系统以及电子设备
CN115865743A (zh) 一种实现融合型机顶盒网络连通性检测的装置及方法
CN109710545B (zh) 数据传输方法及装置、计算机可读存储介质、计算机系统
CN111858264A (zh) 一种防止线缆错误拔出的方法、系统、设备及介质
CN112423068A (zh) 智能电视调试方法、装置、移动终端和可读存储介质
CN114422296B (zh) 一种多场景虚拟网络构建系统、方法、终端及存储介质
CN112540884B (zh) 热备份效果检测方法、装置、系统和计算机可读介质
US8355630B1 (en) Polarity inversion detection for an optical circuit switch
CN116886463B (zh) 级联通信方法、装置、设备以及介质
CN106507446B (zh) 一种无线保真Wi-Fi连接方法及移动终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210226

RJ01 Rejection of invention patent application after publication