CN112445533A - 一种复位pcie设备的方法、系统、设备及介质 - Google Patents

一种复位pcie设备的方法、系统、设备及介质 Download PDF

Info

Publication number
CN112445533A
CN112445533A CN202011314405.4A CN202011314405A CN112445533A CN 112445533 A CN112445533 A CN 112445533A CN 202011314405 A CN202011314405 A CN 202011314405A CN 112445533 A CN112445533 A CN 112445533A
Authority
CN
China
Prior art keywords
pcie equipment
reset
pcie
place
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011314405.4A
Other languages
English (en)
Inventor
王凌骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011314405.4A priority Critical patent/CN112445533A/zh
Publication of CN112445533A publication Critical patent/CN112445533A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种复位PCIE设备的方法、系统、设备和存储介质，方法包括：响应于PSX主控芯片完成热复位，判断与PSX主控芯片连接的PCIE设备是否在位；响应于与PSX主控芯片连接的PCIE设备在位，给PCIE设备发送低电平复位信号；响应于PCIE设备接收到低电平复位信号，延时预定时间后，解除PCIE设备的复位状态；以及拉高PCIE设备的复位信号以实现对PCIE设备的复位。本发明通过给在位PCIE设备发送低电平复位信号，并解除PCIE设备的复位状态，拉高PCIE设备的复位信号以实现对PCIE设备的复位，从而避免对主控芯片断电，提高了产品的可靠性。

Description

一种复位PCIE设备的方法、系统、设备及介质
技术领域
本发明涉及PCIE领域，更具体地，特别是指一种复位PCIE设备的方法、系统、计算机设备及可读介质。
背景技术
现在人们可以随时随地的利用手机欣赏电影，享受音乐，看看直播以及网上消费等等，所有的这一切都是基于这些资源已经被放到了一个可以共享的平台上面，而这个平台就是以大容量的存储资源为基础，人们把所需要的资源放进去，可以自己使用，也可以共享他人。这些存储空间不仅仅需要无限大的存储介质，还得需要可靠的系统去维护，去支配，去处理。渐渐的就衍生出来一种存储服务器，它可以有效的调配存储资源，根据使用者的需求提供便捷服务。有些存储服务器是CPU主板和硬盘在一个控制板上，有些存储服务器是CPU主板和硬盘是两个控制器，即CPU和硬盘不在同一个主板上，硬盘在扩展柜主板上，可以通过网络连接，也可以通过线缆连接。
为了确保扩展柜后端的硬盘不丢失，防止出现数据丢失的现象，扩展柜中的PSX主控芯片下行口一般都是挂载硬盘的PCIE(Peripheral Component Interface Express，总线和接口标准)设备。当PSX主控芯片遇到复位或者升级后，会出现与下行口的PCIE设备断开连接的情况。现有技术是将主控芯片进行断电操作，这样大大降低了工作效率，也会大大增加数据丢失的概率。
发明内容
有鉴于此，本发明实施例的目的在于提出一种复位PCIE设备的方法、系统、计算机设备及计算机可读存储介质，通过给在位PCIE设备发送低电平复位信号，并解除PCIE设备的复位状态，拉高PCIE设备的复位信号以实现对PCIE设备的复位，从而避免对主控芯片断电，提高了产品的可靠性。
基于上述目的，本发明实施例的一方面提供了一种复位PCIE设备的方法，包括如下步骤：响应于PSX主控芯片完成热复位，判断与所述PSX主控芯片连接的PCIE设备是否在位；响应于与所述PSX主控芯片连接的PCIE设备在位，给所述PCIE设备发送低电平复位信号；响应于PCIE设备接收到低电平复位信号，延时预定时间后，解除所述PCIE设备的复位状态；以及拉高所述PCIE设备的复位信号以实现对所述PCIE设备的复位。
在一些实施方式中，所述判断与所述PSX主控芯片连接的PCIE设备是否在位包括：从CPLD获取所述PCIE设备的在位参数，并基于所述在位参数是否为预定数值判断PCIE设备是否在位。
在一些实施方式中，所述给所述PCIE设备发送低电平复位信号包括：向所述CPLD发送包括所有PCIE设备的复位控制信号，所述复位控制信号与所述在位参数一一对应。
在一些实施方式中，方法还包括：在解除所述PCIE设备的复位状态的第二预定时间之后，检测所述PCIE设备是否均复位成功；以及响应于存在PCIE设备复位失败，再次拉高所述PCIE设备的复位信号。
本发明实施例的另一方面，还提供了一种复位PCIE设备系统，包括：判断模块，配置用于响应于PSX主控芯片完成热复位，判断与所述PSX主控芯片连接的PCIE设备是否在位；发送模块，配置用于响应于与所述PSX主控芯片连接的PCIE设备在位，给所述PCIE设备发送低电平复位信号；执行模块，配置用于响应于PCIE设备接收到低电平复位信号，延时预定时间后，解除所述PCIE设备的复位状态；以及复位模块，配置用于拉高所述PCIE设备的复位信号以实现对所述PCIE设备的复位。
在一些实施方式中，所述判断模块配置用于：从CPLD获取所述PCIE设备的在位参数，并基于所述在位参数是否为预定数值判断PCIE设备是否在位。
在一些实施方式中，所述发送模块配置用于：向所述CPLD发送包括所有PCIE设备的复位控制信号，所述复位控制信号与所述在位参数一一对应。
在一些实施方式中，系统还包括检测模块，配置用于：在解除所述PCIE设备的复位状态的第二预定时间之后，检测所述PCIE设备是否均复位成功；以及响应于存在PCIE设备复位失败，再次拉高所述PCIE设备的复位信号。
本发明实施例的又一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现如上方法的步骤。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明具有以下有益技术效果：通过给在位PCIE设备发送低电平复位信号，并解除PCIE设备的复位状态，拉高PCIE设备的复位信号以实现对PCIE设备的复位，从而避免对主控芯片断电，提高了产品的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的复位PCIE设备的方法的实施例的示意图；
图2为本发明提供的复位PCIE设备的计算机设备的实施例的硬件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种复位PCIE设备的方法的实施例。图1示出的是本发明提供的复位PCIE设备的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：
S1、响应于PSX主控芯片完成热复位，判断与PSX主控芯片连接的PCIE设备是否在位；
S2、响应于与PSX主控芯片连接的PCIE设备在位，给PCIE设备发送低电平复位信号；
S3、响应于PCIE设备接收到低电平复位信号，延时预定时间后，解除PCIE设备的复位状态；以及
S4、拉高PCIE设备的复位信号以实现对PCIE设备的复位。
一般扩展柜有JBOF和JBOD两种，JBOF扩展柜后端挂载NVMe(non-volatile memoryexpress，非易失性高速传输总线)的硬盘，JBOD扩展柜后端挂载SAS硬盘，本发明实施例以JBOF为例，利用PSX主控芯片控制下行口硬盘PCIE，解决了当PSX主控芯片遇到复位或者升级后，主控芯片下行口PCIE设备不可见的情况。
PSX主控芯片有上行口和下行口，上行口一般与CPU交互，下行口一般挂载PCIE设备，比如NVMe硬盘和各种PCIE卡，因此PSX主控芯片的下行口的设备可以完全由PSX主控芯片控制。
响应于PSX主控芯片完成热复位，判断与PSX主控芯片连接的PCIE设备是否在位。当对PSX主控芯片在线升级后，会使PSX主控芯片热复位，不管是PCIE卡还是PCIE硬盘，都有在位信号和PERST信号，当PSX主控芯片复位后，会首先判断需要复位的PCIE设备的在位信号。
在一些实施方式中，所述判断与所述PSX主控芯片连接的PCIE设备是否在位包括：从CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)获取所述PCIE设备的在位参数，并基于所述在位参数是否为预定数值判断PCIE设备是否在位。PSX主控芯片通过CPLD获取PCIE设备的在位信号，比如后端挂载了25块硬盘，硬盘在位信号为低电平，在CPLD中定义一个25位宽的变量：wire hdd_present_n_flt[24:0]。该变量记录每个硬盘的在位情况，有硬盘的槽位对应的一位就为“0”，当25块硬盘都在位时，hdd_present_n_flt[24:0]＝25’b0 0000 0000 0000 0000 0000 0000。CPLD把这25位数据寄存在某个地址的寄存器中，供PSX主控芯片随时抓取判断。
响应于与PSX主控芯片连接的PCIE设备在位，给PCIE设备发送低电平复位信号。如果PCIE设备在位，就会发出一个下行口的PERST(复位)信号，该信号只是复位下行口的PCIE链路，不会对下行口的设备进行复位；如果PCIE设备不在位，则不会发送PERST信号。
在一些实施方式中，所述给所述PCIE设备发送低电平复位信号包括：向所述CPLD发送包括所有PCIE设备的复位控制信号，所述复位控制信号与所述在位参数一一对应。PSX通过CPLD的寄存器获取硬盘在位信号后，就会给在位的硬盘发送PERST信号，当然，也是发送给CPLD，在CPLD某个寄存器中也定义了一个25位宽的变量：wire hdd_perst_n_flt[24:0]。PSX主控芯片会输出一个25位宽的PERST信号到hdd_perst_n_flt变量中，每一位对应每一个硬盘。
响应于接收到低电平复位信号，延时预定时间后，解除PCIE设备的复位状态。拉高PCIE设备的复位信号以实现对PCIE设备的复位。只有硬盘在位时，才会发送一个低电平的PERST，延时100ms之后会对硬盘解复位，及拉高PERST信号，实现硬盘PERST复位的功能，对于没有硬盘的槽位而言，PERST信号一直为高电平，不做复位操作。
CPLD接收后会透传给每个硬盘，每个硬盘接收到对应信号后会根据电平变化执行操作，该复位的复位，该保持的保持。这样不仅能对后端硬盘在系统上电时复位，还能在PSX主控芯片升级或者复位后也重新PERST，保证后端硬盘不丢失。
在一些实施方式中，方法还包括：在解除所述PCIE设备的复位状态的第二预定时间之后，检测所述PCIE设备是否均复位成功；以及响应于存在PCIE设备复位失败，再次拉高所述PCIE设备的复位信号。如果第二预定时间之后，存在PCIE设备没有复位成功，则可能是复位信号没有拉高，可以尝试再次拉高该PCIE设备的复位信号以实现该PCIE设备的复位。
如果没有使用该判断机制，会增加后端PCIE设备不正常的概率，因为PSX主控芯片复位的过程中，会出现与下行口的PCIE设备断开连接，必须把主控芯片断电操作才能恢复，这样大大降低了工作效率，也会大大增加数据丢失的概率。如果使用该机制，从而避免了上述问题的复现，节省了劳动力，方便操作人员对主控芯片的升级，提高了产品的可靠性。
需要特别指出的是，上述复位PCIE设备的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于复位PCIE设备的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种复位PCIE设备的系统，包括：判断模块，配置用于响应于PSX主控芯片完成热复位，判断与所述PSX主控芯片连接的PCIE设备是否在位；发送模块，配置用于响应于与所述PSX主控芯片连接的PCIE设备在位，给所述PCIE设备发送低电平复位信号；执行模块，配置用于响应于PCIE设备接收到低电平复位信号，延时预定时间后，解除所述PCIE设备的复位状态；以及复位模块，配置用于拉高所述PCIE设备的复位信号以实现对所述PCIE设备的复位。
在一些实施方式中，所述判断模块配置用于：从CPLD获取所述PCIE设备的在位参数，并基于所述在位参数是否为预定数值判断PCIE设备是否在位。
在一些实施方式中，所述发送模块配置用于：向所述CPLD发送包括所有PCIE设备的复位控制信号，所述复位控制信号与所述在位参数一一对应。
在一些实施方式中，系统还包括检测模块，配置用于：在解除所述PCIE设备的复位状态的第二预定时间之后，检测所述PCIE设备是否均复位成功；以及响应于存在PCIE设备复位失败，再次拉高所述PCIE设备的复位信号。
基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：S1、响应于PSX主控芯片完成热复位，判断与PSX主控芯片连接的PCIE设备是否在位；S2、响应于与PSX主控芯片连接的PCIE设备在位，给PCIE设备发送低电平复位信号；S3、响应于PCIE设备接收到低电平复位信号，延时预定时间后，解除PCIE设备的复位状态；以及S4、拉高PCIE设备的复位信号以实现对PCIE设备的复位。
在一些实施方式中，所述判断与所述PSX主控芯片连接的PCIE设备是否在位包括：从CPLD获取所述PCIE设备的在位参数，并基于所述在位参数是否为预定数值判断PCIE设备是否在位。
在一些实施方式中，所述给所述PCIE设备发送低电平复位信号包括：向所述CPLD发送包括所有PCIE设备的复位控制信号，所述复位控制信号与所述在位参数一一对应。
在一些实施方式中，步骤还包括：在解除所述PCIE设备的复位状态的第二预定时间之后，检测所述PCIE设备是否均复位成功；以及响应于存在PCIE设备复位失败，再次拉高所述PCIE设备的复位信号。
如图2所示，为本发明提供的上述复位PCIE设备的计算机设备的一个实施例的硬件结构示意图。
以如图2所示的装置为例，在该装置中包括一个处理器301以及一个存储器302，并还可以包括：输入装置303和输出装置304。
处理器301、存储器302、输入装置303和输出装置304可以通过总线或者其他方式连接，图2中以通过总线连接为例。
存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的复位PCIE设备的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的复位PCIE设备的方法。
存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据复位PCIE设备的方法的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置303可接收输入的用户名和密码等信息。输出装置304可包括显示屏等显示设备。
一个或者多个复位PCIE设备的方法对应的程序指令/模块存储在存储器302中，当被处理器301执行时，执行上述任意方法实施例中的复位PCIE设备的方法。
执行上述复位PCIE设备的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行如上方法的计算机程序。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，复位PCIE设备的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种复位PCIE设备的方法，其特征在于，包括以下步骤：
响应于PSX主控芯片完成热复位，判断与所述PSX主控芯片连接的PCIE设备是否在位；
响应于与所述PSX主控芯片连接的PCIE设备在位，给所述PCIE设备发送低电平复位信号；
响应于PCIE设备接收到低电平复位信号，延时预定时间后，解除所述PCIE设备的复位状态；以及
拉高所述PCIE设备的复位信号以实现对所述PCIE设备的复位。
2.根据权利要求1所述的方法，其特征在于，所述判断与所述PSX主控芯片连接的PCIE设备是否在位包括：
从CPLD获取所述PCIE设备的在位参数，并基于所述在位参数是否为预定数值判断PCIE设备是否在位。
3.根据权利要求2所述的方法，其特征在于，所述给所述PCIE设备发送低电平复位信号包括：
向所述CPLD发送包括所有PCIE设备的复位控制信号，所述复位控制信号与所述在位参数一一对应。
4.根据权利要求1所述的方法，其特征在于，还包括：
在解除所述PCIE设备的复位状态的第二预定时间之后，检测所述PCIE设备是否均复位成功；以及
响应于存在PCIE设备复位失败，再次拉高所述PCIE设备的复位信号。
5.一种复位PCIE设备的系统，其特征在于，包括：
判断模块，配置用于响应于PSX主控芯片完成热复位，判断与所述PSX主控芯片连接的PCIE设备是否在位；
发送模块，配置用于响应于与所述PSX主控芯片连接的PCIE设备在位，给所述PCIE设备发送低电平复位信号；
执行模块，配置用于响应于PCIE设备接收到低电平复位信号，延时预定时间后，解除所述PCIE设备的复位状态；以及
复位模块，配置用于拉高所述PCIE设备的复位信号以实现对所述PCIE设备的复位。
6.根据权利要求5所述的系统，其特征在于，所述判断模块配置用于：
从CPLD获取所述PCIE设备的在位参数，并基于所述在位参数是否为预定数值判断PCIE设备是否在位。
7.根据权利要求6所述的方法，其特征在于，所述发送模块配置用于：
向所述CPLD发送包括所有PCIE设备的复位控制信号，所述复位控制信号与所述在位参数一一对应。
8.根据权利要求5所述的方法，其特征在于，还包括检测模块，配置用于：
在解除所述PCIE设备的复位状态的第二预定时间之后，检测所述PCIE设备是否均复位成功；以及
响应于存在PCIE设备复位失败，再次拉高所述PCIE设备的复位信号。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-4任意一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-4任意一项所述方法的步骤。
CN202011314405.4A 2020-11-20 2020-11-20 一种复位pcie设备的方法、系统、设备及介质 Withdrawn CN112445533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011314405.4A CN112445533A (zh) 2020-11-20 2020-11-20 一种复位pcie设备的方法、系统、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011314405.4A CN112445533A (zh) 2020-11-20 2020-11-20 一种复位pcie设备的方法、系统、设备及介质

Publications (1)

Publication Number Publication Date
CN112445533A true CN112445533A (zh) 2021-03-05

Family

ID=74738861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011314405.4A Withdrawn CN112445533A (zh) 2020-11-20 2020-11-20 一种复位pcie设备的方法、系统、设备及介质

Country Status (1)

Country Link
CN (1) CN112445533A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113138650A (zh) * 2021-04-29 2021-07-20 山东英信计算机技术有限公司 一种cpld pci设备热复位电路、方法、系统及可读存储介质
CN113177063A (zh) * 2021-04-29 2021-07-27 山东英信计算机技术有限公司 一种pci总线设备的热复位方法及相关装置
CN113849060A (zh) * 2021-09-26 2021-12-28 苏州浪潮智能科技有限公司 存储设备、cpld器件、存储设备的复位方法和存储介质
CN113961252A (zh) * 2021-09-28 2022-01-21 苏州浪潮智能科技有限公司 一种pcie板卡防丢卡方法、装置及计算机可读存储介质
CN114327016A (zh) * 2021-11-30 2022-04-12 苏州浪潮智能科技有限公司 一种nvme盘的识别方法及相关组件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113138650A (zh) * 2021-04-29 2021-07-20 山东英信计算机技术有限公司 一种cpld pci设备热复位电路、方法、系统及可读存储介质
CN113177063A (zh) * 2021-04-29 2021-07-27 山东英信计算机技术有限公司 一种pci总线设备的热复位方法及相关装置
CN113177063B (zh) * 2021-04-29 2023-04-07 山东英信计算机技术有限公司 一种pci总线设备的热复位方法及相关装置
CN113849060A (zh) * 2021-09-26 2021-12-28 苏州浪潮智能科技有限公司 存储设备、cpld器件、存储设备的复位方法和存储介质
CN113849060B (zh) * 2021-09-26 2023-08-04 苏州浪潮智能科技有限公司 存储设备、cpld器件、存储设备的复位方法和存储介质
CN113961252A (zh) * 2021-09-28 2022-01-21 苏州浪潮智能科技有限公司 一种pcie板卡防丢卡方法、装置及计算机可读存储介质
CN113961252B (zh) * 2021-09-28 2023-08-11 苏州浪潮智能科技有限公司 一种pcie板卡防丢卡方法、装置及计算机可读存储介质
CN114327016A (zh) * 2021-11-30 2022-04-12 苏州浪潮智能科技有限公司 一种nvme盘的识别方法及相关组件
CN114327016B (zh) * 2021-11-30 2023-07-14 苏州浪潮智能科技有限公司 一种nvme盘的识别方法及相关组件

Similar Documents

Publication Publication Date Title
CN112445533A (zh) 一种复位pcie设备的方法、系统、设备及介质
US10936295B2 (en) Software update system
CN107547589B (zh) 一种数据采集处理方法以及装置
RU2614569C2 (ru) Стойка с функцией автоматического восстановления и способ автоматического восстановления для этой стойки
CN112416828A (zh) 利用在位信号保持pcie信号连接的方法、系统、设备及介质
US10261937B2 (en) Method and system for communication of device information
EP2975524B1 (en) Information processing device
CN105607606A (zh) 一种基于双主板架构的数据采集装置及方法
CN111221585B (zh) 一种管理服务器扩展硬盘背板的方法及系统
CN109189419A (zh) 系统升级方法、装置及系统、服务端以及客户端
CN113138650A (zh) 一种cpld pci设备热复位电路、方法、系统及可读存储介质
CN102571491B (zh) 一种检测网络是否可用的方法及装置
CN112423068A (zh) 智能电视调试方法、装置、移动终端和可读存储介质
CN108733394B (zh) 一种光网络单元版本升级方法及系统
CN114553936B (zh) 连接方法、装置、电子设备和计算机可读存储介质
CN114443148B (zh) 一种集中管理服务器启动盘的方法及服务器
CN116418791A (zh) 固件升级方法、固件升级系统、服务器及存储介质
CN112491810B (zh) 一种数据连接的方法及移动终端
CN105843712B (zh) 一种数据传输方法及电子设备
CN115237234A (zh) 一种支持不同型号智能网卡的方法、装置、设备及介质
CN111158760B (zh) 一种板卡配置文件的加载方法、装置以及电子设备
CN110971696B (zh) 一种实现虚拟电子卡通讯的系统和方法
CN108848182B (zh) 一种bmc固件的更新方法、相关设备及系统
CN108111431A (zh) 业务数据发送方法及装置
CN102316073A (zh) 服务器及利用该服务器实现uefi bios远程升级的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210305

WW01 Invention patent application withdrawn after publication