CN113076270A - 一种io接口的协议配置装置、方法及相关组件 - Google Patents

一种io接口的协议配置装置、方法及相关组件 Download PDF

Info

Publication number
CN113076270A
CN113076270A CN202110355478.6A CN202110355478A CN113076270A CN 113076270 A CN113076270 A CN 113076270A CN 202110355478 A CN202110355478 A CN 202110355478A CN 113076270 A CN113076270 A CN 113076270A
Authority
CN
China
Prior art keywords
interface
cable
sata
protocol
pcie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110355478.6A
Other languages
English (en)
Inventor
王莹
许泗强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN202110355478.6A priority Critical patent/CN113076270A/zh
Publication of CN113076270A publication Critical patent/CN113076270A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请公开了一种IO接口的协议配置装置、方法及相关组件，所述协议配置装置包括：CPU，背板，第一线缆，第二线缆；CPU获取根据IO接口中协议模式引脚的电平状态，并根据电平状态确定IO接口是否通过第一线缆连接了PCIE接口，或通过第二线缆连接了SATA接口；当CPU确定IO接口通过第一线缆连接了PCIE接口，则将IO接口配置为PCIE信号模式；当CPU检测到IO接口通过第二线缆连接了SATA接口，则将IO接口配置为SATA信号模式。本申请不需要对BIOS的内部程序作任何手动修改，CPU自动识别到IO接口的线缆类型，即可将IO接口配置为相应的信号模式，具有快速、自动、高效的特点。

Description

一种IO接口的协议配置装置、方法及相关组件
技术领域
本发明涉及系统配置领域，特别涉及一种IO接口的协议配置装置、方法及相关组件。
背景技术
当前，AMD CPU(Central Processing Unit，中央处理器)的部分IO(Input/Output，输入/输出)接口可以支持SATA(Serial Advanced Technology Attachment，串行高级技术附件)和PCIE(peripheral component interconnect express，最新的总线和接口标准)两种协议，根据不同的系统配置需求可以将IO信号配置为SATA或者PCIE。现有的配置方法是在BIOS(Basic Input Output System，基本输入输出系统)CODE里面固定一种设置，如设置为SATA，当需要将系统配置更改为支持PCIE设备时，需要人工进入BIOS设置页面手动更改IO设置或者手动更改BIOS CODE。这种配置方法自动化程度低，手动调整效率较低，对配置人员的能力有一定的要求。
因此，如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种IO接口的协议配置装置、方法及相关组件。其具体方案如下：
一种IO接口的协议配置装置，包括：
CPU，背板，第一端配合所述CPU的IO接口、第二端连接所述背板的PCIE接口的第一线缆，第一端配合所述IO接口、第二端连接所述背板的SATA接口的第二线缆；
所述CPU获取所述IO接口的协议模式引脚的电平状态，并根据所述电平状态确定所述IO接口是否通过所述第一线缆连接了所述PCIE接口，或通过所述第二线缆连接了所述SATA接口；
当所述CPU确定所述IO接口通过所述第一线缆连接了所述PCIE接口，则将所述IO接口配置为PCIE信号模式；
当所述CPU检测到所述IO接口通过所述第二线缆连接了所述SATA接口，则将所述IO接口配置为SATA信号模式。
优选的，对应所述协议模式引脚的所述PCIE接口的内部引脚接地；
对应所述协议模式引脚的所述SATA接口的内部引脚连接预设电压源。
优选的，对应所述协议模式引脚的所述SATA接口的内部引脚接地；
对应所述协议模式引脚的所述PCIE接口的内部引脚连接预设电压源。
优选的，所述协议配置装置还包括主板连接器，所述主板连接器的第一端口连接所述IO接口，所述主板连接器的第二端口与所述第一线缆的第一端、所述第二线缆的第一端均配合。
优选的，所述协议配置装置还包括保护电阻，所述保护电阻的第一端连接预设电压源，第二端与所述主板连接器的第一端口连接。
优选的，所述第二线缆为一分二线缆，所述背板包括两个所述SATA接口，所述第二线缆的两个第二端分别与两个所述SATA接口连接。
相应的，本申请还公开了一种IO接口的协议配置方法，应用于CPU，包括：
获取IO接口的协议模式引脚的电平状态；
根据所述电平状态确定所述IO接口是否通过第一线缆连接了背板的PCIE接口，或通过第二线缆连接了所述背板的SATA接口；
当所述IO接口通过所述第一线缆连接了所述PCIE接口，则将所述IO接口配置为PCIE信号模式；
当所述IO接口通过所述第二线缆连接了所述SATA接口，则将所述IO接口配置为SATA信号模式。
优选的，当所述电平状态为低电平，则确定所述IO接口通过所述第一线缆连接了所述PCIE接口；
当所述电平状态为高电平，则确定所述IO接口通过所述第二线缆连接了所述SATA接口。
优选的，当所述电平状态为高电平，则确定所述IO接口通过所述第一线缆连接了所述PCIE接口；
当所述电平状态为低电平，则确定所述IO接口通过所述第二线缆连接了所述SATA接口。
优选的，所述获取IO接口的协议模式引脚的电平状态之前，还包括：
获取所述IO接口的在位引脚状态；
若所述在位引脚状态为低电平，则确定当前所述IO接口无线缆连接，返回无配置对象的报告信息。
相应的，本申请还公开了一种可读存储介质，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任一项所述IO接口的协议配置方法的步骤。
相应的，本申请还公开了一种电子设备，包括如上文任一项所述IO接口的协议配置装置。
本申请公开了一种IO接口的协议配置装置，包括：CPU，背板，第一端配合所述CPU的IO接口、第二端连接所述背板的PCIE接口的第一线缆，第一端配合所述IO接口、第二端连接所述背板的SATA接口的第二线缆；所述CPU获取所述IO接口中协议模式引脚的电平状态，并根据所述电平状态确定所述IO接口是否通过所述第一线缆连接了所述PCIE接口，或通过所述第二线缆连接了所述SATA接口；当所述CPU确定所述IO接口通过所述第一线缆连接了所述PCIE接口，则将所述IO接口配置为PCIE信号模式；当所述CPU检测到所述IO接口通过所述第二线缆连接了所述SATA接口，则将所述IO接口配置为SATA信号模式。本申请不需要对BIOS的内部程序作任何手动修改，CPU自动识别到IO接口的线缆类型，即可将IO接口配置为相应的信号模式，具有快速、自动、高效的特点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例中一种IO接口的协议配置装置的结构分布图；
图2为本发明实施例中一种第一线缆的选型示意图；
图3为本发明实施例中一种第二线缆的选型示意图；
图4为本发明实施例中一种IO接口的协议配置方法的步骤流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有的配置方法是在BIOS CODE里面固定一种设置，如设置为SATA，当需要将系统配置更改为支持PCIE设备时，需要人工进入BIOS设置页面手动更改IO设置或者手动更改BIOS CODE。这种配置方法自动化程度低，手动调整效率较低，对配置人员的能力有一定的要求。本申请不需要对BIOS的内部程序作任何手动修改，CPU自动识别到IO接口的线缆类型，即可将IO接口配置为相应的信号模式，具有快速、自动、高效的特点。
本发明实施例公开了一种IO接口P1的协议配置装置，包括：
CPU 1，背板2，第一端配合CPU 1的IO接口P1、第二端连接背板2的PCIE接口P2的第一线缆cable 1，第一端配合IO接口P1、第二端连接背板2的SATA接口P3的第二线缆cable2；
CPU 1获取IO接口P1的协议模式引脚的电平状态，并根据该电平状态确定IO接口P1是否通过第一线缆cable 1连接了PCIE接口P2，或通过第二线缆cable 2连接了SATA接口P3；
当CPU 1确定IO接口P1通过第一线缆cable 1连接了PCIE接口P2，则将IO接口P1配置为PCIE信号模式；
当CPU 1检测到IO接口P1通过第二线缆cable 2连接了SATA接口P3，则将IO接口P1配置为SATA信号模式。
具体的，此处CPU 1的IO接口P1通常为GPIO。
进一步的，在CPU 1配置好IO接口P1的信号模式后，背板2即可在SSD端口接入相应的SSD，PCIE信号模式下接入NVME SSD，SATA信号模式下接入SATA SSD。
可以理解的是，IO接口P1中协议模式引脚的电平状态由IO接口P1通过线缆连接的背板2对应的引脚状态决定，分为高电平和低电平两种，这两种情况分别对应IO接口P1连接了PCIE接口P2或SATA接口P3，具体在实施过程中，协议模式引脚的电平状态在高电平时被识别的接口，其对应协议模式引脚的内部引脚悬空或连接预设电压源，协议模式引脚在低电平时被识别的接口，其对应协议模式引脚的内部引脚应当接地，因此存在以下两种内部接线方式，第一种接线方式包括：对应协议模式引脚的PCIE接口P2的内部引脚接地，对应协议模式引脚的SATA接口P3的内部引脚连接预设电压源；第二种接线方式包括：对应协议模式引脚的SATA接口P3的内部引脚接地；对应协议模式引脚的PCIE接口P2的内部引脚连接预设电压源。参见图1所示，即为本实施例中按照第一种接线方式进行连接时的结构分布图，此时PCIE接口P2的内部引脚B10接地，而SATA接口P3中没有内部引脚B10接地的情况，任一线缆在与CPU 1连接时，CPU 1均可根据协议模式引脚的电平状态快速识别协议类型。
进一步的，协议配置装置还包括主板连接器3，主板连接器3的第一端口连接IO接口P1，主板连接器的第二端口与第一线缆cable 1的第一端、第二线缆cable 2的第一端均配合。也就是说，第一线缆cable 1或第二线缆cable 2通过主板连接器3与IO接口P1连接，该主板连接器3的二端口可选择主板端的slimline接口，相应的，PCIE接口P2可选择背板2的PCIE slimline接口，SATA接口3可选择背板2的SATA MINISAS HD接口。
进一步的，协议配置装置还包括保护电阻R，保护电阻R的第一端连接预设电压源，第二端与主板连接器3的第一端口连接。此处预设电压源可选P3V3，保护电阻R的阻值可选10kΩ。
具体的，第一线缆cable 1和第二线缆cable 2的实际信号可分别按照图2和图3进行选择，其中第二线缆cable 2为一分二线缆，背板2包括两个SATA接口P3，第二线缆cable2的两个第二端分别与两个SATA接口P3连接，具体的选型根据系统内部的实际情况进行匹配即可。
本申请公开了一种IO接口的协议配置装置，包括：CPU，背板，第一端配合所述CPU的IO接口、第二端连接所述背板的PCIE接口的第一线缆，第一端配合所述IO接口、第二端连接所述背板的SATA接口的第二线缆；所述CPU获取所述IO接口中协议模式引脚的电平状态，并根据所述电平状态确定所述IO接口是否通过所述第一线缆连接了所述PCIE接口，或通过所述第二线缆连接了所述SATA接口；当所述CPU确定所述IO接口通过所述第一线缆连接了所述PCIE接口，则将所述IO接口配置为PCIE信号模式；当所述CPU检测到所述IO接口通过所述第二线缆连接了所述SATA接口，则将所述IO接口配置为SATA信号模式。本申请不需要对BIOS的内部程序作任何手动修改，CPU自动识别到IO接口的线缆类型，即可将IO接口配置为相应的信号模式，具有快速、自动、高效的特点。
相应的，本申请还公开了一种IO接口的协议配置方法，应用于CPU，参见图4所示，该方法包括：
S1：获取IO接口中协议模式引脚的电平状态；
S2：根据电平状态确定IO接口是否通过第一线缆连接了背板的PCIE接口，或通过第二线缆连接了背板的SATA接口；
S3：当IO接口通过第一线缆连接了PCIE接口，则将IO接口配置为PCIE信号模式；
S4：当IO接口通过第二线缆连接了SATA接口，则将IO接口配置为SATA信号模式。
具体的，根据PCIE接口和SATA接口的内部接线引脚的不同，分别对应电平状态的不同情况，存在以下两种判断：
一种是当电平状态为低电平，则确定IO接口通过第一线缆连接了PCIE接口；当电平状态为高电平，则确定IO接口通过第二线缆连接了SATA接口。
另一种是当电平状态为高电平，则确定IO接口通过第一线缆连接了PCIE接口；当电平状态为低电平，则确定IO接口通过第二线缆连接了SATA接口。
进一步的，在步骤S1获取IO接口中协议模式引脚的电平状态之前，还包括：
获取IO接口的在位引脚状态；
若在位引脚状态为低电平，则确定当前IO接口无线缆连接，返回无配置对象的报告信息。
可以理解的是，该在位引脚状态对应是否存在线缆连接的状态，如果在位引脚状态为高电平，则得知当前IO接口与第一线缆或第二线缆连接，进一步可执行步骤S1-S4。
本申请实施例不需要对BIOS的内部程序作任何手动修改，CPU自动识别到IO接口的线缆类型，即可将IO接口配置为相应的信号模式，具有快速、自动、高效的特点。
相应的，本申请实施例还公开了一种可读存储介质，这里所说的可读存储介质包括随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动硬盘、CD-ROM或技术领域内所公知的任意其他形式的存储介质。所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任一项所述IO接口的协议配置方法的步骤。
其中，具体有关IO接口的协议配置方法的内容，可以参照上文实施例中的相关描述，此处不再赘述。
其中，本实施例中可读存储介质具有与上文实施例中IO接口的协议配置方法相同的有益效果，此处不再赘述。
相应的，本申请实施例还公开了一种电子设备，这里所说的电子设备包括服务器、主机等各种形式的电子设备，本实施例不作限制。所述电子设备包括如上文任一项所述IO接口的协议配置装置。
其中，具体有关IO接口的协议配置装置的内容，可以参照上文实施例中的相关描述，此处不再赘述。
其中，本实施例中电子设备具有与上文实施例中IO接口的协议配置装置相同的有益效果，此处不再赘述。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种IO接口的协议配置装置、方法及相关组件进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种IO接口的协议配置装置，其特征在于，包括：
CPU，背板，第一端配合所述CPU的IO接口、第二端连接所述背板的PCIE接口的第一线缆，第一端配合所述IO接口、第二端连接所述背板的SATA接口的第二线缆；
所述CPU获取所述IO接口中协议模式引脚的电平状态，并根据所述电平状态确定所述IO接口是否通过所述第一线缆连接了所述PCIE接口，或通过所述第二线缆连接了所述SATA接口；
当所述CPU确定所述IO接口通过所述第一线缆连接了所述PCIE接口，则将所述IO接口配置为PCIE信号模式；
当所述CPU检测到所述IO接口通过所述第二线缆连接了所述SATA接口，则将所述IO接口配置为SATA信号模式。
2.根据权利要求1所述协议配置装置，其特征在于，
对应所述协议模式引脚的所述PCIE接口的内部引脚接地；
对应所述协议模式引脚的所述SATA接口的内部引脚连接预设电压源。
3.根据权利要求1所述协议配置装置，其特征在于，
对应所述协议模式引脚的所述SATA接口的内部引脚接地；
对应所述协议模式引脚的所述PCIE接口的内部引脚连接预设电压源。
4.根据权利要求1所述协议配置装置，其特征在于，还包括主板连接器，所述主板连接器的第一端口连接所述IO接口，所述主板连接器的第二端口与所述第一线缆的第一端、所述第二线缆的第一端均配合。
5.根据权利要求4所述协议配置装置，其特征在于，还包括保护电阻，所述保护电阻的第一端连接预设电压源，第二端与所述主板连接器的第一端口连接。
6.根据权利要求1至5任一项所述协议配置装置，其特征在于，所述第二线缆为一分二线缆，所述背板包括两个所述SATA接口，所述第二线缆的两个第二端分别与两个所述SATA接口连接。
7.一种IO接口的协议配置方法，其特征在于，应用于CPU，包括：
获取IO接口中协议模式引脚的电平状态；
根据所述电平状态确定所述IO接口是否通过第一线缆连接了背板的PCIE接口，或通过第二线缆连接了所述背板的SATA接口；
当所述IO接口通过所述第一线缆连接了所述PCIE接口，则将所述IO接口配置为PCIE信号模式；
当所述IO接口通过所述第二线缆连接了所述SATA接口，则将所述IO接口配置为SATA信号模式。
8.根据权利要求7所述协议配置方法，其特征在于，所述获取IO接口中协议模式引脚的电平状态之前，还包括：
获取所述IO接口的在位引脚状态；
若所述在位引脚状态为低电平，则确定当前所述IO接口无线缆连接，返回无配置对象的报告信息。
9.一种可读存储介质，其特征在于，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求7或8任一项所述IO接口的协议配置方法的步骤。
10.一种电子设备，其特征在于，包括如权利要求1至6任一项所述IO接口的协议配置装置。
CN202110355478.6A 2021-04-01 2021-04-01 一种io接口的协议配置装置、方法及相关组件 Pending CN113076270A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110355478.6A CN113076270A (zh) 2021-04-01 2021-04-01 一种io接口的协议配置装置、方法及相关组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110355478.6A CN113076270A (zh) 2021-04-01 2021-04-01 一种io接口的协议配置装置、方法及相关组件

Publications (1)

Publication Number Publication Date
CN113076270A true CN113076270A (zh) 2021-07-06

Family

ID=76614419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110355478.6A Pending CN113076270A (zh) 2021-04-01 2021-04-01 一种io接口的协议配置装置、方法及相关组件

Country Status (1)

Country Link
CN (1) CN113076270A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065162A1 (zh) * 2021-10-20 2023-04-27 深圳市大疆创新科技有限公司 移动存储装置的数据传输方法、装置和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180817A (zh) * 2012-07-02 2013-06-26 杭州华为数字技术有限公司 存储扩展装置及服务器
CN104579697A (zh) * 2015-01-23 2015-04-29 北京立华莱康平台科技有限公司 网络扩展模块及多网络处理系统
CN107291649A (zh) * 2017-06-20 2017-10-24 郑州云海信息技术有限公司 一种灵活支持pcie与sata 协议m.2自识别的设计方法及装置
CN111782005A (zh) * 2020-06-30 2020-10-16 西安易朴通讯技术有限公司 输入输出io模组和电子设备
CN112165592A (zh) * 2020-09-17 2021-01-01 山东云海国创云计算装备产业创新中心有限公司 一种显示接口协议的切换方法、装置、设备及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180817A (zh) * 2012-07-02 2013-06-26 杭州华为数字技术有限公司 存储扩展装置及服务器
CN104579697A (zh) * 2015-01-23 2015-04-29 北京立华莱康平台科技有限公司 网络扩展模块及多网络处理系统
CN107291649A (zh) * 2017-06-20 2017-10-24 郑州云海信息技术有限公司 一种灵活支持pcie与sata 协议m.2自识别的设计方法及装置
CN111782005A (zh) * 2020-06-30 2020-10-16 西安易朴通讯技术有限公司 输入输出io模组和电子设备
CN112165592A (zh) * 2020-09-17 2021-01-01 山东云海国创云计算装备产业创新中心有限公司 一种显示接口协议的切换方法、装置、设备及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065162A1 (zh) * 2021-10-20 2023-04-27 深圳市大疆创新科技有限公司 移动存储装置的数据传输方法、装置和存储介质

Similar Documents

Publication Publication Date Title
US8510606B2 (en) Method and apparatus for SAS speed adjustment
US7490176B2 (en) Serial attached SCSI backplane and detection system thereof
US20080228981A1 (en) Design structure for dynamically allocating lanes to a plurality of pci express connectors
CN109298266B (zh) 测试系统、测试方法、测试装置及存储介质
CN104516838A (zh) 管理路径确定方法及装置
JP2008539495A (ja) サービスに対する要求をラッチするスレーブ装置
CN107239372B (zh) 电子装置及其检测方法
CN113656339B (zh) Nvme热插拔的处理方法、bmc、装置、设备及介质
CN113076270A (zh) 一种io接口的协议配置装置、方法及相关组件
CN111637079B (zh) 主板、风扇控制系统及方法
US20020084988A1 (en) Apparatus and method for automatically detecting USB mode and PS/2 mode computer keyboard
CN116539992A (zh) 存储设备在位稳定状态检测装置、方法、逻辑模块及介质
CN115407941A (zh) 一种vmd功能启动方法及其相关组件
CN113468028B (zh) 用于计算设备的设备管理方法、计算设备、装置和介质
CN114185720B (zh) 服务器动态热备份的方法、装置、设备及存储介质
CN115129560A (zh) 一种服务器及其接线告警系统
US20090172234A1 (en) Apparatus and method for identifying system style
CN112596983A (zh) 一种服务器内连接器的监测方法
CN114153388B (zh) 一种硬盘系统和硬盘配置信息刷新方法、装置及介质
CN117009162B (zh) 一种三模raid卡芯片识别硬盘的方法
US7868651B1 (en) Off-die termination of memory module signal lines
US7868652B1 (en) Off-die termination module with a spring loaded pin in a DIMM socket
CN117472289B (zh) 服务器的存储配置调整方法、装置、系统、设备及介质
CN216647354U (zh) 一种存储系统
CN111610935B (zh) 一种访问控制方法、装置、设备、介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210706

RJ01 Rejection of invention patent application after publication