JP2008539495A - サービスに対する要求をラッチするスレーブ装置 - Google Patents

Abstract

一実施の形態によれば、通信プロトコルを実現するのに用いられるシリアルデータ線及びクロック線を有するシリアルデータ転送バスを用いる通信システム（１００）は、サービス要求のラッチを行う。一つ以上のスレーブ装置がマスタ装置（１３０）からサービスを要求する方法は、シリアルデータ転送バスから独立した共通ノード（１５０）のサービス信号（１６２）の要求をバスのマスタ装置に対してアサートする状態の検出を伴う。検出された状態の変化に関係なくサービスの要求がアサートされた状態になるように、サービスの要求がスレーブ内でラッチされる（１６４）。サービスに対する要求は、スレーブの問合せに応答して、シリアルデータ転送バスを用いながらマスタ装置によりアサート停止される（１６６）。装置を、汎用入力／出力装置、ＣＯＤＥＣ装置、又は他のスレーブ装置とすることができ、装置は、Ｉ２Ｃ及び／又はＳＭバスシリアル通信仕様に従うことができる。

Description

本発明は、一般に、通信装置及び方法に関し、特に、通信バス上のスレーブ装置によってサービスに対する要求をラッチする方法及び装置に関する。

フィリップス社によって開発されたアイ・スクエアード・シー（Ｉ２Ｃ）バスによって、集積回路は、簡単な２方向２ワイヤバス（並びに電源及びグランド）を通じて互いに直接やりとりを行うことができる。装置は、バス上の二つのワイヤの各々と、データ通信用の一つのシリアルデータ線（ＳＤＡ）と、装置間のデータ通信の制御及び同期用の他のシリアルクロック線（ＳＣＬ）とに接続する。各装置は、他の装置の各々に並列接続され、バスラインの各々、ＳＤＡ及びＳＣＬは、バス上の全ての線のワイヤードアンドとして機能する。各装置の出力部は、オープンコレクタ／オープンドレイン装置として形成され、一つ以上のプルアップトランジスタは、バスが休止状態にある間にバス上で「ソフト」論理ハイ値を維持する。装置がバスへのアクセスを所望する場合、装置は、導通状態において接地電位になるオープンコレクタ／オープンドレイン装置を通じて、バスを論理ロー値にする。

Ｉ２バスに接続された各装置は、アドレスによって識別可能であり、送信機、受信機又はその両方として動作することができる。データ転送は、マスタ−スレーブ通信プロトコルを用いて行われる。マスタは、データ転送を開始するとともに転送を許可するためのクロック信号を発生する装置である。アドレス指定される任意の装置は、この転送のためのスレーブであると考えられる。データ転送を、データをスレーブに転送（ここでは、「書込み」と称する。）し又はデータをスレーブから要求（ここでは、「読出し」と称する。）するマスタによって開始することができる。例えば、表示スクリーンのような出力装置は、典型的には、データ転送を開始することができず、したがって、スレーブ装置としてのみ動作するよう形成される。それに対して、マイクロプロセッサは、典型的には、状況に応じてマスタ又はスレーブとして動作するよう形成される。

休止状態において、ＳＤＡバスラインとＳＣＬバスラインは、両方とも論理ハイ状態（ここでは、「ハイ」又は「１の論理状態」と称する。）となる。マスタは、ＳＣＬラインがハイである間にＳＤＡライン上での論理ロー状態（個々では、「ロー」又は「０の論理状態」と称する。）への遷移をアサートすることによってデータ転送を開始する。これは、開始（ＳＴＡＲＴ）状態と称される。その後、マスタは、データ転送の同期を制御するためにＳＣＬラインをトグリングする。データ値の変化は、ＳＣＬクロックがローであるときにＳＤＡラインで生じ、ＳＤＡラインの状態は、ＳＣＬクロックがハイであるときのみ有効であると考えられる。

同一転送セッション内で一連のデータ転送を行うために複数のＳＴＡＲＴをアサートすることができる。一般に、各データ転送は、データ転送の指定された受取人からの承認を必要とする。データ転送を終了するために、ホストは、ＳＣＬクロックがハイである間にＳＤＡライン上でのロー−ハイ遷移をアサートする。その後、任意の装置は、既に説明したように、ＳＤＡライン上でのハイ−ロー遷移をアサートすることによってマスタとしてのバスの制御を仮定することができる。言及を簡略にするために、ここでは、用語「アサート」を、特定の論理状態の実行又は実行の試みに対して用いる。論理ハイ状態の遷移の一例において、これは、典型的には、アサート装置によって強要されたプルダウン状態からバスを解放することによって与えられる。このような論理ハイ状態のアサートによって、バス上の上記プルアップ装置は、他の装置もプルダウン状態を強いられない場合にはバスを論理ハイ状態にする。

Ｉ２Ｃデータ転送の一般的なフォーマットは、Ｉ２Ｃバスを形成するＳＤＡライン及びＳＣＬライン上の信号を伴う。ＳＴＡＲＴ状態（Ｓ）は、ＳＣＬラインがハイである間のＳＤＡライン上の信号のハイ−ロー遷移に対応する。ＳＴＡＲＴ後、ホストは、読出し／非書込みインジケータに続く通常は７ビットのアドレスを送信する。アドレス及びデータ転送の方向（Ｒ／Ｗ−）の送信後、ホストは、ＳＤＡラインを解放し、論理ハイレベルまでの上昇を許容する。スレーブ装置がアドレスを識別する場合、スレーブ装置は、バスをローにすることによって肯定応答信号（ＡＣＫ）を送信する。したがって、ホストがＳＤＡラインを解放するときにロー信号が存在しないことは、否定応答（ＮＡＫ）であることを表す。アドレスが、ＳＤＡがローであることを通じて承認される場合、送信装置はデータを送信する。データ転送の方向が、ホストに対して「読出し」である場合、スレーブ装置が送信装置となる。データ転送の方向が、ホストに対して「書込み」である場合、マスタ装置が送信装置となる。送信装置は、ＳＤＡラインの制御を解放し、受信装置は、ＳＤＡラインの論理ロー値をアサートすることによってデータの受信を承認する。データが承認される場合、送信器は追加のデータを送信する。このプロセスは、データの全部が送信されるまで又は送信データアイテムが承認されなくなるまで継続する。その後、マスタは、ＳＴＡＲＴ信号を再アサートすることができ、上記プロセスをくり返し、又は、このデータ転送セッションを終了するためにＳＴＯＰ信号（Ｐ）をアサートすることができる。

上記インターフェースプロトコルを、種々の方法で実現することができる。Ｉ２Ｃインタフェースのプログラム又は設計のための開発時間を最小にするために、種々の汎用インタフェース案が公表されている。“Design Of A Behavioral (Register Transfer Level, RTL) Model Of The Inter-Integrated Circuit Or I2C-Bus Master-Slave Interface”, Master’s Thesis of Amrita Deshpande, University of New Mexico, 1999は、Ｉ２Ｃ装置で実現するためのＩ２Ｃマスタインタフェース及びスレーブインタフェースを開示し、参照によりここに組み込まれる。検証されたＩ２Ｃインタフェースを設けることによって、システム設計者は、Ｉ２Ｃ仕様及びプロトコルの詳細を指定する必要がない。この論文のマスタインタフェース及びスレーブインタフェースは、状態マシンに基づく。状態マシンに基づくシステム及び方法は、米国特許第６，７９９，２３３号に更に記載されており、参照によりここに組み込まれる。

本発明の種々の態様は、上記課題を指摘し及び解決するように通信バス上のスレーブ装置によってサービスに対する要求をラッチする方法及び装置を対象とする。

一実施の形態によれば、本発明は、バスからのデータを許容するデータ線回路及びバスから独立したノードで所望のサービス提供に応答してサービス提供をアサートするサービス提供回路を有するスレーブ装置を対象とする。サービス要求回路は、スレーブ装置がデータ線回路を用いてサービスされるまでサービス要求をアサートしたものとしてラッチするラッチを有する。

他の実施の形態において、ラッチはソフトウェアとして実現され、及び／又は、ラッチは、スレーブ装置がサービス提供され又はサービス要求回路をラッチしなくなるまでサービス要求回路をアサートしたものとしてプログラマブルにラッチする。本発明による装置の実施の形態を、汎用入力／出力装置、ＣＯＤＥＣ装置又は他のスレーブ装置として構成することができる。本発明による装置の実施の形態は、Ｉ２Ｃシリアル通信仕様、ＳＭバスシリアル通信仕様、又は他のシリアルデータ転送バス仕様に従うことができる。

本発明による方法の実施の形態は、通信プロトコルを実現するのに用いられるシリアルデータ線及びクロック線を有するシリアルデータ転送バスを用いる通信システムを対象とする。マスタ装置からのサービスを要求する一つ以上のスレーブ装置に対する方法は、シリアルデータ転送バスから独立した共通ノードのサービス要求信号をシリアルデータ転送バスのマスタ装置に対してアサートするスレーブ装置内の状態の検出を伴う。検出された状態の変化に関係なくサービス要求がアサートされた状態となるように、サービス要求がスレーブ装置内でラッチされる。サービス要求は、シリアルデータ転送バスを用いて、サービス装置の問合せに応答してマスタ装置によりアサート停止される。

方法の実施の形態は、スレーブ装置に対する一つ以上の入力の値の記憶、記憶された値と一つ以上の入力の現在の状態との比較及び記憶された値が現在の状態とは異なることの決定を伴う。

本発明の上記要約は、本発明の各実施の形態及び各実現を説明することを意図するものではない。本発明の利点及び実現は、詳細な説明、特許請求の範囲及び添付図面を参照することによって、本発明の完全の理解のために明らかになる。

本発明を、添付図面に関連して本発明の種々の実施の形態の詳細な説明を考察することによって理解することができる。

本発明が種々の変更及び変形に従う間、その詳細を、図面中で例示して示すとともに詳細に説明する。しかしながら、本発明が記載した特定の実施の形態に限定されるものでないことを理解すべきである。それに対して、添付した特許請求の範囲によって規定された発明の範囲内にある全ての変更、等価物及び変形をカバーすることを意図する。

本発明は、一般に、アイ・スクエアード・シー（Ｉ２Ｃ）シリアルデータバスを用いてスレーブ装置出力バンクをプログラマブルに更新する方法及び装置に適用可能である。本発明は、アイ・スクエアード・シー（Ｉ２Ｃ）シリアルデータ通信バスに特に有利であることがわかり、システム管理バス（ＳＭバス）アーキテクチャ及び／又はプロトコル又は他のシリアルデータ通信システムのような他のバス及び通信プロトコルにも有利である。説明のために、本発明を、スレーブ装置に対する通信を制御するマスタ装置を有するＩ２Ｃに関連して説明するが、本発明は、これに限定されるものではない。

マスタは、Ｉ２ＣバスアーキテクチャのＩ２Ｃスレーブとの通信を制御する。Ｉ２Ｃスレーブは、携帯電話、ＰＤＡ及びスマートホンからＬＣＤ ＴＶ、医療機器、ゲーム及び他のアプリケーションまでの範囲の分野において種々のアプリケーションを見つける。Ｉ２Ｃスレーブの特定のアプリケーションは、汎用入力／出力（ＧＰＩＯ）装置としてのものである。このタイプの装置において、入力部又は出力部として用いることができる複数の多機能ピンが存在する。入力部として用いる場合、これらのピンは、典型的には、モニタされる所定の信号の状態を表す。

時々、入力ピンの値の変化をモニタするとともに当該情報をマイクロコントローラのようなシステム制御マスタに伝えることが所望される。これを、マスタによりサービス要求を表すようＩＮＴＥＲＲＵＰＴピンを通じて行うことができる。アサートされたとき、（ここではＩＮＴＥＲＲＵＰＴとも表す）サービス要求信号が、入力信号の値の変化があったことをマイクロコントローラに示す。例えば、ＧＰＩＯは、入力ピンの初期値を記憶することができ、入力のいずれか一つが変化し、記憶値と現在の値とを比較し、記憶値と現在の値とが異なるとき、ＩＮＴＥＲＲＵＰＴ信号を発生することができる。

既知のＩ２Ｃスレーブ装置の問題の一つは、入力ピン変化が最初の状態にもどるときにＩＮＴＥＲＲＵＰＴがアサート停止され、ＩＮＴＥＲＲＵＰＴがアサートされる間にシステムマスタが入力信号を読み出す機会を得ないときに入力信号が変化したという情報を消失することである。信号が元の値をトグルする場合にＩＮＴＥＲＲＵＰＴがアサートされたままとなるように、本発明による装置が入力信号の変化をラッチする。このようにして、変化の情報が消失されない。本発明による他の実施の形態において、スレーブ装置は、ラッチされていないサービス要求とラッチされたサービス要求との間でＩ２Ｃバスを通じてプログラマブルである。

本発明の一実施の形態によれば、シリアルデータ通信バスの一つ以上のスレーブ装置は、シリアルデータ転送バスから独立した共通ノードのサービス信号の要求をシリアルデータ転送バスのマスタ装置に対してアサートするスレーブ内で状態を検出することによって、マスタ装置からサービスを要求する。検出された状態の変化に関係なくサービス要求がアサートされた状態になるように、サービス要求がスレーブ内でラッチされる。サービス要求は、シリアルデータバスを用いることにより、スレーブの問合せに応答してマスタ装置によってアサート停止される。スレーブ装置を、汎用入力／出力装置、ＣＯＤＥＣ装置又は他のスレーブ装置として構成することができる。通信装置は、Ｉ２Ｃ、ＳＭバス及び／又は他のシリアル通信仕様に従うことができる。

図１Ａは、本発明の実施の形態による通信バス上のスレーブ装置によってサービスに対する要求をラッチするデータ通信システム１００のブロック図である。ＳＤＡライン１１０及びＳＣＬライン１２０は、Ｉ２Ｃデータバス１２５として配置される。マスタ装置１３０及びスレーブ装置１４０は、Ｉ２Ｃデータバス１２５に取り付けられる。マスタ装置１３０は、ＳＣＬライン１２０及びＳＤＡライン１１０にそれぞれ電気的に接続されたクロック接続１３４及びデータ接続１３２を用いてＩ２Ｃデータバス１２５に電気的に接続される。

スレーブ装置１４０は、ＳＣＬライン１２０及びＳＤＡライン１１０にそれぞれ電気的に接続されたクロック接続１４４及びデータ接続１４２を用いてＩ２Ｃデータバス１２５に電気的に接続される。Ｉ２Ｃデータバス１２５から切り離されたサービス要求ノード１５０を、マスタ装置１３０からスレーブ装置１４０に電気的に接続しているものとして示す。サービス要求ノード１５０を、本発明によりＩＮＴＥＲＲＵＰＴをアサートするのに用いることができる。サービス要求ノード１５０を、図１Ａにおいて物理的な接続、例えば、導線として示すが、サービスルートノード１５０を、媒介装置を通じて経路を設定することもできる。例えば、サービス要求ノード１５０を、割込みルーチンを実行するマイクロプロセッサ（図示せず）に通信可能に結合されたスレーブ装置１４０の割込み要求ピンとすることもでき、この場合、マイクロプロセッサは、スレーブ装置１４０からのサービス要求を検出し、スレーブ装置１４０によってアサートされたＩＮＴＥＲＲＵＰＵＴのサービスを開始するためにマスタ装置１３０との通信を行う。

マスタ装置１３０によって実行される他の全ての動作に加えて、マスタ装置１３０は、ＩＮＴＥＲＲＵＰＴのサービスに対して少なくとも三つの状態１５２，１５４，１５６を有する。サービス要求ノード１５０のサービス要求を検知する状態１５２は、ＩＮＴＥＲＲＵＰＴのサービス提供の休止状態である。マスタ装置１３０は、ＩＮＴＥＲＲＵＰＴがサービス要求ノード１５０でアサートされるまで、ある場合には他のデューティを実行する。マスタ装置１３０は、サービス要求ノード１５０の状態を連続的に検知することができ、サービス要求ノード１５０の状態を規則的な間隔で検知することができ、又は、サービス要求ノード１５０の状態をプロンプトに応答して検知することができる。

マスタ装置１３０がサービス要求ノード１５０でＩＮＴＥＲＲＵＰＴを検知すると、マスタ装置１３０は、状態１５４でＩ２Ｃデータバス１２５の制御を取得する。マスタ装置１３０は、フィリップスセミコンダクターから利用できる“I2C bus specification”, a version of which is document number 9398-393-4001-1, January 2000, version 2.1で更に説明するようなアービトレーション法を用いてＩ２Ｃデータバス１２５の制御を取得する。マスタ装置１３０は、状態１５６においてスレーブのＩＮＴＥＲＲＵＰＴをサービスし、休止状態１５２に戻る。

スレーブ装置１４０を、図１ＡにおいてＧＰＩＯ装置として示し、ＧＰＩＯ装置は、初期状態を一つ以上の入力／出力（Ｉ／Ｏ）ピンの現在の状態と比較し、本発明の実施の形態によってサービス要求ノード１５０のラッチされたＩＮＴＥＲＲＵＰＴをアサートする。状態１６２において、サービス装置１４０は、サービス提供がマスタ装置１３０によって所望される状態を検知する。スレーブ装置１４０は、サービス要求ノード１５０のサービス１６４の要求をラッチする。サービスの要求を開始した状態１６４の変化に関係なく、ＩＮＴＥＲＲＵＰＴは、サービス要求ノード１５０でアサートされたままであり、これによって、少なくともスレーブ装置１４０がマスタ装置１３０によって指定されるとともにスレーブ装置１４０にサービスが提供されるまでＩＮＴＥＲＲＵＰＴをラッチする。マスタ装置１３０によって指定されるとともにＩＮＴＥＲＲＵＰＴに対してサービスが提供されるスレーブ装置１４０に応答して、スレーブ装置１４０は、サービス要求ノード１５０のＩＮＴＥＲＲＵＰＴをアサート停止する。

図１Ｂは、本発明の実施の形態によりＩＮＴＥＲＲＵＰＴを非同期にラッチする、ラッチされたサービス要求を実現するデータ通信システムの信号線のグラフ１７０である。プロット１７２は、本発明によるＧＩＰＯスレーブ装置のＩ／Ｏピンの論理状態に対応し、プロット１７４は、ＧＰＩＯスレーブ装置のサービス要求ピンの論理状態に対応する。プロット１７２及び１７４は、Ｉ／Ｏピンの論理状態とサービス要求ピンの論理状態との間の対応を示す。図１Ｂに示す例において、イベント１８４によって、プロット１７２は、論理状態１から０への遷移を示し、図示したようにプロット１７４の論理状態１から０への遷移が続く。イベント１８６によって、プロット１７２は、論理状態０から１への遷移を示し、図示したようにプロット１７４の論理状態０から１への遷移が続く。本例ではイベント１８４とイベント１８６との間のプロット１７４のロー状態のスレーブ装置ＩＮＴＥＲＲＵＰＴが、イベント１８４の時間とイベント１８６の時間との間にバス上のマスタ装置によってサービスされなかった場合、ＩＮＴＥＲＲＵＰＴに関する情報を消失することがある。

プロット１７６は、本発明によるラッチされたＩＮＴＥＲＲＵＰＴを有するＧＰＩＯスレーブ装置のＩ／Ｏピンの論理状に対応し、プロット１７８は、ＧＰＩＯスレーブ装置のサービス要求ピンの論理状態に対応する。プロット１７６及び１７８は、ＩＮＴＥＲＲＵＰＴをラッチすることによるＩ／Ｏピンの論理状態とサービス要求ピンの論理状態との間の対応を示す。図１Ｂのプロット１７６，１７８に示す例において、イベント１８２によって、プロット１７６は、論理状態１から０への遷移を示し、プロット１７８の論理状態１から０への遷移が続き、サービス要求ラインのラッチされたＩＮＴＥＲＲＵＰＴをアサートする。イベント１８２の結果、イベント１８４の直後に論理状態０から１に遷移し、プロット１７８はそれに従わない（例えば、ＩＮＴＥＲＲＵＰＴはアサート停止されない。）。バス上で指定されるサービス装置及びイベント１８８のようなサービスされたＩＮＴＥＲＲＵＰＴに応答して、プロット１７８は、論理０から１への遷移によるＩＮＴＥＲＲＵＰＴのアサート停止を示す。イベント１８４が過渡的な非同期状態であるとしても、本発明によるサービス要求のラッチは、過渡的な非同期状態を指定するためにサービス装置がバス上のマスタ装置によってサービスされると仮定する。

図２は、本発明の実施の形態によるサービス要求のラッチを行う方法のフローチャート２００である。サービス提供を要求する状態は、スレーブ装置によって検出される（２１０）。例えば、ＧＰＩＯスレーブ装置は、入力ピンの論理状態の変化をモニタすることができる。モニタされたピンの論理状態が変化する場合、スレーブ装置は、例えば、サービス要求ノードのＩＮＴＥＲＲＵＰＴをアサートすることによってサービスの要求をアサートし及びラッチする（２２０）。バス上のマスタ装置によって指定されるスレーブ装置及びＩＮＴＥＲＲＵＰＴを提供するに応答して（２３０）、スレーブ装置は、例えば、ＩＮＴＥＲＲＵＰＴをサービス要求ノードから除去することによって、サービスの要求のアサート停止を行う（２４０）。方法２００を実施するスレーブ装置としてのＧＰＩＯ装置の使用は、説明のみの目的であり、制限の目的ではない。

図３は、本発明の他の実施の形態によるサービス要求をプログラマブルにラッチする方法３００のフローチャートである。説明のために、方法３００もＩ２ＣバスのＧＰＩＯスレーブ装置に関連して説明するが、これに限定されるものではない。

スレーブ装置は、例えば、揮発性及び／又は不揮発性メモリを用いることによって初期入力状態を記憶する（３１０）。記憶された入力状態は、現在の状態と比較される（３２０）。決定３３０において、記憶された入力状態が現在の状態と異ならない場合、サービス要求がアサートされず（３３２）、他の比較が行われる（３２０）。決定３３０において、記憶された入力状態が現在の状態と異なる場合、ラッチされたサービス要求が所望されているか否か決定する（３４０）。３４０のチェックにおいて、ラッチが所望されない場合、サービス要求がアサートされ（３５０）、更なる比較が行われる（３２０）。３４０のチェックにおいて、ラッチが所望される場合、サービス要求３６０は、アサートされ及びラッチされる（３７０）。

スレーブ装置は、バスを用いてマスタによるサービス要求の指定及びサービスを待機する。スレーブ装置がバスを用いてマスタにより指定されるともに、所望のサービスが行われる場合（３７２）、サービス要求はアサート停止され（３７４）、更なる比較が行われる（３２０）。

従来知られているように、サービス要求３７４をアサート停止するためにウオッチドッグタイマ又は他の方法を用いることができ、これによって、（ハードウェアリセットやソフトウェアリボートのように）サービス要求のアンラッチが所望される場合にサービス要求ラッチを除去する（３７０）。

ハードウェア、ファームウェア、ソフトウェア又はその組合せを、ここで説明するようなＩ２Ｃシリアルデータバスを用いてスレーブ送致出力バンクをプログラマブルに更新する種々の実施の形態を実施するのに用いることができる。本発明に関連して用いられるマスタ装置の機能は、説明したＩ２Ｃマスタ装置に存在してもよく、又は、シリアルデータ通信システム１００に取り付けられたスタンドアローン又はネットワーク化されたコンピュータに存在してもよい。図１に示すシリアルデータ通信システム１００は、本発明の動作を実施するためにそのような通信システム、コンピュータ又は他のコンピュータ実行装置との通信に用いることができる構造の一例である

本発明によるプログラミングを実行するのに適した図１のマスタ装置１３０の例は、典型的には、ランダムアクセスメモリ（ＲＡＭ）及び／又は読出し専用メモリ（ＲＯＭ）の一部の変形に結合した中央処理装置（ＣＰＵ）を有する。ＲＯＭを、プログラマブルＲＯＭ（ＰＲＯＭ）やイレーザブルＰＲＯＭのようなプログラム記憶用の他の記憶媒体とすることもできる。プロセッサは、制御信号、通信信号等を提供するために入力／出力（Ｉ／Ｏ）回路及び／又は他のバスを通じて他の内部素子及び外部素子とやり取りを行うことができる。

マスタ装置１３０は、ハードディスクドライブ、フレキシブルディスクドライブ、ＤＣ−ＲＯＭドライブ、及び情報を読出し及び／又は記憶することができるＤＶＤのような他のハードディスクを含む一つ以上のデータ記憶装置を有することもできる。一実施の形態において、状態マシンを用いてＩ２Ｃバス上でスレーブ／マスタインタフェースをコツ減するソフトウェアを、ＣＤ−ＲＯＭ、ディスケット、又は携帯型で情報を記憶することができる他の形態の媒体に記憶し及び分配することができる。これら記憶媒体を、ＣＤ−ＲＯＭドライブ、ディスクドライブ等の装置に挿入し及び当該装置から読み出すことができる。ソフトウェアを、インターネットのようなネットワークを通じて電気的にダウンロードするようにデータ信号を通じて演算装置に送信することもできる。さらに、既に説明したように、本発明に関連する機能を実行するソフトウェアを、ＲＯＭのような演算装置の内部メモリに格納することもできる。

コンピュータ読出し可能なプログラムコードを有する結果的に得られるあらゆる（一つ以上の）プログラムを、記憶装置や送信装置のような一つ以上のコンピュータ利用可能な媒体内で実行することができ、これによって、本発明によるコンピュータプログラム又は製品を形成する。ここで用いるような用語「コンピュータ読出し可能媒体」、「製品」、「コンピュータプログラム」又は他の同様な用語は、あらゆる記憶装置のようなあらゆるコンピュータ読出し可能な媒体又はあらゆる送信装置で永久に又は一時的に存在するコンピュータプログラムを含むことを意図する。

（添付した特許請求の範囲、要約書及び図面を含む）本明細書で開示した各形態を、特に説明しない限り同一、等価又は同様な目的で体感することができる。したがって、特に説明しない限り、開示した各形態は、等価の又は同様な形態の一例に過ぎない。

したがって、種々の実施の形態を、バス構造に取り付けた複数の装置からのサービス要求を指定する本発明の実現例として説明した。そのような実現の各々において、サービス要求を、入力状態の遷移又は変更に関係なくバス上のマスタによるサービス要求の提供を仮定するようラッチすることができる。

本発明は、これまで説明した特定の例に制限されるものと考えるべきではない。本発明を適用することができる種々の変更、等価のプロセス及び種々の構造は、本発明の範囲内である。例えば、Ｉ２Ｃシリアルデータバスを用いたスレーブ装置出力バンクのプログラマブルな更新の実施の形態を、ＳＭバスや他のバス配置のような共通バス上の装置間で通信を行う同様に構成された１方向又は２方向インタフェースを用いて実施することができる。そのような変形を、添付した特許請求の範囲で適正に説明するような請求の範囲に記載されている発明の一部と考えることができる。

図１Ａは、本発明の実施の形態による通信バス上のスレーブ装置によってサービスに対する要求をラッチするデータ通信システムのブロック図である。 図１Ｂは、本発明の実施の形態によりＩＮＴＥＲＲＵＰＴを非同期にラッチする、ラッチされたサービス要求を実現するデータ通信システムの信号線のグラフである。 図２は、本発明の実施の形態によるサービス要求のラッチを行う方法のフローチャートである。 図３は、本発明の他の実施の形態によるサービス要求をプログラマブルにラッチする方法のフローチャートである。

Claims (4)

1. 通信プロトコルを実現するために用いられるシリアルデータ線及びクロック線を有するシリアルデータ転送バスを用いる通信システムであって、
   前記シリアルデータ転送バスに取り付けられるとともに前記シリアルデータ線上の双方向シリアル通信を制御するマスタ装置と、
   前記シリアルデータ転送バスから独立し、前記マスタ装置によってアクセス可能なサービス要求ノードと、
   前記バスに電気的に結合され、前記サービス要求ノードのサービス要求をラッチすることによって状態に応答し、前記シリアルデータ転送バスを用いたマスタ装置からの問合せに応答して前記サービス要求を除去するスレーブ装置とを具える通信システム。
2. 請求項１記載の通信システムにおいて、前記スレーブモジュールが、一つ以上の入力の初期値を記憶するメモリと、記憶された初期値と前記一つ以上の入力の現在の値とを比較するとともに前記サービス要求ノードのサービス要求をアサートするのに十分な状態を決定する比較装置とを具えることを特徴とする通信システム。
3. 請求項１記載の通信システムにおいて、前記スレーブ装置が、汎用入力／出力装置として構成されることを特徴とする通信システム。
4. 請求項１記載の通信システムにおいて、前記スレーブ装置が、ＣＯＤＥＣ装置のデコーダとして構成されることを特徴とする通信システム。

Images