CN111835320A - 一种信号的边沿检测装置 - Google Patents
一种信号的边沿检测装置 Download PDFInfo
- Publication number
- CN111835320A CN111835320A CN201910324805.4A CN201910324805A CN111835320A CN 111835320 A CN111835320 A CN 111835320A CN 201910324805 A CN201910324805 A CN 201910324805A CN 111835320 A CN111835320 A CN 111835320A
- Authority
- CN
- China
- Prior art keywords
- signal
- gate
- delay unit
- input
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003708 edge detection Methods 0.000 title claims abstract description 54
- 238000001514 detection method Methods 0.000 claims abstract description 38
- 230000000630 rising effect Effects 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本申请公开了一种信号的边沿检测装置，涉及电子电路领域，用以解决现有技术中检测方法比较单一的问题。本申请提供一种信号的边沿检测装置，所述装置包括：由指定数量的逻辑门器件构成的延时单元，以及检测单元；所述延时单元用于接收信号，并输出延迟指定时长的延时信号；所述检测单元用于对所述延迟信号和所述信号进行处理，得到检测信号；所述检测信号包括上升沿信号或下降沿信号。这样，通过使用一些逻辑门得到检测信号，在不需要时钟的情况下，即可完成对信号的边沿检测。
Description
技术领域
本申请涉及电子电路领域，尤其涉及一种信号的边沿检测装置。
背景技术
伴随着半导体工艺的飞速发展，芯片的性能需求越来越高，规模也越来越大，芯片的功耗也迅速增加。为了提供产品竞争力，低功耗设计变得越来越重要，尤其是电池供电的移动设备。在芯片进入低功耗后，在能保证能够唤醒的前提下，功耗越低越好。
在使用外部按键唤醒的情况下，现有技术中会使用低功耗时钟对信号进行上升沿或者下降沿边沿检测，一旦检测到变化，立即唤醒芯片。但是在现有技术中，通过低功耗时钟对信号进行边沿检测的方法需要用到时钟发生器，检测方法比较单一。
发明内容
本申请实施例提供一种信号的边沿检测装置，提出了一种新的方法进行信号的边沿检测，用以解决现有技术中检测方法比较单一的问题。
为达到上述目的，本发明提供以下技术方案：
一种信号的边沿检测装置，所述装置包括：由指定数量的逻辑门器件构成的延时单元，以及检测单元；
所述延时单元用于接收信号，并输出延迟指定时长的延时信号；
所述检测单元用于对所述延迟信号和所述信号进行处理，得到检测信号；所述检测信号包括上升沿信号或下降沿信号。
上述信号的边沿检测装置包括延时单元和检测单元，信号通过延时单元输出延时信号，并将输出的延时信号和信号通过检测单元得到检测信号。这样，通过使用一些逻辑门得到检测信号，在不需要时钟的情况下，即可完成对信号的边沿检测。
进一步地，所述逻辑门器件包括以下中的至少一种：与门、或门、非门。
进一步地，若所述延时单元由至少2个与门串联构成；
所述信号输入给串联的第一个与门的至少两个输入端；
除所述第一个与门外，所述延时单元中的各与门的输入端接收的为上一个与门的输出信号。
进一步地，所述延时单元中的各与门的输入端的数量均不小于2个，且各输入端输入的输入信号相同。
进一步地，若所述延时单元由至少2个或门串联构成；
所述信号输入给串联的第一个或门的其中一个输入端；
除所述第一个或门外，所述延时单元中的各或门的输入端接收的为上一个或门的输出信号。
进一步地，所述延时单元中的各或门的输入端的数量均不小于2个，且除接收上一个或门的输出信号和接收所述信号的输入端外，其它输入端输入0。
进一步地，若所述延时单元由至少2个非门串联构成；其中，非门的个数为偶数；
所述信号输入给串联的第一个非门的输入端；
除所述第一个非门外，所述延时单元中的各非门的输入端接收的为上一个非门的输出信号。
进一步地，若所述延时单元由至少2个非门、至少1个与门以及至少1个或门串联构成；其中，非门的个数为偶数；
所述信号输入给所述延时单元中串联的第一个逻辑门的输入端；
除所述第一个逻辑门外，所述延时单元中的各逻辑门的输入端接收的为上一个逻辑门的输出信号。
进一步地，所述检测单元包括第一与门、第二与门、第一非门以及第二非门；
其中，所述第一非门用于接收所述延时信号，输出第一非门输出信号；
所述第一与门用于接收所述信号和所述第一非门输出信号，输出上升沿信号；
所述第二非门用于接收所述信号，输出第二非门输出信号；
所述第二与门用于接收所述延时信号和所述第二非门输出信号，输出下降沿信号。
本发明还提供一种唤醒装置，所述装置包括：权利要求1中所述的信号的边沿检测装置和芯片；
所述信号的边沿检测装置用于若检测到检测信号，则向芯片发送唤醒信息；
所述芯片用于接收到所述信号的边沿检测装置发送的唤醒信息后，进入唤醒状态。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例中现有技术中边沿检测的实现原理示意图；
图2为本申请实施例中现有技术中上升沿检测波形图示意图；
图3为本申请实施例中现有技术中下降沿检测波形图示意图；
图4为本申请实施例中信号的边沿检测装置结构图；
图5为本申请实施例中由至少2个与门串联构成的延时单元的信号的边沿检测装置结构图；
图6为本申请实施例中至少2个与门串联构成的延时单元的结构示意图；
图7为本申请实施例中由至少2个或门串联构成的延时单元的信号的边沿检测装置结构图；
图8为本申请实施例中至少2个或门串联构成的延时单元的结构示意图；
图9为本申请实施例中由至少2个非门串联构成的延时单元的信号的边沿检测装置结构图；
图10为本申请实施例中由多个逻辑门串联构成的延时单元的信号的边沿检测装置结构图；
图11为本申请实施例中信号的边沿检测装置的上升沿检测波形图示意图；
图12为本申请实施例中信号的边沿检测装置的下降沿检测波形图示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
目前，现有技术中使用低功耗时钟对信号进行上升沿或者下降沿边沿检测，一旦检测到变化，立即唤醒芯片。如图1所示，其为现有技术中边沿检测的实现原理图。通过两级D触发器寄存，实现对信号的延时。其中，pulse为信号，clk为低功耗时钟，rst_n为复位信号，pos_edge为检测到的上升沿信号，neg_edge为检测到的下降沿信号，s1为D触发器1接收信号和时钟信号输出的过程信号、s2为D触发器2接收s1过程信号和时钟信号输出的过程信号、s3为s2过程信号通过非门1输出的过程信号、s4为信号通过非门2输出的过程信号。
若使用上升沿检测，得到的波形图如图2所示。当输入信号时，通过D触发器1输出得到s1，将s1输入到D触发器2，输出得到s2，s2通过非门1得到s3，将s3与信号通过与门1，从而得到pos_edge信号。
若使用下降沿检测，得到的波形图如图3所示。当输入信号时，通过D触发器1输出得到s1，将s1输入到D触发器2，输出得到s2，信号通过非门2输出得到s4，并将s2和s4通过与门2，从而得到neg_edge信号。
然而，在现有技术中，由于在进行边沿检测时需要用到时钟发生器，由于时钟会引起门的翻转，所以芯片在低功耗运行时仍然会产生不少功耗。本发明提供了一种信号的边沿检测装置，用以解决现有技术中检测方法比较单一的问题，同时，由于本申请是通过使用一些逻辑门实现边沿检测的，所以不需要时钟，因此可以使在低功耗模式下的芯片的功耗降到最低。所述装置包括：由指定数量的逻辑门器件构成的延时单元，以及检测单元；
所述延时单元用于接收信号，并输出延迟指定时长的延时信号；
所述检测单元用于对所述延迟信号和所述信号进行处理，得到检测信号；所述检测信号包括上升沿信号或下降沿信号。
上述信号的边沿检测装置包括延时单元和检测单元，信号通过延时单元输出延时信号，并将输出的延时信号和信号通过检测单元得到检测信号。这样，通过使用一些逻辑门得到检测信号，在不需要时钟的情况下，即可完成对信号的边沿检测。同时，由于本申请不需要时钟，因此可以使在低功耗模式下的芯片的功耗降到最低。
其中，所述信号的边沿检测装置如图4所示。其中，pulse为信号，pos_edge为检测到的上升沿信号，neg_edge为检测到的下降沿信号，s1为信号通过延时单元输出的延时信号，s2为s1通过第一非门输出的第一非门输出信号，s3为信号通过第二非门输出的第二非门输出信号。
在本申请实施例中，延时单元由指定数量的逻辑门器件构成，而所述逻辑门器件包括以下中的至少一种：与门、或门、非门。
为了有效的唤醒芯片系统，延时单元可以由多个逻辑门器件串联构成。由于工艺和使用电压等因素的影响，每个逻辑门的延迟也不一样，且单个逻辑门的延迟很小。其中，可以由多个与门串联构成、多个或门串联构成、多个非门串联构成、多个与门和或门串联构成、多个与门和非门串联构成、多个或门和非门串联构成。
需要说明的是，如果延时单元中有非门，则需要保证非门的个数为偶数个。
在本申请实施例中，若所述延时单元由至少2个与门串联构成，则无时钟边沿检测实现原理图如图5所示。
所述信号输入给串联的第一个与门的至少两个输入端；
除所述第一个与门外，所述延时单元中的各与门的输入端接收的为上一个与门的输出信号。
其中，延时单元中的各与门的输入端的数量均不小于2个，如图6所示，延时单元中的与门的输入端可以为2个，可以为3个，也可以为多个。当然，延时单元中的与门的输入端可以都相同，例如与门的输入端均为2个。且各输入端输入的输入信号相同。这样，通过多个与门串联构成的延时单元，在不需要时钟的情况下，仍然实现了信号的边沿检测，将在低功耗模式下的芯片的功耗降到最低。
在本申请实施例中，若所述延时单元由至少2个或门串联构成，则无时钟边沿检测实现原理图如图7所示。
所述信号输入给串联的第一个或门的其中一个输入端；
除所述第一个或门外，所述延时单元中的各或门的输入端接收的为上一个或门的输出信号。
其中，延时单元中的各或门的输入端的数量均不小于2个，如图8所示，延时单元中的与门的输入端可以为2个，可以为3个，也可以为多个。当然，延时单元中的或门的输入端可以都相同，例如或门的输入端均为2个。且除接收上一个或门的输出信号和接收所述信号的输入端外，其它输入端输入0。这样，通过多个或门串联构成的延时单元，在不需要时钟的情况下，仍然实现了信号的边沿检测，将在低功耗模式下的芯片的功耗降到最低。
在本申请实施例中，若所述延时单元由至少2个非门串联构成，则无时钟边沿检测实现原理图如图9所示；其中，非门的个数为偶数；
所述信号输入给串联的第一个非门的输入端；
除所述第一个非门外，所述延时单元中的各非门的输入端接收的为上一个非门的输出信号。
这样，通过多个非门串联构成的延时单元，在不需要时钟的情况下，仍然实现了信号的边沿检测，将在低功耗模式下的芯片的功耗降到最低。
在本申请实施例中，若所述延时单元由至少2个非门、至少1个与门以及至少1个或门串联构成，则无时钟边沿检测实现原理图如图10所示；其中，非门的个数为偶数；
所述信号输入给所述延时单元中串联的第一个逻辑门的输入端；
除所述第一个逻辑门外，所述延时单元中的各逻辑门的输入端接收的为上一个逻辑门的输出信号。
这样，通过多个非门串联构成的延时单元，在不需要时钟的情况下，仍然实现了信号的边沿检测，将在低功耗模式下的芯片的功耗降到最低。
在信号通过延时单元输出延时信号后，通过检测单元得到检测信号。所述检测单元包括第一与门、第二与门、第一非门以及第二非门；
其中，第一与门和第一非门构成上升沿检测，若使用上升沿检测，得到的波形图如图11所示。
所述第一非门用于接收所述延时信号，输出第一非门输出信号；
所述第一与门用于接收所述信号和所述第一非门输出信号，输出上升沿信号；
第二与门和第二非门构成下降沿检测，若使用下降沿检测，得到的波形图如图12所示。
所述第二非门用于接收所述信号，输出第二非门输出信号；
所述第二与门用于接收所述延时信号和所述第二非门输出信号，输出下降沿信号。
本申请还提供一种唤醒装置，所述装置包括：如上所述的信号的边沿检测装置和芯片；
所述信号的边沿检测装置用于若检测到检测信号，则向芯片发送唤醒信息；
所述芯片用于接收到所述信号的边沿检测装置发送的唤醒信息后，进入唤醒状态。
这样，在不需要时钟的情况下，通过信号的边沿检测装置来得到检测信号，实现了信号的边沿检测，将在低功耗模式下的芯片的功耗降到最低。
显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种信号的边沿检测装置，其特征在于，所述装置包括：由指定数量的逻辑门器件构成的延时单元，以及检测单元；
所述延时单元用于接收信号，并输出延迟指定时长的延时信号；
所述检测单元用于对所述延迟信号和所述信号进行处理，得到检测信号；所述检测信号包括上升沿信号或下降沿信号。
2.根据权利要求1所述的装置，其特征在于，所述逻辑门器件包括以下中的至少一种：与门、或门、非门。
3.根据权利要求2所述的装置，其特征在于，若所述延时单元由至少2个与门串联构成；
所述信号输入给串联的第一个与门的至少两个输入端；
除所述第一个与门外，所述延时单元中的各与门的输入端接收的为上一个与门的输出信号。
4.根据权利要求3所述的装置，其特征在于，所述延时单元中的各与门的输入端的数量均不小于2个，且各输入端输入的输入信号相同。
5.根据权利要求2所述的装置，其特征在于，若所述延时单元由至少2个或门串联构成；
所述信号输入给串联的第一个或门的其中一个输入端；
除所述第一个或门外，所述延时单元中的各或门的输入端接收的为上一个或门的输出信号。
6.根据权利要求5所述的装置，其特征在于，所述延时单元中的各或门的输入端的数量均不小于2个，且除接收上一个或门的输出信号和接收所述信号的输入端外，其它输入端输入0。
7.根据权利要求2所述的装置，其特征在于，若所述延时单元由至少2个非门串联构成；其中，非门的个数为偶数；
所述信号输入给串联的第一个非门的输入端；
除所述第一个非门外，所述延时单元中的各非门的输入端接收的为上一个非门的输出信号。
8.根据权利要求2所述的装置，其特征在于，若所述延时单元由至少2个非门、至少1个与门以及至少1个或门串联构成；其中，非门的个数为偶数；
所述信号输入给所述延时单元中串联的第一个逻辑门的输入端；
除所述第一个逻辑门外，所述延时单元中的各逻辑门的输入端接收的为上一个逻辑门的输出信号。
9.根据权利要求1所述的装置，其特征在于，所述检测单元包括第一与门、第二与门、第一非门以及第二非门；
其中，所述第一非门用于接收所述延时信号，输出第一非门输出信号；
所述第一与门用于接收所述信号和所述第一非门输出信号，输出上升沿信号；
所述第二非门用于接收所述信号，输出第二非门输出信号；
所述第二与门用于接收所述延时信号和所述第二非门输出信号，输出下降沿信号。
10.一种唤醒装置，其特征在于，所述装置包括：如权利要求1所述的信号的边沿检测装置和芯片；
所述信号的边沿检测装置用于若检测到检测信号，则向芯片发送唤醒信息；
所述芯片用于接收到所述信号的边沿检测装置发送的唤醒信息后，进入唤醒状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910324805.4A CN111835320A (zh) | 2019-04-22 | 2019-04-22 | 一种信号的边沿检测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910324805.4A CN111835320A (zh) | 2019-04-22 | 2019-04-22 | 一种信号的边沿检测装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111835320A true CN111835320A (zh) | 2020-10-27 |
Family
ID=72912620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910324805.4A Pending CN111835320A (zh) | 2019-04-22 | 2019-04-22 | 一种信号的边沿检测装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111835320A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010045945A (ko) * | 1999-11-09 | 2001-06-05 | 박종섭 | 반도체 메모리의 어드레스 천이 검출 회로 |
| CN102820045A (zh) * | 2011-06-09 | 2012-12-12 | 芯成半导体（上海）有限公司 | 地址转变检测电路 |
| CN203219282U (zh) * | 2013-03-06 | 2013-09-25 | 龙芯中科技术有限公司 | 延时链和延时链组 |
| CN105897251A (zh) * | 2016-05-20 | 2016-08-24 | 西安矽源半导体有限公司 | 一种数字信号隔离器及其方法 |
| CN108055876A (zh) * | 2015-09-14 | 2018-05-18 | 高通股份有限公司 | 低功率双纠错－三检错(deb-ted)解码器 |
| CN108445734A (zh) * | 2017-02-16 | 2018-08-24 | 新唐科技股份有限公司 | 时脉倍频、乘频及数字脉冲产生电路、时间数字转换器 |
| CN108599744A (zh) * | 2018-05-29 | 2018-09-28 | 苏州大学 | 一种新型双边沿检测电路 |
| CN109387776A (zh) * | 2017-08-03 | 2019-02-26 | 三星电子株式会社 | 测量时钟抖动的方法、时钟抖动测量电路和半导体装置 |
-
2019
- 2019-04-22 CN CN201910324805.4A patent/CN111835320A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010045945A (ko) * | 1999-11-09 | 2001-06-05 | 박종섭 | 반도체 메모리의 어드레스 천이 검출 회로 |
| CN102820045A (zh) * | 2011-06-09 | 2012-12-12 | 芯成半导体（上海）有限公司 | 地址转变检测电路 |
| CN203219282U (zh) * | 2013-03-06 | 2013-09-25 | 龙芯中科技术有限公司 | 延时链和延时链组 |
| CN108055876A (zh) * | 2015-09-14 | 2018-05-18 | 高通股份有限公司 | 低功率双纠错－三检错(deb-ted)解码器 |
| CN105897251A (zh) * | 2016-05-20 | 2016-08-24 | 西安矽源半导体有限公司 | 一种数字信号隔离器及其方法 |
| CN108445734A (zh) * | 2017-02-16 | 2018-08-24 | 新唐科技股份有限公司 | 时脉倍频、乘频及数字脉冲产生电路、时间数字转换器 |
| CN109387776A (zh) * | 2017-08-03 | 2019-02-26 | 三星电子株式会社 | 测量时钟抖动的方法、时钟抖动测量电路和半导体装置 |
| CN108599744A (zh) * | 2018-05-29 | 2018-09-28 | 苏州大学 | 一种新型双边沿检测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102328014B1 (ko) | 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템 | |
| US9753486B2 (en) | Clock gating with an asynchronous wrapper cell | |
| JP5355401B2 (ja) | クロックエッジ復元を有するパルスカウンタ | |
| CN103645794B (zh) | 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法 | |
| US20030006806A1 (en) | Data-driven clock gating for a sequential data-capture device | |
| US11016525B1 (en) | Clock control circuit and clock control method | |
| CN103631360A (zh) | 一种支持睡眠模式的芯片及方法 | |
| CN107911104B (zh) | 时钟门控电路 | |
| US8659336B2 (en) | Apparatus and method for synchronising signals | |
| EP3125430A2 (en) | Double sampling state retention flip-flop | |
| CN107463236B (zh) | 一种复位检测电路和复位检测方法 | |
| CN113608605B (zh) | 一种唤醒电路、芯片系统和电子设备 | |
| US9317639B1 (en) | System for reducing power consumption of integrated circuit | |
| US8514004B2 (en) | Clock management unit and method of managing a clock signal | |
| CN112667292A (zh) | 一种异步微流水线控制器 | |
| CN114546083A (zh) | 一种复位同步器电路及其时钟门控方法 | |
| CN113009961A (zh) | 一种跨时钟同步电路及SoC系统 | |
| WO2021040947A1 (en) | Low power clock gate circuit | |
| CN107463470B (zh) | 通道冲突检测方法及系统 | |
| US8493095B2 (en) | Semiconductor device with clock stop detection | |
| CN108872828B (zh) | 复位管理电路和用于复位管理电路的方法 | |
| CN103812472A (zh) | 抗单粒子瞬态效应的触发器 | |
| CN111835320A (zh) | 一种信号的边沿检测装置 | |
| CN114371876A (zh) | 一种寄存器的配置电路以及一种集成电路芯片 | |
| US10454457B1 (en) | Self-gating flip-flop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201027 |