CN111834353A - 一种sip叠层结构 - Google Patents
一种sip叠层结构 Download PDFInfo
- Publication number
- CN111834353A CN111834353A CN202010694302.9A CN202010694302A CN111834353A CN 111834353 A CN111834353 A CN 111834353A CN 202010694302 A CN202010694302 A CN 202010694302A CN 111834353 A CN111834353 A CN 111834353A
- Authority
- CN
- China
- Prior art keywords
- functional
- substrate
- lead
- posts
- lead post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明公开了一种SIP叠层结构,包括管壳、键合引线柱、功率基板、功能基板和至少三根功能引线柱,键合引线柱和功率基板均固定于管壳的底壁上,功率基板与键合引线柱键合连接;功能引线柱均垂直穿设并固定连接管壳的底壁,每根功能引线柱包括位于管壳内的内引线柱和位于管壳外的外引线柱;功能基板与至少两根功能引线柱的内引线柱固定连接,并与功率基板或至少一根功能引线柱的内引线柱电连接。本发明SIP叠层结构的功能基板可以通过至少三根功能引线柱中的任意两根或两根以上功能引线柱进行固定连接,实现灵活地进行叠层设计,易于提升装配密度;功能引线柱具有电连接功能,可以减少内部连接线的数量,减少空间浪费,有利于缩小产品体积。
Description
技术领域
本发明涉及SIP技术领域,尤其涉及一种SIP叠层结构。
背景技术
通常固态继电器、固态功率控制器、功率模块或者混合集成电路均采用单层结构或双层结构,也有部分产品采用两层以上结构,但往往是一层架一层的方法进行设计,或通过增加台阶的方式进行叠层设计,这些传统方式往往体积大、功能单一,难以满足当前高密封、小型化装配需求。同时,作为这种控制器件的输出端往往容易发生系统过压、静电放电等外部因素造成的器件击穿现象,因此在使用中需要进行冗余设计、防护设计,应用较为复杂。
发明内容
本发明的目的在于提出一种SIP叠层结构,该SIP叠层结构具有高密度、易小型化、易批量生产等优点。
为达此目的,本发明采用以下技术方案:
一种SIP叠层结构,包括管壳、键合引线柱、功率基板、功能基板和至少三根功能引线柱,所述键合引线柱和所述功率基板均固定于所述管壳的所述底壁上,且所述功率基板与所述键合引线柱通过键合的方式连接;至少三根所述功能引线柱均垂直穿设并固定连接所述管壳的所述底壁,每根所述功能引线柱包括位于所述管壳内的内引线柱和位于所述管壳外、与所述内引线柱相连的外引线柱;所述功能基板与至少两根所述功能引线柱的所述内引线柱固定连接,并与所述功率基板或至少一根所述功能引线柱的所述内引线柱电连接。
在一些实施例中,所述管壳的所述底壁上设有限位凹槽,所述功率基板固定于所述限位凹槽中。
在一些实施例中,所述限位凹槽和所述功率基板的数量均为多个,多个所述功率基板一一对应地固定于多个所述限位凹槽中。
在一些实施例中,所述功率基板焊接或者粘接于所述限位凹槽的内壁上。
在一些实施例中,所有所述功能引线柱的所述内引线柱中包括至少两种高度,所述功能基板通过其中一个高度为Hx的所述内引线柱进行限位,并与高度为Hx的剩余所述内引线柱中的至少一个和/或高度大于Hx的至少一个所述内引线柱固定连接。
在一些实施例中,所述功能基板的数量为多个,多个所述功能基板沿着所述功能引线柱的长度方向层叠设置。
在一些实施例中,所述功能引线柱由金属与陶瓷或玻璃烧结形成;和/或,所述管壳由陶瓷材料制成。
在一些实施例中,所述功率基板包括第一电路板、第一芯片、若干第一器件和若干第一电连接件,所述第一芯片和所述第一器件均电连接于所述第一电路板上,所述第一芯片通过所述第一电连接件连接所述功能基板或通过键合方式连接所述键合引线柱。
在一些实施例中,所述功能基板包括第二电路板、第二芯片、若干第二器件和若干第二电连接件,所述第二电路板与所述功率基板电连接,所述第二芯片和所述第二器件均电连接于所述第二电路板上,所述第二芯片能通过所述第二电连接件连接所述内引线柱或所述功率基板。
在一些实施例中,所述功能基板通过所述第二电路板与至少两根所述功能引线柱的所述内引线柱焊接或粘接。
本发明至少具有以下有益效果:
本发明SIP叠层结构,通过设计至少三根功能引线柱均垂直穿设并固定连接管壳的底壁,每根功能引线柱包括位于管壳内的内引线柱和位于管壳外的外引线柱,功能基板与至少两根功能引线柱的内引线柱固定连接,并与功率基板或至少一根功能引线柱电连接,从而功能基板可以通过至少三根功能引线柱中的任意两根或两根以上功能引线柱进行连接定位,实现灵活地进行叠层设计,易于提升装配密度,便于批量化生产。由于功能引线柱本身也可以与功能基板进行电连接,因此可以有效减少产品内部连接线的数量,减少空间浪费,提高产品内部的有效空间利用率,有利于缩小产品体积。上述设计使得本发明的SIP叠层结构具有高密度、易小型化、易批量生产等优点。
附图说明
图1为本发明具体实施方式提供的SIP叠层结构的局部结构示意图;
图2为图1所示SIP叠层结构省略功率基板后的结构示意图;
图3为本发明提供的第一实施例的SIP叠层结构的结构示意图;
图4为本发明提供的第二实施例的SIP叠层结构的结构示意图;
图5为本发明提供的第三实施例的SIP叠层结构的结构示意图。
附图标号说明:
10、管壳;11、限位凹槽;20、键合引线柱;30、功率基板;31、第一芯片;32、第一器件;33、第一电连接件;40、功能引线柱;41、内引线柱;42、外引线柱;50、功能基板;51、第二芯片;52、第二器件;411、第一内引线柱;412、第二内引线柱;413、第三内引线柱;414、第四内引线柱。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
目前已得到应用的封装结构设计技术有单层结构、简单的双层结构、简单的多层结构和通过管壳增加台阶方式增加叠层的方式,可起到一定的结构优化作用,但是仍然存在一定的不足,主要表现在:1、单层结构或简单的双层结构受到电路、绝缘等影响而难以缩小尺寸,无法实现高密度装配;2、简单的多层结构往往采用上下一致的焊接方式,通过引线直接进行上下层焊接,或者在第二层上再通过排针或类似结构进行设计,但是这种方式由于有连接件或多余端子,会导致中间层产生大量的空间浪费,导致有效利用面积较小,架层增加的空间有限,使上述方式难以推广;3、通过增加台阶的方式虽然可以实现多层的有效连接,但是台阶越多、腔体越深,腔体越深越不利于装配工艺,特别是深腔键合工艺,只能达到有限的深度,同时腔体结构不利于清洗,很难进行键合、焊接等复杂的混合装配工艺,而且通过增加台阶的方式势必增加产品的壁厚,进而增加了产品的体积,不利于产品小型化。因此,亟需一种具有高密度、易小型化、易批量生产等优点的SIP叠层结构。
如图1至图5所示,本实施方式提供了一种SIP(System In a Package,系统级封装)叠层结构,可应用于固态继电器、固态功率控制器、功率模块或者混合集成电路制造。该SIP叠层结构包括管壳10、键合引线柱20、功率基板30、功能基板50和至少三根间隔设置的功能引线柱40,键合引线柱20和功率基板30均固定于管壳10的底壁上,且功率基板30与键合引线柱20通过键合的方式连接;至少三根功能引线柱40垂直穿设并固定连接管壳10的底壁,每根功能引线柱40包括位于管壳10内的内引线柱41和位于管壳10外、与内引线柱41相连的外引线柱42;功能基板50与至少两根功能引线柱40的内引线柱41固定连接,并与功率基板30或至少一根功能引线柱40的内引线柱41电连接。需要说明的是,本文中提到的除“固定连接”均属于物理连接。
上述SIP叠层结构,通过设计至少三根功能引线柱40均垂直穿设并固定连接管壳10的底壁,每根功能引线柱40包括位于管壳10内的内引线柱41和位于管壳10外的外引线柱42,功能基板50与至少两根功能引线柱40的内引线柱41固定连接,并与功率基板30或至少一根功能引线柱40电连接,从而功能基板50可以通过至少三根功能引线柱40中的任意两根或两根以上功能引线柱40进行连接定位,实现灵活地进行叠层设计,易于提升装配密度,便于批量化生产。由于功能引线柱40本身也可以与功能基板50进行电连接,因此可以有效减少产品内部连接线的数量,减少空间浪费,提高产品内部的有效空间利用率,有利于缩小产品体积。上述设计使得本发明的SIP叠层结构具有高密度、易小型化、易批量生产等优点。其中,功能引线柱40的内引线柱41可用于内部电路连接,外引线柱42用于外部电路连接;功率基板30是设有功率模块的基板,功能基板50是指设有功率模块以外的含控制模块或其他电路模块的基板,功能基板50可以采用焊接、粘接等方式与内引线柱41进行固定连接。
在一些实施例中,管壳10的底壁上设有限位凹槽11,功率基板30固定于限位凹槽11中。通过将功率基板30固定于限位凹槽11中可以实现将功率基板30定位在管壳10的内部,同时降低产品高度,实现嵌入式装配,进一步提高产品装配密度。同时,将功率基板30固定安装在限位凹槽11中,这种嵌入安装方式增加了侧面散热通道,更有利于散热,相比平面散热效果要好很多。
可选地,功率基板30焊接或者粘接于限位凹槽11的内壁上。可以理解的是,限位凹槽11和功率基板30的数量可以根据实际需要进行设计,当限位凹槽11和功率基板30的数量均为多个时,多个功率基板30一一对应地固定于多个限位凹槽11中。
可选地,本实施方式提供的SIP叠层结构可以根据生产需求选择采用不同工艺制造的功能引线柱40,也可以采用具有不同功能、不同高度的功能引线柱40。
在一些实施例中,所有功能引线柱40的内引线柱41中包括至少两种高度,功能基板50通过其中一个高度为Hx的内引线柱41进行限位,并与高度为Hx的剩余内引线柱41中的至少一个和/或高度大于Hx的至少一个内引线柱41固定连接。也就是说,所有功能引线柱40的内引线柱41中包括至少两种高度,功能基板50可以通过任意一个内引线柱41进行支撑限位,然后与高度等于或大于该内引线柱41的其它内引线柱41进行固定连接。通过不同高度的内引线柱41设计,可实现功能基板50错层、限位和固定功能,有效地实现叠层封装的批量化生产。
在上述结构的基础上,功能基板50的数量为多个,多个功能基板50沿着功能引线柱40的长度方向层叠设置。通过不同高度的内引线柱41可实现将多个功能基板50进行逐层定位和安装,通过少量内部连接线即可进行上下层功能基板50的电连接,实现立体SIP安装,保证立体封装的可实现和可批量生产。可选地,功能基板50可以是整板或部分板,以提高产品内部有效空间利用率;多个功能基板50可以是半层、整层或多层相互叠加(即错层安装),错层安装可以提高产品内部的有效空间利用率。
在一些实施例中,功能引线柱40由金属与陶瓷或玻璃烧结形成,即功能引线柱40由陶瓷或玻璃包裹在导电金属外周进行烧结而成;和/或,管壳10由陶瓷材料制成。采用陶瓷或玻璃等绝缘材料可以有效减小功能引线柱40之间的距离、同时保证功能引线柱40之间的高绝缘特性,具有应用简单、可靠性高等特点。
在一些实施例中,功率基板30包括第一电路板、第一芯片31、若干第一器件32和若干第一电连接件33,第一芯片31和第一器件32均电连接于第一电路板上,第一芯片31通过第一电连接件33连接功能基板50或通过键合方式连接键合引线柱20。可选地,第一电连接件33可以为连接线、连接片或过渡片。在一些实施例中,功能基板50包括第二电路板、第二芯片51、若干第二器件52和若干第二电连接件,第二电路板与功率基板30电连接,第二芯片51和第二器件52均电连接于第二电路板上,第二芯片51能通过第二电连接件连接内引线柱41或功率基板30。应当理解的是,每一个功能基板50的第二芯片51也可以通过第二电连接件连接或其它功能基板50。可选地,第二电连接件可以为连接线、连接片或过渡片。
在一些实施例中,功能基板50通过第二电路板与至少两根功能引线柱40的内引线柱41焊接或粘接,实现固定连接。第二电路板可以为整层基板或半层基板,基板可采用PCB、陶瓷或其他电路承载体,第二电路板上可装配第二芯片51、第二器件52、第二电连接件或其它功能结构件,第二电路板可通过其中一个内引线柱41进行限位,再通过同一高度或高度大于该内引线柱41的其它内引线柱41进行固定。功能基板50可以根据实际需要采用单面布置第二芯片51和第二器件52或双面布置第二芯片51和第二器件52,即第二电路板可与第二芯片51和第二器件52采用单面连接或双面连接。
下面结合图3至图5对本发明的SIP叠层结构进行示例性说明。
如图3所示,为本发明第一实施例的SIP叠层结构示意图。本实施例的SIP叠层结构包括带限位凹槽11的管壳10、功率基板30、功能基板50、第一芯片31、第二芯片51、第一电连接件33、第二连接件、键合引线柱20和间隔设置的至少三根功能引线柱40,所有功能引线柱40的内引线柱41高度相同,功能基板50与其中两根功能引线柱40的内引线柱41固定连接。其中,功率基板30固定于管壳10上对应的限位凹槽11中,第一芯片31、第一器件32和第一电连接件33装配在功率基板30上,第一芯片31通过键合工艺与键合引线柱20连接,第一电连接件33可与内引线柱41或功能基板50电连接;功能基板50设计成半层功能基板50与内引线柱41固定连接以及与部分适用的第一电连接件33电连接,功能基板50可与第二芯片51、第二器件52和第二连接件(三类可组合)采用单面连接或双面连接。
如图4所示,为本发明第二实施例的SIP叠层结构示意图。本实施例的SIP叠层结构包括带限位凹槽11的管壳10、功率基板30、功能基板50、第一芯片31、第二芯片51、第一电连接件33、第二连接件、键合引线柱20和间隔设置的至少三根功能引线柱40。其中,所有功能引线柱40的内引线柱41中具有两种高度,分别是第一高度的第一内引线柱411和第二高度的第二内引线柱412,第二高度>第一高度。两个功率基板30固定于管壳10上对应的限位凹槽11中,第一芯片31、第一器件32和第一电连接件33装配在功率基板30上,第一芯片31通过键合工艺与键合引线柱20连接,第一电连接件33可与内引线柱41或功能基板50电连接;功能基板50设计成整层,功能基板50通过其中一个第一内引线柱411进行支撑限位,并与剩余的第一内引线柱411和第二内引线柱412固定连接以及与部分适用的第一电连接件33电连接,其中,第二内引线柱412可以是穿设功能基板50后再与功能基板50固定连接,功能基板50可与第二芯片51、第二器件52和第二连接件(三类可组合)采用单面连接或双面连接。
如图5所示,为本发明第三实施例的SIP叠层结构示意图。本实施例的SIP叠层结构包括带限位凹槽11的管壳10、功率基板30、多个功能基板50、第一芯片31、第二芯片51、第一电连接件33、第二连接件、键合引线柱20和间隔设置的五根功能引线柱40。其中,所有功能引线柱40的内引线柱41中具有四种高度,分别是第一高度的第一内引线柱411、第二高度的第二内引线柱412、第三高度的第三内引线柱413和第四高度的第四内引线柱414,第四高度>第三高度>第二高度>第一高度。功率基板30固定于管壳10上对应的限位凹槽11中,第一芯片31、第一器件32和第一电连接件33装配在功率基板30上,第一芯片31通过键合工艺与键合引线柱20连接,第一电连接件33可与内引线柱41或功能基板50电连接,功能基板50有整板和部分板两种,所有功能基板50进行多层相互叠加,每个功能基板50通过任意一个内引线柱41进行限位,并与同一高度或高度大于该限位用内引线柱41的内引线柱41固定连接;功能基板50可与第二芯片51、第二器件52和第二连接件(三类可组合)采用单面连接或双面连接。
综上所述,本发明SIP叠层结构与传统方法相比,具有如下优点:
1、本发明通过采用至少三根功能引线柱40的结构设计,在减小产品自身体积的同时更有利于用户进行高密度布线,用户可以灵活地选择任意两根或两根以上功能引线柱40进行半片或整片功能基板50安装设计,能够最大限度地利用产品内部空间,,各功能基板50可以根据设计需要进行单面或双面设计。
2、本发明通过采用不同高度、不同功能的内引线柱41,有效地控制了不同层的高度,而且不会因为利用不到的引线导致产品内部空间的浪费,能够最大限度地提高产品装配密度。
3、本发明通过设计功率基板30嵌入并固定于管壳10上的限位凹槽11,以及功率基板30直接与键合引线柱20键合,有效地减小了过渡区面积,并且增加了侧面散热通道,更有利于散热,从而既提升了功率器件的热容,又降低了产品总高度,有较好的应用前景。
4、本发明通过限位凹槽11设计和不同高度的内引线柱41设计相结合,提高了内部布局的利用率,减少了过渡区设计,可以灵活有效地实现SIP叠层连接,进一步缩小了产品体积,并且可以结合不同工艺手段进行键合、焊接、粘接等混合操作,具有高密度、易小型化、易批量生产等优点。
5、本发明无论采用一层半设计、双层设计或多层设计,均可有效地提升产品功率密度,实现产品的小型化和高密度化;并且可实现复杂、多路、高可靠产品设计,方法简单、可靠性高,易于高度集成和批量生产。
需要说明的是,当一个部被称为“固定于”另一个部,它可以直接在另一个部上也可以存在居中的部。当一个部被认为是“连接”到另一个部,它可以是直接连接到另一个部或者可能同时存在居中部。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述,只是为了说明的目的,并不表示是唯一的实施方式。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中使用的术语只是为了描述具体的实施方式的目的,不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所根项目的任意的和所有的组合。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种SIP叠层结构,其特征在于,包括管壳(10)、键合引线柱(20)、功率基板(30)、功能基板(50)和至少三根功能引线柱(40),所述键合引线柱(20)和所述功率基板(30)均固定于所述管壳(10)的底壁上,且所述功率基板(30)与所述键合引线柱(20)通过键合的方式连接;
至少三根所述功能引线柱(40)均垂直穿设并固定连接所述管壳(10)的所述底壁,每根所述功能引线柱(40)包括位于所述管壳(10)内的内引线柱(41)和位于所述管壳(10)外、与所述内引线柱(41)相连的外引线柱(42);
所述功能基板(50)与至少两根所述功能引线柱(40)的所述内引线柱(41)固定连接,并与所述功率基板(30)或至少一根所述功能引线柱(40)的所述内引线柱(41)电连接。
2.根据权利要求1所述的SIP叠层结构,其特征在于,所述管壳(10)的所述底壁上设有限位凹槽(11),所述功率基板(30)固定于所述限位凹槽(11)中。
3.根据权利要求2所述的SIP叠层结构,其特征在于,所述限位凹槽(11)和所述功率基板(30)的数量均为多个,多个所述功率基板(30)一一对应地固定于多个所述限位凹槽(11)中。
4.根据权利要求2或3所述的SIP叠层结构,其特征在于,所述功率基板(30)焊接或者粘接于所述限位凹槽(11)的内壁上。
5.根据权利要求1至4中任一项所述的SIP叠层结构,其特征在于,所有所述功能引线柱(40)的所述内引线柱(41)中包括至少两种高度,所述功能基板(50)通过其中一个高度为Hx的所述内引线柱(41)进行限位,并与高度为Hx的剩余所述内引线柱(41)中的至少一个和/或高度大于Hx的至少一个所述内引线柱(41)固定连接。
6.根据权利要求5所述的SIP叠层结构,其特征在于,所述功能基板(50)的数量为多个,多个所述功能基板(50)沿着所述功能引线柱(40)的长度方向层叠设置。
7.根据权利要求1所述的SIP叠层结构,其特征在于,所述功能引线柱(40)由金属与陶瓷或玻璃烧结形成;和/或,所述管壳(10)由陶瓷材料制成。
8.根据权利要求1所述的SIP叠层结构,其特征在于,所述功率基板(30)包括第一电路板、第一芯片(31)、若干第一器件(32)和若干第一电连接件(33),所述第一芯片(31)和所述第一器件(32)均电连接于所述第一电路板上,所述第一芯片(31)通过所述第一电连接件(33)连接所述功能基板(50)或通过键合方式连接所述键合引线柱(20)。
9.根据权利要求1所述的SIP叠层结构,其特征在于,所述功能基板(50)包括第二电路板、第二芯片(51)、若干第二器件(52)和若干第二电连接件,所述第二电路板与所述功率基板(30)电连接,所述第二芯片(51)和所述第二器件(52)均电连接于所述第二电路板上,所述第二芯片(51)能通过所述第二电连接件连接所述内引线柱(41)或所述功率基板(30)。
10.根据权利要求9所述的SIP叠层结构,其特征在于,所述功能基板(50)通过所述第二电路板与至少两根所述功能引线柱(40)的所述内引线柱(41)焊接或粘接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010694302.9A CN111834353B (zh) | 2020-07-17 | 2020-07-17 | 一种sip叠层结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010694302.9A CN111834353B (zh) | 2020-07-17 | 2020-07-17 | 一种sip叠层结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111834353A true CN111834353A (zh) | 2020-10-27 |
CN111834353B CN111834353B (zh) | 2023-03-24 |
Family
ID=72923537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010694302.9A Active CN111834353B (zh) | 2020-07-17 | 2020-07-17 | 一种sip叠层结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111834353B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101419965A (zh) * | 2007-09-27 | 2009-04-29 | 三洋电机株式会社 | 电路装置及其制造方法 |
CN103435001A (zh) * | 2013-08-05 | 2013-12-11 | 天水华天微电子股份有限公司 | 混合集成电路装置及封装方法 |
CN106611758A (zh) * | 2015-10-23 | 2017-05-03 | 台达电子工业股份有限公司 | 整合功率模块封装结构 |
CN110429009A (zh) * | 2019-08-30 | 2019-11-08 | 桂林航天电子有限公司 | 一种错层结构的2类固体继电器 |
CN111180436A (zh) * | 2020-01-22 | 2020-05-19 | 北京新雷能科技股份有限公司 | 一种混合集成电路的双层封装结构及其制作方法 |
-
2020
- 2020-07-17 CN CN202010694302.9A patent/CN111834353B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101419965A (zh) * | 2007-09-27 | 2009-04-29 | 三洋电机株式会社 | 电路装置及其制造方法 |
CN103435001A (zh) * | 2013-08-05 | 2013-12-11 | 天水华天微电子股份有限公司 | 混合集成电路装置及封装方法 |
CN106611758A (zh) * | 2015-10-23 | 2017-05-03 | 台达电子工业股份有限公司 | 整合功率模块封装结构 |
CN110429009A (zh) * | 2019-08-30 | 2019-11-08 | 桂林航天电子有限公司 | 一种错层结构的2类固体继电器 |
CN111180436A (zh) * | 2020-01-22 | 2020-05-19 | 北京新雷能科技股份有限公司 | 一种混合集成电路的双层封装结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111834353B (zh) | 2023-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102074556B (zh) | 半导体器件及其制造方法 | |
CN107046366B (zh) | 电源变换器及其制备方法 | |
CN104900634A (zh) | 封装结构及其所适用的堆栈式封装模块 | |
CN104900609A (zh) | 封装结构 | |
CN107658270B (zh) | 电源转换器用陶瓷外壳 | |
JPH06275739A (ja) | セラミック製アダプター及びセラミックパッケージ | |
CN102403306A (zh) | 发光二极管封装结构 | |
JP2016163372A (ja) | 電力変換装置 | |
CN109428498A (zh) | 组件结构、功率模块及功率模块组装结构 | |
CN102176450B (zh) | 高密度系统级封装结构 | |
CN105814682A (zh) | 半导体装置 | |
CN104113981A (zh) | 多层布线基板以及具备该多层布线基板的模块 | |
CN111834353B (zh) | 一种sip叠层结构 | |
CN110060993A (zh) | 多层芯片架构及连接方法 | |
CN105374806A (zh) | 一种圆形分组布局的压接式功率器件封装 | |
CN113540017B (zh) | 一种igbt模块封装结构及其制作方法 | |
CN201994292U (zh) | 高密度系统级封装结构 | |
CN102157502B (zh) | 系统级封装结构 | |
CN110911395A (zh) | 双面散热igbt模块 | |
CN212676248U (zh) | 一种双面散热的半导体堆叠封装结构 | |
CN212517204U (zh) | 双面芯片 | |
CN210245421U (zh) | 一种错层结构的2类固体继电器 | |
CN102185411A (zh) | 一种电压调节器刷架总成 | |
JP2008251850A (ja) | 半導体装置および半導体装置の製造方法 | |
CN112687644B (zh) | 一种具有低感复合母排结构的集成散热器igbt功率器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |