CN111799226A - 确定存储器阵列的特征的叠加 - Google Patents

确定存储器阵列的特征的叠加 Download PDF

Info

Publication number
CN111799226A
CN111799226A CN202010093257.1A CN202010093257A CN111799226A CN 111799226 A CN111799226 A CN 111799226A CN 202010093257 A CN202010093257 A CN 202010093257A CN 111799226 A CN111799226 A CN 111799226A
Authority
CN
China
Prior art keywords
working surface
layer
contacts
memory array
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010093257.1A
Other languages
English (en)
Inventor
K·史密斯
K·麦克劳克林
M·J·蒂奇诺
陈雪
L·A·格雷
J·G·林赛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111799226A publication Critical patent/CN111799226A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明描述与确定存储器阵列的特征的叠加相关的方法、设备及系统。实例方法包含：在工作表面上形成多个接触件；及选择性地形成与所述接触件接触的导电线层的第一部分及所述导电线层的第二部分。形成在所述工作表面上方的所述导电线层的所述第一部分通过间隙与形成在所述工作表面上方的所述导电线层的所述第二部分分离。所述方法包含确定在所述间隙中形成在所述工作表面上方的所述接触件中的至少一者相对于形成在所述工作表面上方的所述导电线中的一者的叠加。

Description

确定存储器阵列的特征的叠加
技术领域
本发明大体上涉及半导体装置及方法，且更特定来说，涉及确定存储器阵列的特征的叠加。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)及快闪存储器等等。一些类型的存储器装置可为非易失性存储器(例如，ReRAM)且可用于需要高存储器密度、高可靠性及低功耗的广泛电子应用。与在缺乏电力的情况下也可保持其存储状态的非易失性存储器单元(例如，快闪存储器单元)相比，易失性存储器单元(例如，DRAM单元)需要电力来保持其存储数据状态(例如，经由刷新过程)。然而，各种易失性存储器单元(例如DRAM单元)可比各种非易失性存储器单元(例如快闪存储器单元)更快地操作(例如，编程、读取、擦除等)。
发明内容
本申请案的一个实施例提供一种方法，其包括：在工作表面(313)上形成多个接触件(102、104；202、204；402、404)；选择性地形成与所述多个接触件(102、104；202、204；402、404)接触的导电线层(520；620)的第一部分(630；730；830)及所述导电线层(520；620)的第二部分(632；732；832)，其中形成在所述工作表面(313)上方的所述导电线层(520；620)的所述第一部分(630；730；830)通过间隙(728；828)与形成在所述工作表面(313)上方的所述导电线层(520；620)的所述第二部分(632；732；832)分离；及确定在所述间隙(728；828)中形成在所述工作表面(313)上方的所述多个接触件(102、104；202、204；402、404)中的至少一者相对于形成在所述工作表面(313)上方的导电线(734；834)中的一者的叠加。
本申请案的另一实施例提供一种方法，其包括：选择性地在工作表面(313)上形成接触件层(100；200；300；400；1065)的第一部分(214；314；414；514；614；714；1058)及所述接触件层(100；200；300；400；1065)的第二部分(216；416；516；616；716；1060)，其中形成在所述工作表面(313)上方的所述接触件层(100；200；300；400；1065)的所述第一部分(214；314；414；514；614；714；1058)通过间隙(312；412；712)与形成在所述工作表面(313)上方的所述接触件层(100；200；300；400；1065)的所述第二部分(216；416；516；616；716；1060)分离；选择性地在所述工作表面(313)上形成与形成在所述工作表面(313)上方的所述接触件层(100；200；300；400；1065)的所述第一部分(214；314；414；514；614；714；1058)及所述第二部分(216；416；516；616；716；1060)接触的导电线层(520；620)的第一部分(630；730；830)以及所述导电线层(520；620)的第二部分(632；732；832)；及确定在所述间隙(312；412；712)中形成在所述工作表面(313)上方的所述导电线(734；834)中的至少一者相对于形成在所述工作表面(313)上方的所述接触件(736；836)中的一者的叠加。
本申请案的又一实施例提供一种方法，其包括：形成存储器阵列(1056)的作用区的第一特征层(100)的特征；及将斩切掩模(210；310；626)施加到所述存储器阵列(1056)的第二特征层(520)以：形成所述存储器阵列(1056)的所述作用区的所述第二特征层(520)的第一部分(514)的特征；及形成所述存储器阵列(1056)的所述作用区外部的所述第二特征层(520)的第二部分(516)的特征。
本申请案的又一实施例提供一种存储器装置，其包括：第一多个接触件(102；202；402；940)，其经形成在对应于存储器阵列(1056)的作用区的工作表面(313)的第一部分(950)上方；所述存储器阵列(1056)的多条导电线(942、944)，其经形成为与所述第一多个接触件(102；202；402；940)接触；及第二多个所述接触件(102；202；402；940)，其经形成在所述工作表面(313)的第二部分(946)上方使得所述第二多个接触件(102；202；402；940)与所述多条导电线(942、944)分离。
本申请案的又一实施例提供一种方法，其包括：通过确定存储器阵列(1056)的导电线(942、944)中的一者与形成在芯片上方且在所述存储器阵列外部的参考接触件的叠加来确定所述存储器阵列(1056)的接触件(940、945)与所述存储器阵列(1056)的所述导电线(942、944)的叠加。
附图说明
图1绘示根据本发明的数个实施例的接触件层的平面视图。
图2绘示根据本发明的数个实施例的施加到图1的接触件层的斩切掩模的平面视图。
图3绘示根据本发明的数个实施例的将斩切掩模施加在图1的接触件层上的横截面视图。
图4绘示根据本发明的数个实施例的形成在工作表面上方的图1的接触件层的部分的平面视图。
图5绘示根据本发明的数个实施例的导电线层的平面视图。
图6绘示根据本发明的数个实施例的施加到图4的导电线层的斩切掩模的平面视图。
图7绘示根据本发明的数个实施例形成的图4的导电线层的部分的平面视图。
图8绘示根据本发明的数个实施例的形成在图1的接触件层上方的图4的导电线层的部分的平面视图。
图9绘示根据本发明的数个实施例形成的多条导电线及多个接触件的平面视图。
图10A到10C绘示根据本发明的数个实施例的形成在存储器阵列外部的多个接触件的平面视图。
图11A到11E绘示根据本发明的数个实施例的用于间距倍增的实例处理步骤。
图12到15是根据本发明的数个实施例的用于确定存储器阵列的特征的叠加的实例方法的流程图。
具体实施方式
各种类型的存储器装置(包含易失性及/或非易失性存储器单元阵列(例如，存储器阵列))可包含可耦合存储器单元的多个接触件及多条线。存储器阵列的线可经形成为与接触件接触。在本发明的至少一个实施例中，存储器阵列的线可为导电线。在一些先前方法中，在制造存储器装置期间，裸片(例如，晶片)可包含划线目标。划线目标可包含可用于确定图案在晶片上何处的叠加目标及结构及/或工程标记。可从裸片移除划线目标使得完成的存储器装置在裸片上不包含划线目标。如本文中所使用，“叠加”是指在放置图案之后的两个或更多个图案(例如，光刻图案)之间的偏移。在制造存储器装置期间，划线目标可用于确定第一特征(例如，接触件)相对于第二特征(例如，导电线)的叠加(例如，偏移)。例如，划线目标可用于确定存储器阵列的接触件是否与存储器阵列的导电线成一直线。然而，随着存储器阵列的间距减小，接触件的大小也减小。如本文中所使用，“间距”是指存储器阵列的两条相邻导电线之间的距离。接触器的大小经减小使得使两条对应导电线(及两个相邻存储器单元)经形成为更靠近在一起。在一些实例中，接触件的大小经减小很多使得接触件的宽度小于形成为与接触件接触的导电线的宽度。因此，接触件与另一特征(例如，形成为与接触件接触的导电线)的叠加可被另一特征阻挡及/或遮挡。
为了形成存储器阵列的特征(例如接触件及导电线)，可将掩模材料(例如，光致抗蚀剂材料)施加到特征层以选择性地将图案转印到晶片。即，掩模材料可用于控制将图案转印到晶片何处及将图案的哪个或哪些部分转印到晶片。掩模材料在本文中也可被称为斩切掩模(chop mask)。图案可延伸超出与存储器阵列的操作相关联的晶片的区以降低来自图案终止的影响，例如循环结束、OPC及蚀刻加载效应。掩模材料可用于移除多余图案(延伸超出与存储器阵列的操作相关联的晶片的区的图案)。可使用光刻技术(例如，包含氟化氪(KrF)或氟化氩(ArF)准分子激光)来实现多余图案的移除以在多余图案上方形成掩模材料。
为了克服与确定存储器阵列的特征的叠加的先前方法相关联的困难，根据本发明的实施例利用掩模材料来选择性地将图案的可用作参考特征的部分(例如，特征层)转印到晶片。
本发明包含与确定存储器阵列的特征的叠加相关的方法、设备及系统。本文中所描述的实例的实例包含：在工作表面上形成多个接触件；及选择性地形成与所述接触件接触的导电线层的第一部分及所述导电线层的第二部分。形成在所述工作表面上方的所述导电线层的所述第一部分通过间隙与形成在所述工作表面上方的所述导电线层的所述第二部分分离。所述实例方法进一步包含确定在所述间隙中形成在所述工作表面上方的所述接触件中的至少一者相对于形成在所述工作表面上方的所述导电线中的一者的叠加。
在本发明的以下详细描述中，参考形成本发明的部分的附图，且在附图中以绘示方式展示可如何实践本发明的一或多个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下进行过程、电气及/或结构改变。如本文中所使用，“数个”事物可指一或多个此类事物。例如，数个电容器可指至少一个电容器。
本文中的图遵循编号惯例，其中第一个数字或前几个数字对应于附图的图号且其余数字识别附图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。例如，参考数字104可指代图1中的元件“04”，且类似元件可在图2中被指代为204。
图1绘示根据本发明的数个实施例的接触件层100的平面视图。接触件层100可为第一特征层。接触件层100可包含第一多个接触件102及第二多个接触件104。如图1中所绘示，第二多个接触件104可与第一多个接触件重叠(例如，在接触件的角部处)。然而，本发明的实施例不限于此。尽管图1将接触件层100绘示为包含呈矩形布置的接触件，但是本发明的实施例不限于此。虽然接触件最初可为矩形的(如接触件层100中所绘示)，但是接触件的形状可在光刻期间变动。例如，在将斩切掩模施加到接触件层100之后，接触件层100的接触件的形状可为圆形或椭圆形。层100的接触件可呈非矩形布置，例如六边形布置。
图2绘示根据本发明的数个实施例的施加到接触件层200的斩切掩模210的平面视图。斩切掩模210可用于选择性地将接触件层200的部分或若干部分形成(例如，转印)到工作表面(图2中未绘示)。在至少一个实施例中，工作表面可为晶片(例如，硅晶片)。如图2中所绘示，斩切掩模210可经施加到接触件层200上以选择性地在工作表面上形成与斩切掩模210接触的接触件202及204的子组(虚线)。斩切掩模210的第一部分206可用于在工作表面上形成接触件层200的第一部分214且斩切掩模210的第二部分208可用于在工作表面上形成接触件层200的第二部分216。如图2中所绘示，在斩切掩模210的第一部分206与第二部分208之间可存在间隙212使得斩切掩模210的第一部分206与第二部分208中间的接触件层200的第三部分不会形成到工作表面。
图3绘示将斩切掩模310施加在接触件层300的接触件上的横截面视图。图3展示斩切掩模310的第一部分306、接触件层300的第一部分314及间隙312。斩切掩模310可为光致抗蚀剂材料。斩切掩模310的第一部分可响应于暴露于准分子激光而致使接触件层300的第一部分314形成在工作表面313上。相比之下，未被施加斩切掩模310的间隙312中的接触件层300的部分将不会形成在工作表面313上。
尽管未具体绘示，但是将斩切掩模310施加到图3中所展示的接触件层300可与下文结合图6所描述的将斩切掩模626施加到导电线层620类似。尽管接触件层300可通过间距加倍而形成，但是本发明的实施例不限于此。接触件层300可通过与形成在线(例如下文结合图5所描述的线层520的线)之间的空间的相交点处的接触件的任何间距倍增而形成。
图4绘示根据本发明的数个实施例的形成在工作表面上方的接触件层400(包含接触件402及404)的部分的平面视图。形成在工作表面上方的接触件层的第一部分414及形成在工作表面上方的接触件层的第二部分416通过间隙412分离。
图5绘示根据本发明的数个实施例的导电线层520。导电线层520可为第二特征层。在至少一个实施例中，可使用线层来取代导电线层520，其中线层的至少一条线是非导电的。导电线层520可被称为线空间层520。导电线层520包含多条水平布置的导电线。然而，本发明的实施例不限于此。例如，可垂直地或对角地布置多条导电线。形成在工作表面上方的接触件层的第一部分514及第二部分516被展示为虚线以指示第一部分514及第二部分516可在导电线层520下面。
图6绘示根据本发明的数个实施例的施加到导电线层620的斩切掩模626。在至少一个实施例中，斩切掩模626可为与图2中所绘示的斩切掩模210相同的掩模材料。形成在工作表面上方的接触件层620的第一部分614及第二部分616被展示为虚线以指示第一部分614及第二部分616可在导电线层620下面。
斩切掩模626可用于选择性地将导电线层620的部分或若干部分形成(例如，转印)到工作表面。如图6中所绘示，斩切掩模626可经施加到导电线层620以选择性地在工作表面上形成与斩切掩模626接触的导电线的子组(虚线)。斩切掩模626的第一部分622可用于在工作表面上形成导电线层620的第一部分630且斩切掩模626的第二部分624可用于在工作表面上形成导电线层620的第二部分632。如图6中所绘示，在斩切掩模626的第一部分622与斩切掩模626的第二部分624之间可存在间隙628使得斩切掩模626的第一部分622与第二部分624之间的导电线层620的第三部分不会形成在工作表面上方。
图7绘示根据本发明的数个实施例形成的导电线层720的部分。导电线层的第一部分730可经形成在工作表面及接触件层的第一部分714上。导电线层的第二部分732可经形成在工作表面及接触件层的第二部分716上。导电线层的第一部分730及第二部分732通过间隙728分离。
接触件层的第一部分与第二部分之间的间隙712可与导电线层的第一部分730与第二部分732之间的间隙728部分地重叠。因此，如图7中所绘示，导电线层的第一部分730的部分经形成在工作表面上方且不与接触件层的第一部分714接触，并且接触件层的第二部分716的部分经形成在工作表面上方且不与导电线层的第二部分732接触。与一些先前方法相比，这允许导电线层的第一部分730的部分及接触件层的第二部分716的部分的更不受阻挡的叠加。
一些先前方法可包含确定导电线相对于其上形成导电线的接触件的叠加。如上文所描述，接触件可被导电线阻挡或遮挡使得即使并非不可能也难以确定导电线相对于其上形成导电线的接触件的偏移。相比之下，本发明的实施例可利用形成在间隙728中的导电线层的第一部分730的部分及形成在间隙712中的接触件层的第二部分716的部分的更不受阻挡的叠加，以确定导电线层的第一部分730及第二部分732相对于接触件层的第一部分714及第二部分716的叠加。例如，可确定导电线734相对于接触件736的偏移。例如，可确定导电线734是否与接触件736成一直线。
图8绘示根据本发明的数个实施例的形成在接触件层上方的导电线层800的部分。在至少一个实施例中，掩模材料(例如图6中所绘示的斩切掩模626)可用于在非间断接触件层上形成导电线层的第一部分830及导电线层的第二部分832。此实施例提供间隙828内的形成在工作表面上方的接触件836的较受阻挡的视图。例如，如果接触件的大小略大于导电线834的宽度，那么提供接触件的部分的更不受阻碍的叠加可促进确定导电线层的第一部分830及第二部分832相对于接触件层的叠加。
图9绘示根据本发明的数个实施例形成的多条导电线及多个接触件。在图9中，圆点是工作表面(例如，晶片)上的由第一特征层(例如，图1中所绘示的接触件层100)形成的接触件且水平线是形成在工作表面上方的导电线及来自第二特征层(例如，图5中所绘示的导电线层520)的接触件。
图9绘示：工作表面的第一部分950，其中导电线经形成为与接触件接触；工作表面的第二部分946，其中导电线经形成在工作表面上方而非在接触件上；工作表面的第三部分948，其中接触件经形成在工作表面上方但是导电线未经形成在接触件上方；及工作表面的第四部分952，其中导电线经形成为与接触件接触。图9中所绘示的接触件及导电线的布置可与图7中所绘示的接触件及导电线的布置类似。
如图9中所绘示，在工作表面的第一部分950及第四部分952中，可能难以区分接触件与导电线。例如，在工作表面的第一部分950中，可区分接触件940与导电线942，导电线942经形成为与接触件940接触。因此，可确定接触件940与导电线942的偏移。然而，导电线944遮挡且隐藏其上形成导电线944的接触件。因而，即使并非不可能也难以确定导电线944与其上形成导电线944的接触件之间的偏移。
相比之下，形成如上文结合图1到4所描述的接触件及如上文结合图5到7所描述的导电线可提供工作表面的第二部分946中的导电线及工作表面的第三部分948中的接触件的改进的(例如，更不受阻碍的)叠加。例如，为了确定导电线944与其上形成导电线944的接触件之间的偏移，可使用工作表面的第三部分948中的接触件(例如，接触件945)。工作表面的第二部分946中的接触件945与导电线944之间的偏移可指示导电线944与其上形成导电线944的接触件之间的偏移。
图10A到10C绘示根据本发明的数个实施例的形成在存储器阵列1056外部的多个接触件。图10A绘示包含多个存储器阵列的存储器装置1054。图10B绘示存储器装置1054的存储器阵列1056的放大视图。内部矩形1055表示存储器阵列1056的作用区。如本文中所使用，“存储器阵列的作用区”是指包含在操作存储器阵列1056期间起作用的特征(例如接触件及/或导电线)的存储器阵列的部分。相比之下，外部矩形1057表示存储器阵列1056的外部边界。形成在存储器阵列1056的外部边界内但是在存储器阵列的作用区外部的特征(例如接触件及/或导电线)在存储器阵列1056的操作期间是不起作用的。
图10C绘示存储器阵列1056的部分的放大视图。如上文结合图2所描述，斩切掩模可用于选择性地将特征层(例如，接触件层)的部分形成到工作表面。图10绘示包含第一部分1058及第二部分1060的接触件层1065。接触件层1065可与图2中所绘示的接触件层200类似。接触件层1065的第一部分1058可经定位在对应于存储器阵列1056的作用区的工作表面的部分上。斩切掩模1063的第一部分1062可经施加到接触件层1065的第一部分1058以形成存储器阵列1056的作用区的接触件。
接触件层1065的第二部分1060可经定位工作表面的在存储器阵列1056的作用区外部的不同部分上方。在一些先前方法中，无特征可经形成在存储器阵列的作用区外部。相比之下，至少一个实施例可包含使用斩切掩模来在工作表面的在存储器阵列的作用区外部的部分上形成特征。如图10中所绘示，斩切掩模1063的第二部分1064可经施加到接触件层1065的第二部分1060的至少一部分以在工作表面的在存储器阵列1056的作用区外部的部分上形成接触件。斩切掩模1063的第二部分1064可被认为是斩切掩模1063的第一部分1062的延伸部。因此，斩切掩模1063的第二部分1064可使接触件层1065的接触件的形成延伸超出存储器阵列1056的作用区。形成在存储器阵列1056的作用区外部的接触件可被称为参考接触件。
在存储器阵列的作用区外部形成接触件可提供形成在存储器阵列1056的作用区外部的接触件的更不受阻碍的叠加，因为其它特征(例如，导电线)不会形成在存储器阵列1056的作用区外部形成的接触件上方。形成在存储器阵列1056的作用区外部的一或多个接触件可用于确定形成在存储器阵列1056的作用区中的另一特征(例如，导电线)相对于形成在存储器阵列1056的作用区外部的接触件的叠加。这例如在存储器阵列的作用区的接触件被作用区的导电线阻挡或遮挡使得即使并非不可能也难以确定作用区的导电线相对于作用区的接触件的偏移时可能是有益的。参考接触件相对于存储器阵列1056的作用区的导电线的叠加可指示存储器阵列1056的作用区的接触件相对于存储器阵列1056的作用区的导电线的叠加。
图11A到11E绘示根据本发明的数个实施例的用于间距倍增的实例处理步骤。图11A到11E中所展示的处理步骤可用于形成图2中所绘示的接触件层200及/或图5中所绘示的导电线层520。
图11A绘示形成在衬底材料1172上方的光致抗蚀剂材料1170。光致抗蚀剂材料1170具有第一宽度1171。光致抗蚀剂材料1170的每一实例与光致抗蚀剂材料1170的另一实例分离达第一距离(例如，第一间距)1174。
图11B绘示后续处理步骤之后的光致抗蚀剂材料1170，其中将光致抗蚀剂材料1170从第一宽度1171修整为第二宽度1175。
图11C绘示后续处理步骤之后的经修整光致抗蚀剂材料1170，其中在经修整光致抗蚀剂材料1170及衬底材料1172上形成(例如，沉积)间隔物材料1176。
图11D绘示后续处理步骤之后的间隔物材料1176，其中移除(例如，蚀刻)间隔物材料1176的部分。可从经修整光致抗蚀剂材料1170的顶部移除间隔物材料1176。例如，如图11D中所绘示，经修整光致抗蚀剂材料1170的顶部可与相邻间隔物材料1176的顶部共面。
图11E绘示后续处理步骤之后的间隔物材料1176，其中移除光致抗蚀剂材料1170。因此，间隔物材料1176的每一实例与间隔物材料1176的另一实例分离达第二距离(例如，第二间距)1177。第二距离1177可为第一距离1174的一半。
图12是根据本发明的数个实施例的用于确定存储器阵列的特征的叠加的实例方法1280的流程图。除非明确地陈述，否则本文中所描述的方法的要素不限于特定顺序或序列。另外，本文中所描述的数个方法实施例或其要素可在相同或基本上相同的时间点执行。
在框1281处，方法1280可包含在工作表面上形成多个接触件。
在框1282处，方法1280可包含选择性地形成与接触件接触的导电线层的第一部分及导电线层的第二部分。形成在工作表面上方的导电线层的第一部分可通过间隙与形成在工作表面上方的导电线层的第二部分分离。选择性地形成导电线层的第一部分及第二部分可包含将斩切掩模施加到导电线层的第一部分及第二部分。
在框1283处，方法1280可包含确定在间隙中形成在工作表面上方的接触件中的至少一者相对于形成在工作表面上方的导电线中的一者的叠加。确定接触件中的至少一者的叠加可包含确定接触件中的至少一者与和形成在工作表面上方的所述接触件成一直线的导电线中的一者之间的偏移。
形成多个接触件可包含选择性地在工作表面上形成接触件层的第一部分及在工作表面上形成接触件层的第二部分。接触件层的第一部分可在间隙中形成在工作表面上方。导电线层的第二部分可经形成在另一间隙中，所述另一间隙将形成在工作表面上方的接触件层的第一部分与形成在工作表面上方的接触件层的第二部分分离。在数个实施例中，方法1280可进一步包含确定在间隙中形成在工作表面上方的接触件中的至少一者相对于在另一间隙中形成在工作表面上方的导电线的叠加。在数个实施例中，方法1280可进一步包含确定在间隙中形成在工作表面上方的接触件中的至少一者相对于在另一间隙中形成在工作表面上方且与形成在间隙中的接触件成一直线的导电线的叠加。
图13是根据本发明的数个实施例的用于确定存储器阵列的特征的叠加的实例方法1384的流程图。除非明确地陈述，否则本文中所描述的方法的要素不限于特定顺序或序列。另外，本文中所描述的数个方法实施例或其要素可在相同或基本上相同的时间点执行。
在框1385处，方法1384可包含选择性地在工作表面上形成接触件层的第一部分及接触件层的第二部分。形成在工作表面上方的接触件层的第一部分通过间隙与形成在工作表面上方的接触件层的第二部分分离。
在框1386处，方法1384可包含选择性地在工作表面上形成与形成在工作表面上方的接触件层的第一部分及第二部分接触的导电线层的第一部分以及导电线层的第二部分。选择性地形成导电线层的第一部分及第二部分可包含将斩切掩模施加到导电线层的第一部分及第二部分。
在框1387处，方法1384可包含确定在间隙中形成在工作表面上方的导电线中的至少一者相对于形成在工作表面上方的接触件中的一者的叠加。确定导电线中的至少一者的叠加可包含确定导电线中的至少一者相对于形成在工作表面上方的与所述导电线成一直线的接触件中的一者之间的偏移。
图14是根据本发明的数个实施例的用于确定存储器阵列的特征的叠加的实例方法1488的流程图。除非明确地陈述，否则本文中所描述的方法的要素不限于特定顺序或序列。另外，本文中所描述的数个方法实施例或其要素可在相同或基本上相同的时间点执行。
在框1489处，方法1488可包含形成存储器阵列的作用区的第一特征层的特征。
在框1490处，方法1488可包含将斩切掩模施加到存储器阵列的第二特征层以形成存储器阵列的作用区的第二特征层的第一部分的特征且形成存储器阵列的作用区外部的第二特征层的第二部分的特征。
在数个实施例中，方法1488可进一步包含确定作用区的第一特征层的经形成特征中的一者相对于存储器阵列的作用区外部的第二特征层的第二部分的经形成特征中的一者的叠加。
在数个实施例中，方法1488可进一步包含将第二特征层的第二部分的特征定向成与第一特征层的特征共线。定向第二特征层的第二部分的特征可包含基于第二特征层的第二部分的特征相对于第一特征层的特征的平移来旋转第二特征层的第二部分的特征。特征的平移可包含水平(例如，x方向)分量及/或垂直(例如，y方向)分量。
在数个实施例中，方法1488可进一步包含在形成第一特征层的特征之前，在工作表面上形成具有第一间距的光致抗蚀剂材料且修整光致抗蚀剂材料。可在经修整光致抗蚀剂材料上方形成间隔物材料。可移除与经修整光致抗蚀剂材料的顶表面接触的间隔物材料的一部分。可移除经修整光致抗蚀剂材料使得间隔物材料具有近似为第一间距的一半的第二间距。
图15是根据本发明的数个实施例的用于确定存储器阵列的特征的叠加的实例方法1591的流程图。除非明确地陈述，否则本文中所描述的方法的要素不限于特定顺序或序列。另外，本文中所描述的数个方法实施例或其要素可在相同或基本上相同的时间点执行。
在框1592处，方法1591可包含通过确定存储器阵列的导电线中的一者与形成在芯片上方且在存储器阵列外部的参考接触件的叠加来确定存储器阵列的接触件与存储器阵列的导电线的叠加。
在数个实施例中，方法1591可进一步包含在确定叠加之前，在工作表面上形成存储器阵列的接触件且在工作表面中的在存储器阵列的作用区外部的部分上形成参考接触件。方法1591可进一步包含将斩切掩模的施加区延伸到接触件层以同时形成接触件及参考接触件。
在本发明的上文详细描述中，参考形成本发明的部分的附图，且在附图中以绘示方式展示可如何实践本发明的一或多个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下进行过程、电气及/或结构改变。
应理解，本文中所使用的术语仅是出于描述特定实施例的目的且并非旨在进行限制。如本文中所使用，单数形式“一”、“一个”及“所述”包含单数及复数指代物，除非上下文另有明确地规定，“数个”、“至少一个”及“一或多个”(例如，数个存储器阵列可指一或多个存储器阵列)也是如此，而“多个”旨在指一个以上此类事物。此外，贯穿本申请案，词语“可”及“可以”是以允许性意义(即，有可能、能够)而非强制性意义(即，必须)使用。术语“包含”及其派生词意指“包含但不限于”。术语“耦合(coupled及coupling)”意指物理上直接或间接连接，且除非另有陈述，否则可包含用于存取及/或用于移动(传输)指令(例如，控制信号、地址信号等)及数据(视情况而定)的无线连接。
虽然本文中已绘示及描述实例实施例(包含半导体材料、底层材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物、蚀刻工艺、溶剂、存储器装置、存储器单元、开口及/或沟槽的侧壁以及与确定存储器阵列的特征的叠加相关的其它材料及/或组件的各种组合及配置)，但是本发明的实施例不限于本文中明确地叙述的组合。除本文中所揭示以外的与确定存储器阵列的特征的叠加相关的半导体材料、底层材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物、蚀刻工艺、溶剂、存储器装置、存储器单元、开口及/或沟槽的侧壁的组合及配置明确地包含在本发明的范围内。
尽管本文中已绘示及描述特定实施例，但是所属领域的一般技术人员将明白，经计算以实现相同结果的布置可替换所展示的特定实施例。本发明旨在涵盖本发明的一或多个实施例的调适或变动。应理解，上文描述已以绘示性方式而非限制性方式进行。在审阅上文描述后，上文描述的组合及本文中未具体描述的其他实施例对于所属领域技术人员将是显而易见的。本发明的一或多个实施例的范围包含其中使用上述结构及过程的其它应用。因此，本发明的一或多个实施例的范围应参考所附权利要求书连同此权利要求书所享有的等效物的全部范围来确定。
在前文具体实施方式中，出于简化本发明的目的而在单个实施例中将一些特征分组在一起。本发明方法不应被解释为反映本发明的所揭示实施例必须使用多于每一权利要求中明确地叙述的特征的特征的意图。相反，如所附权利要求书所反映，发明标的物在于少于单个所揭示实施例的所有特征。因此，所附权利要求书由此并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (20)

1.一种方法，其包括：
在工作表面(313)上形成多个接触件(102、104；202、204；402、404)；
选择性地形成与所述多个接触件(102、104；202、204；402、404)接触的导电线层(520；620)的第一部分(630；730；830)及所述导电线层(520；620)的第二部分(632；732；832)，
其中形成在所述工作表面(313)上方的所述导电线层(520；620)的所述第一部分(630；730；830)通过间隙(728；828)与形成在所述工作表面(313)上方的所述导电线层(520；620)的所述第二部分(632；732；832)分离；及
确定在所述间隙(728；828)中形成在所述工作表面(313)上方的所述多个接触件(102、104；202、204；402、404)中的至少一者相对于形成在所述工作表面(313)上方的导电线(734；834)中的一者的叠加。
2.根据权利要求1所述的方法，其中选择性地形成所述导电线层(620)的所述第一部分(630)及所述第二部分(632)包括将斩切掩模(626)施加到所述导电线层(620)的所述第一部分(630)及所述第二部分(632)。
3.根据权利要求1所述的方法，其中确定所述接触件(614)中的所述至少一者的所述叠加包括确定所述接触件(614)中的所述至少一者与形成在所述工作表面(313)上方的与所述接触件(614)成一直线的所述导电线(630)中的一者之间的偏移。
4.根据权利要求1所述的方法，其中：
形成所述多个接触件(102、104；202、204；402、404)包括选择性地在所述工作表面(313)上形成接触件层(102、104；202、204；402、404)的第一部分(414)及在所述工作表面(313)上形成所述接触件层(102、104；202、204；402、404)的第二部分(416)使得：
所述接触件层的所述第一部分(714)在所述间隙(712)中形成在所述工作表面(313)上方；且
所述导电线层的所述第二部分(732)经形成在另一间隙(712)中，所述另一间隙(712)将形成在所述工作表面(313)上方的所述接触件层(100；200；300；400)的所述第一部分(714)与形成在所述工作表面(313)上方的所述接触件层(100；200；300；400)的所述第二部分(716)分离。
5.根据权利要求4所述的方法，其进一步包括确定在所述间隙(728)中形成在所述工作表面(313)上方的所述接触件中的至少一者(736)相对于在所述另一间隙(712)中形成在所述工作表面(313)上方的导电线(734)的叠加。
6.根据权利要求4所述的方法，其进一步包括确定在所述间隙(728)中形成在所述工作表面(313)上方的所述接触件中的至少一者(736)相对于在所述另一间隙(712)中形成在所述工作表面(313)上方且与形成在所述间隙(728)中的所述接触件成一直线的所述导电线(734)的叠加。
7.一种方法，其包括：
选择性地在工作表面(313)上形成接触件层(100；200；300；400；1065)的第一部分(214；314；414；514；614；714；1058)及所述接触件层(100；200；300；400；1065)的第二部分(216；416；516；616；716；1060)，
其中形成在所述工作表面(313)上方的所述接触件层(100；200；300；400；1065)的所述第一部分(214；314；414；514；614；714；1058)通过间隙(312；412；712)与形成在所述工作表面(313)上方的所述接触件层(100；200；300；400；1065)的所述第二部分(216；416；516；616；716；1060)分离；
选择性地在所述工作表面(313)上形成与形成在所述工作表面(313)上方的所述接触件层(100；200；300；400；1065)的所述第一部分(214；314；414；514；614；714；1058)及所述第二部分(216；416；516；616；716；1060)接触的导电线层(520；620)的第一部分(630；730；830)以及所述导电线层(520；620)的第二部分(632；732；832)；及
确定在所述间隙(312；412；712)中形成在所述工作表面(313)上方的所述导电线(734；834)中的至少一者相对于形成在所述工作表面(313)上方的所述接触件(736；836)中的一者的叠加。
8.根据权利要求7所述的方法，其中选择性地形成所述导电线层(620)的所述第一部分(630)及所述第二部分(632)包括将斩切掩模(626)施加到所述导电线层(620)的所述第一部分(630)及所述第二部分(632)。
9.根据权利要求7所述的方法，其中确定所述导电线(734；834)中的所述至少一者的所述叠加包括确定所述导电线(734；834)中的所述至少一者相对于形成在所述工作表面(313)上方的与所述导电线(734；834)成一直线的所述接触件(736；836)中的一者之间的偏移。
10.一种方法，其包括：
形成存储器阵列(1056)的作用区的第一特征层(100)的特征；及
将斩切掩模(210；310；626)施加到所述存储器阵列(1056)的第二特征层(520)以：
形成所述存储器阵列(1056)的所述作用区的所述第二特征层(520)的第一部分(514)的特征；及
形成所述存储器阵列(1056)的所述作用区外部的所述第二特征层(520)的第二部分(516)的特征。
11.根据权利要求10所述的方法，其进一步包括确定所述作用区的所述第一特征层(100)的所述经形成特征中的一者相对于所述存储器阵列(1056)的所述作用区外部的所述第二特征层(520)的所述第二部分(516)的所述经形成特征中的一者的叠加。
12.根据权利要求10所述的方法，其进一步包括将所述第二特征层(520)的所述第二部分(516)的特征定向成与所述第一特征层(100)的特征共线。
13.根据权利要求12所述的方法，其中定向所述第二特征层(520)的所述第二部分(516)的所述特征包括基于所述第二特征层(520)的所述第二部分(516)的所述特征相对于所述第一特征层(100)的所述特征的平移来旋转所述第二特征层(520)的所述第二部分(516)的所述特征。
14.根据权利要求10所述的方法，其进一步包括在形成所述第一特征层(100)的所述特征之前：
在所述工作表面(313)上形成具有第一间距(1174)的光致抗蚀剂材料(1170)；
修整所述光致抗蚀剂材料(1170)；
在所述经修整光致抗蚀剂材料(1170)上形成间隔物材料(1176)；
移除与所述经修整光致抗蚀剂材料(1170)的顶表面接触的所述间隔物材料(1176)的部分；及
移除所述经修整光致抗蚀剂材料(1170)使得所述间隔物材料具有近似为所述第一间距(1174)的一半的第二间距。
15.一种存储器装置，其包括：
第一多个接触件(102；202；402；940)，其经形成在对应于存储器阵列(1056)的作用区的工作表面(313)的第一部分(950)上方；
所述存储器阵列(1056)的多条导电线(942、944)，其经形成为与所述第一多个接触件(102；202；402；940)接触；及
第二多个接触件(104；204；404；945)，其经形成在所述工作表面(313)的第二部分(946)上方使得所述第二多个接触件(104；204；404；945)与所述多条导电线(942、944)分离。
16.根据权利要求15所述的存储器装置，其中所述工作表面(313)的所述第二部分(946)在所述存储器阵列(1056)的所述作用区外部。
17.根据权利要求15所述的存储器装置，其中所述接触件(940、945)的宽度至多等于所述导电线(942、944)的宽度。
18.一种方法，其包括：
通过确定存储器阵列(1056)的导电线(942、944)中的一者与形成在芯片上方且在所述存储器阵列外部的参考接触件的叠加来确定所述存储器阵列(1056)的接触件(940、945)与所述存储器阵列(1056)的所述导电线(942、944)的叠加。
19.根据权利要求18所述的方法，其进一步包括在确定所述叠加之前：
在工作表面(313)上形成所述存储器阵列(1056)的所述接触件(940、945)；及
在所述工作表面(313)的在所述存储器阵列(1056)的作用区外部的部分上形成所述参考接触件。
20.根据权利要求19所述的方法，其进一步包括将斩切掩模(1063)的施加区延伸到接触件层以同时形成所述接触件(940、945)及所述参考接触件。
CN202010093257.1A 2019-04-02 2020-02-14 确定存储器阵列的特征的叠加 Pending CN111799226A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/372,950 US11094643B2 (en) 2019-04-02 2019-04-02 Determining overlay of features of a memory array
US16/372,950 2019-04-02

Publications (1)

Publication Number Publication Date
CN111799226A true CN111799226A (zh) 2020-10-20

Family

ID=72661728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010093257.1A Pending CN111799226A (zh) 2019-04-02 2020-02-14 确定存储器阵列的特征的叠加

Country Status (2)

Country Link
US (1) US11094643B2 (zh)
CN (1) CN111799226A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584133A (zh) * 2012-08-29 2015-04-29 美光科技公司 存储器阵列平面选择
CN104576595A (zh) * 2013-10-16 2015-04-29 旺宏电子股份有限公司 集成电路及其操作方法
US20180175016A1 (en) * 2016-12-16 2018-06-21 Samsung Electronics Co., Ltd. Semiconductor device including overlay patterns

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808643B2 (en) * 2005-02-25 2010-10-05 Nanometrics Incorporated Determining overlay error using an in-chip overlay target
US7662693B2 (en) 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
US7875529B2 (en) 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US9029855B2 (en) * 2013-03-15 2015-05-12 Globalfoundries Singapore Pte. Ltd. Layout for reticle and wafer scanning electron microscope registration or overlay measurements
KR102055206B1 (ko) * 2013-07-08 2019-12-12 삼성전자주식회사 레이아웃 분할 방법 및 이를 이용한 반도체 소자 제조 방법
US10461037B2 (en) * 2017-10-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure with overlay grating
US10347487B2 (en) * 2017-11-14 2019-07-09 Micron Technology, Inc. Cell contact
US11016398B2 (en) * 2018-06-14 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit overlay test patterns and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584133A (zh) * 2012-08-29 2015-04-29 美光科技公司 存储器阵列平面选择
CN104576595A (zh) * 2013-10-16 2015-04-29 旺宏电子股份有限公司 集成电路及其操作方法
US20180175016A1 (en) * 2016-12-16 2018-06-21 Samsung Electronics Co., Ltd. Semiconductor device including overlay patterns

Also Published As

Publication number Publication date
US11094643B2 (en) 2021-08-17
US20200321283A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
KR101149632B1 (ko) 반도체 구조물, 다중 라인 형성 방법, 및 단일 포토마스크로 고밀도 구조 및 저밀도 구조를 형성하는 방법
KR20090042458A (ko) 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법
US20190146330A1 (en) Method for forming an aligned mask
CN101211894A (zh) Teg图案及利用teg图案的半导体器件的测试方法
US20170365675A1 (en) Dummy pattern arrangement and method of arranging dummy patterns
US20070161245A1 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
CN111799226A (zh) 确定存储器阵列的特征的叠加
US20060276019A1 (en) Method for production of contacts on a wafer
CN113035732B (zh) 三维存储器及三维存储器台阶区域的形成方法
US12117735B2 (en) Method of determining overlay error during semiconductor fabrication
US20230260924A1 (en) Overlay metrology mark
JP3344485B2 (ja) 半導体装置の製造方法
CN210575830U (zh) 半导体器件
US7107562B2 (en) Method and apparatus for the arrangement of contact-making elements of components of an integrated circuit, computer-readable storage medium and program element
JP2000208392A (ja) 保護ダミ―パタ―ンを有する半導体製造用アライメントマ―ク構造
KR100876079B1 (ko) 배선 구조물 형성 방법
KR100681679B1 (ko) 반도체 소자 제조 방법
CN116171041A (zh) 半导体结构的制造方法
US20130273726A1 (en) Method of fabricating semiconductor device including process monitoring pattern having overlapping input/output pad array area
JPH0474427A (ja) Ｍｉｓ型半導体装置の製造方法
JP2000036454A (ja) 半導体装置で使用するための露光工程のフォ―カシングエラ―を減らすための方法
KR0166036B1 (ko) 반도체 소자의 캐패시터 제조방법
JPH10107209A (ja) 半導体装置及びその製造方法
KR100342387B1 (ko) 반도체 소자 제조 공정의 크리티컬 공정 확인 패턴
KR100990551B1 (ko) 반도체 메모리 소자의 게이트 구조 및 반도체 메모리 소자의 게이트 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination