CN111755343A - 一种防止翘曲的非硅基晶圆级芯片封装方法 - Google Patents
一种防止翘曲的非硅基晶圆级芯片封装方法 Download PDFInfo
- Publication number
- CN111755343A CN111755343A CN202010560451.6A CN202010560451A CN111755343A CN 111755343 A CN111755343 A CN 111755343A CN 202010560451 A CN202010560451 A CN 202010560451A CN 111755343 A CN111755343 A CN 111755343A
- Authority
- CN
- China
- Prior art keywords
- baking
- metal layer
- layer
- exposing
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 47
- 239000010703 silicon Substances 0.000 title claims abstract description 47
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 238000010438 heat treatment Methods 0.000 claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 239000003292 glue Substances 0.000 claims abstract description 25
- 238000004026 adhesive bonding Methods 0.000 claims abstract description 24
- 238000009966 trimming Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 120
- 238000011161 development Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims description 3
- 238000010329 laser etching Methods 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000007688 edging Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 26
- 238000010586 diagram Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
本发明公开了一种防止翘曲的非硅基晶圆级芯片封装方法，属于芯片封装技术领域。本发明的防止翘曲的非硅基晶圆级芯片封装方法，包括以下步骤：提供晶圆，晶圆的表面具有焊盘；在晶圆的表面形成一层绝缘保护层，绝缘保护层上形成有暴露焊盘的第一开口；在第一开口内形成第一金属层；依次按照涂胶、烘烤、去边、曝光、显影的顺序，在第一金属层上形成光阻层，光阻层上形成有暴露第一金属层的第二开口，其中烘烤采用环绕加热烘烤的方式；在第一金属层的表面形成导电凸块。本发明在涂胶固化过程采用环绕加热的烘烤方式，以使非硅基晶圆受热均匀，避免了非硅基晶圆冷却后产生翘曲的现象，使得胶层固化程度均匀，可以顺利完成后续的显影和曝光过程。
Description
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种防止翘曲的非硅基晶圆级芯片封装方法。
背景技术
芯片封装的主要功能包括：为半导体芯片提供机械支撑和环境保护，提供芯片稳定可靠的工作环境；提供半导体芯片与外部系统的电器连接，包括电源与信号；提供信号的输入和输出通路；提供热能通路，保证芯片正常散热。芯片封装直接影响着集成电路和器件的电、热、光和机械性能，还影响着其可靠性和制造成本。
芯片封装，就是指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。
与普通的硅基材料不同，非硅基材料如钽酸锂，铌酸锂等材质的晶圆在封装过程中，常规的涂胶烘烤方式中会造成晶圆产生翘曲，造成烘烤不均，进而影响后续的封装作业流程，并大大影响芯片封装产品的质量和性能。
因此，有必要提出一种防止翘曲的非硅基晶圆级芯片封装方法，以解决上述技术问题。
发明内容
本发明的目的在于提供一种防止翘曲的非硅基晶圆级芯片封装方法，通过在涂胶固化过程采用环绕加热的烘烤方式，以使非硅基晶圆受热均匀，避免了非硅基晶圆冷却后产生翘曲的现象，从而使得胶层固化程度均匀，可以顺利完成后续的显影和曝光过程。
本发明是通过以下技术方案实现的：
本发明提供一种防止翘曲的非硅基晶圆级芯片封装方法，包括以下步骤：
提供晶圆，所述晶圆的表面具有焊盘；
在所述晶圆的表面形成一层绝缘保护层，所述绝缘保护层上形成有用于暴露所述焊盘的第一开口；
在所述第一开口内形成第一金属层；
依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层上形成光阻层，所述光阻层上形成有用于暴露所述第一金属层的第二开口，其中所述烘烤采用环绕加热烘烤的方式；
在所述第一金属层的表面形成导电凸块。
进一步地，在依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层上形成光阻层，所述光阻层上形成有暴露所述第一金属层的第二开口，其中所述烘烤采用环绕加热烘烤的方式的步骤中，涂胶参数包括：滴胶量8-10ml，转速1200-1500rpm。
进一步地，在依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层上形成光阻层，所述光阻层上形成有暴露所述第一金属层的第二开口，其中所述烘烤采用环绕加热烘烤的方式的步骤中，烘烤参数包括：温度120-125℃，时间10-12min，加热方式为腔体加热。
进一步地，在依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层上形成光阻层，所述光阻层上形成有暴露所述第一金属层的第二开口，其中所述烘烤采用环绕加热烘烤的方式的步骤中，去边参数包括：转速500-700rpm。
进一步地，在依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层上形成光阻层，所述光阻层上形成有暴露所述第一金属层的第二开口，其中所述烘烤采用环绕加热烘烤的方式的步骤中，曝光参数包括：能量900-1200mj，间距24-28um。
进一步地，在依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层上形成光阻层，所述光阻层上形成有暴露所述第一金属层的第二开口，其中所述烘烤采用环绕加热烘烤的方式的步骤中，显影参数包括：温度22-25℃，时间200-280s。
进一步地，在所述晶圆的表面形成一层绝缘保护层，所述绝缘保护层上形成有暴露所述焊盘的第一开口，具体包括：通过曝光显影、激光刻蚀或者湿法腐蚀等方式将所述焊盘暴露出来。
进一步地，在所述第一开口内形成第一金属层，具体包括：
在所述焊盘表面通过溅射或者沉积的方式形成第一金属层；所述第一金属层为单层结构或者多层结构；所述第一金属层的成分为单一金属或者金属合金。
进一步地，在所述第一开口内形成第一金属层，具体包括：所述第一金属层的高度为0.2-1um。
进一步地，在所述一金属层的表面形成导电凸块，具体包括：所述导电凸块通过电化学沉积或者印刷方式制作形成；所述导电凸块为单层结构或者多层结构。
实施本发明，具有如下有益效果：
本发明的防止翘曲的非硅基晶圆级芯片封装方法，在涂胶后固化过程采用环绕加热的烘烤方式，相比于现有技术中采用热板的底部加热方式，由于采用了环绕加热的烘烤方式，使得非硅基晶圆能够均匀受热，避免了非硅基晶圆冷却后产生翘曲的现象，胶层固化程度均匀，从而可以顺利完成后续的显影和曝光过程，提高了非硅基类晶圆的封装效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是现有技术中涂胶后固化过程中的烘烤示意图；
图2是本发明实施例提供的防止翘曲的非硅基晶圆级芯片封装方法的方法流程图；
图3是本发明实施例提供的防止翘曲的非硅基晶圆级芯片封装方法中涂胶后固化过程中的烘烤示意图；
图4是本发明实施例提供的防止翘曲的非硅基晶圆级芯片封装方法的步骤S1对应的结构示意图；
图5是本发明实施例提供的防止翘曲的非硅基晶圆级芯片封装方法的步骤S2对应的结构示意图；
图6是本发明实施例提供的防止翘曲的非硅基晶圆级芯片封装方法的步骤S3对应的结构示意图；
图7是本发明实施例提供的防止翘曲的非硅基晶圆级芯片封装方法的步骤S4对应的结构示意图；
图8是本发明实施例提供的防止翘曲的非硅基晶圆级芯片封装方法的步骤S5对应的结构示意图。
其中，图中附图标记对应为：1-晶圆、2-焊盘、3-钝化层、4-绝缘保护层、5-第一金属层、6-导电凸块、7-光阻层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合实施例对本发明作进一步地详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例；为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，可以理解的是，尽管本文中可以利用术语第一、第二、第三等来描述各种元件，但是不应当采用限制的方式来解释这些元件。这些术语仅用作区分一个元件与另一个元件。因而，在一些实施例中的第一元件在其他的实施例中可以被称作为第二元件。
在本发明的描述中，需要理解的是，当一个元件关于另一个元件被提及“在…上”、“在…上面”、“在…下面”或“在…之下”时，其可以关于另一个元件分别直接“在…上”、“在…上面”、“在…下面”或“在…之下”，或者也可以存在中间元件。因此，本文中使用的诸如“在…上”、“在…上面”、“在…下面”或“在…之下”的术语仅出于说明性的目的，并非意图限制实施例。
实施例
现有技术中涂胶后采用热板烘烤的方式，如图1所示，由于热源在晶圆的一面，非硅基类晶圆受热后很容易产生翘曲，从而使得晶圆边缘与热源产生距离，在烘烤的过程中，造成受热不均匀，胶层固化程度也不一样，无法完成后续的曝光显影过程。为了解决现有技术中非硅基类晶圆涂胶后烘烤容易产生翘曲的问题，本实施例提供了一种防止翘曲的非硅基晶圆级芯片封装方法，参阅图2-8，本实施例的防止翘曲的非硅基晶圆级芯片封装方法，包括以下步骤：
步骤S1、提供晶圆1，晶圆1的表面具有焊盘2，其结构如图4所示；
作为一种具体的实施方式，晶圆制造出来以后，通过晶圆1上的焊盘2与外界器件进行电性连接。焊盘2质量的好坏直接影响晶圆上芯片的使用。焊盘2例如可以为铝焊盘，在其他的一些实施方式中，焊盘2还可以采用其他的材料。晶圆1的表面具有一层钝化层3，用于保护晶圆1的表面，钝化层3上形成有暴露焊盘2的钝化层开口。
步骤S2、在晶圆1的表面形成一层绝缘保护层4，绝缘保护层4上形成有用于暴露焊盘2的第一开口，其结构如图5所示，第一开口的位置与钝化层开口的位置相对应；
作为一种具体的实施方式，绝缘保护层4例如可以为聚酰亚胺层，在其他的一些实施方式中，绝缘保护层4还可以采用其他的材料。在绝缘保护层4上可以通过曝光显影的方式形成第一开口，将焊盘2暴露出来。
作为一种可选的实施方式，在绝缘保护层4上还可以通过激光刻蚀的方式形成第一开口，将焊盘2暴露出来。
作为一种可选的实施方式，在绝缘保护层4上还可以通过湿法腐蚀的方式形成第一开口，将焊盘2暴露出来。当然，在其他的一些实施例中，还可以采用其他的方式在绝缘保护层4上形成第一开口，只要能够实现与本实施例中相同的功能即可。
步骤S3、在第一开口内形成第一金属层5，其结构如图6所示；
作为一种具体的实施方式，在第一开口内形成第一金属层5，以建立与焊盘2的电接触，在第一开口内的焊盘2的表面可以通过溅射的方式形成第一金属层5，第一金属层5可以为单层结构或者多层结构，第一金属层5的成分可以为单一金属或者金属合金。
作为一种可选的实施方式，在第一开口内的焊盘2的表面还可以通过沉积的方式形成第一金属层5。
作为一种具体的实施方式，第一金属层5的高度可以为0.2-1um。在其他的一些实施方式中，第一金属层5的高度还可以是其他的数值。
步骤S4、依次按照涂胶、烘烤、去边、曝光、显影的顺序，在第一金属层5上形成光阻层7，光阻层7上形成有用于暴露第一金属层5的第二开口，其中烘烤采用环绕加热烘烤的方式，形成的结构如图7所示；
现有技术中在涂胶后采用热板加热的方式，热源在晶圆的一面，本实施例中，光刻胶在涂胶后固化过程中，将热板加热烘烤改成腔体加热烘烤的方式，继续参阅图3，热源变成四周环绕加热的方式，腔体温度始终保持恒温。晶圆配合载具受热均匀，晶圆冷却后未产生翘曲，胶层固化程度均匀，从而可以顺利地完成后续的曝光和显影过程。
作为一种具体的实施方式，在步骤S4的涂胶工步中，因为涂胶太多会造成胶料的浪费，而太少则会使得涂胶不均匀，本实施例中的涂胶参数具体地为：滴胶量8-10ml。
作为一种具体的实施方式，由于转速对胶层厚度有很大的影响，在步骤S4的涂胶工步中，转速优选地为1200-1500rpm，以使涂胶形成的胶层具有合适的厚度。
作为一种具体的实施方式，在步骤S4的烘烤工步中，烘烤参数包括：温度120-125℃，时间10-12min，加热方式为腔体加热。当然，在其他的一些实施例中，根据胶的特性，还可以对烘烤参数进行相应的调节，烘烤温度和烘烤时间还可以为其他的数值，只要能够实现与本实施例中相同的功能即可。
作为一种具体的实施方式，光刻胶固化过程的环绕加热烘烤，可以通过现有的芯片烘烤箱来实现，不需要单独设计加热烘烤装置，有利于降低生产成本。
需要说明的是，在其他的一些实施例中，也可以采用其他的加热装置来实现光刻胶固化过程的环绕加热烘烤，只要能够实现与本实施例中相同的功能即可。
本实施例中的防止翘曲的非硅基晶圆级芯片封装方法，在涂胶后固化过程中采用环绕加热的烘烤方式，相比于现有技术中采用热板的底部加热方式，由于采用了环绕加热烘烤的方式，使得非硅基晶圆受热均匀，避免了非硅基晶圆冷却后产生翘曲的现象，胶层固化程度均匀，从而可以顺利完成后续的显影和曝光过程，提高了非硅基类晶圆的封装效果。
作为一种具体的实施方式，在步骤S4的去边工步中，以满足工艺为目的，去边参数具体包括：转速500-700rpm。
作为一种具体的实施方式，在步骤S4的曝光工步中，以满足工艺为目的，曝光参数包括：能量900-1200mj，间距24-28um。
作为一种具体的实施方式，由于显影时间不足会造成显影不洁，而时间太长则会过显，在步骤S4的显影工步中，显影参数优选地为：温度22-25℃，时间200-280s，以满足工艺要求。
现有技术中，在该工序中的烘烤采用热板加热的方式，且烘烤温度一般小于120℃，时间一般小于400s；在涂胶工步中，滴胶量一般为3ml左右，转速一般为1000rpm；在去边工步中，转速一般小于500rpm；但是，采用包含上述工步参数的方法，在光刻胶固化后，胶层未固化完全，进而无法完成后续的曝光和显影。本实施例中的防止翘曲的非硅基晶圆级芯片封装方法，通过采用环绕加热的烘烤方式，并对相应的工步参数进行一系列的改进，使得在光刻胶固化后，胶厚开口正常，从而可以顺利地完成后续的曝光和显影。
步骤S5、在第一金属层5的表面形成导电凸块6，形成的芯片封装结构如图8所示。
作为一种具体的实施方式，在第二开口内的第一金属层5表面形成导电凸块6，以提供与外部电路的电连接。在在第二开口内的第一金属层5表面形成导电凸块6的步骤中，导电凸块6可以通过电化学沉积的方式进行制作，导电凸块6可以为单层结构或者多层结构，导电凸块6的材料例如可以为金、铜、铝或者银，或者其他的材料。
作为一种可选的实施方式，导电凸块6还可以通过印刷的方式制作形成。在第一金属层5的表面形成导电凸块6的工艺过程为本领域技术人员所熟知，此处不再详述。
实施本发明的上述实施例，具有如下有益效果：
本发明实施例中的防止翘曲的非硅基晶圆级芯片封装方法，在涂胶后固化过程采用环绕加热的烘烤方式，相比于现有技术中采用热板的底部加热方式，由于采用了环绕加热的烘烤方式，使得非硅基晶圆能够均匀受热，避免了非硅基晶圆冷却后产生翘曲的现象，胶层固化程度均匀，从而可以顺利完成后续的显影和曝光过程，提高了非硅基类晶圆的封装效果。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种防止翘曲的非硅基晶圆级芯片封装方法，其特征在于，包括以下步骤：
提供晶圆(1)，所述晶圆(1)的表面具有焊盘(2)；
在所述晶圆(1)的表面形成一层绝缘保护层(4)，所述绝缘保护层(4)上形成有用于暴露所述焊盘(2)的第一开口；
在所述第一开口内形成第一金属层(5)；
依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层(5)上形成光阻层(7)，所述光阻层(7)上形成有用于暴露所述第一金属层(5)的第二开口，其中所述烘烤采用环绕加热烘烤的方式；
在所述第一金属层(5)的表面形成导电凸块(6)。
2.根据权利要求1所述的防止翘曲的非硅基晶圆级芯片封装方法，其特征在于，在依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层(5)上形成光阻层(7)，所述光阻层(7)上形成有暴露所述第一金属层(5)的第二开口，其中所述烘烤采用环绕加热烘烤的方式的步骤中，涂胶参数包括：滴胶量8-10ml，转速1200-1500rpm。
3.根据权利要求1所述的防止翘曲的非硅基晶圆级芯片封装方法，其特征在于，在依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层(5)上形成光阻层(7)，所述光阻层(7)上形成有暴露所述第一金属层(5)的第二开口，其中所述烘烤采用环绕加热烘烤的方式的步骤中，烘烤参数包括：温度120-125℃，时间10-12min，加热方式为腔体加热。
4.根据权利要求1所述的防止翘曲的非硅基晶圆级芯片封装方法，其特征在于，在依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层(5)上形成光阻层(7)，所述光阻层(7)上形成有暴露所述第一金属层(5)的第二开口，其中所述烘烤采用环绕加热烘烤的方式的步骤中，去边参数包括：转速500-700rpm。
5.根据权利要求1所述的防止翘曲的非硅基晶圆级芯片封装方法，其特征在于，在依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层(5)上形成光阻层(7)，所述光阻层(7)上形成有暴露所述第一金属层(5)的第二开口，其中所述烘烤采用环绕加热烘烤的方式的步骤中，曝光参数包括：能量900-1200mj，间距24-28um。
6.根据权利要求1所述的防止翘曲的非硅基晶圆级芯片封装方法，其特征在于，在依次按照涂胶、烘烤、去边、曝光、显影的顺序，在所述第一金属层(5)上形成光阻层(7)，所述光阻层(7)上形成有暴露所述第一金属层(5)的第二开口，其中所述烘烤采用环绕加热烘烤的方式的步骤中，显影参数包括：温度22-25℃，时间200-280s。
7.根据权利要求1所述的防止翘曲的非硅基晶圆级芯片封装方法，其特征在于，在所述晶圆(1)的表面形成一层绝缘保护层(4)，所述绝缘保护层(4)上形成有暴露所述焊盘(2)的第一开口，具体包括：通过曝光显影、激光刻蚀或者湿法腐蚀等方式将所述焊盘(2)暴露出来。
8.根据权利要求1所述的防止翘曲的非硅基晶圆级芯片封装方法，其特征在于，在所述第一开口内形成第一金属层(5)，具体包括：
在所述焊盘(2)表面通过溅射或者沉积的方式形成第一金属层(5)；所述第一金属层(5)为单层结构或者多层结构；所述第一金属层(5)的成分为单一金属或者金属合金。
9.根据权利要求1所述的防止翘曲的非硅基晶圆级芯片封装方法，其特征在于，在所述第一开口内形成第一金属层(5)，具体包括：所述第一金属层(5)的高度为0.2-1um。
10.根据权利要求1所述的防止翘曲的非硅基晶圆级芯片封装方法，其特征在于，在所述一金属层(5)的表面形成导电凸块(6)，具体包括：所述导电凸块(6)通过电化学沉积或者印刷方式制作形成；所述导电凸块(6)为单层结构或者多层结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010560451.6A CN111755343B (zh) | 2020-06-18 | 2020-06-18 | 一种防止翘曲的非硅基晶圆级芯片封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010560451.6A CN111755343B (zh) | 2020-06-18 | 2020-06-18 | 一种防止翘曲的非硅基晶圆级芯片封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111755343A true CN111755343A (zh) | 2020-10-09 |
| CN111755343B CN111755343B (zh) | 2022-10-28 |
Family
ID=72675601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010560451.6A Active CN111755343B (zh) | 2020-06-18 | 2020-06-18 | 一种防止翘曲的非硅基晶圆级芯片封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111755343B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114449746A (zh) * | 2021-11-09 | 2022-05-06 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | Pcb测试板和pcb测试板的设计方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6361834B1 (en) * | 1999-10-25 | 2002-03-26 | Nec Corporation | Resist film baking method |
| US20030162362A1 (en) * | 2002-02-26 | 2003-08-28 | Ho-Ming Tong | Wafer bump fabrication process |
| US20080191346A1 (en) * | 2007-02-09 | 2008-08-14 | Advanced Semiconductor Engeneering, Inc. | Bump structure and manufacturing method thereof |
| KR20150049065A (ko) * | 2013-10-29 | 2015-05-08 | 에스티에스반도체통신 주식회사 | 포토레지스트 베이크 장치 |
| CN105448829A (zh) * | 2016-01-02 | 2016-03-30 | 北京工业大学 | 一种晶圆级芯片封装体的制作方法 |
| CN208141121U (zh) * | 2018-05-14 | 2018-11-23 | 中芯长电半导体（江阴）有限公司 | 具有曝光功能的涂胶机 |
-
2020
- 2020-06-18 CN CN202010560451.6A patent/CN111755343B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6361834B1 (en) * | 1999-10-25 | 2002-03-26 | Nec Corporation | Resist film baking method |
| US20030162362A1 (en) * | 2002-02-26 | 2003-08-28 | Ho-Ming Tong | Wafer bump fabrication process |
| US20080191346A1 (en) * | 2007-02-09 | 2008-08-14 | Advanced Semiconductor Engeneering, Inc. | Bump structure and manufacturing method thereof |
| KR20150049065A (ko) * | 2013-10-29 | 2015-05-08 | 에스티에스반도체통신 주식회사 | 포토레지스트 베이크 장치 |
| CN105448829A (zh) * | 2016-01-02 | 2016-03-30 | 北京工业大学 | 一种晶圆级芯片封装体的制作方法 |
| CN208141121U (zh) * | 2018-05-14 | 2018-11-23 | 中芯长电半导体（江阴）有限公司 | 具有曝光功能的涂胶机 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114449746A (zh) * | 2021-11-09 | 2022-05-06 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | Pcb测试板和pcb测试板的设计方法 |
| CN114449746B (zh) * | 2021-11-09 | 2023-11-03 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | Pcb测试板和pcb测试板的设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111755343B (zh) | 2022-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI301660B (en) | Structure of embedding chip in substrate and method for fabricating the same | |
| JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
| JP4403631B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 | |
| CN101355058B (zh) | 半导体装置及其制造方法 | |
| US6476501B1 (en) | Semiconductor device, manufacturing method for semiconductor device and mounting method for the same | |
| CN100546021C (zh) | 半导体装置及其制造方法 | |
| TWI728480B (zh) | 封裝方法及面板組件 | |
| US7446407B2 (en) | Chip package structure | |
| TWI233188B (en) | Quad flat no-lead package structure and manufacturing method thereof | |
| CN111755343B (zh) | 一种防止翘曲的非硅基晶圆级芯片封装方法 | |
| JP2002299546A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
| CN100539053C (zh) | 晶片级芯片尺寸封装方法 | |
| US9362142B2 (en) | Flip-chip electronic device and production method thereof | |
| TW200816407A (en) | Window manufacture method of semiconductor package type printed circuit board | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JPH06204293A (ja) | 半導体装置 | |
| JP2001332646A (ja) | 半導体装置 | |
| JP2560910Y2 (ja) | 半導体装置 | |
| JPH07288298A (ja) | 半導体チップ及びそれを用いた半導体パッケージ | |
| TWI780500B (zh) | 感應加熱應用於重佈線路的方法 | |
| US20220238425A1 (en) | Semiconductor package structure | |
| JP3445509B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JPH04350958A (ja) | 半導体集積回路の放熱装置 | |
| JPH06314707A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |