CN111754919B - 像素电路、显示面板及显示装置 - Google Patents

Abstract

本发明实施例公开了一种像素电路、显示面板及显示装置，该像素电路包括驱动模块、第一数据写入模块、第二数据写入模块、发光模块和存储模块；第一数据写入模块连接于数据线和驱动模块之间；第二数据写入模块连接于第一数据写入模块和驱动模块之间，用于通过不同的路径向驱动模块的控制端写入数据电压。本发明实施例提供的技术方案，当像素电路工作在数据写入阶段时，通过第一数据写入模块和第二数据写入模块同时向驱动模块的控制端写入数据电压，可以使得充电电流增大，实现对驱动模块的快速充电，因此，在相同的数据写入时间内，能够提高驱动模块的充电效率，从而解决了因写入时间不足导致的显示不均的问题，有利于改善显示效果。

Description

像素电路、显示面板及显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、显示面板及显示装置。

背景技术

随着显示技术的快速发展，人们对手机等终端的多功能化的要求也越来越高。为了达到更好的视觉体验，高刷新频率显示面板是大势所趋。

然而高刷新频率意味着显示面板中扫描的行周期缩短，进而影响数据电压写入时间，写入时间不足影响显示面板的显示效果。

发明内容

本发明实施例提供一种像素电路、显示面板及显示装置，以实现提高充电效率，改善显示效果。

第一方面，本发明实施例提供了一种像素电路，包括：驱动模块、第一数据写入模块、第二数据写入模块、发光模块、存储模块、补偿模块和发光控制模块；

所述第一数据写入模块连接于数据线和所述驱动模块之间；

所述第二数据写入模块连接于所述第一数据写入模块和所述驱动模块之间，用于通过不同的路径向所述驱动模块的控制端写入数据电压；

所述驱动模块和所述发光模块连接于第一电源线和第二电源线之间，所述驱动模块用于在所述发光控制模块导通时根据自身控制端的电压向所述发光模块提供驱动电流，驱动所述发光模块发光；

所述存储模块连接所述驱动模块的控制端，用于在发光阶段维持所述驱动模块的控制端的电位；

所述补偿模块连接所述驱动模块的控制端，用于在数据写入阶段对所述驱动模块进行阈值电压补偿。

可选地，所述第二数据写入模块包括第一晶体管、第二晶体管和第三晶体管；

所述第一晶体管的栅极通过所述第二晶体管与所述驱动模块连接所述发光模块的一端连接，所述第一晶体管的第一极与所述第一数据写入模块连接所述驱动模块的一端连接，所述第一晶体管的第二极与所述驱动模块的控制端连接；

所述第三晶体管的栅极与发光控制信号线连接，所述第三晶体管的第一极与所述第一电源线连接，所述第三晶体管的第二极与所述第一晶体管的栅极连接。

可选地，所述第二晶体管的栅极与第一扫描信号线连接，所述第二晶体管的第一极与所述第一晶体管的栅极连接，所述第二晶体管的第二极与所述驱动模块连接所述发光模块的一端连接。

可选地，所述第二晶体管的栅极与第一控制信号线连接，所述第二晶体管的第一极与所述第一晶体管的栅极连接，所述第二晶体管的第二极与所述驱动模块连接所述发光模块的一端连接。

可选地，所述驱动模块包括第四晶体管、所述第一数据写入模块包括第五晶体管，所述发光模块包括发光二极管，所述存储模块包括第一电容，所述补偿模块包括第八晶体管；所述发光控制模块包括第一发光控制单元和第二发光控制单元；所述第一发光控制单元包括第九晶体管，所述第二发光控制单元包括第十晶体管；

所述第四晶体管的栅极与所述第一晶体管的第二极连接，所述第四晶体管的第一极与所述第五晶体管的第二极连接，所述第五晶体管的第一极与所述数据线连接，所述第五晶体管的栅极与第一扫描信号线连接，所述第四晶体管的第二极通过所述第十晶体管与所述发光二极管的阳极连接，所述发光二极管的阴极与所述第二电源线连接；

所述第八晶体管的栅极与第一扫描信号线连接，所述第八晶体管的第一极与所述第四晶体管的第二极连接，所述第八晶体管的第二极与所述第四晶体管的栅极连接；

所述第九晶体管的第一极与所述第一电源线连接，所述第九晶体管的第二极与所述第四晶体管的第一极连接，所述第九晶体管和所述第十晶体管的栅极均与所述发光控制信号线连接，所述第一电容的第一端与所述第四晶体管的栅极连接，所述第一电容的第二端与所述第一电源线连接。

可选地，所述第一晶体管和所述第四晶体管的宽长比相同。

可选地，本发明实施例提供的像素电路还包括第六晶体管和第七晶体管；

所述第六晶体管的第一极与所述第四晶体管的栅极连接，所述第六晶体管的第二极接入参考电压，所述第六晶体管的栅极与第二扫描信号线连接；

所述第七晶体管的第一极与所述发光二极管的阳极连接，所述第七晶体管的第二极接入参考电压，所述第七晶体管的栅极与所述第二扫描信号线连接。

可选地，所述第二数据写入模块包括第一晶体管、第二晶体管和第三晶体管；

所述第一晶体管的栅极通过所述第二晶体管与所述第一晶体管的第二极连接，所述第一晶体管的第一极与所述第一数据写入模块连接所述驱动模块的一端连接，所述第一晶体管的第二极与所述驱动模块的控制端连接；

所述第三晶体管的栅极与发光控制信号线连接，所述第三晶体管的第一极与所述第一电源线连接，所述第三晶体管的第二极与所述第一晶体管的栅极连接。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括如第一方面所述的像素电路。

第三方面，本发明实施例还提供了一种显示装置，该显示装置包括如第二方面所述的显示面板。

本发明实施例所提供的像素电路、显示面板及显示装置，设置像素电路包括驱动模块、第一数据写入模块、第二数据写入模块、发光模块、存储模块、补偿模块和发光控制模块；第一数据写入模块连接于数据线和驱动模块之间；第二数据写入模块连接于第一数据写入模块和驱动模块之间，用于通过不同的路径向驱动模块的控制端写入数据电压。本发明实施例提供的技术方案，当像素电路工作在数据写入阶段时，第一数据写入模块和第二数据写入模块导通，通过第一数据写入模块和第二数据写入模块同时向驱动模块的控制端写入数据电压，由于存在不同的充电路径，在相同的写入时间内能够向驱动模块写入更多的数据电压，可以使得充电电流增大，实现对驱动模块的快速充电，因此，在相同的数据写入时间内，通过第一数据写入模块和第二数据写入模块两条写入路径能够提高驱动模块的充电效率，使得写入驱动模块控制端的数据电压更加充分，使像素电路显示预期的灰阶，从而解决了因写入时间不足导致显示不均的问题，有利于改善显示效果。

附图说明

图1为本发明实施例提供的一种像素电路的结构示意图；

图2为本发明实施例提供的另一种像素电路的结构示意图；

图3为本发明实施例提供的另一种像素电路的结构示意图；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的一种像素电路的驱动时序图；

图6为本发明实施例提供的另一种像素电路的结构示意图；

图7为本发明实施例提供的一种阈值补偿的仿真波形图；

图8为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在现有的显示面板中，像素电路通常仅有一条写入路径，在数据写入阶段，通过这条写入路径将数据线上的数据电压写入至驱动模块的控制端，驱动模块根据控制端的数据电压生成驱动电流，以驱动发光器件发光；在向驱动模块写入数据电压时，一般将驱动模块的控制端的电位由初始低电位充电至数据电压的电位，也即对像素电路进行充电过程。然而高刷新频率使得每行的扫描周期缩短，进而缩短了数据电压的写入时长。在数据写入阶段，会造成像素电路的充电不完全，写入驱动模块控制端的电压不能达到所需要的数据电压。例如，在数据写入阶段，驱动模块的控制端需要写入黑态电压5.8V，由于写入时间缩短，导致向驱动模块的控制端写入的数据电压不是黑态的5.8V，最后使得显示面板显示的黑态偏亮。

有鉴于此，本发明实施例提供了一种像素电路、显示面板及显示装置，设置像素电路包括驱动模块、第一数据写入模块、第二数据写入模块、发光模块、存储模块、补偿模块和发光控制模块；第一数据写入模块连接于数据线和驱动模块之间；第二数据写入模块连接于第一数据写入模块和驱动模块之间，用于通过不同的路径向驱动模块的控制端写入数据电压。驱动模块和发光模块连接于第一电源线和第二电源线之间，驱动模块用于在所述发光控制模块导通时根据自身控制端的电压向发光模块提供驱动电流，驱动发光模块发光。本发明实施例提供的技术方案，当像素电路工作在数据写入阶段时，第一数据写入模块和第二数据写入模块导通，通过第一数据写入模块和第二数据写入模块同时向驱动模块的控制端写入数据电压，由于存在不同的充电路径，在相同的写入时间内能够向驱动模块写入更多的数据电压，可以使得充电电流增大，实现对驱动模块的快速充电，因此，在相同的数据电压写入时间内，通过第一数据写入模块和第二数据写入模块两条写入路径能够提高驱动模块的充电效率，使得写入驱动模块控制端的数据电压更加充分，从而解决了因写入时间不足导致显示面板黑偏亮的显示不均的问题，有利于改善显示效果。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，本发明实施例中所提到的连接为广义上的电连接，包括直接电连接和间接电连接，本发明实施例对此不作具体限制。

图1为本发明实施例提供的一种像素电路的结构示意图，如图1所示，该像素电路包括：驱动模块110、第一数据写入模块120、第二数据写入模块130、发光模块140、存储模块150、补偿模块160和发光控制模块170；第一数据写入模块120连接于数据线和驱动模块110之间；第二数据写入模块130连接于第一数据写入模块120和驱动模块110之间，用于通过不同的路径向驱动模块110的控制端g写入数据电压；驱动模块110和发光模块140连接于第一电源线和第二电源线之间，驱动模块110用于在发光控制模块170导通时根据自身控制端g的电压向发光模块140提供驱动电流，驱动发光模块140发光；存储模块150连接驱动模块110的控制端g，用于在发光阶段维持驱动模块110的控制端g的电位；补偿模块160连接驱动模块110的控制端g，用于在数据写入阶段对驱动模块110进行阈值电压补偿。

具体地，像素电路在正常工作时，至少包括数据写入阶段和发光阶段。在数据写入阶段，第一数据写入模块120、补偿模块160和第二数据写入模块130导通，数据线上的数据电压信号Vdata分别通过第一数据写入模块120、驱动模块110和补偿模块形成的一条路径，以及第二数据写入模块130形成的另一条路径同时写入到驱动模块110的控制端g，以及存储模块150的一端，即对驱动模块110的控制端g和存储模块150进行充电，数据电压Vdata存储在存储模块150上，并实现对驱动模块110的阈值电压补偿。由于第一数据写入模块120和第二数据写入模块130是两条不同的写入路径，因此，在相同的数据电压下，相比于仅有第一数据写入模块120的写入路径，能够向驱动模块110的控制端g写入更多的数据电压，进而增大了对驱动模块110充电的充电电流，使得充电效率得到提高，能够将预期的数据电压(对应预期的灰阶)写入到驱动模块110的控制端g；在发光阶段，发光控制模块170导通，存储模块150维持驱动模块110控制端g的电位，在数据电压Vdata和第一电源线上的电压VDD的作用下，驱动模块110生成驱动电流以驱动发光模块140发光，从而使像素电路显示预期的灰阶，保证显示效果。

本发明实施例提供的一种像素电路、显示面板及显示装置，设置像素电路包括驱动模块110、第一数据写入模块120、第二数据写入模块130、发光模块140、存储模块150、补偿模块160和发光控制模块170；第一数据写入模块120连接于数据线和驱动模块110之间；第二数据写入模块130连接于第一数据写入模块120和驱动模块110之间，用于通过不同的路径向驱动模块110的控制端g写入数据电压。驱动模块110和发光模块140连接于第一电源线和第二电源线之间，驱动模块110用于在发光控制模块170导通时根据自身控制端g的电压向发光模块140提供驱动电流，驱动发光模块140发光。本发明实施例提供的技术方案，当像素电路工作在数据写入阶段时，第一数据写入模块120和第二数据写入模块130导通，通过第一数据写入模块120和第二数据写入模块130同时向驱动模块110的控制端g写入数据电压，由于存在不同的写入路径，在相同的写入时间内能够向驱动模块110写入更多的数据电压，可以使得对驱动模块110充电的充电电流增大，实现对驱动模块110的快速充电，因此，在相同的数据电压写入时间内，通过第一数据写入模块120和第二数据写入模块130两条写入路径能够提高驱动模块110的充电效率，使得写入驱动模块110控制端g的数据电压更加充分，使像素电路显示预期的灰阶，从而解决了因数据电压写入时间不足导致显示不均的问题，有利于改善显示效果。

图2为本发明实施例提供的另一种像素电路的结构示意图，作为本发明实施例的一种可选实施方式，图2所示的像素电路为图1所示像素电路的具体化。参考图2，第二数据写入模块130包括第一晶体管T1、第二晶体管T2和第三晶体管T3；第一晶体管T1的栅极通过第二晶体管T2与驱动模块110连接发光模块140的一端连接，第一晶体管T1的第一极与第一数据写入模块120连接驱动模块110的一端连接，第一晶体管T1的第二极与驱动模块110的控制端g连接；第三晶体管T3的栅极与发光控制信号线连接，第三晶体管T3的第一极与第一电源线连接，第三晶体管T3的第二极与第一晶体管T1的栅极连接。

具体地，在数据写入阶段，控制第一数据写入模块120导通，数据线上的数据电压通过第一数据写入模块120写入至驱动模块110的控制端g和存储模块150与驱动模块110的控制端g连接的一端。与此同时，控制第二晶体管T2导通，在第二晶体管T2导通的瞬间，第一晶体管T1栅极电位与驱动模块110的控制端g的电位相等，进而第一晶体管T1导通，数据线上的电压通过第一晶体管T1写入至驱动模块110的控制端g，也就是说，数据线上的数据电压通过两条不同的写入路径(第一数据写入模块120-驱动模块110-补偿模块160构成的一条写入路径，以及第二数据写入模块130构成的另一条写入路径)写入至驱动模块100的控制端g。在发光阶段，控制发光控制模块170导通，在数据电压和第一电源线上的电压VDD的作用下，驱动模块110导通并生成驱动电流，驱动发光模块140发光。且在发光阶段，控制第三晶体管T3导通，以使第一晶体管T1关断，不参与驱动发光模块140发光过程，避免第一晶体管T1的漏电流对第四晶体管T4栅极的电位的稳定性产生影响。

图3为本发明实施例提供的另一种像素电路的结构示意图，在图2的基础上，参考图3，对本发明实施例提供的像素电路进一步说明。驱动模块110包括第四晶体管T4、第一数据写入模块120包括第五晶体管T5，发光模块140包括发光二极管D1，存储模块150包括第一电容C1，补偿模块160包括第八晶体管T8；发光控制模块170包括第一发光控制单元171和第二发光控制单元172；第一发光控制单元171包括第九晶体管T9，第二发光控制单元172包括第十晶体管T10；第四晶体管T4的栅极与第一晶体管T1的第二极连接，第四晶体管T4的第一极与第五晶体管T5的第二极连接，第五晶体管T5的第一极与数据线连接，第五晶体管T5的栅极与第一扫描信号线连接，第四晶体管T4的第二极通过第十晶体管T10与发光二极管D1的阳极连接，发光二极管D1的阴极与第二电源线连接；第八晶体管T8的栅极与第一扫描信号线连接，第八晶体管T8的第一极与第四晶体管T4的第二极连接，第八晶体管T8的第二极与第四晶体管T4的栅极连接；第九晶体管T9的第一极与第一电源线连接，第九晶体管T9的第二极与第四晶体管T4的第一极连接，第九晶体管T9和第十晶体管T10的栅极均与发光控制信号线连接，第一电容C1的第一端与第四晶体管T4的栅极连接，第一电容C1的第二端与第一电源线连接。具体地，第四晶体管T4为驱动晶体管，用于根据自身栅极的电压和第一极输入的电源电压生成驱动电流，以驱动发光二极管D1发光。在向第四晶体管T4的栅极写入数据电压之前，通常还包括初始化阶段，在初始化阶段通过向第四晶体管T4的栅极写入初始电压，以对第四晶体管T4的栅极进行初始化。在数据写入阶段，第一晶体管T1、第五晶体管T5和第八晶体管T8导通，数据电压分别通过第五晶体管T5-第一晶体管T1，第五晶体管T5-第四晶体管T4-第八晶体管T8写入至第四晶体管T4的栅极，在相同的写入时间内，向第四晶体管T4的栅极写入了更多的数据电压，增大了对第四晶体管T4的栅极的充电电流。在发光阶段，第九晶体管T9和第十晶体管T10导通，在第一电源线上的电压VDD的作用下，第四晶体管T4生成驱动电流，驱动发光二极管D1发光。也就是说，通过两条数据电压写入路径向第四晶体管T4的栅极写入电压，能够提高充电效率，在相同的写入时间内，能够向第四晶体管T4的栅极写入更多的数据电压，从而在高刷新频率和大尺寸显示面板中，通过上述技术方案能够解决因写入时间不足导致的显示不均的问题，有利于改善显示效果。

需要说明的是，图3仅为本发明实施例提供的一种像素电路的示意结构，在实际应用中，本发明实施例提供的像素电路还可以是其他形式的像素电路结构，本发明实施例对此不作限制。

图4为本发明实施例提供的另一种像素电路的结构示意图。其中，图3示例性地示出了第一晶体管T1～第十晶体管T10的沟道类型均为P沟道的情况，当然，在其他实施例中，第一晶体管T1～第十晶体管T10的沟道类型也可以为N沟道。本发明实施例以P沟道类型的晶体管为例进行说明，在上述技术方案的基础上，参考图4，本发明实施例提供的像素电路包括：驱动模块110、第一数据写入模块120、第二数据写入模块130、发光模块140、存储模块150、补偿模块160、发光控制模块170和初始化模块180；其中，第二数据写入模块130包括第一晶体管T1、第二晶体管T2和第三晶体管T3，驱动模块110包括第四晶体管T4，第一数据写入模块120包括第五晶体管T5，初始化模块180包括第六晶体管T6和第七晶体管T7，补偿模块160包括第八晶体管T8，发光控制模块170包括第九晶体管T9和第十晶体管T10，存储模块150包括第一电容C1，发光模块140包括发光二极管D1。第一晶体管T1的栅极通过第二晶体管T2与第四晶体管T4的第二极连接，第一晶体管T1的第一极与第五晶体管T5的第二极连接，第一晶体管T1的第二极与第四晶体管T4的栅极连接；第三晶体管T3的栅极与发光控制信号线连接，第三晶体管T3的第一极与第一电源线连接，第三晶体管T3的第二极与第一晶体管T1的栅极连接。第四晶体管T4的栅极与第一晶体管T1的第二极连接，第四晶体管T4的第一极与第五晶体管T5的第二极连接，第五晶体管T5的第一极与数据线连接，第五晶体管T5的栅极与第一扫描信号线连接，第四晶体管T4的第二极通过第十晶体管T10与发光二极管D1的阳极连接，发光二极管D1的阴极与第二电源线连接；第一电容C1的第一端与第四晶体管T4的栅极连接，第一电容C1的第二端与第一电源线连接。第六晶体管T6的第一极与第四晶体管T4的栅极连接，第六晶体管T6的第二极接入参考电压Vref，第六晶体管T6的栅极与第二扫描信号线连接；第七晶体管T7的第一极与发光二极管D1的阳极连接，第七晶体管T7的第二极接入参考电压Vref，第七晶体管T7的栅极与第二扫描信号线连接；第八晶体管T8的栅极与第一扫描信号线连接，第八晶体管T8的第一极与第四晶体管T4的第二极连接，第八晶体管T8的第二极与第四晶体管T4的栅极连接；第九晶体管T9和第十晶体管T10的栅极均与发光控制信号线连接，第九晶体管T9的第一极与第一电源线连接，第九晶体管T9的第二极与第四晶体管T4的第一极连接，第十晶体管T10的第一极与第四晶体管T4的第二极连接，第十晶体管T10的第二极与发光二极管D1的阳极连接。

具体地，第一扫描信号线输出第一扫描信号Scan1，第二扫描信号线输出第二扫描信号Scan2。作为本发明实施例的一种可实施方式，第二晶体管T2的栅极与第一扫描信号线连接，第二晶体管T2的第一极与第一晶体管T1的栅极连接，第二晶体管T2的第二极与驱动模块110连接发光模块140的一端连接。在数据写入阶段，第一扫描信号Scan1为低电平，控制第二晶体管T2、第五晶体管T5和第八晶体管T8导通，数据线上的数据电压Vdata通过第五晶体管T5-第四晶体管T4-第八晶体管T8构成的一条数据电压写入路径，以及第五晶体管T5-第一晶体管T1构成的另一条数据电压写入路径，即通过两条数据电压写入路径同时写入第四晶体管T4的栅极，可以提高充电效率，能够在相同的写入时间内，向第二晶体管T4的栅极和第一电容C1写入更多的数据电压。在高刷新频率和大尺寸的显示面板中，当数据电压写入时间缩短后，通过上述两条写入路径能够向第四晶体管T4的栅极写入更多的电压，从而使像素电路显示预期的灰阶，避免出现显示不均的现象。在发光阶段，发光控制信号线输出的发光控制信号EM为低电平，控制第九晶体管T9和第十晶体管T10导通，第四晶体管T4生成驱动电流驱动发光二极管D1发光。同时第三晶体管T3导通，从而使得第一晶体管T1的栅极电位为高电平，控制第一晶体管T1关断，不参与发光二极管D1的驱动，避免第一晶体管T1的漏电流对第四晶体管T4栅极的电位的稳定性产生影响。

作为本发明实施例另一种可选实施方式，第二晶体管T2的栅极与第一控制信号线连接，第二晶体管T2的第一极与第一晶体管T1的栅极连接，第二晶体管T2的第二极与驱动模块110连接发光模块140的一端连接。即，第二晶体管T2栅极输入的信号可以与第五晶体管T5栅极输入的信号不同，也就是说，第二晶体管T2的栅极的电位也可以通过第一控制信号线进行控制，其中第一控制信号线输出的第一控制信号(未示出)与第一扫描信号Scan1不是同一信号。图5为本发明实施例提供的一种像素电路的驱动时序图，该驱动时序适用于图4所示的像素电路。结合图4和图5，对本发明实施例提供的像素电路的工作过程具体说明。其中，图4所示的像素电路的工作过程包括初始化阶段t1，数据写入阶段t2和发光阶段t3。

在初始化阶段t1，发光控制信号EM为高电平，第九晶体管T9和第十晶体管T10关断；第一扫描信号Scan1为高电平，第二晶体管T2、第五晶体管T5和第八晶体管T8关断；第二扫描信号Scan2为低电平，第六晶体管T6和第七晶体管T7导通，参考电压Vref通过第六晶体管T6写入至第四晶体管T4的栅极，对第四晶体管T4进行初始化。同时，参考电压Vref还通过第七晶体管T7写入发光二极管D1的阳极，对发光二极管D1进行初始化。参考电压Vref为负值。

在数据写入阶段t2，发光控制信号EM为高电平，第九晶体管T9和第十晶体管T10关断；第一扫描信号Scan1为低电平，第二晶体管T2、第五晶体管T5和第八晶体管T8导通；第二扫描信号Scan2为高电平，第六晶体管T6和第七晶体管T7关断。数据线上的数据电压Vdata可以通过第五晶体管T5-第四晶体管T4-第八晶体管T8写入第四晶体管T4的栅极和第一电容C1上，也可以通过第五晶体管T5-第一晶体管T1同时写入第四晶体管T4的栅极和第一电容C1上，第一电容C1能够有效保持第四晶体管T4的栅极电压稳定。同时，通过第八晶体管T8实现第四晶体管T4的阈值补偿，第八晶体管T8可以为双栅晶体管，在像素电路工作过程中，可以减少第八晶体管T8泄放至第四晶体管T4栅极的漏电流，从而进一步维持第四晶体管T4栅极电压的稳定性，有利于改善显示面板的显示效果。示例性地，本申请发明人在大量实验的基础上，得到当数据电压为5.8V时，如果仅采用第五晶体管T5-第四晶体管T4-第八晶体管T8这一条路径对第四晶体管T4充电时，在预设写入时间内，第四晶体管T4的栅极电压为Vgate＝2.7874V，可通过公式

可以计算出充电效率为88.4％，其中Vth为第四晶体管T4的阈值电压。而在相同的预设时间内，通过第五晶体管T5-第四晶体管T4-第八晶体管T8构成的一条数据电压写入路径，以及第五晶体管T5-第一晶体管T1构成的另一条数据电压写入路径，即通过两条数据电压写入路径同时对第四晶体管T4进行充电，第四晶体管T4的栅极电压Vgate＝3.011V，充电效率为91％。因此，本发明实施例提供的技术方案能够在相同的写入时间内，向第二晶体管T4的栅极和第一电容C1写入更多的数据电压。

此外，第一晶体管T1和第四晶体管T4的宽长比相同。这样设置的好处是，通过将第一晶体管T1和第四晶体管T4的宽长比设置为相同的比例，可以保证第一晶体管T1和第四晶体管T4的阈值电压相同，以使得在数据写入阶段写入至第四晶体管T4栅极的电压为Vdata-|Vth|，便于驱动电流计算过程中消除Vth，减少变量参数，从而有利于优化阈值补偿效果。

在发光阶段t3，发光控制信号EM为低电平，第三晶体管T3、第九晶体管T9和第十晶体管T10导通；第一扫描信号Scan1为高电平，第二晶体管T2、第五晶体管T5和第八晶体管T8关断；第二扫描信号Scan2为高电平，第六晶体管T6和第七晶体管T7关断。第一电容C1维持第四晶体管T4栅极的电位为Vdata-|Vth|，第四晶体管T4在栅极电压和第一电源线上的电压VDD的作用下，生成驱动电流，驱动发光二极管D1发光。与此同时，第三晶体管T3导通，在第一电源线上的电压VDD的作用下第三晶体管T3输出高电平至第一晶体管T1的栅极，第一晶体管T1关断，能够有效避免第一晶体管T1的漏电流对第四晶体管T4栅极电位的影响，有利于改善显示效果。

图6为本发明实施例提供的另一种像素电路的结构示意图，在上述技术方案的基础上，第二数据写入模块130包括第一晶体管T1、第二晶体管T2和第三晶体管T3；第一晶体管T1的栅极通过第二晶体管T2与第一晶体管T1的第二极连接，第一晶体管T1的第一极与第一数据写入模块120连接驱动模块110的一端连接，第一晶体管T1的第二极与驱动模块110的控制端g连接；第三晶体管T3的栅极与发光控制信号线连接，第三晶体管T3的第一极与第一电源线连接，第三晶体管T3的第二极与第一晶体管T1的栅极连接。具体地，将第二晶体管T2的第二极与第四晶体管T4的栅极连接，同样能够实现数据线上的数据电压通过两条写入路径写入至第四晶体管T4的栅极，该像素电路的工作过程与上述方案相同，在此不再赘述。

图7为本发明实施例提供的一种阈值补偿的仿真波形图。在上述技术方案的基础上，参考图7，由于像素电路内的各个晶体管之间存在阈值偏差ΔV_th，因此在进行第四晶体管T4的阈值补偿时，可能会出现阈值电压Vth波动，进而影响充电效率。在数据写入阶段，由于黑态对应的电压更高，因此将第四晶体管T4栅极的电压从初始化电压Vref写到黑态电压时更为困难，所以研究黑态下的阈值补偿效果更为重要。

如图7所示，实线对应本实施例技术方案的两条写入路径的阈值补偿，虚线对应一条写入路径的阈值补偿。数据电压Vdata＝5.8V(黑态电压)，当第四晶体管T4输出的驱动电流的变化率在±5％以内时，仅采用一条写入路径(第五晶体管T5-第四晶体管T4-第八晶体管T8)对第四晶体管T4进行充电时，阈值偏差ΔV_th在±0.06V以内。而采用本发明实施例提供的技术方案对对第四晶体管T4进行充电时，阈值偏差ΔV_th在±0.15V以内，即增大了阈值偏差ΔV_th的范围，即，阈值电压Vth的波动对驱动电流的影响变小了，能够提高阈值补偿效果。

本发明实施例还提供了一种显示面板，包括上述任意方案所提供的像素电路。该显示面板可以是高刷新频率和大尺寸的显示面板，在相同的数据写入时间内，通过第一数据写入模块和第二数据写入模块两条写入路径能够提高驱动模块的充电效率，使得写入驱动模块控制端的数据电压更加充分，从而解决了因写入时间不足导致黑偏亮的显示不均的问题，有利于改善显示效果。

本发明实施例还提供了一种显示装置，包括本发明实施例提供的显示面板。图8为本发明实施例提供的一种显示装置的结构示意图。参考图8，本发明实施例所提供的显示装置200包括：显示面板100，显示面板100包括本发明实施例所提供的像素电路。显示装置200还包括扫描驱动电路210、数据驱动电路220和驱动芯片230，数据驱动电路220集成在驱动芯片230中，以及多条数据线(D1，D2，D3……)、多条扫描线(S1，S2，S3……)；扫描驱动电路210的端口与扫描线电连接，数据驱动电路220的端口与数据线电连接。本发明实施例提供的显示装置，包括本发明任意实施例提供的像素电路，因此具备上述有益效果，在此不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种像素电路，其特征在于，包括：驱动模块、第一数据写入模块、第二数据写入模块、发光模块、存储模块、补偿模块和发光控制模块；

所述第一数据写入模块连接于数据线和所述驱动模块之间；

所述第二数据写入模块连接于所述第一数据写入模块和所述驱动模块之间，用于通过不同的路径向所述驱动模块的控制端写入数据电压；

所述驱动模块和所述发光模块连接于第一电源线和第二电源线之间，所述驱动模块用于在所述发光控制模块导通时根据自身控制端的电压向所述发光模块提供驱动电流，驱动所述发光模块发光；

所述存储模块连接所述驱动模块的控制端，用于在发光阶段维持所述驱动模块的控制端的电位；

所述补偿模块连接所述驱动模块的控制端，用于在数据写入阶段对所述驱动模块进行阈值电压补偿；

所述第二数据写入模块包括第一晶体管、第二晶体管和第三晶体管；

所述第一晶体管的栅极通过所述第二晶体管与所述驱动模块连接所述发光模块的一端连接，或者所述第一晶体管的栅极通过所述第二晶体管与所述第一晶体管的第二极连接；

所述第一晶体管的第一极与所述第一数据写入模块连接所述驱动模块的一端连接，所述第一晶体管的第二极与所述驱动模块的控制端连接；所述第三晶体管的栅极与发光控制信号线连接，所述第三晶体管的第一极与所述第一电源线连接，所述第三晶体管的第二极与所述第一晶体管的栅极连接。

2.根据权利要求1所述的像素电路，其特征在于，所述第二晶体管的栅极与第一扫描信号线连接，所述第二晶体管的第一极与所述第一晶体管的栅极连接，所述第二晶体管的第二极与所述驱动模块连接所述发光模块的一端连接。

3.根据权利要求1所述的像素电路，其特征在于，所述第二晶体管的栅极与第一控制信号线连接，所述第二晶体管的第一极与所述第一晶体管的栅极连接，所述第二晶体管的第二极与所述驱动模块连接所述发光模块的一端连接。

4.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括第四晶体管、所述第一数据写入模块包括第五晶体管，所述发光模块包括发光二极管，所述存储模块包括第一电容，所述补偿模块包括第八晶体管；所述发光控制模块包括第一发光控制单元和第二发光控制单元；所述第一发光控制单元包括第九晶体管，所述第二发光控制单元包括第十晶体管；

所述第四晶体管的栅极与所述第一晶体管的第二极连接，所述第四晶体管的第一极与所述第五晶体管的第二极连接，所述第五晶体管的第一极与所述数据线连接，所述第五晶体管的栅极与第一扫描信号线连接，所述第四晶体管的第二极通过所述第十晶体管与所述发光二极管的阳极连接，所述发光二极管的阴极与所述第二电源线连接；

所述第八晶体管的栅极与第一扫描信号线连接，所述第八晶体管的第一极与所述第四晶体管的第二极连接，所述第八晶体管的第二极与所述第四晶体管的栅极连接；

所述第九晶体管的第一极与所述第一电源线连接，所述第九晶体管的第二极与所述第四晶体管的第一极连接，所述第九晶体管和所述第十晶体管的栅极均与所述发光控制信号线连接，所述第一电容的第一端与所述第四晶体管的栅极连接，所述第一电容的第二端与所述第一电源线连接。

5.根据权利要求4所述的像素电路，其特征在于，所述第一晶体管和所述第四晶体管的宽长比相同。

6.根据权利要求4所述的像素电路，其特征在于，还包括第六晶体管和第七晶体管；

所述第六晶体管的第一极与所述第四晶体管的栅极连接，所述第六晶体管的第二极接入参考电压，所述第六晶体管的栅极与第二扫描信号线连接；

所述第七晶体管的第一极与所述发光二极管的阳极连接，所述第七晶体管的第二极接入参考电压，所述第七晶体管的栅极与所述第二扫描信号线连接。

7.一种显示面板，其特征在于，包括如权利要求1-6任一项所述的像素电路。

8.一种显示装置，其特征在于，包括如权利要求7所述的显示面板。

Images