CN111739940B - 一种沟槽型igbt器件及其制造方法 - Google Patents
一种沟槽型igbt器件及其制造方法 Download PDFInfo
- Publication number
- CN111739940B CN111739940B CN202010702279.3A CN202010702279A CN111739940B CN 111739940 B CN111739940 B CN 111739940B CN 202010702279 A CN202010702279 A CN 202010702279A CN 111739940 B CN111739940 B CN 111739940B
- Authority
- CN
- China
- Prior art keywords
- type
- trench
- layer
- short
- groove structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 238000003860 storage Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 68
- 238000005530 etching Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 210000000746 body region Anatomy 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005457 optimization Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 208000015778 Undifferentiated pleomorphic sarcoma Diseases 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004402 ultra-violet photoelectron spectroscopy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种沟槽型IGBT器件及其制造方法，属于功率半导体器件技术领域，本发明的沟槽型IGBT器件设有两种不同深度的沟槽结构，两种沟槽结构按一定的优化规则排列，典型的排列规则为每两个相邻深沟槽结构之间有1~3个短沟槽结构。短沟槽内形成栅氧和多晶硅，短沟槽内多晶硅与栅极金属相连成为栅极多晶，深沟槽内同样形成栅氧和多晶硅。本发明通过短沟槽结构底部通过注入形成N型CS层，CS层分布稳定，能够获得具有很好的存储电荷效果，使得器件具有优良的正向导通特性；在深沟槽结构下进行了P型注入，有效增强了器件的耐压特性和EAS能力；制造时将高温制程移到深沟槽结构形成之前，能够有效改善晶圆翘曲，提高器件可靠性。
Description
技术领域
本发明涉及功率半导体器件技术领域，具体涉及一种沟槽型IGBT器件及其制造方法。
背景技术
IGBT（绝缘栅双极型晶体管）是由BJT（双极性晶体管）和MOSFET（绝缘栅型场效应管）组合而成的复合全控型电压驱动式功率半导体器件，同时具有MOSFET高输入阻抗和GTR低导通压降。现阶段IGBT已经成为电力电子设备的主流器件，在开关电源、整流器、逆变器和UPS等领域有着广泛的应用。
随着工艺进步，IGBT逐渐由平面栅型向有着更高电流密度的沟槽型发展，通常为了得到更好的电导调制效应，在P型体区下增加一层N型CS层，但在得到更低的饱和压降同时，耐压特性也受到了影响，且为了尽量不影响耐压，CS的浓度和深度都有着严格的控制，这也导致了CS层的效果有限。
公开号为CN103035521B的中国专利“实现少子存储层沟槽IGBT的工艺方法”中，短沟槽和深沟槽的内壁，依次沉积一层氧化硅和掺杂多晶硅后，通过刻蚀（如干法刻蚀），形成栅极，其整个IGBT的制造方法较为复杂，在深沟槽结构形成后，尤其是深沟槽内氧化硅和掺杂多晶硅形成后还具有高温推进过程，极易引起晶圆形变，造成严重后果，且通过此方法制造出的器件EAS能力较差，无法实现量产应用。
发明内容
技术目的：针对现有技术中的不足，本发明公开了一种沟槽型IGBT器件及其制造方法，通过设置以一定优化规则排列的、具有两种不同深度的沟槽结构，并在沟槽结构内形成栅氧和多晶硅，短沟槽内多晶硅与栅极金属相连成为栅极多晶，短沟槽结构底部通过注入形成N型CS层，深沟槽的底部通过注入形成P型耐压层，使得器件具有优良的正向导通特性，并具有更好的正向阻断特性和EAS能力。
技术方案：为实现上述技术目的，本发明采用了如下技术方案：
一种沟槽型IGBT器件的制造方法，其特征在于，所述沟槽型IGBT器件包括N型漂移区（1），所述N型漂移区（1）在开设沟槽结构的一面称为上表面；
所述N型漂移区（1）的上表面开设若干深沟槽结构（2）和短沟槽结构（3），深沟槽结构（2）的深度大于短沟槽结构（3）的深度，深沟槽结构（2）和短沟槽结构（3）以预设的规则间隔分布；
所述深沟槽结构（2）的底部周围形成有P型耐压层（5），短沟槽结构（3）的底部周围形成有N型CS层（4），P型耐压层（5）和N型CS层（4）的下表面均与N型漂移区（1）接触；
各深沟槽结构（2）和短沟槽结构（3）内均填有栅极多晶硅（6），在栅极多晶硅（6）与短沟槽结构（3）的内壁之间、或者栅极多晶硅（6）与深沟槽结构（2）的内壁之间，填充有栅氧化层（7）；所述栅极多晶硅（6）用于与栅极金属电性连接；
所述N型漂移区（1）的上表面形成有P型体区（9），P型体区（9）的上表面形成有发射极金属孔（8）；所述深沟槽结构（2）和短沟槽结构（3）的顶部穿出P型体区（9）的上表面且底部向下延伸穿出P型体区（9）的下表面；
各深沟槽结构（2）和短沟槽结构（3）的顶部两侧设有N型发射区（10），N型发射区（10）的下表面与P型体区（9）连接；
制造方法包括步骤：
1) 选择N型硅片作为衬底，在衬底的N 型硅片上，淀积一层二氧化硅作为第一硬掩膜后，光罩定义出短沟槽结构的图案，通过刻蚀打开第一硬掩膜；
2) 对整个N 型硅片的上表面进行P 型杂质注入 ；
3) 通过光刻定义出N 型区域，随后进行N 型杂质注入；
4) 采用刻蚀工艺，对第一硬掩膜打开的区域进行沟槽刻蚀，形成短沟槽结构（3）；
5) 在短沟槽结构底部周围区域，进行N 型杂质注入和推进，形成一个互联的N型CS层（4），同时对步骤2)中的注入的P型杂质进行激活，形成少子存储层IGBT 的P型体区（9）；同时对步骤3)中注入的N型杂质进行激活，形成N型发射区（10）；
6) 采用湿法刻蚀，去除剩余的第一硬掩膜；
7) 在N 型硅片的上表面，重新淀积一层二氧化硅作为第二硬掩膜后，光罩定义出深沟槽结构的图案，通过刻蚀打开第二硬掩膜；
8) 采用刻蚀工艺，对第二硬掩膜打开的区域进行沟槽刻蚀，形成预设深度的深沟槽结构（2），通过P型注入在深沟槽结构底部形成P型耐压层（5），并采用湿法刻蚀工艺，去除剩余第二硬掩膜；
9) 在N 型硅片的上表面、短沟槽和深沟槽的内壁，依次沉积一层氧化硅和掺杂多晶硅后，通过刻蚀，形成作为栅极的栅氧化层（7）和栅极多晶硅（6）；
10) 在N 型硅片的上表面，淀积一层二氧化硅介质，通过光刻和刻蚀定义出金属连接区域后，引出栅极电极和发射极电极。
优选地，还包括步骤：11) 在整个N 型硅片的表面淀积一层或多层绝缘介质膜，然后通过光刻和干法刻蚀工艺形成钝化保护层。
优选地，两个相邻深沟槽结构的间距为1~10um，各深沟槽结构的深度为3~8um， P型体区深度小于所述短沟槽结构深度。
优选地，所述N型漂移区的下方设有P型集电极区，N型漂移区和P型集电极区之间设有N型FS层。
优选地，两个相邻的深沟槽结构之间设置1个以上的短沟槽结构。
优选地，所述深沟槽结构和短沟槽结构之间的距离为0~5um。
优选地，通过在短沟槽结构底部注入退火形成CS层，在深沟槽结构底部通过注入退火形成P型耐压层。
有益效果：由于采用了上述技术方案，本发明具有如下技术效果：
1、本发明的沟槽型IGBT器件结构中，拥有两种不同深度的沟槽结构，深沟槽结构的底部周围形成有P型耐压层，短沟槽结构的底部周围形成有N型CS层，CS层通过在短沟槽结构内注入退火形成，这种设计有着更好的载流子存储效果，且通过较为简单的工艺将CS层和沟槽底部高电场区域分开，有着更稳定的耐压特性，同时深沟槽底部通过注入退火形成P型耐压层，有着很稳定的正向耐压特性和EAS能力。
2、本发明的CS层注入深度很容易控制且十分稳定，即通过使用不同深度的沟槽结构，将CS层形成在短沟槽底部，起到极好的电导调制效果；深沟槽底部注入形成P型耐压层，可以承受住高电场，不会受到CS层影响且CS层远离高电场区域，有着很好的饱和压降和耐压特性，使器件有着优异的开关表现。
3、本发明制造IGBT器件的方法，将高温制程移到深沟槽结构形成之前，能够有效改善晶圆翘曲，提高器件可靠性。特别是在深沟槽结构下进行了P型注入，有效增强了器件的耐压特性和EAS能力。
附图说明
图1为本发明的IGBT器件的结构示意图；
其中，1-N型漂移区、2-深沟槽结构、3-短沟槽结构、4-N型CS层、5- P型耐压层、6-栅极多晶硅、7-栅氧化层、8-发射极金属孔、9-P型体区、10-N型发射区、11- P型集电极区、12-N型FS层。
具体实施方式
实施例：
本发明提供一种IGBT器件结构，请参阅图1，显示为该IGBT器件结构的剖面图，如图所示，该IGBT器件结构包括：
N型漂移区1：
在N型漂移区1上侧内设有深沟槽结构2，相邻深沟槽结构2内设有三个短沟槽结构3，相邻深沟槽间距为6um，深沟槽结构2的深度为5um，短沟槽结构3的深度为3um；
在短沟槽结构3底部周围形成有N型CS层4；
在深沟槽结构2底部周围形成有P型耐压层5；
在短沟槽结构3内均填有栅极多晶硅6以及在栅极多晶硅6和短沟槽结构3外壁之间填充有栅氧化层7，栅氧厚度1500A；
在深沟槽结构2内填填有栅极多晶硅6以及在栅极多晶硅6和短沟槽结构3外壁之间填充有栅氧化层7，栅氧厚度1500A；
栅极多晶硅6与栅极金属短接。
如图1所示，本实施例的整个IGBT器件结构中，在P型体区9上表面开有发射极金属孔8，在N型漂移区1上表面形成有P型体区9，深度2um，在P型体区9上表面形成有N型发射区10，在N型漂移区1下侧有P型集电极区11，在P型集电极上方有N型FS层12。图1中最上层区域表示发射极金属，最底层区域表示集电极金属；栅极金属不在原胞内，所以未在图1中示意。
本发明的IGBT器件结构中，拥有两种不同深度的沟槽结构，CS层通过在短沟槽结构内注入退火形成，这种设计有着更好的载流子存储效果，且通过较为简单的工艺将CS层和沟槽底部高电场区域分开，有着更稳定的耐压特性，同时深沟槽底部通过注入退火形成P型耐压层，有着很稳定的正向耐压特性和EAS能力。
本发明沟槽型IGBT器件的制造方法，可采用如下工艺步骤：
1) 在作为衬底的N 型硅片上，淀积一层二氧化硅作为第一硬掩膜后，光罩定义出短沟槽的图案，通过刻蚀打开第一硬掩膜；
2) 对整个N 型硅片进行P 型杂质注入 ；
3) 通过光刻定义出N 型区域，随后进行N 型杂质注入；
4) 采用刻蚀工艺，对第一硬掩膜打开的区域进行沟槽刻蚀，形成短沟槽结构；
5) 在短沟槽结构底部周围区域，进行N 型杂质注入和推进，形成一个互联的N型CS层，同时对步骤2中的注入的P型杂质进行激活，形成少子存储层IGBT 的P型体区；同时对步骤3中注入的N型杂质进行激活，形成N型发射区；
6) 采用湿法刻蚀，去除剩余的第一硬掩膜；
7) 在N 型硅片上，重新淀积一层二氧化硅作为第二硬掩膜后，光罩定义出深沟槽的图案，通过刻蚀打开第二硬掩膜；
8) 采用刻蚀工艺，对第二硬掩膜打开的区域进行沟槽刻蚀，形成一定深度的深沟槽，通过P型注入在深沟槽底部形成P型耐压层，并采用湿法刻蚀工艺，去除剩余第二硬掩膜；
9) 在N 型硅片上、短沟槽结构和深沟槽结构的内壁，依次沉积一层氧化硅和掺杂多晶硅后，通过刻蚀，形成栅极，深沟槽结构和短沟槽结构内多晶电性相连接；
10) 在N 型硅片上，淀积一层二氧化硅介质，通过光刻和刻蚀定义出金属连接区域后，引出栅极电极和发射极电极；
11) 在整个N 型硅片表面淀积一层或多层绝缘介质膜，然后通过光刻和干法刻蚀工艺形成钝化保护层。
需要说明的是，本发明对步骤2）、3）的P、n注入方式进行了调整，将高温制程移到深沟槽结构形成之前，可以有效改善晶圆翘曲，提高器件可靠性。特别是在深沟槽结构下进行了P型注入，可有效增强该器件的耐压特性和EAS能力。采用本发明方法制备出的IGBT器件，导通压降值可下降20%以上，在深沟槽底部进行P型注入形成P型耐压层后，器件的EAS能力提升了5倍以上。
本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种沟槽型IGBT器件的制造方法，其特征在于，所述沟槽型IGBT器件包括N型漂移区（1），所述N型漂移区（1）在开设沟槽结构的一面称为上表面；
所述N型漂移区（1）的上表面开设若干深沟槽结构（2）和短沟槽结构（3），深沟槽结构（2）的深度大于短沟槽结构（3）的深度，深沟槽结构（2）和短沟槽结构（3）以预设的规则间隔分布；
所述深沟槽结构（2）的底部周围形成有P型耐压层（5），短沟槽结构（3）的底部周围形成有N型CS层（4），P型耐压层（5）和N型CS层（4）的下表面均与N型漂移区（1）接触；
各深沟槽结构（2）和短沟槽结构（3）内均填有栅极多晶硅（6），在栅极多晶硅（6）与短沟槽结构（3）的内壁之间、或者栅极多晶硅（6）与深沟槽结构（2）的内壁之间，填充有栅氧化层（7）；所述栅极多晶硅（6）用于与栅极金属电性连接；
所述N型漂移区（1）的上表面形成有P型体区（9），P型体区（9）的上表面形成有发射极金属孔（8）；所述深沟槽结构（2）和短沟槽结构（3）的顶部穿出P型体区（9）的上表面且底部向下延伸穿出P型体区（9）的下表面；
各深沟槽结构（2）和短沟槽结构（3）的顶部两侧设有N型发射区（10），N型发射区（10）的下表面与P型体区（9）连接；
制造方法包括步骤：
1) 选择N型硅片作为衬底，在衬底的N 型硅片上，淀积一层二氧化硅作为第一硬掩膜后，光罩定义出短沟槽结构的图案，通过刻蚀打开第一硬掩膜；
2) 对整个N 型硅片的上表面进行P 型杂质注入 ；
3) 通过光刻定义出N 型区域，随后进行N 型杂质注入；
4) 采用刻蚀工艺，对第一硬掩膜打开的区域进行沟槽刻蚀，形成短沟槽结构（3）；
5) 在短沟槽结构底部周围区域，进行N 型杂质注入和推进，形成一个互联的N型CS层（4），同时对步骤2)中的注入的P型杂质进行激活，形成少子存储层IGBT 的P型体区（9）；同时对步骤3)中注入的N型杂质进行激活，形成N型发射区（10）；
6) 采用湿法刻蚀，去除剩余的第一硬掩膜；
7) 在N 型硅片的上表面，重新淀积一层二氧化硅作为第二硬掩膜后，光罩定义出深沟槽结构的图案，通过刻蚀打开第二硬掩膜；
8) 采用刻蚀工艺，对第二硬掩膜打开的区域进行沟槽刻蚀，形成预设深度的深沟槽结构（2），通过P型注入在深沟槽结构底部形成P型耐压层（5），并采用湿法刻蚀工艺，去除剩余第二硬掩膜；
9) 在N 型硅片的上表面、短沟槽和深沟槽的内壁，依次沉积一层氧化硅和掺杂多晶硅后，通过刻蚀，形成作为栅极的栅氧化层（7）和栅极多晶硅（6）；
10) 在N 型硅片的上表面，淀积一层二氧化硅介质，通过光刻和刻蚀定义出金属连接区域后，引出栅极电极和发射极电极。
2.根据权利要求1所述的沟槽型IGBT器件的制造方法，其特征在于，还包括步骤：11)在整个N 型硅片的表面淀积一层或多层绝缘介质膜，然后通过光刻和干法刻蚀工艺形成钝化保护层。
3.根据权利要求1所述的沟槽型IGBT器件的制造方法，其特征在于：两个相邻深沟槽结构（2）的间距为1~10um，各深沟槽结构（2）的深度为3~8um，P型体区（9）深度小于所述短沟槽结构（3）深度。
4.根据权利要求1所述的沟槽型IGBT器件的制造方法，其特征在于：所述N型漂移区（1）的下方设有P型集电极区（11），N型漂移区（1）和P型集电极区（11）之间设有N型FS层（12）。
5.根据权利要求1所述的沟槽型IGBT器件的制造方法，其特征在于：两个相邻的深沟槽结构（2）之间设置1个以上的短沟槽结构（3）。
6.根据权利要求1所述的沟槽型IGBT器件的制造方法，其特征在于：所述深沟槽结构（2）和短沟槽结构（3）之间的距离为0~5um。
7.根据权利要求1所述的沟槽型IGBT器件的制造方法，其特征在于：通过在短沟槽结构（3）底部注入退火形成CS层（4），在深沟槽结构（2）底部通过注入退火形成P型耐压层（5）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010702279.3A CN111739940B (zh) | 2020-07-21 | 2020-07-21 | 一种沟槽型igbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010702279.3A CN111739940B (zh) | 2020-07-21 | 2020-07-21 | 一种沟槽型igbt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111739940A CN111739940A (zh) | 2020-10-02 |
| CN111739940B true CN111739940B (zh) | 2020-12-01 |
Family
ID=72655328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010702279.3A Active CN111739940B (zh) | 2020-07-21 | 2020-07-21 | 一种沟槽型igbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111739940B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030201454A1 (en) * | 2002-04-25 | 2003-10-30 | International Rectifier Corp. | Trench IGBT |
| CN104167436A (zh) * | 2013-05-16 | 2014-11-26 | 深圳市力振半导体有限公司 | 一种半导体功率器件的结构 |
| US20170243746A1 (en) * | 2015-10-20 | 2017-08-24 | Maxpower Semiconductor, Inc. | Vertical power transistor with dual buffer regions |
| CN109427869A (zh) * | 2017-08-29 | 2019-03-05 | 昆仑芯电子科技(深圳)有限公司 | 一种半导体器件 |
-
2020
- 2020-07-21 CN CN202010702279.3A patent/CN111739940B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030201454A1 (en) * | 2002-04-25 | 2003-10-30 | International Rectifier Corp. | Trench IGBT |
| CN104167436A (zh) * | 2013-05-16 | 2014-11-26 | 深圳市力振半导体有限公司 | 一种半导体功率器件的结构 |
| US20170243746A1 (en) * | 2015-10-20 | 2017-08-24 | Maxpower Semiconductor, Inc. | Vertical power transistor with dual buffer regions |
| CN109427869A (zh) * | 2017-08-29 | 2019-03-05 | 昆仑芯电子科技(深圳)有限公司 | 一种半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111739940A (zh) | 2020-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI389309B (zh) | 利用下沉溝槽之具有頂部汲極的半導體功率元件 | |
| US6218217B1 (en) | Semiconductor device having high breakdown voltage and method of manufacturing the same | |
| CN102237279B (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
| EP2732471B1 (en) | Insulated gate bipolar transistor and method of production thereof | |
| CN104221153B (zh) | 半导体装置 | |
| CN109037312B (zh) | 一种带有屏蔽栅的超结igbt及其制造方法 | |
| JP4205128B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| US10629714B2 (en) | Insulated gate bipolar transistor | |
| KR20150140270A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US9953971B2 (en) | Insulated gate bipolar transistor (IGBT) and related methods | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
| JP5760320B2 (ja) | 半導体装置 | |
| CN111106043B (zh) | 功率半导体器件元胞结构、其制备方法及功率半导体器件 | |
| CN111739940B (zh) | 一种沟槽型igbt器件及其制造方法 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN107658343B (zh) | 一种优化器件特性的半导体结构及其制造方法 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| CN115602714A (zh) | 一种沟槽型igbt终端及其制造方法 | |
| KR101259895B1 (ko) | 횡형 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법 | |
| JP2007266622A (ja) | 高耐圧半導体装置およびその製造方法 | |
| CN115036293A (zh) | 抗电磁干扰的超结功率器件及其制造方法 | |
| US20220320322A1 (en) | Igbt with a variation of trench oxide thickness regions | |
| GB2586158A (en) | Semiconductor device and method for producing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |