CN111725260A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN111725260A
CN111725260A CN202010199064.4A CN202010199064A CN111725260A CN 111725260 A CN111725260 A CN 111725260A CN 202010199064 A CN202010199064 A CN 202010199064A CN 111725260 A CN111725260 A CN 111725260A
Authority
CN
China
Prior art keywords
layer
display device
disposed
organic filler
pixel circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010199064.4A
Other languages
English (en)
Inventor
金载能
郑昌容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111725260A publication Critical patent/CN111725260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种显示设备，所述显示设备包括包含具有彼此间隔开的多个像素电路的显示区域的基底。无机材料层布置在显示区域中，并且包括多个像素电路中的相邻的像素电路之间的凹槽。有机填料设置在凹槽中。无机材料层包括蚀刻停止层和至少一个绝缘材料层。蚀刻停止层包括半导体材料或导电材料。蚀刻停止层设置在凹槽的侧壁的一部分或底表面上。

Description

显示设备
本申请要求于2019年3月20日在韩国知识产权局提交的第10-2019-0031775号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
示例性实施例涉及一种显示设备。
背景技术
显示设备通常包括显示装置和用于控制施加到显示装置的电信号的多个电子装置。电子装置可以包括薄膜晶体管(TFT)、存储电容器和多条布线。
可以增加电连接到显示装置的薄膜晶体管的数量和将电信号传输到薄膜晶体管的布线的数量，以精确控制显示装置的发射或非发射以及显示装置的发射的程度。因此，已经关于获得显示设备的高集成度并从而减少差错执行了大量研究。
发明内容
一个或更多个示例性实施例提供了一种对外部震动牢固并且为柔性的显示设备。
附加的方面将在下面的描述中部分地阐述，并且部分地从描述中将是明显的，或者可以通过提出的实施例的实践来获知。
根据一个或更多个示例性实施例，一种显示设备包括包含具有彼此间隔开的多个像素电路的显示区域的基底。无机材料层布置在显示区域中，并且包括所述多个像素电路中的相邻的像素电路之间的凹槽。有机填料设置在凹槽中。无机材料层包括蚀刻停止层和至少一个绝缘材料层。蚀刻停止层包括半导体材料或导电材料。蚀刻停止层设置在凹槽的侧壁的一部分或底表面上。
在示例性实施例中，所述多个像素电路均包括包含半导体层和栅电极的薄膜晶体管，蚀刻停止层可以与半导体层设置在同一层上，并且包括与半导体层的材料相同的材料。
在示例性实施例中，所述多个像素电路均包括包含半导体层和栅电极的薄膜晶体管，蚀刻停止层可以与栅电极设置在同一层上，并且包括与栅电极的材料相同的材料。
在示例性实施例中，所述多个像素电路均可以包括驱动薄膜晶体管和存储电容器。驱动薄膜晶体管和存储电容器可以布置为彼此叠置，蚀刻停止层可以与存储电容器的电极设置在同一层上，并且包括与存储电容器的电极的材料相同的材料。
在示例性实施例中，无机材料层可以包括布置在基底上的阻挡层，阻挡层可以遍及所述多个像素电路连续地布置。
在示例性实施例中，有机填料可以布置为围绕所述多个像素电路的至少一部分。
在示例性实施例中，有机填料可以延伸到无机材料层的上表面。
在示例性实施例中，显示设备还可以包括与所述多个像素电路叠置并布置在有机填料上的第一连接布线。
在示例性实施例中，相邻的像素电路包括在第一方向上彼此相邻的第一像素电路和第二像素电路。第一像素电路的第一扫描线与第二像素电路的第二扫描线被有机填料分离。第一扫描线和第二扫描线通过第一连接布线彼此连接。
在示例性实施例中，第一连接布线的延伸率可以比扫描线的延伸率大。
在示例性实施例中，显示设备还可以包括：层间绝缘层，覆盖第一连接布线；以及第二连接布线，布置在层间绝缘层上，并将所述多个像素电路彼此连接。
在示例性实施例中，第一连接布线和第二连接布线可以分别在不同的方向上延伸。
在示例性实施例中，可以通过氟化物类气体来蚀刻绝缘材料层，可以通过氯化物类气体来蚀刻蚀刻停止层。
在示例性实施例中，显示设备还可以包括封装层，封装层密封显示区域，并且包括至少一个无机封装层和至少一个有机封装层。
根据本发明构思的示例性实施例，一种显示设备包括包含具有彼此间隔开的多个像素电路的显示区域的基底。无机材料层布置在显示区域中，并且包括所述多个像素电路中的相邻的像素电路之间的区域中的凹槽。有机填料设置在凹槽中。凹进定位在凹槽的侧壁上。
在示例性实施例中，无机材料层可以包括布置在基底上的阻挡层，阻挡层可以布置在凹槽下面并且遍及所述多个像素电路连续地布置。
在示例性实施例中，有机填料可以布置为围绕所述多个像素电路的至少一部分。
在示例性实施例中，显示设备还可以包括与所述多个像素电路叠置并布置在有机填料上的第一连接布线。
在示例性实施例中，相邻的像素电路包括在第一方向上彼此相邻的第一像素电路和第二像素电路。第一像素电路的第一扫描线与第二像素电路的第二扫描线被有机填料分离。第一扫描线和第二扫描线通过第一连接布线彼此连接。
在示例性实施例中，第一连接布线的延伸率可以比扫描线的延伸率大。
在本发明构思的另一示例性实施例中，一种用于制造具有多个像素电路的显示设备的方法包括在基底上形成下无机材料层，下无机材料层包括阻挡层。在下无机材料层上形成蚀刻停止层。蚀刻停止层具有第一蚀刻条件。在蚀刻停止层上形成上无机材料层。上无机材料层具有与蚀刻停止层不同的蚀刻条件。对上无机材料层的位于所述多个像素电路中的相邻的像素电路之间的区域执行第一蚀刻工艺，以在上无机材料层中形成第一开口。对蚀刻停止层的位于相邻的像素电路之间的区域执行第二蚀刻工艺，以在蚀刻停止层中形成第二开口。对下无机材料层的位于相邻的像素电路之间的区域执行第三蚀刻工艺，以在下无机材料层中形成第三开口，第三开口使阻挡层暴露。第一开口、第二开口和第三开口形成凹槽。在凹槽中形成有机填料。
附图说明
从下面结合附图的示例性实施例的描述中，这些方面和/或其它方面将变得明显且更容易理解，在附图中：
图1是示出根据本发明构思的示例性实施例的显示设备的俯视平面图；
图2是示出根据本发明构思的示例性实施例的显示设备的框图；
图3是设置在根据本发明构思的示例性实施例的显示设备中的像素的等效电路图；
图4是示出根据本发明构思的示例性实施例的相邻的像素电路中的多个薄膜晶体管和存储电容器的位置的平面图；
图5A是根据本发明构思的示例性实施例的沿图4的线I-I'和线II-II'截取的剖视图；
图5B是根据本发明构思的示例性实施例的沿图4的线III-III'截取的剖视图；
图5C是根据本发明构思的另一示例性实施例的沿图4的线III-III'截取的剖视图；
图6A至图6F是顺序地示出形成根据本发明构思的示例性实施例的显示设备的工艺的剖视图；
图7是根据本发明构思的示例性实施例的沿图4的线I-I'和线II-II'截取的剖视图；
图8是根据本发明构思的示例性实施例的沿图4的线I-I'和线II-II'截取的剖视图；
图9是根据本发明构思的示例性实施例的沿图4的线I-I'和线II-II'截取的剖视图；以及
图10是根据本发明构思的示例性实施例的沿图4的线I-I'和线II-II'截取的剖视图。
具体实施方式
现在将详细参考附图中示出的示例性实施例，其中，同样的附图标记始终表示同样的元件。在这方面，本示例性实施例可以具有不同的形式，并且不应当被解释为限于这里阐述的描述。因此，下面仅通过参照图来描述示例性实施例，以解释本说明书的多个方面。如这里所使用的，术语“和/或”包括相关所列项目中的一个或更多个的任何组合和所有组合。当诸如“……中的至少一个”的表述位于一列元件之后时，修饰整列元件而不修饰该列中的个别元件。
在下文中，将参照附图更充分地描述本发明构思的示例性实施例。同样的附图标记表示同样或对应的元件，因此将省略它们的描述。
在这里阐述的示例性实施例中，诸如“第一”、“第二”等的术语用于将一个组件与另一组件区分开，而不意图限制所述组件。
在示例性实施例中，以单数使用的表述包含复数的表述，除非其在上下文中具有明确不同的含义。
在示例性实施例中，诸如“包括”、“具有”的术语意图表示存在说明书中公开的特征或其组件，而不意图排除可以存在或者可以附加一个或更多个其它特征或组件的可能性。
在示例性实施例中，当层、区域或组件等被称为“在”另一层、区域或组件“上”(例如，设置在另一层、区域或组件上、布置在另一层、区域或组件上、定位在另一层、区域或组件上等)时，该层、区域或组件可以直接在所述另一层、区域、组件上，或者他们之间可以存在中间层、中间区域或中间组件。
为了方便解释，可以放大附图中的组件的尺寸。换言之，由于为了方便解释而可以任意地示出附图中的组件的尺寸和厚度，所以下面的示例性实施例不限于此。
当可以不同地实施某个示例性实施例时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，可以基本上同时执行或以与所描述的顺序相反的顺序执行两个连续描述的工艺。
在下面的示例性实施例中，当层、区域或组件连接到另一层、区域或组件时，该层、区域或组件可以直接连接到所述另一层、区域或组件，或者可以间接连接到所述另一层、区域或组件并且它们之间可以设置又一层、区域或组件。例如，在说明书中，当层、区域或组件电连接到另一层、区域或组件时，该层、区域或组件可以以直接方式电连接到所述另一层、区域或组件，或者以间接的方式电连接到所述另一层、区域或组件，它们之间具有又一层、区域或组件。
图1是示出根据本发明构思的示例性实施例的显示设备的俯视平面图。
参照图1，包括在诸如有机发光装置(OLED，在下文中，也称为有机发光二极管)的各种类型的显示装置中的像素PX可以布置在基底110的显示区域DA中。用于将电信号提供到显示区域DA的各种类型的布线可以定位在基底110的外围区域PA中。在下文中，为了方便解释，描述了包括作为显示装置的OLED的显示设备。然而，本发明构思的示例性实施例不限于此。例如，本发明构思可以应用到诸如液晶显示设备、电泳显示设备、无机EL显示设备等的各种类型的显示设备。
图2是示出根据本发明构思的示例性实施例的显示设备的框图。
参照图2，根据示例性实施例的显示设备包括包含多个像素PX的显示单元10、扫描驱动器20、数据驱动器30、发射控制驱动器40和控制器50。
显示单元10布置在显示区域DA中，并且包括定位在近似以矩阵的形式布置的多条扫描线SL1至SLn+1、多条数据线DL1至DLm和多条发射控制线EL1至ELn的交叉处的多个像素PX。多条扫描线SL1至SLn+1和多条发射控制线EL1至ELn在作为行方向的第二方向上延伸并在作为列方向的第一方向上布置。多条数据线DL1至DLm和驱动电压线ELVDDL在第一方向上延伸并在第二方向上布置。“n”和“m”是自然数。然而，在像素线中，多条扫描线SL1至SLn+1的n值可以与多条发射控制线EL1至ELn的n值不同。此外，在其它示例性实施例中，扫描线、数据线和发射控制线可以具有各种不同的布置。
在图2中所示的示例性实施例中，每个像素PX连接到多条扫描线SL1至SLn+1之中的三条扫描线。扫描驱动器20产生三个扫描信号，并通过多条扫描线SL1至SLn+1将三个扫描信号提供到每个像素PX。扫描驱动器20可以顺序地将扫描信号提供到扫描线SL2至SLn、前一扫描线SL1至SLn-1或后一扫描线SL3至SLn+1。
初始化电压线IL可以接收从外部电源VINT施加的初始化电压，并将初始化电压提供到每个像素PX。在下文中，也分别用附图标记“121”、“122”、“123”、“151”、“131”和“152”来表示扫描线、前一扫描线、发射控制线、数据线、初始化电压线和驱动电压线。“驱动电压”也可以称作“驱动电力电压”。
此外，每个像素PX连接到多条数据线DL1至DLm之中的数据线。每个像素PX还连接到多条发射控制线EL1至ELn之中的发射控制线。
数据驱动器30通过多条数据线DL1至DLm将数据信号提供到每个像素PX。每次扫描信号被供应到扫描线SL2至SLn时，数据信号被供应到由扫描信号选择的像素PX。
发射控制驱动器40产生发射控制信号，并通过多条发射控制线EL1至ELn将发射控制信号提供到每个像素PX。发射控制信号控制像素PX的发射时间段。然而，在某些示例性实施例中，根据像素PX的内部结构，可以省略发射控制驱动器40。
控制器50将多个图像信号IR、IG和IB变成多个图像数据信号DR、DG和DB，并将图像数据信号DR、DG和DB提供到数据驱动器30。此外，控制器50接收垂直同步信号Vsync、水平同步信号Hsync和时钟信号MCLK并产生控制信号，以控制扫描驱动器20、数据驱动器30和发射控制驱动器40的操作。控制器50将控制信号分别提供到扫描驱动器20、数据驱动器30和发射控制驱动器40。例如，控制器50产生并提供扫描驱动控制信号SCS以控制扫描驱动器20，产生并提供数据驱动控制信号DCS以控制数据驱动器30，并且产生并提供发射驱动控制信号ECS以控制发射控制驱动器40。
多个像素PX中的每个从外部(例如，外部装置)接收驱动电力电压ELVDD和共电力电压ELVSS。驱动电力电压ELVDD可以是高电平电压，共电力电压ELVSS可以是比驱动电力电压ELVDD低的电压或地电压。驱动电力电压ELVDD通过驱动电压线ELVDDL供应到每个像素PX。
通过响应于通过多条数据线DL1至DLm提供的数据信号而供应到显示装置的驱动电流，多个像素PX中的每个发射具有某一亮度的光。
图3是设置在根据本发明构思的示例性实施例的显示设备中的像素的等效电路图。
参照图3，每个像素PX包括包含扫描线121、前一扫描线122、发射控制线123和数据线151的信号线。每个像素PX还包括初始化电压线131、连接到驱动电压线152的像素电路PC和连接到像素电路PC的以有机发光二极管OLED为例的显示装置。
像素电路PC包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7及存储电容器Cst。
图3示出了其中信号线、初始化电压线131和驱动电压线152设置在每个像素PX中的示例性实施例。然而，本发明构思的示例性实施例不限于此。例如，在另一示例性实施例中，信号线中的至少一条和/或初始化电压线131可以由相邻的像素共用。
多个薄膜晶体管可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7。
信号线包括：扫描线121，提供扫描信号Sn；前一扫描线122，将前一扫描信号Sn-1提供到第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7；发射控制线123，将发射控制信号En提供到操作控制薄膜晶体管T5和发射控制薄膜晶体管T6；以及数据线151，与扫描线121交叉并提供数据信号Dm。驱动电压线152将驱动电力电压ELVDD提供到驱动薄膜晶体管T1，初始化电压线131输送使驱动薄膜晶体管T1和像素电极初始化的初始化电压Vint。
驱动薄膜晶体管T1的驱动栅电极G1连接到存储电容器Cst的第一电极Cst1。驱动薄膜晶体管T1的驱动源电极S1经由操作控制薄膜晶体管T5连接到驱动电压线152。驱动薄膜晶体管T1的驱动漏电极D1经由发射控制薄膜晶体管T6电连接到有机发光装置OLED的像素电极。驱动薄膜晶体管T1响应于开关薄膜晶体管T2的开关操作来接收数据信号Dm，并将驱动电流IOLED供应到有机发光装置OLED。
开关薄膜晶体管T2的开关栅电极G2连接到扫描线121。开关薄膜晶体管T2的开关源电极S2连接到数据线151。开关薄膜晶体管T2的开关漏电极D2连接到驱动薄膜晶体管T1的驱动源电极S1，并且还经由操作控制薄膜晶体管T5连接到驱动电压线152。开关薄膜晶体管T2响应于通过扫描线121提供的扫描信号Sn而导通，并且执行开关操作以将通过数据线151提供的数据信号Dm提供到驱动薄膜晶体管T1的驱动源电极S1。
补偿薄膜晶体管T3的补偿栅电极G3连接到扫描线121。补偿薄膜晶体管T3的补偿源电极S3连接到驱动薄膜晶体管T1的驱动漏电极D1，并且还经由发射控制薄膜晶体管T6连接到有机发光二极管OLED的像素电极。补偿薄膜晶体管T3的补偿漏电极D3连接到存储电容器Cst的第一电极Cst1、第一初始化薄膜晶体管T4的第一初始化源电极S4和驱动薄膜晶体管T1的驱动栅电极G1。补偿薄膜晶体管T3响应于通过扫描线121提供的扫描信号Sn而导通，并且将驱动薄膜晶体管T1中的驱动栅电极G1和驱动漏电极D1彼此电连接，从而使驱动薄膜晶体管T1二极管连接。
第一初始化薄膜晶体管T4的第一初始化栅电极G4连接到前一扫描线122。第一初始化薄膜晶体管T4的第一初始化漏电极D4连接到第二初始化薄膜晶体管T7的第二初始化漏电极D7和初始化电压线131。第一初始化薄膜晶体管T4的第一初始化源电极S4连接到补偿薄膜晶体管T3的补偿漏电极D3和驱动薄膜晶体管T1的驱动栅电极G1。第一初始化薄膜晶体管T4响应于通过前一扫描线122提供的前一扫描信号Sn-1而导通，并且将初始化电压Vint提供到驱动薄膜晶体管T1的驱动栅电极G1，从而执行初始化操作以使驱动薄膜晶体管T1的驱动栅电极G1的电压初始化。
操作控制薄膜晶体管T5的操作控制栅电极G5连接到发射控制线123。操作控制薄膜晶体管T5的操作控制源电极S5连接到驱动电压线152。操作控制薄膜晶体管T5的操作控制漏电极D5连接到驱动薄膜晶体管T1的驱动源电极S1和开关薄膜晶体管T2的开关漏电极D2。
发射控制薄膜晶体管T6的发射控制栅电极G6连接到发射控制线123。发射控制薄膜晶体管T6的发射控制源电极S6连接到驱动薄膜晶体管T1的驱动漏电极D1和补偿薄膜晶体管T3的补偿源电极S3。发射控制薄膜晶体管T6的发射控制漏电极D6电连接到第二初始化薄膜晶体管T7的第二初始化源电极S7和有机发光二极管OLED的像素电极。
操作控制薄膜晶体管T5和发射控制薄膜晶体管T6响应于通过发射控制线123提供的发射控制信号En而同时导通，使得驱动电力电压ELVDD被提供到有机发光二极管OLED且驱动电流IOLED流经有机发光二极管OLED。
第二初始化薄膜晶体管T7的第二初始化栅电极G7连接到前一扫描线122。第二初始化薄膜晶体管T7的第二初始化源电极S7连接到有机发光二极管OLED的像素电极。第二初始化薄膜晶体管T7的第二初始化漏电极D7连接到第一初始化薄膜晶体管T4的第一初始化漏电极D4和初始化电压线131。第二初始化薄膜晶体管T7响应于通过前一扫描线122提供的前一扫描信号Sn-1而导通，并且使有机发光二极管OLED的像素电极初始化。
在图3中，第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7连接到前一扫描线122。然而，示例性实施例不限于此。在另一示例性实施例中，第一初始化薄膜晶体管T4可以连接到前一扫描线122并响应于前一扫描信号Sn-1而被驱动，第二初始化薄膜晶体管T7可以连接到另一信号线(例如，后一扫描线)并响应于提供到该信号线的信号而被驱动。然而，可以根据晶体管的类型(p型或n型)来彼此调换源电极S1至S7与漏电极D1至D7的位置。此外，在其它示例性实施例中，可以从图3中所示的示例性实施例修改晶体管的数量、其功能和布置。
根据示例性实施例的相应像素PX的具体操作如下：
在初始化时段中，当通过前一扫描线122供应前一扫描信号Sn-1时，第一初始化薄膜晶体管T4响应于前一扫描信号Sn-1而导通，驱动薄膜晶体管T1被从初始化电压线131供应的初始化电压Vint初始化。
在数据编程时段中，当通过扫描线121供应扫描信号Sn时，开关薄膜晶体管T2和补偿薄膜晶体管T3响应于扫描信号Sn而导通。此时，驱动薄膜晶体管T1通过导通的补偿薄膜晶体管T3二极管连接并以正方向偏置。
作为从由数据线151提供的数据信号Dm减去驱动薄膜晶体管T1的阈值电压Vth的值的补偿电压Dm+Vth(Vth是负值)被施加到驱动薄膜晶体管T1的驱动栅电极G1。
驱动电力电压ELVDD和补偿电压Dm+Vth分别施加到存储电容器Cst的两端，与驱动电力电压ELVDD和补偿电压Dm+Vth之间的差对应的电荷存储在存储电容器Cst中。
在发射时段中，操作控制薄膜晶体管T5和发射控制薄膜晶体管T6响应于从发射控制线123供应的发射控制信号En而导通。产生取决于驱动薄膜晶体管T1的栅电极G1的电压与驱动电力电压ELVDD之间的电压差的驱动电流IOLED。驱动电流IOLED通过发射控制薄膜晶体管T6供应到有机发光二极管OLED。
图4是示出相邻的像素电路中的多个薄膜晶体管和存储电容器的位置的平面图。图5A是沿图4的线I-I'和线II-II'截取的剖视图。
参照图4和图5A，根据本发明构思的示例性实施例的显示设备包括在多个像素电路(例如，第一像素电路PC1、第二像素电路PC2和第三像素电路PC3)之间的区域中具有凹槽GR的无机材料层以及设置在凹槽GR中并填充凹槽GR的有机填料161。蚀刻停止层ES设置在凹槽GR的侧壁的一部分或底表面上。
根据示例性实施例的显示设备可以包括：第一连接布线140，布置在有机填料161上，并在第一方向上与有机填料161交叉；以及/或者第二连接布线150，布置在有机填料161上并在第二方向上与有机填料161交叉。
在本发明构思的示例性实施例中，阻挡层101、缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第三栅极绝缘层114和蚀刻停止层ES布置在第一连接布线140下面，并且包括无机材料。阻挡层101、缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第三栅极绝缘层114和蚀刻停止层ES可以共同称为无机材料层。无机材料层包括位于相邻像素之间的区域中的凹槽GR。例如，如图4和图5A中所示，凹槽GR可以位于在第一方向上处于第一像素电路PX1与第二像素电路PX2之间的区域中。凹槽GR也可以位于在第二方向上处于第一像素电路PX1与第三像素电路PX3之间的区域中。
在本发明构思的示例性实施例中，蚀刻停止层ES可以表示具有与包括在无机材料层中的其它层(例如，阻挡层101、缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114)的蚀刻速率不同的蚀刻速率的层。蚀刻停止层ES还可以表示通过与上面提及的层的蚀刻条件不同的蚀刻条件来蚀刻的层。
在一些示例性实施例中，蚀刻停止层ES可以包括半导体材料或金属。在这些实施例中，阻挡层101、缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)的绝缘材料。
图5A示出了其中无机材料层包括凹槽GR的示例性实施例。例如，阻挡层101可以遍及彼此相邻的第一像素电路PC1和第二像素电路PC2连续地形成。缓冲层111、蚀刻停止层ES、第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114可以在相邻的像素之间的区域中分别具有开口111a、ESa、112a、113a和114a，以在该区域中形成凹槽GR的部分。
因此，包括阻挡层101、缓冲层111、蚀刻停止层ES、第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114的无机材料层可以在相邻的像素之间的区域中包括凹槽GR。凹槽GR可以表示形成在无机材料层中的沟槽。
在本发明构思的其它示例性实施例中，无机材料层可以包括具有与图5A中所示的凹槽GR的形状不同的形状的凹槽GR，并且可以不同地修改凹槽GR。例如，在一个实施例中，缓冲层111的底部可以保留，而开口111a可以形成在缓冲层111的底部上方的区域中。
在示例性实施例中，无机材料层中的凹槽GR的宽度GRW可以是几个μm。例如，无机材料层中的凹槽GR的宽度GRW可以是约5μm至约10μm。
可以在形成第三栅极绝缘层114之后通过使用额外的掩模工艺和蚀刻工艺来形成凹槽GR。在本示例性实施例中，为了蚀刻工艺的精确性，可以设置蚀刻停止层ES。稍后将描述蚀刻停止层ES以及通过蚀刻工艺形成凹槽GR的步骤。
无机材料层中的凹槽GR可以填充有有机填料161。第一连接布线140和第二连接布线150可以在其中定位有有机填料161的区域中布置在有机填料161上(例如，直接布置在有机填料161上或直接布置在有机填料161上方)。
无机材料层的凹槽GR和有机填料161可以至少部分位于多个像素电路之间。在图4中，无机材料层的凹槽GR和有机填料161定位为(例如，在由第一方向和第二方向形成的平面中)围绕第一像素电路PC1和第二像素电路PC2中的每个。例如，有机填料161布置为围绕第一像素电路PC1的外周和第二像素电路PC2的外周，以形成围绕像素的一系列相连的矩形形状。然而，本发明构思的示例性实施例不限于此。
例如，无机材料层的凹槽GR和其中的有机填料161可以形成为沿第二方向从第一像素电路PC1与第二像素电路PC2之间的区域延伸，而不围绕第一像素电路PC1和第二像素电路PC2中的每个。此外，可以不同地修改无机材料层的凹槽GR和有机填料161。例如，无机材料层的凹槽GR和有机填料161可以形成为从多个像素电路之间的区域沿第一方向延伸。
无机材料层的凹槽GR和有机填料161可以使由于外部震动造成的对显示设备的冲击最小化。由于无机材料层具有比有机填料161的坚固性高的坚固性，所以存在高的会由于外部震动而产生裂纹的可能性。当在无机材料层中产生裂纹时，也可能在布置在无机材料层的中部或顶部中的各种信号线中产生裂纹。因此，存在高的会由于无机材料层中的裂纹而产生诸如断路的缺陷的可能性。
然而，在根据本发明构思的示例性实施例的显示设备中，由于无机材料层在多个像素之间的区域中具有包括有机填料161的凹槽GR，所以当存在外部震动时，存在低的裂纹传播的可能性。此外，由于有机填料161的坚固性比无机材料层的坚固性低，有机填料161可以吸收由于外部震动造成的应力，并且有效地最小化指向在有机填料161上定位的第一连接布线140和第二连接布线150的任何应力。
布置在有机填料161上的第一连接布线140和第二连接布线150可以将多个像素电路彼此连接。例如，如图5A中所示，第一连接布线140可以将第一像素PX1连接到相邻的第二像素PX2。第一连接布线140和第二连接布线150可以在未定位有机填料161的区域中布置在无机材料层上。第一连接布线140和第二连接布线150可以用作用于将电信号提供到多个像素电路的线。
第一连接布线140和第二连接布线150可以(例如，第一连接布线140在第一方向上而第二连接布线150在第二方向上)以比其它线的长度大的长度延伸。因此，与显示设备的其它元件相比，由于震动产生的对显示设备的应力更可能施加到第一连接布线140和第二连接布线150。
在示例性实施例中，第一连接布线140和第二连接布线150包括具有高延伸率的材料。例如，第一连接布线140和第二连接布线150可以包括铝。然而，本发明构思的示例性实施例不限于此。因此，包括具有高延伸率的材料的第一连接布线140和第二连接布线150可以吸收震动同时防止诸如裂纹或断路的差错发生。第一连接布线140和第二连接布线150可以根据需要而具有多层结构。在一些示例性实施例中，包括Ti/Al/Ti的堆叠结构可以应用到第一连接布线140和第二连接布线150。在一些示例性实施例中，第一连接布线140和第二连接布线150的延伸率可以比布置在它们下面的层的材料的延伸率高。
在下文中，参照图4和图5A，将详细描述根据示例性实施例的显示设备。
基底110可以包括玻璃材料、陶瓷材料、金属材料或者柔性的或可弯曲的材料。例如，在其中基底110是柔性的或可弯曲的实施例中，基底110可以包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、乙酸丙酸纤维素或它们的组合的高分子量树脂。然而，本发明构思的示例性实施例不限于此。基底110可以具有包括上面提及的材料的单层或多层结构。在具有多层结构的实施例中，基底110还可以包括无机层。在一些示例性实施例中，基底110可以具有包括有机材料和无机材料的组合的结构。
显示设备还可以包括位于基底110与缓冲层111之间的阻挡层101。例如，如图5A的示例性实施例中所示，阻挡层101可以直接设置在基底110上。阻挡层101可以防止杂质(诸如来自基底110的杂质)渗透到半导体层中，或者使渗透到半导体层中的杂质(诸如来自基底110的杂质)最小化。在示例性实施例中，阻挡层101可以包括诸如氧化物或氮化物的无机材料、有机材料或有机-无机复合材料。阻挡层101可以包括包含无机材料和有机材料的单层结构或多层结构。
缓冲层111可以设置在阻挡层101上。例如，如图5A的示例性实施例中所示，缓冲层111可以直接设置在阻挡层101上。缓冲层111可以改善基底110的上表面的光滑性。在示例性实施例中，缓冲层111可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料。然而，本发明构思的示例性实施例不限于此。
驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层布置在缓冲层111上。例如，如图5A的示例性实施例中所示，半导体层可以直接布置在缓冲层111上。在示例性实施例中，半导体层可以包括相同的材料。例如，半导体层可以包括多晶硅、非晶硅或氧化物半导体。然而，本发明构思的示例性实施例不限于此。半导体层可以彼此连接，并且可以以各种形状弯曲。
半导体层可以包括沟道区、源区和漏区。例如，如图5A中所示，驱动薄膜晶体管T1和发射控制薄膜晶体管T6的半导体层可以包括各自的沟道区A1、A6、各自的源区S1、S6和各自的漏区D1、D6。源区S1和S6及漏区D1和D6分别布置在与沟道区A1和A6相邻的侧边上。源区和漏区可以掺杂有杂质，杂质可以包括n型杂质或p型杂质。源区和漏区分别与源电极和漏电极对应。在下文中，将使用术语“源区”和“漏区”来代替源电极和漏电极。
第一栅极绝缘层112定位在半导体层上。例如，如图5A的示例性实施例中所示，第一栅极绝缘层112可以直接设置在半导体层上。第一栅极绝缘层112可以包括包含氧化物材料或氮化物材料的无机材料。例如，第一栅极绝缘层112可以包括二氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锌(ZnO)等。然而，本发明构思的示例性实施例不限于此。
在本实施例中，多个像素电路的半导体层彼此单独地形成。例如，第一像素电路PC1的半导体层与第二像素电路PC2的半导体层间隔开(例如，在第一方向上间隔开)。然而，在本发明构思的其它示例性实施例中，至少一个半导体层可以一体地形成在多个像素电路之间。
扫描线121、前一扫描线122、发射控制线123和驱动栅电极G1布置在第一栅极绝缘层112上。扫描线121、前一扫描线122、发射控制线123和驱动栅电极G1布置在同一层上并且包括相同的材料。例如，扫描线121、前一扫描线122、发射控制线123和驱动栅电极G1可以包括钼(Mo)、铜(Cu)、钛(Ti)等，并且可以均包括单层或多层。然而，本发明构思的示例性实施例不限于此。
驱动栅电极G1是岛型电极，并且布置为在驱动半导体层中(例如，在基底110的厚度的方向上)覆盖驱动沟道区A1。驱动栅电极G1可以不仅用作驱动薄膜晶体管T1的栅电极，而且用作存储电容器Cst的第一电极Cst1。例如，可以一体地形成驱动栅电极G1和第一电极Cst1。
扫描线121、前一扫描线122和发射控制线123的部分或突起与薄膜晶体管T2至T7的栅电极对应。
例如，扫描线121的与开关沟道区和补偿沟道区叠置的部分分别与开关栅电极G2和补偿栅电极G3对应。在前一扫描线122中，与第一初始化沟道区和第二初始化沟道区叠置的区域分别与第一初始化栅电极G4和第二初始化栅电极G7对应。在发射控制线123中，与操作控制沟道区和发射控制沟道区叠置的区域分别与操作控制栅电极G5和发射控制栅电极G6对应。
在本示例性实施例中，多个像素电路中的每个的扫描线121、前一扫描线122、发射控制线123和驱动栅电极G1彼此单独地形成。例如，第一像素电路PC1的扫描线121、前一扫描线122、发射控制线123和驱动栅电极G1可以分别形成为与第二像素电路PC2的扫描线121、前一扫描线122、发射控制线123和驱动栅电极G1不连续、间隔开(例如，在第一方向上不连续、间隔开)。
在该实施例中，第一像素电路PC1的扫描线121、前一扫描线122和发射控制线123可以通过布置在另一层上的第一连接布线140分别连接到第二像素电路PC2的扫描线121、前一扫描线122和发射控制线123。
第二栅极绝缘层113布置在扫描线121、前一扫描线122、发射控制线123和驱动栅电极G1上。例如，第二栅极绝缘层113可以直接设置在扫描线121、前一扫描线122、发射控制线123和驱动栅电极G1上。第二栅极绝缘层113可以包括包含氧化物材料或氮化物材料的无机材料。例如，第二栅极绝缘层113可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZnO等。然而，本发明构思的示例性实施例不限于此。
存储电容器Cst的第二电极Cst2和初始化电压线131定位在第二栅极绝缘层113上。存储电容器Cst的第二电极Cst2和初始化电压线131布置在同一层上并包括相同的材料。例如，存储电容器Cst的第二电极Cst2和初始化电压线131可以包括包含Mo、Cu、Ti等的材料，并且可以形成为包括上面提及的材料的多层或单层。然而，本发明构思的示例性实施例不限于此。
在本示例性实施例中，多个像素电路中的每个的存储电容器Cst的第二电极Cst2和初始化电压线131彼此不连续并间隔开。例如，第一像素电路PC1的存储电容器Cst的第二电极Cst2与第二像素电路PC2的存储电容器Cst的第二电极Cst2彼此间隔开(例如，在第一方向上彼此间隔开)并彼此分离。第一像素电路PC1的初始化电压线131与第二像素电路PC2的初始化电压线131彼此间隔开(例如，在第一方向上彼此间隔开)并彼此分离。
第三栅极绝缘层114布置在存储电容器Cst的第二电极Cst2和初始化电压线131上。例如，第三栅极绝缘层114可以直接设置在存储电容器Cst的第二电极Cst2和初始化电压线131上。第三栅极绝缘层114可以包括包含氧化物材料或氮化物材料的无机材料。例如，第三栅极绝缘层114可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZnO等。然而，本发明构思的示例性实施例不限于此。
在第一方向上延伸的第一连接布线140布置在第三栅极绝缘层114上。例如，如图5A中所示，第一连接布线140可以直接设置在第三栅极绝缘层114上。第一连接布线140从第一像素电路PC1延伸到第二像素电路PC2，并且将这些像素电路彼此连接。第一连接布线140可以将在第一方向上布置的多个像素电路连接。
在本示例性实施例中，半导体层、扫描线121、前一扫描线122、发射控制线123、初始化电压线131、存储电容器Cst的第一电极Cst1和第二电极Cst2等的导电层不连续且分离地形成在每个像素电路中。因此，可以防止一个像素电路中可能会产生的应力传播到另一像素电路。此外，由于第一连接布线140可以包括具有高延伸率的材料，所以可以使由于应力造成的差错最小化。
第一连接布线140可以包括发射控制连接线141、网格连接线142、扫描连接线143、前一扫描连接线144和初始化电压连接线145。尽管图5A的线I-I'关于第一连接布线140示出了网格连接线142，但相似的结构可以用于发射控制连接线141、扫描连接线143、前一扫描连接线144和初始化电压连接线145。
发射控制连接线141通过形成为穿透第三栅极绝缘层114和第二栅极绝缘层113的接触孔CNT1a和CNT2a来将第一像素电路PC1的发射控制线123与第二像素电路PC2的发射控制线123连接。发射控制连接线141可以与第一像素电路PC1的发射控制线123和第二像素电路PC2的发射控制线123叠置(例如，在基底110的厚度的方向上叠置)并在第一方向上延伸。
网格连接线142经由穿过第三栅极绝缘层114形成的接触孔CNT3a和CNT2b将第一像素电路PC1的第二电极Cst2与第二像素电路PC2的第二电极Cst2连接。由于存储电容器Cst的第二电极Cst2连接到驱动电压线152并接收驱动电压，所以网格连接线142可以将驱动电压输送到在第一方向上布置的多个像素。因此，可以通过网格连接线142形成具有网格结构的驱动电压线，而不需要用于容纳在第一方向上延伸的单独的驱动电压线的附加区域。因此，该构造为存储电容器Cst提供了附加区域，以提供高清晰度的显示设备。
扫描连接线143通过穿过第三栅极绝缘层114和第二栅极绝缘层113形成的接触孔CNT4a和CNT4b将第一像素电路PC1的扫描线121与第二像素电路PC2的扫描线121连接。扫描连接线143可以与第一像素电路PC1的扫描线121和第二像素电路PC2的扫描线121叠置(例如，在基底110的厚度的方向上叠置)并在第一方向上延伸。
前一扫描连接线144经由穿过第三栅极绝缘层114和第二栅极绝缘层113形成的接触孔CNT5a和CNT5b将第一像素电路PC1的前一扫描线122与第二像素电路PC2的前一扫描线122连接。前一扫描连接线144可以与第一像素电路PC1的前一扫描线122和第二像素电路PC2的前一扫描线122叠置(例如，在基底110的厚度的方向上叠置)。
初始化电压连接线145通过穿过第三栅极绝缘层114形成的接触孔CNT6a和CNT6b将第一像素电路PC1的初始化电压线131与第二像素电路PC2的初始化电压线131连接。初始化电压连接线145可以与第一像素电路PC1的初始化电压线131和第二像素电路PC2的初始化电压线131叠置(例如，在基底110的厚度的方向上叠置)并在第一方向上延伸。
如上所述，在布置于相邻的像素电路之间的有机填料161上或有机填料161上方的区域中，第一连接布线140可以通过连接相邻的像素电路(例如，第一像素电路PC1和第二像素电路PC2)来将电信号供应到多个像素电路。
层间绝缘层115布置在第一连接布线140上。例如，层间绝缘层115可以直接设置在第一连接布线140上。层间绝缘层115可以包括包含氧化物材料或氮化物材料的无机材料。例如，层间绝缘层115可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZnO等。然而，本发明构思的示例性实施例不限于此。在一些示例性实施例中，层间绝缘层115可以包括诸如苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷的有机材料。在其中层间绝缘层115包括有机材料的示例性实施例中，可以减小施加到布置在层间绝缘层115上方和层间绝缘层115下方的布线的应力。
在第二方向上延伸的第二连接布线150定位在层间绝缘层115上。第二连接布线150通过层间绝缘层115与第一连接布线140绝缘。例如，如图5A中所示，第二连接布线150可以直接设置在层间绝缘层115上。第二连接布线150可以包括数据线151、驱动电压线152、第一节点连接线153、第二节点连接线154和中间连接线155。
数据线151、驱动电压线152、第一节点连接线153、第二节点连接线154和中间连接线155布置在同一层上，并且包括相同的材料。例如，数据线151、驱动电压线152、第一节点连接线153、第二节点连接线154和中间连接线155可以包括具有高延伸率的导电材料。
尽管图5A的线II-II'关于第二连接布线150示出了中间连接线155，但相似的结构可以用于数据线151、驱动电压线152、第一节点连接线153和第二节点连接线154。
数据线151经由穿透层间绝缘层115、第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112的接触孔连接到开关薄膜晶体管T2。数据线151可以将在第二方向上布置的多个像素电路连接。
驱动电压线152经由穿透层间绝缘层115、第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112的接触孔连接到操作控制薄膜晶体管T5。此外，驱动电压线152经由穿透层间绝缘层115和第三栅极绝缘层114的接触孔连接到存储电容器Cst的第二电极Cst2。驱动电压线152可以将在第二方向上布置的多个像素电路连接。
第一节点连接线153经由穿透层间绝缘层115、第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112的接触孔连接到第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7。第一节点连接线153还经由穿透层间绝缘层115和第三栅极绝缘层114的接触孔连接到初始化电压线131。
第二节点连接线154经由接触孔将驱动栅电极G1与补偿薄膜晶体管T3的补偿漏区连接。驱动栅电极G1是可以电连接到补偿薄膜晶体管T3的岛型电极。
中间连接线155可以经由穿透层间绝缘层115、第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112的接触孔连接到第二初始化薄膜晶体管T7。如图5A中所示，中间连接线155可以经由穿透层间绝缘层115、第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112的接触孔连接到发射控制薄膜晶体管T6。
数据线151、驱动电压线152和中间连接线155可以将在第二方向上彼此相邻的像素电路(例如，第一像素电路PC1和第三像素电路PC3)连接，并且跨过其间的凹槽GR和有机填料161。
平坦化层116布置在数据线151、驱动电压线152、第一节点连接线153、第二节点连接线154和中间连接线155上。例如，平坦化层116可以直接设置在数据线151、驱动电压线152、第一节点连接线153、第二节点连接线154和中间连接线155上。平坦化层116可以包括诸如丙烯酸树脂(acryl)、BCB、PI或HMDSO的有机材料。然而，本发明构思的示例性实施例不限于此。可选地，平坦化层116可以包括无机材料。平坦化层116可以具有使覆盖薄膜晶体管T1至T7的保护膜的上部分大致平坦化的功能。平坦化层116可以设置为单层或多层。
参照图5A，有机填料161布置为至少部分地填充第一像素电路PC1与第二像素电路PC2之间的无机材料层的凹槽GR。有机填料161可以不完全填充凹槽GR。此外，一些凹槽GR中可以不包括有机填料161。
然而，在示例性实施例中，有机填料161完全填充凹槽GR，以增加外部冲击的吸收。在一些示例性实施例中，有机填料161可以形成为延伸到无机材料层的上表面。在该实施例中，考虑到有机填料161的性质，有机填料161的上表面可以设置为凸的形状。例如，有机填料161的最大高度h可以从阻挡层101的上表面延伸到第三栅极绝缘层114上方。有机填料161的最大高度h可以形成为比凹槽GR的从阻挡层101的上表面延伸到第三栅极绝缘层114的上表面的深度d大。
从有机填料161的上表面延伸到无机材料层的上表面的线的角度可以在45度内。例如，从有机填料161的上表面延伸到无机材料层的上表面的线的角度可以在10°至45°的范围内。当无机材料层与有机填料161的上表面之间的边界区域的斜率不平缓时，第一连接布线140的导电材料可能会在执行通过图案化导电层来形成第一连接布线140的工艺时保留在边界区域中而不被去除。因此，由于无机材料层与有机填料161的上表面之间的边界区域的不平缓的斜率而保留的导电材料会导致其它导电层之间的短路。因此，优选地，有机填料161的上表面形成为相对于无机材料层的上表面具有平缓的斜率。
在示例性实施例中，有机填料161可以包括来自丙烯酸树脂、甲基丙烯酸树脂(metacrylic)、聚酯、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯和六甲基二硅氧烷之中的一种或更多种材料。然而，本发明构思的示例性实施例不限于此。
有机填料161可以在第一像素电路PC1与第二像素电路PC2之间的区域中布置在无机材料层的凹槽GR中，并且可以在第一连接布线140下面的部分中将第一像素电路PC1与第二像素电路PC2彼此分离。凹槽GR和其中的有机填料161防止应力从第一像素电路PC1向第二像素电路PC2传播，并且/或者防止从第一像素电路PC1向第二像素电路PC2形成裂纹。
有机发光二极管OLED包括像素电极310、对电极330和定位在像素电极310与对电极330之间的中间层320。中间层320包括发射层(EML)。有机发光二极管OLED可以布置在平坦化层116上。
像素电极310经由限定在平坦化层116中的接触孔CNT1b连接到中间连接线155，并且通过中间连接线155连接到发射控制薄膜晶体管T6的发射控制漏区D6。
像素限定层117可以布置在平坦化层116上。像素限定层117通过具有与每个子像素对应的开口来限定像素。例如，开口至少使像素电极310的中心区域暴露。像素限定层117还通过增加像素电极310的边缘与像素电极310上方的对电极330之间的距离来防止在像素电极310的边缘处出现电弧等。像素限定层117可以包括有机材料，例如，PI、HMDSO等。然而，本发明构思的示例性实施例不限于此。
有机发光二极管OLED的中间层320可以包括低分子量材料或高分子量材料。当中间层320包括低分子量材料时，空穴注入层(HIL)、发射层(EML)、电子传输层(ETL)、电子注入层(EIL)等可以均具有单层结构或多层堆叠结构，低分子量材料可以包括诸如酞菁铜(CuPc)、N,N'-二(萘-1-基)-N,N'-二苯基-联苯胺(NPB)、三(8-羟基喹啉)铝(Alq3)的各种有机材料。可以通过真空沉积方法来形成这样的层。然而，本发明构思的示例性实施例不限于此。
其中中间层320包括高分子量材料的示例性实施例通常可以具有包括空穴传输层(HTL)和发射层(EML)的结构。在该实施例中，HTL可以包括聚(3,4-乙撑二氧噻吩)(PEDOT)，EML可以包括诸如聚苯撑乙烯撑和聚芴的高分子量材料。可以通过使用丝网印刷法、喷墨印刷法、激光诱导热成像(LITI)法等来形成中间层320。
然而，中间层320不限于此，并且可以具有各种结构。此外，中间层320可以包括一体地形成在多个像素电极310之上的层，并且还可以包括被图案化为与像素电极310中的每个对应的层。
对电极330布置在显示区域DA的上部中(例如，在基底110的厚度的方向上的上部中)。对电极330可以布置为覆盖显示区域DA，如图5A中所示。例如，对电极330可以相对于多个像素电路的有机发光二极管OLED一体地形成。
由于有机发光二极管OLED可能由于来自外部的湿气或氧而容易损坏，所以封装层400可以用于保护而覆盖有机发光二极管OLED。封装层400可以覆盖显示区域DA并且延伸到显示区域DA的外部区域。在示例性实施例中，封装层400可以包括第一无机封装层410、有机封装层420和第二无机封装层430。然而，本发明构思的示例性实施例不限于此。
第一无机封装层410可以覆盖对电极330，并且包括陶瓷、金属氧化物(例如，氧化铟(In2O3)、氧化锡(SnO2)、氧化铟锡(ITO))、金属氮化物、金属碳化物、金属氮氧化物、氧化硅、氮化硅和/或氮氧化硅等。然而，本发明构思的示例性实施例不限于此。在某些实施例中，可以根据需要在第一无机封装层410与对电极330之间设置附加层(例如，盖层等)。由于第一无机封装层410形成在具有不均匀厚度的结构之上，所以第一无机封装层410的上表面不均匀地形成。
有机封装层420覆盖第一无机封装层410。有机封装层420的上表面可以是近似平坦的(例如，近似平滑的)。有机封装层420的上表面在与显示区域DA对应的部分中可以是近似平滑的。有机封装层420可以包括来自丙烯酸树脂、甲基丙烯酸树脂、聚酯、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯和六甲基二硅氧烷之中的一种或更多种材料。然而，本发明构思的示例性实施例不限于此。
第二无机封装层430可以覆盖有机封装层420。第二无机封装层430可以包括陶瓷、金属氧化物(例如，In2O3、SnO2、ITO)、金属氮化物、金属碳化物、金属氮氧化物、氧化硅、氮化硅和/或氮氧化硅等。然而，本发明构思的示例性实施例不限于此。
如上所述，封装层400包括第一无机封装层410、有机封装层420和第二无机封装层430。该多层结构可以防止在封装层400中出现的裂纹在第一无机封装层410与有机封装层420之间连接或在有机封装层420与第二无机封装层430之间连接。因此，可以防止形成外部湿气或氧可能会通过其渗透到显示区域DA中的路径，或者使该路径的形成最小化。
可以在像素限定层117上进一步设置用于防止掩模碎裂的间隔件。此外，诸如减少外部光的反射的偏振层和黑色矩阵、滤色器和/或包括触摸电极的触摸屏层的各种功能层可以设置在封装层400上。
在本实施例中，凹槽GR设置在布置于彼此相邻的像素电路之间的无机材料层中。在该实施例中，蚀刻停止层ES设置在凹槽GR的侧壁的一部分或底表面上。
蚀刻停止层ES可以表示具有与包括在无机材料层中的其它层(例如，阻挡层101、缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114)的蚀刻速率不同的蚀刻速率的层。蚀刻停止层ES还可以表示具有与包括在无机材料层中的其它层的蚀刻条件不同的蚀刻条件的层。
在一些示例性实施例中，蚀刻停止层ES可以包括半导体材料或金属。在该实施例中，阻挡层101、缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114可以包括诸如SiOx、SiNx或SiON的绝缘材料。
参照图5A，蚀刻停止层ES和驱动薄膜晶体管T1的半导体层可以设置在同一层上并且包括相同的材料。例如，蚀刻停止层ES可以布置在缓冲层111上以形成凹槽GR的侧壁的一部分。可选地，蚀刻停止层ES可以布置在其它层中以围绕凹槽GR和/或有机填料161。蚀刻停止层ES从第一侧边缘到相对的第二侧边缘的宽度ESW可以比凹槽GR的宽度GRW大。
蚀刻停止层ES可以包括与凹槽GR对应的开口ESa。开口ESa可以形成凹槽GR的一部分。
在本示例性实施例中，蚀刻停止层ES可以用于通过调节凹槽GR的深度来防止对阻挡层101的损坏。例如，可以为了用于形成凹槽GR而执行的蚀刻工艺的精确性而设置蚀刻停止层ES。
图5B是根据另一示例性实施例的沿图4的线III-III'截取的剖视图。
参照图5B，中间连接线155的第一端可以通过穿透层间绝缘层115、第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112的接触孔CNT14连接到第一像素电路PC1的第一半导体层ACT1。第一半导体层ACT1的与中间连接线155连接的区域可以用作第一像素电路PC1的第二初始化薄膜晶体管T7的第二初始化源区。
中间连接线155的相对的第二端可以经由穿透层间绝缘层115、第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112的接触孔CNT15连接到第三像素电路PC3的第三半导体层ACT3。第三半导体层ACT3的与中间连接线155连接的区域可以用作第三像素电路PC3的发射控制薄膜晶体管T6的发射控制漏区。
作为第二连接布线150中的一条的中间连接线155越过布置在第一像素电路PC1与第三像素电路PC3之间的凹槽GR中的有机填料161，并且将在第二方向上间隔开的第一像素电路PC1与第三像素电路PC3连接。有机填料161可以布置在无机材料层的位于第一像素PX1与第三像素PX3之间的区域中的凹槽GR中，并且可以在中间连接线155下面的区域中将第一像素电路PC1与第三像素电路PC3分离，这防止了应力或裂纹的传播。
蚀刻停止层ES设置在凹槽GR的侧壁的一部分和/或底表面上，并且可以防止阻挡层101被损坏。
图5C是根据另一示例性实施例的沿图4的线III-III'截取的显示设备的剖视图。
参照图5C，根据示例性实施例的显示设备还可以包括在多个像素电路之间的区域中具有开口115a的层间绝缘层115。开口115a包括设置在其中以填充开口115a的上有机填料163。上有机填料163可以在基底110的厚度的方向上与有机填料161叠置。上有机填料163可以直接设置在有机填料161上。因此，包括中间连接线155的第二连接布线150越过布置在第一像素电路PC1与第三像素电路PC3之间的有机填料161和上有机填料163，并且可以将在第二方向上间隔开的第一像素电路PC1与第三像素电路PC3连接。
当层间绝缘层115包括形成在多个像素PX之间的区域中的开口115a时，可以防止施加到层间绝缘层115的应力扩散。此外，由于上有机填料163填充在开口115a中，所以上有机填料163可以吸收施加到显示设备的应力。
上有机填料163可以包括与有机填料161的材料相同的材料。上有机填料163可以包括来自丙烯酸树脂、甲基丙烯酸树脂、聚酯、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯和六甲基二硅氧烷之中的一种或更多种材料。然而，本发明构思的示例性实施例不限于此。
在下文中，将参照图6A至图6F描述蚀刻停止层ES的功能。图6A至图6F是顺序地示出包括形成凹槽GR和形成第一连接布线140的工艺的剖视图。
参照图6A，首先在第一像素电路PC1、第二像素电路PC2以及第一像素电路PC1与第二像素电路PC2之间的区域中的每个中形成蚀刻停止层ES。在一些示例性实施例中，蚀刻停止层ES和驱动薄膜晶体管T1的半导体层可以布置在同一层上并且包括相同的材料。
在一些示例性实施例中，蚀刻停止层ES可以包括多晶硅或非晶硅。在其它示例性实施例中，蚀刻停止层ES可以包括来自铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)之中的至少一种材料的氧化物。然而，本发明构思的示例性实施例不限于此。在蚀刻停止层ES上顺序地堆叠第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114。
在第三栅极绝缘层114上形成光致抗蚀剂(PR)图案以形成凹槽GR。可以在与蚀刻停止层ES对应的区域中形成凹槽GR。
参照图6B，通过使用形成在第三栅极绝缘层114上的PR图案作为掩模，通过第一蚀刻在第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112中分别形成开口114a、113a和112a。在该实施例中，第一蚀刻可以是采用氟化物类气体的干蚀刻。例如，用于第一蚀刻的气体可以是四氟化碳(CF4)和H2的组合气体、三氟甲烷(CHF3)、六氟乙烷(C2F6)、八氟丙烷(C3F8)、八氟环丁烷(C4F8)或它们的组合气体。然而，本发明构思的示例性实施例不限于此。
由于第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112包括诸如氧化硅、氮化硅或氧氮化硅的绝缘材料，所以第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112可以具有相同的蚀刻条件。
相反，由于蚀刻停止层ES包括具有与第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112的蚀刻条件不同的蚀刻条件的材料，所以可以不根据第一蚀刻条件来蚀刻蚀刻停止层ES。
参照图6C，随后通过第二蚀刻来蚀刻蚀刻停止层ES而形成开口ESa。第二蚀刻可以是使用氯化物(Cl)类气体或者氯化物类气体和氧类气体的组合气体的干蚀刻。然而，本发明构思的示例性实施例不限于此。在该实施例中，仅蚀刻停止层ES可以与第二蚀刻条件反应而被去除。
参照图6D，随后通过第三蚀刻来蚀刻缓冲层111并形成使阻挡层101暴露的开口111a而完成凹槽GR。在该实施例中，第三蚀刻可以是使用氟化物(F)类气体的干蚀刻。例如，用于第三蚀刻的气体可以是CF4和H2的组合气体、CHF3、C2F6、C3F8、C4F8或它们的组合气体。然而，本发明构思的示例性实施例不限于此。
由于缓冲层111的厚度比第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114的厚度之和薄得多，所以可以容易地形成缓冲层111的开口111a，同时使由于第三蚀刻造成的对阻挡层101的损坏最小化。
当在不使用蚀刻停止层ES的情况下同时蚀刻缓冲层111至第三栅极绝缘层114时，蚀刻的厚度很大且过蚀刻的速率高。因此，当同时蚀刻所有层时，将存在意外蚀刻阻挡层101的强风险。当蚀刻阻挡层101并在阻挡层101中形成开口时，杂质或湿气可能会通过基底110渗透到阻挡层101中并导致半导体等的劣化。
然而，本发明构思的示例性实施例包括蚀刻停止层ES，这允许在形成凹槽GR时精确地调节凹槽GR的深度。因此，可以防止阻挡层101在形成凹槽GR的工艺期间被损坏(例如，被蚀刻)。
如图6E中所示，然后通过在基底110上涂覆有机填料161来填充凹槽GR。施加到显示设备的外部震动可以被有机填料161吸收。有机填料161可以包括来自丙烯酸树脂、甲基丙烯酸树脂、聚酯、聚乙烯、聚丙烯、PET、PEN、聚碳酸酯、PI、PES、聚甲醛、聚芳酯和六甲基二硅氧烷之中的一种或更多种材料。然而，本发明构思的示例性实施例不限于此。
如图6F中所示，然后在有机填料161和第三栅极绝缘层114上形成第一连接布线140。第一连接布线140可以连接到导电层。例如，第一连接布线140可以通过穿透第三栅极绝缘层114的接触孔CNT3a和CNT2b连接到布置在第三栅极绝缘层114下面的存储电容器Cst的第二电极Cst2。
可以对图6F中所示的接触孔CNT3a和CNT2b作出各种修改。例如，可以在形成凹槽GR时同时形成接触孔CNT3a和CNT2b，或者可选地，可以在形成凹槽GR之前或形成凹槽GR之后形成接触孔CNT3a和CNT2b。
根据示例性实施例的显示设备可以用于提供柔性显示设备，所述显示设备包括无机材料层和布线，所述无机材料层在多个像素电路之间的区域中具有凹槽GR和填充凹槽GR的有机填料161，所述布线包括在所述像素电路中，所述像素电路通过布置在有机填料161上的连接布线而连接。
此外，当形成凹槽GR时，利用蚀刻停止层ES允许精细地调节凹槽GR的深度。因此，可以使对阻挡层101的损坏最小化。
图7是根据另一示例性实施例的沿图4的线I-I'和线II-II'截取的显示设备的剖视图。在图7中，由于与图5A的附图标记相同的附图标记表示相同的组件，所以将省略其描述。
根据图7的示例性实施例的显示设备包括在多个像素电路(例如，第一像素电路PC1和第二像素电路PC2)之间的区域中具有凹槽GR的无机材料层及填充凹槽GR的有机填料161。在该实施例中，无机材料层包括分别具有不同蚀刻条件的绝缘材料层(即，缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114)和蚀刻停止层ES，蚀刻停止层ES设置在凹槽GR的侧壁的一部分或底表面上。
在图7的示例性实施例中，蚀刻停止层ES可以形成凹槽GR的底表面。换言之，蚀刻停止层ES可以布置在第一像素电路PC1与第二像素电路PC2之间的区域中，凹槽GR可以形成为第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112的开口。凹槽GR的底表面可以位于第一栅极绝缘层112的最低部分与第一栅极绝缘层112的最高部分之间。
在图7中所示的示例性实施例中，第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112包括诸如氧化硅、氮化硅和氮氧化硅的绝缘材料，蚀刻停止层ES可以包括具有与所述绝缘材料的蚀刻条件不同的蚀刻条件的材料。例如，在示例性实施例中，蚀刻停止层ES可以包括半导体层。
在一些示例性实施例中，可以通过氟化物类气体来蚀刻第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112，可以通过氯化物类气体来蚀刻蚀刻停止层ES。
如上所述，蚀刻停止层ES保护其下面的阻挡层101不被蚀刻，并且可以通过阻挡层101来使通过基底110的异物的渗透最小化。
根据示例性实施例的显示设备可以用于提供柔性显示设备，所述显示设备包括填充凹槽GR的有机填料161以及包括在通过布置在有机填充物161上的连接布线而连接的像素电路中的布线。
图8是根据另一示例性实施例的沿图4的线I-I'和线II-II'截取的剖视图。在图8中，与图5A的附图标记相同的附图标记表示相同的组件，并将省略其描述。
根据图8的示例性实施例的显示设备包括在多个像素电路(例如，第一像素电路PC1和第二像素电路PC2)之间的区域中具有凹槽GR的无机材料层及填充凹槽GR的有机填料161。在该实施例中，无机材料层包括分别具有不同蚀刻条件的绝缘材料层(即，缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114)和蚀刻停止层ES'。蚀刻停止层ES'设置在凹槽GR的侧壁的一部分或底表面上。
参照图8，蚀刻停止层ES'以及栅电极G1和G6可以布置在同一层上并且包括相同的材料。例如，蚀刻停止层ES'可以布置在第一栅极绝缘层112与第二栅极绝缘层113之间。此外，蚀刻停止层ES'可以包括Mo、Cu、Ti等，并且包括单层或多层。
蚀刻停止层ES'可以形成凹槽GR的侧壁的一部分。例如，蚀刻停止层ES'可以形成凹槽GR的侧壁的(例如，在基底110的厚度的方向上)比凹槽GR的底部分高的部分。蚀刻停止层ES'可以理解为布置成围绕凹槽GR或有机填料161。
在本示例性实施例中，第三栅极绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112包括诸如氧化硅、氮化硅和氮氧化硅的绝缘材料，蚀刻停止层ES'可以包括具有与所述绝缘材料的蚀刻条件不同的蚀刻条件的材料。然而，本发明构思的示例性实施例不限于此。
在一些示例性实施例中，可以通过氟化物类气体来蚀刻第三栅极绝缘层114、第二栅极绝缘层113、第一栅极绝缘层112和缓冲层111，可以通过氯化物类气体来蚀刻蚀刻停止层ES'。然而，本发明构思的示例性实施例不限于此。
如上所述，可以通过蚀刻停止层ES'来使对蚀刻停止层ES'下面的阻挡层101的损坏最小化，因此，可以使通过基底110的异物的渗透最小化。
根据示例性实施例的显示设备可以用于提供柔性显示设备，所述显示设备包括填充凹槽GR的有机填料161以及包括在通过布置在有机填料161上的连接布线而连接的像素电路中的布线。
图9是示出根据另一示例性实施例的显示设备的一部分剖视图。在图9中，由于与图5A的附图标记相同的附图标记表示相同的组件，所以将省略其描述。
根据图9的示例性实施例的显示设备包括在多个像素电路(例如，第一像素电路PC1和第二像素电路PC2)之间的区域中具有凹槽GR的无机材料层及填充凹槽GR的有机填料161。无机材料层包括分别具有不同蚀刻条件的绝缘材料层(即，缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和第三栅极绝缘层114)和蚀刻停止层ES"，蚀刻停止层ES"设置在凹槽GR的侧壁的一部分或底表面上。
在本示例性实施例中，蚀刻停止层ES"可以与存储电容器Cst的第二电极Cst2布置在同一层上，并且包括与存储电容器Cst的第二电极Cst2的材料相同的材料。蚀刻停止层ES"可以布置在第二栅极绝缘层113与第三栅极绝缘层114之间。此外，蚀刻停止层ES"可以包括Mo、Cu、Ti等，并且可以包括单层或多层。
蚀刻停止层ES"可以形成凹槽GR的侧壁的一部分。例如，蚀刻停止层ES”可以形成凹槽GR的侧壁的的中间部分(例如，在基底110的厚度的方向上的中间部分)。蚀刻停止层ES"可以理解为布置成围绕凹槽GR或有机填料161。
在本示例性实施例中，第三栅极绝缘层114、第二栅极绝缘层113、第一栅极绝缘层112和缓冲层111包括诸如氧化硅、氮化硅和氮氧化硅的绝缘材料，蚀刻停止层ES"可以包括具有与所述绝缘材料的蚀刻条件不同的蚀刻条件的材料。然而，本发明构思的示例性实施例不限于此。
在一些示例性实施例中，可以通过氟化物类气体来蚀刻第三栅极绝缘层114、第二栅极绝缘层113、第一栅极绝缘层112和缓冲层111，可以通过氯化物类气体来蚀刻蚀刻停止层ES"。
如上所述，可以通过蚀刻停止层ES"来使对蚀刻停止层ES"下面的阻挡层101的损坏最小化，因此，可以使通过基底110的异物的渗透最小化。然而，本发明构思的示例性实施例不限于此。
根据示例性实施例的显示设备可以用于提供柔性显示设备，所述显示设备包括填充凹槽GR的有机填料161以及包括在通过布置在有机填料161上的连接布线而连接的像素电路中的布线。
图10是示出根据另一示例性实施例的显示设备的一部分的剖视图。在图10中，由于与图5A的附图标记相同的附图标记表示与图5A的组件相同的组件，所以将省略其描述。
参照图10，根据示例性实施例的显示设备包括在多个像素电路(例如，第一像素电路PC1和第二像素电路PC2)之间的区域中具有凹槽GR的无机材料层及填充凹槽GR的有机填料161。
在该实施例中，平行于基底110的上表面延伸的凹进GRh可以设置在凹槽GR的侧壁上。在图10中，凹进GRh布置在缓冲层111与第一栅极绝缘层112之间。然而，本发明构思的示例性实施例不限于此。例如，凹进GRh可以布置在第一栅极绝缘层112与第二栅极绝缘层113之间。凹进GRh还可以布置在第二栅极绝缘层113与第三栅极绝缘层114之间。
在利用蚀刻停止层精确地控制凹槽GR的深度之后，可以通过去除蚀刻停止层来形成凹进GRh。由于蚀刻停止层可以包括半导体材料或金属层，并且可以被氯化物类气体蚀刻，所以可以根据蚀刻条件完全去除蚀刻停止层。因此，可以在已经去除蚀刻停止层的区域中形成凹进GRh。
凹进GRh可以形成凹槽GR的一部分。由于凹槽GR填充有有机填料161，所以凹进GRh也可以填充有有机填料161。
根据示例性实施例的显示设备可以用于提供柔性显示设备，所述显示设备包括填充凹槽GR的有机填料161以及包括在通过布置在有机填料161上的连接布线而连接的像素电路中的布线。
如上所述，由于根据示例性实施例的显示设备包括在多个像素之间的区域中具有凹槽的无机材料层和填充凹槽的有机填料，所以显示设备可以对外部震动回应为是坚固且柔性的。
此外，由于凹槽包括蚀刻停止层，所以可以容易地控制凹槽的深度。
示例性实施例的范围不限于上面提及的优点。
应当理解的是，这里描述的示例性实施例应当仅以描述性的意义考虑，而不是出于限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其它示例性实施例中的其它相似的特征或方面。尽管已经参照图描述了一个或更多个示例性实施例，但是本领域的普通技术人员将理解的是，在不脱离如由权利要求所限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (17)

1.一种显示设备，所述显示设备包括：
基底，包括具有彼此间隔开的多个像素电路的显示区域；
无机材料层，布置在所述显示区域中，并且在所述多个像素电路中的相邻的像素电路之间具有凹槽；以及
有机填料，设置在所述凹槽中，
其中，所述无机材料层包括蚀刻停止层和至少一个绝缘材料层，
所述蚀刻停止层包括半导体材料或导电材料，并且
所述蚀刻停止层设置在所述凹槽的侧壁的一部分或底表面上。
2.根据权利要求1所述的显示设备，其中：
所述多个像素电路均包括包含半导体层和栅电极的薄膜晶体管；并且
所述蚀刻停止层与所述半导体层设置在同一层上，并且包括与所述半导体层的材料相同的材料。
3.根据权利要求1所述的显示设备，其中：
所述多个像素电路均包括包含半导体层和栅电极的薄膜晶体管；并且
所述蚀刻停止层与所述栅电极设置在同一层上，并且包括与所述栅电极的材料相同的材料。
4.根据权利要求1所述的显示设备，其中：
所述多个像素电路中的每个像素电路包括驱动薄膜晶体管和存储电容器，所述驱动薄膜晶体管和所述存储电容器布置为彼此叠置；并且
所述蚀刻停止层与所述存储电容器的电极设置在同一层上，并且包括与所述存储电容器的所述电极的材料相同的材料。
5.根据权利要求1所述的显示设备，其中：
所述无机材料层包括布置在所述基底上的阻挡层；并且
所述阻挡层遍及所述多个像素电路连续地布置。
6.根据权利要求1所述的显示设备，其中，所述有机填料延伸到所述无机材料层的上表面。
7.根据权利要求1所述的显示设备，所述显示设备还包括与所述多个像素电路叠置并布置在所述有机填料上的第一连接布线。
8.根据权利要求7所述的显示设备，其中：
所述相邻的像素电路包括在第一方向上彼此相邻的第一像素电路和第二像素电路；
所述第一像素电路的第一扫描线与所述第二像素电路的第二扫描线被所述有机填料分离；并且
所述第一扫描线和所述第二扫描线通过所述第一连接布线彼此连接。
9.根据权利要求8所述的显示设备，其中，所述第一连接布线的延伸率比所述第一扫描线的延伸率和所述第二扫描线的延伸率大。
10.根据权利要求9所述的显示设备，所述显示设备还包括：
层间绝缘层，覆盖所述第一连接布线；以及
第二连接布线，布置在所述层间绝缘层上，并被构造为将所述多个像素电路彼此连接。
11.根据权利要求10所述的显示设备，所述显示设备还包括：
开口，位于所述层间绝缘层中，所述开口使所述有机填料暴露；以及
上有机填料，设置在所述开口中，
其中，所述第一连接布线和所述第二连接布线在彼此不同的方向上延伸。
12.根据权利要求1所述的显示设备，其中，所述有机填料的上表面具有凸的形状。
13.一种显示设备，所述显示设备包括：
基底，包括具有彼此间隔开的多个像素电路的显示区域；
无机材料层，布置在所述显示区域中，并且在所述多个像素电路中的相邻的像素电路之间的区域中具有凹槽；
有机填料，设置在所述凹槽中；以及
凹进，定位在所述凹槽的侧壁上。
14.根据权利要求13所述的显示设备，其中：
所述无机材料层包括布置在所述基底上的阻挡层；并且
所述阻挡层布置在所述凹槽下面，并且遍及所述多个像素电路连续地布置。
15.根据权利要求13所述的显示设备，其中，所述有机填料布置为围绕所述多个像素电路的至少一部分。
16.根据权利要求13所述的显示设备，所述显示设备还包括与所述多个像素电路叠置并布置在所述有机填料上的第一连接布线。
17.根据权利要求16所述的显示设备，其中：
所述相邻的像素电路包括在第一方向上彼此相邻的第一像素电路和第二像素电路；
所述第一像素电路的第一扫描线与所述第二像素电路的第二扫描线被所述有机填料分离；并且
所述第一扫描线和所述第二扫描线通过所述第一连接布线彼此连接。
CN202010199064.4A 2019-03-20 2020-03-20 显示设备 Pending CN111725260A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0031775 2019-03-20
KR1020190031775A KR20200113055A (ko) 2019-03-20 2019-03-20 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN111725260A true CN111725260A (zh) 2020-09-29

Family

ID=72514777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010199064.4A Pending CN111725260A (zh) 2019-03-20 2020-03-20 显示设备

Country Status (3)

Country Link
US (2) US11222938B2 (zh)
KR (1) KR20200113055A (zh)
CN (1) CN111725260A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488486A (zh) * 2021-06-29 2021-10-08 昆山工研院新型平板显示技术中心有限公司 阵列基板的制造方法及阵列基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110603642B (zh) * 2017-05-17 2022-07-22 苹果公司 具有减少的侧向泄漏的有机发光二极管显示器
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
KR20200113055A (ko) 2019-03-20 2020-10-06 삼성디스플레이 주식회사 디스플레이 장치
DE102019117534B4 (de) * 2019-06-28 2022-03-03 Infineon Technologies Ag Anorganisches Verkapselungsmittel für eine elektronische Komponente mit Haftvermittler
US11329073B2 (en) * 2019-10-29 2022-05-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
US11271057B2 (en) * 2020-02-12 2022-03-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN113594204B (zh) * 2020-04-30 2024-04-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20220088606A (ko) 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220099151A (ko) * 2021-01-04 2022-07-13 삼성디스플레이 주식회사 표시 장치
KR20220109551A (ko) * 2021-01-28 2022-08-05 삼성디스플레이 주식회사 디스플레이 장치
KR20220132713A (ko) 2021-03-23 2022-10-04 삼성디스플레이 주식회사 표시 장치
CN115347006B (zh) * 2022-10-19 2023-01-03 广州华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
KR20240080312A (ko) * 2022-11-29 2024-06-07 삼성디스플레이 주식회사 표시 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101488925B1 (ko) 2008-06-09 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
KR101516415B1 (ko) 2008-09-04 2015-05-04 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
KR101084195B1 (ko) * 2010-02-19 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101182232B1 (ko) 2010-06-30 2012-09-12 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101812065B1 (ko) 2010-10-22 2017-12-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이를 구비한 전자 기기
TW201334218A (zh) * 2012-02-14 2013-08-16 Lextar Electronics Corp 發光半導體之圖案化基材及其製造方法
KR102194823B1 (ko) 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
KR102254524B1 (ko) 2014-09-22 2021-05-21 엘지디스플레이 주식회사 유기전계발광 표시장치
JP2016181332A (ja) * 2015-03-23 2016-10-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置および表示装置の製造方法
JP6608201B2 (ja) * 2015-07-10 2019-11-20 株式会社ジャパンディスプレイ 自発光表示装置
KR102632066B1 (ko) * 2015-07-30 2024-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 제작 방법, 발광 장치, 모듈, 및 전자 기기
JP6535545B2 (ja) * 2015-08-21 2019-06-26 株式会社ジャパンディスプレイ 表示装置
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
JP6606432B2 (ja) * 2016-01-06 2019-11-13 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102393377B1 (ko) * 2017-08-07 2022-05-03 삼성디스플레이 주식회사 디스플레이 장치
KR102462421B1 (ko) 2017-11-15 2022-11-03 삼성디스플레이 주식회사 디스플레이 장치
KR20200113055A (ko) 2019-03-20 2020-10-06 삼성디스플레이 주식회사 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488486A (zh) * 2021-06-29 2021-10-08 昆山工研院新型平板显示技术中心有限公司 阵列基板的制造方法及阵列基板
CN113488486B (zh) * 2021-06-29 2024-06-28 昆山工研院新型平板显示技术中心有限公司 阵列基板的制造方法及阵列基板

Also Published As

Publication number Publication date
US11917869B2 (en) 2024-02-27
US20220102455A1 (en) 2022-03-31
KR20200113055A (ko) 2020-10-06
US20200303479A1 (en) 2020-09-24
US11222938B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
CN111725260A (zh) 显示设备
EP3486948B1 (en) Display device
CN110211992B (zh) 显示设备
US20230016366A1 (en) Display apparatus including a shielding conductive layer
TWI696160B (zh) 有機發光二極體顯示器
US20190392767A1 (en) Display apparatus
KR102556020B1 (ko) 박막트랜지스터 어레이 기판 및 유기발광표시장치
KR102456061B1 (ko) 유기 발광 표시 장치
KR20200145960A (ko) 디스플레이 장치
KR102303602B1 (ko) 표시 장치
US10879338B2 (en) Display device having a trench portion
EP3910693A1 (en) Display device and manufacturing method therefor
KR20160088535A (ko) 유기 발광 표시 장치
KR102618350B1 (ko) 디스플레이 장치
KR20160088534A (ko) 유기 발광 표시 장치
KR20190082355A (ko) 표시 장치
KR20210052650A (ko) 유기발광표시장치
CN112750880A (zh) 有机发光显示设备
US11881133B2 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination